KR20190105639A - 반도체 장치, 반도체 장치의 제조 방법 - Google Patents

반도체 장치, 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20190105639A
KR20190105639A KR1020197024301A KR20197024301A KR20190105639A KR 20190105639 A KR20190105639 A KR 20190105639A KR 1020197024301 A KR1020197024301 A KR 1020197024301A KR 20197024301 A KR20197024301 A KR 20197024301A KR 20190105639 A KR20190105639 A KR 20190105639A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
tip
plunger
plunger tip
Prior art date
Application number
KR1020197024301A
Other languages
English (en)
Other versions
KR102303894B1 (ko
Inventor
겐 사카모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190105639A publication Critical patent/KR20190105639A/ko
Application granted granted Critical
Publication of KR102303894B1 publication Critical patent/KR102303894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

상면과 하면을 갖는 프레임과, 상기 리드 프레임의 상기 상면에 고정된 반도체 팁과, 상기 리드 프레임의 상기 하면과 접하는 제 1 수지와, 상기 제 1 수지의 위에 마련된 제 2 수지를 구비한다. 상기 제 1 수지와 상기 제 2 수지는 접촉하고 있다. 상기 제 1 수지와 상기 제 2 수지의 재료는 상기 제 1 수지의 열전도율이 상기 제 2 수지의 열전도율보다 높아지도록 선택된다. 그리고, 상기 제 1 수지와 상기 제 2 수지로 상기 반도체 팁을 덮고 있는 것을 특징으로 한다.

Description

반도체 장치, 반도체 장치의 제조 방법
본 발명은 반도체 팁을 수지 밀봉한 반도체 장치와, 그 반도체 장치의 제조 방법에 관한 것이다.
특허문헌 1에는 워크에 몰드 수지를 형성하는 기술이 개시되어 있다. 구체적으로는, 포트 내에 포트용 수지를 공급한 후, 캐비티 오목부 내에 캐비티용 수지를 공급한다. 그 다음에, 몰드 금형을 형체결하는 것에 의해, 용융된 포트용 수지 및 캐비티용 수지를 혼합하도록 플런저로 가압하고, 캐비티 오목부 내에 용융 수지를 충전한다. 그 다음에, 캐비티 오목부 내의 용융 수지를 소정의 수지압으로 보압하여 가열 경화시킨다.
일본 특허 공개 제 2012-166432 호 공보
리드 프레임에 고정된 반도체 팁을 수지 밀봉하는 반도체 장치에서는 장치를 소형화하거나, 장치의 방열성을 높이거나, 의도하지 않는 전기적 영향으로부터 반도체 팁을 보호하기 위해 절연성을 높일 필요가 있다. 저비용으로 게다가 질 높은 반도체 장치를 제공하는 것이 요구되고 있다.
본 발명은 상술의 문제를 해결하기 위해 이루어진 것으로, 저비용이며 게다가 질 높은 반도체 장치와, 그 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원의 발명에 따른 반도체 장치는 리드 프레임과, 상기 리드 프레임의 상면에 고정된 반도체 팁과, 상기 리드 프레임의 하면과 접하는 제 1 수지와, 상기 제 1 수지의 위에 마련된 제 2 수지를 구비하고, 상기 제 1 수지는 상기 제 2 수지보다 열전도율이 높으며, 상기 제 1 수지와 상기 제 2 수지로 상기 반도체 팁을 덮는 것을 특징으로 한다.
본원의 발명에 따른 반도체 장치의 제조 방법은, 하부 금형의 오목부에 형성된 구멍에 플런저 팁을 마련하고, 상기 플런저 팁의 위에 제 1 수지를 제공하고, 상기 제 1 수지의 위에 상기 제 1 수지보다 열전도율이 낮은 제 2 수지를 제공하는 수지 제공 공정과, 상면에 반도체 팁이 고정된 리드 프레임을 상기 오목부의 상면에 탑재하는 탑재 공정과, 상기 하부 금형의 위에 상부 금형을 두고, 상기 하부 금형과 상기 상부 금형에 의해 제공된 캐비티에 상기 반도체 팁을 수용한 상태에서 형체결하는 형체결 공정과, 상기 제 1 수지와 상기 제 2 수지를 용융시킨 후, 상기 플런저 팁을 상승시켜 상기 캐비티 내에 상기 제 2 수지를 제공하고 그 후 상기 제 1 수지를 제공함으로써, 상기 리드 프레임의 하면에 상기 제 1 수지를 접촉시키는 주입 공정과, 상기 플런저 팁으로부터 상기 제 1 수지와 상기 제 2 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비한 것을 특징으로 한다.
본원의 발명에 따른 다른 반도체 장치의 제조 방법은, 하부 금형의 오목부에 형성된 구멍에 플런저 팁을 마련하고, 상기 플런저 팁의 위에 수지를 제공하는 수지 제공 공정과, 하면에 반도체 팁이 고정된 리드 프레임을, 상기 오목부의 상면에 탑재하는 탑재 공정과, 상기 수지보다 열전도율이 높은 방열 시트를 상기 리드 프레임과 상부 금형 사이에 끼우면서, 상기 하부 금형의 위에 상기 상부 금형을 두고, 상기 하부 금형과 상기 상부 금형에 의해 제공된 캐비티에 상기 반도체 팁을 수용한 상태에서 형체결하는 형체결 공정과, 상기 수지를 용융시킨 후, 상기 플런저 팁을 상승시켜 상기 캐비티 내에 상기 수지를 제공하는 주입 공정과, 상기 플런저 팁으로부터 상기 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비한 것을 특징으로 한다.
본원의 발명에 따른 다른 반도체 장치의 제조 방법은, 복수의 오목부를 갖는 하부 금형에 형성된 구멍에 플런저 팁을 마련하고 상기 플런저 팁의 위에 수지를 제공하는 수지 제공 공정과, 반도체 팁이 고정된 리드 프레임을 상기 하부 금형의 상면에 탑재하는 탑재 공정과, 상기 하부 금형의 위에 상부 금형을 두고, 상기 복수의 오목부에 의해 형성된 복수의 캐비티와, 상기 복수의 캐비티를 연결하는 러너 게이트를 형성한 상태에서 형체결하는 형체결 공정과, 상기 수지를 용융시킨 후, 상기 플런저 팁을 미리 정해진 위치까지 상승시키고, 상기 복수의 캐비티 및 상기 러너 게이트 내에 상기 수지를 제공하는 주입 공정과, 상기 플런저 팁으로부터 상기 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비하고, 상기 플런저 팁이 상기 미리 정해진 위치까지 상승했을 때, 상기 러너 게이트 내의 상기 수지가 상기 러너 게이트 내의 가동 블록에 미치는 압력을 검지하여, 상기 압력이 미리 정해진 압력보다 클 때는 상기 가동 블록을 상기 러너 게이트로부터 퇴피시키는 방향으로 이동시키고, 상기 압력이 미리 정해진 압력보다 작을 때는 상기 가동 블록을 상기 러너 게이트 내로 진출시키는 방향으로 이동시키는 것을 특징으로 한다.
본 발명의 그 이외의 특징은 이하에 명확하게 한다.
본 발명에 의하면, 예를 들면 열전도율이 높은 제 1 수지를 리드 프레임의 하면에 마련하면서, 제 1 수지보다는 열전도율이 낮은 제 2 수지를 리드 프레임의 위에 마련함으로써, 저비용 또한 고품질의 반도체 장치를 제공할 수 있다.
도 1은 실시형태 1에 따르는 반도체 장치의 단면도이다.
도 2는 실시형태 1에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.
도 3은 제 1 수지와 제 2 수지 등의 단면도이다.
도 4는 리드 프레임 등의 단면도이다.
도 5는 형체결된 하부 금형과 상부 금형 등의 단면도이다.
도 6은 플런저 팁을 상승시킨 것을 도시하는 단면도이다.
도 7은 볼 플런저 등의 단면도이다.
도 8은 볼 플런저 등의 평면도이다.
도 9는 복수의 플런저 로드 등의 사시도이다.
도 10은 도 9의 플런저 장치에 대응한 금형 등의 단면도이다.
도 11은 실시형태 2에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 12는 실시형태 3에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.
도 13은 반도체 장치의 제조에 사용하는 장치의 구성도이다.
도 14는 캐비티와 러너 게이트에 수지를 공급한 것을 도시하는 도면이다.
도 15는 컨트롤러의 구성예를 도시하는 도면이다.
도 16은 컨트롤러의 다른 구성예를 도시하는 도면이다.
도 17은 실시형태 4에 따른 반도체 장치의 제조 방법을 도시하는 도면이다.
도 18은 비교예에 따른 반도체 장치의 제조 방법을 도시하는 도면이다.
본 발명의 실시형태에 따른 반도체 장치와 반도체 장치의 제조 방법에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성 요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1
도 1은 본 발명의 실시형태 1에 따른 반도체 장치(10)의 단면도이다. 반도체 장치(10)는 리드 프레임(12)을 구비하고 있다. 리드 프레임(12)의 상면에 반도체 팁(14)이 고정되어 있다. 반도체 팁(14)은 예를 들면 Si 또는 SiC로 형성된 스위칭 소자이다. 리드 프레임(12)의 하면에 제 1 수지(20)가 접촉하고 있다. 이 제 1 수지(20)의 위에 제 2 수지(22)가 마련되어 있다. 제 1 수지(20)와 제 2 수지(22)로 반도체 팁(14)이 덮여 있다. 제 1 수지(20)와 제 2 수지(22)가 패키지로서 기능한다. 제 1 수지(20)는 제 2 수지(22)보다 열전도율이 높다. 이 조건을 만족하면 제 1 수지(20)와 제 2 수지(22)의 재료는 특별히 한정되지 않는다. 제 1 수지(20)는 예를 들면 알루미나이며, 제 2 수지(22)는 예를 들면 실리카이다. 제 1 수지(20)의 열전도율은 2W/m·K 이상인 것이 바람직하다.
리드 프레임(12)은 반도체 팁(14)을 고정하는 다이 패드부(die pad part), 수지 내에 마련된 이너 리드부 및 수지의 외부로 연장되는 아우터 리드부를 갖는다. 제 2 수지(22) 내에 있는 이너 리드부에는 반도체 팁(14)에 대해 제어 신호를 출력하는 제어 팁(24)이 마련되어 있다. 반도체 팁(14)과 이너 리드부는 와이어(26)로 접속되어 있다. 반도체 팁(14)과 제어 팁(24)은 와이어(28)로 접속되어 있다.
제 1 수지(20)는 리드 프레임(12)의 하면보다 하방에만 마련되어 있다. 제 1 수지(20)는 리드 프레임(12)을 거쳐서 반도체 팁(14)의 하면에 접하며, 제 2 수지(22)는 반도체 팁(14)의 측면과 상면에 접하고 있다. 패키지의 대부분은 제 2 수지(22)이며, 제 1 수지(20)의 패키지 전체에 차지하는 체적은 작다. 따라서, 제 1 수지(20)보다 제 2 수지(22)의 체적이 크다. 반도체 팁(14)의 하방에서는 제 1 수지(20)가 노출되며, 반도체 팁(14)의 상방에서는 제 2 수지(22)가 노출되어 있다.
도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다. 이 흐름도에 따라서 반도체 장치(10)의 제조 방법을 설명한다. 우선, 단계 S1에서 플런저 팁의 위에 제 1 수지와 제 2 수지를 제공한다.
도 3은 제 1 수지(20a)와 제 2 수지(22a)를 도시하는 도면이다. 하부 금형(30)은 오목부(30A)를 갖고 있다. 이 오목부(30A)에 구멍(30a)이 형성되어 있다. 구멍(30a)이 형성된 부분을 포트(30B)라 한다. 구멍(30a) 내에 플런저 팁(32)이 마련되어 있다. 플런저 팁(32)의 측면은 포트(30B)에 접하고 있다. 플런저 팁(32)은 플런저 로드(34)에 의해 지지되어 있다. 플런저 로드(34)가 y 정부(positive and negative) 방향으로 움직이면 그에 연동하여 상기 플런저 팁(32)도 y 정부 방향으로 움직인다.
이와 같은 플런저 팁(32)의 위에 제 1 수지(20a)를 제공하고, 제 1 수지(20a)의 위에 제 1 수지(20a)보다 열전도율이 낮은 제 2 수지(22a)를 제공한다. 제 1 수지(20a)와 제 2 수지(22a)는 입자형상이다. 예를 들면, 제 1 수지(20a)는 입자형상의 알루미나이며, 제 2 수지(22a)는 입자형상의 실리카이다. 이와 같이, 플런저 팁(32)의 위에 수지를 제공하는 공정을 수지 제공 공정이라 한다.
도 3에는 상부 금형(40)도 도시하고 있다. 상부 금형(40)은 오목부(40A)를 갖고 있다. 오목부(40A)를 관통하는 가동 핀(42)이 마련되어 있다. 가동 핀(42)은 오목부(40A)를 관통하여 y 정부 방향으로 이동할 수 있다. 그와 같은 이동은 모터에 의해 실현될 수 있다.
이어서 단계 S2로 처리를 진행시킨다. 단계 S2에서는, 리드 프레임(12)을 하부 금형(30)에 탑재한다. 도 4에는, 하부 금형(30)에 탑재된 리드 프레임(12)이 도시되어 있다. 단계 S2에서는, 상면에 반도체 팁(14)이 고정된 리드 프레임(12)을 하부 금형(30)의 오목부(30A)의 상면에 탑재한다. 이 공정을 탑재 공정이라 한다.
그 다음에 단계 S3으로 처리를 진행시킨다. 단계 S3에서는, 하부 금형(30)과 상부 금형(40)으로 형체결한다. 도 5는 형체결된 하부 금형(30)과 상부 금형(40)을 도시하는 도면이다. 형체결 장치에 하부 금형(30)과 상부 금형(40)을 수용하고, 하부 금형(30)의 위에 상부 금형(40)을 두고, 이들에 미리 정해진 형체결력(mold clamping force)을 부여한다. 이 때, 하부 금형(30)과 상부 금형(40)에 의해 제공된 캐비티(50)에 반도체 팁(14)을 수용한 상태에서 형체결한다. 이 공정을 형체결 공정이라 한다.
형체결 공정에서는, 가동 핀(42)을 리드 프레임(12)의 상면에 접촉시킨다. 가동 핀(42)은 수지를 캐비티(50)에 주입했을 때 및 보압하고 있을 때에, 리드 프레임(12)이 상방으로 부상(floating)하는 것을 억제한다. 이 부상을 확실히 방지하기 위해서는, 복수의 가동 핀(42)을 리드 프레임(12)의 상면에 접촉시키는 것이 바람직하다.
그 다음에, 단계 S4로 처리를 진행시킨다. 단계 S4에서는 제 1 수지(20a)와 제 2 수지(22a)를 용융시킨 후, 플런저 팁(32)을 상승시킨다. 도 6은 플런저 팁(32)을 상승시킨 것을 도시하는 도면이다. 플런저 팁(32)의 상승을 진행시키면, 우선 캐비티의(50) 내에 제 2 수지(22a)가 제공되고, 그 후 제 1 수지(20a)가 제공된다. 그 때문에, 캐비티(50)의 상방에 제 2 수지(22)가 제공되며, 캐비티(50)의 하방에 제 1 수지(20)가 제공된다. 플런저 팁(32)의 상면의 높이가 하부 금형(30)의 오목부(30A)의 저면의 높이에 일치했을 때에 플런저 팁(32)의 상승을 정지한다. 이와 같이 수지를 사출하는 것에 의해 리드 프레임(12)의 하면에 제 1 수지(20)가 접촉한다. 이 공정을 주입 공정이라 한다.
그 다음에, 단계 S5로 처리를 진행시킨다. 단계 S5에서는 보압과 큐어를 실행한다. 구체적으로는, 플런저 팁(32)으로부터 제 1 수지(20)와 제 2 수지(22)에 압력을 미치게 하여 보압한다. 이 공정을 보압 공정이라 한다. 그 다음에, 단계 S6으로 처리를 진행시킨다. 단계 S6에서는 플런저 팁(32)을 하방으로 이동시킨다. 성형품을 이형하는 것에 의해, 도 1에 도시하는 반도체 장치(10)가 완성된다.
본 발명의 실시형태 1에서는, 상술한 바와 같이 컴프레션법에 의해 제 1 수지(20)와 제 2 수지(22)를 갖는 패키지를 성형한다. 그 때문에, 좁은 러너를 경유하여 캐비티에 수지를 제공하는 트랜스퍼 몰드법과 비교하여 수지의 유동이 적다. 따라서, 제 1 수지(20)와 제 2 수지(22)의 의미가 있는 혼합은 생기지 않으며, 제 1 수지(20)와 제 2 수지(22)가 실질적으로 분리된 상태를 유지할 수 있다. 이와 같은 컴프레션법의 특징을 이용하여, 리드 프레임(12)의 아래에만 열전도율이 높은 제 1 수지(20)를 공급할 수 있다. 반도체 팁(14)에서 생긴 열은 주로, 리드 프레임(12)과 열전도율이 높은 제 1 수지(20)를 거쳐서 외부로 방출된다. 그리고, 방열성을 높이는데 그다지 중요하지 않은 부분에는, 열전도율이 제 1 수지(20)보다 낮은 제 2 수지(22)를 채용하는 것에 의해 반도체 장치의 비용을 저감할 수 있다.
제 1 수지(20)는 높은 전기 절연성을 갖는다. 그 때문에, 리드 프레임(12)의 하면에 제 1 수지(20)를 마련한 경우, 리드 프레임(12)의 하면에 실리카를 재료로 하는 제 2 수지를 마련한 경우와 비교하여, 리드 프레임(12)의 아래의 수지를 얇게 할 수 있다. 리드 프레임(12)의 아래에 450㎛의 제 2 수지를 형성했을 때의 절연 성능과, 리드 프레임(12)의 아래에 150㎛의 제 1 수지(20)를 형성했을 때 절연 성능은 동등하다. 따라서, 반도체 장치의 절연 성능을 해치는 일이 없이, 반도체 장치의 소형화 및 방열성 향상을 할 수 있다.
본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법에 있어서의 주입 공정과 보압 공정에서는, 가동 핀(42)을 리드 프레임(12)의 상면에 접촉시켜 리드 프레임(12)의 부상을 방지한다. 이에 의해, 리드 프레임(12)의 부상에 의한 불량품의 발생을 억제할 수 있다.
본 발명의 실시형태 1에서는, 트랜스퍼 몰드법으로 이용하는 플런저 팁과 동일한 플런저 팁(32)을 이용하여 수지를 압축 성형할 수 있다. 따라서, 품종간에 공통의 플런저 기구를 이용할 수 있다.
도 7은 플런저 로드(34)를 지지하는 볼 플런저(54) 등의 단면도이다. 플런저 블록(51)의 상면에 지지대(52)가 고정되어 있다. 이 지지대(52)는 오목부를 갖고 있으며, 그 오목부에 플런저 로드(34)의 하단부가 수용되어 있다. 플런저 로드(34)의 하단부는 지지대(52)와 접해도 좋지만, 지지대(52)에 고정되지 않는다. 지지대(52)에는 횡방향으로 신축할 수 있는 볼 플런저(54)가 장착되어 있다. 볼 플런저(54)의 선단부(54A)에는 볼 또는 핀이 마련되어 있다. 이 선단부(54A)에 본체부(54B)가 접속되어 있다. 본체부(54B)에는 스프링이 내장되어 있다. 그 때문에, 선단부(54A)에 하중이 가해지면 본체부(54B)가 줄어들고, 상기 하중이 해제되면 본체부(54B)가 원래의 길이로 되돌아온다. 플런저 로드(34)에 폭협부(narrow width part)(34a)를 마련하고, 그 폭협부(34a)에 볼 플런저(54)의 선단부(54A)를 접촉시키는 것이 바람직하다.
도 8은 플런저 로드(34)와 볼 플런저(54)의 평면도이다. 플런저 로드(34)의 측면에 4개의 볼 플런저(54)가 접촉하고 있다. 플런저 로드(34)로부터 볼 플런저(54)에 대해 힘이 미치게 되면, 볼 플런저(54)가 줄어드므로, 그 부분만큼 플런저 로드(34)의 위치를 변위시킬 수 있다. 그 때문에, 플런저 로드(34)는 평면에서 보아 상하 좌우로 이동하거나, 평면에서 보아 회전할 수 있다.
도 7에 있어서의 플런저 블록(51)이 y 정부 방향으로 이동하는 것에 의해, 플런저 팁(32)이 구멍(30a) 내를 y 정부 방향으로 이동한다. 이 때 플런저 팁(32)이 포트(30B)에 강한 힘을 미치는 일이 없이, 포트(30B) 내를 플런저 팁(32)이 매끄럽게 이동하는 것이 바람직하다. 그래서, 도 7 및 8을 참조하면서 설명한 바와 같이, 플런저 로드(34)를 볼 플런저(54)로 지지하는 것에 의해, 플런저 로드(34)가 약간 이동하거나 회전할 수 있도록 했다. 이에 의해, 플런저 팁(32)이 포트(30B)에 강한 힘을 미치는 일이 없이, 플런저 팁(32)이 포트(30B) 내를 매끄럽게 이동한다. 도 7에 도시하는 플런저 블록(51), 지지대(52) 및 볼 플런저(54)를 이용하여 상기의 반도체 장치의 제조 방법을 실시하는 것이 바람직하다.
본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법에서는, 1개의 캐비티(50)에 수지를 주입하는 것을 설명했다. 그렇지만, 1개의 플런저 블록에 복수의 플런저 로드를 고정하고 한 번에 복수의 캐비티에 수지를 주입하여도 좋다. 도 9에는 1개의 플런저 블록(60)에 복수의 플런저 로드(62)를 마련한 것이 도시되어 있다. 1개의 플런저 로드(62)에 1개의 플런저 팁(64)이 고정되어 있다. 상술의 볼 플런저(54)를 이용하여 플런저 로드(62)를 변위 가능한 상태로 보지하는 것이 바람직하다.
도 10은 도 9의 플런저 장치에 대응한 금형 등의 단면도이다. 하부 금형(70)에는 복수의 오목부(70A)가 형성되어 있다. 1개의 오목부(70A)에 1개의 구멍(70a)이 형성되어 있다. 상부 금형(72)에는 복수의 오목부(72A)가 형성되어 있다. 형체결하면 1개의 오목부(70A)와 1개의 오목부(72A)로 1개의 캐비티가 형성되는 결과, 복수의 캐비티가 제공된다. 도 9 및 도 10에 도시하는 장치를 채용하는 것에 의해, 주입 공정과 보압 공정을 복수의 캐비티에 대해서 일괄하여 실시할 수 있다. 또한, 캐비티마다 플런저 팁(64)으로부터 수지를 제공할 수 있으므로, 금형에 컬 러너부(cull-runner part)를 마련할 필요는 없다. 그 때문에, 하부 금형(70)과 상부 금형(72)을 소형화할 수 있다. 또한, 오목부(70A)의 저면의 면적보다 플런저 팁(64)의 평면에서 보아 면적을 작게 함으로써, 이들 면적이 동등한 경우와 비교하여, 수지에 대해 큰 정수압을 가할 수 있다.
실시형태 1에 따른 반도체 장치와 반도체 장치의 제조 방법의 중요한 특징은, 의미가 있는 혼합이 없는 2개의 열전도율이 상이한 수지로 패키지를 형성하는 것이다. 실시형태 1에 따른 반도체 장치와 반도체 장치의 제조 방법은, 이 특징을 일탈하지 않는 범위에서 적절히 변형할 수 있다. 예를 들면, 제 1 수지(20)의 양을 증가시키고, 리드 프레임(12)의 다이 패드부의 하면보다 위에 제 1 수지(20)를 마련하여도 좋다. 또한, 제 1 수지(20)의 위에, 제 1 수지(20)와 제 2 수지(22)의 중간의 열전도율을 갖는 중간 수지를 마련하고, 중간 수지의 위에 제 2 수지(22)를 마련하여도 좋다. 이 경우, 중간 수지에 의해 반도체 장치(10)의 좌우 방향으로의 방열을 촉진할 수 있다. 또한, 예를 들면 가동 핀(42)은 생략하여도 좋다. 수지에 의해 미치게 되는 압력이 작은 경우, 가동 핀(42)에 의한 리드 프레임(12)의 고정은 불필요하다. 반도체 팁(14)은 스위칭 소자로 한정되지 않는다. 예를 들면, 반도체 팁으로서 다이오드를 채용하여도 좋다. 패키지 내에 복수의 반도체 팁을 수용하고, 그들로 예를 들면 인버터 회로를 구성하여도 좋다.
실시형태 1에서 설명한 특징 및 변형예는 이하의 실시형태에 따른 반도체 장치와 반도체 장치의 제조 방법에도 응용할 수 있다. 또한, 이하의 실시형태에 따른 반도체 장치와 반도체 장치의 제조 방법에서는, 실시형태 1과 유사점이 많으므로, 실시형태 1과의 상위점을 중심으로 설명한다.
실시형태 2
도 11은 실시형태 2에 따른 반도체 장치의 제조 방법을 도시하는 단면도이다. 실시형태 2에 따른 반도체 장치의 제조 방법에서는 우선, 수지 제공 공정에서, 플런저 팁(32)의 위에 수지(23)를 제공한다. 그 다음에, 탑재 공정에서 하면에 반도체 팁(14)이 고정된 리드 프레임(12)을 오목부(30A)의 상면에 탑재한다. 리드 프레임(12)의 다이 패드부가 반도체 팁(14)보다 위에 있다.
그 다음에, 형체결 공정으로 처리를 진행시킨다. 형체결 공정에서는, 방열 시트(80)를 리드 프레임(12)과 상부 금형(40) 사이에 끼우면서, 하부 금형(30)의 위에 상부 금형(40)을 두고, 하부 금형(30)과 상부 금형(40)에 의해 제공된 캐비티(50)에 반도체 팁(14)을 수용한 상태에서 형체결한다. 방열 시트(80)는 예를 들면 절연층(80A)과, 절연층(80A)에 적층하여 마련된 히트 싱크(80B)를 갖는다. 절연층(80A)은 예를 들면 실리카와 에폭시 수지 등의 몰드 수지 또는 이와 유사한 재료로 하는 것이 바람직하다. 히트 싱크(80B)의 재료는 예를 들면 구리이다. 방열 시트(80)의 구성은 수지보다 열전도율을 높게 할 수 있으면, 특별히 한정되지 않는다. 형체결되면, 방열 시트(80)의 상면이 상부 금형(40)의 오목부(40A)의 저면에 접촉하고, 방열 시트(80)의 하면이 리드 프레임(12)의 상면에 접촉한다.
그 다음에, 주입 공정에서는 수지(23)를 용융시킨 후 플런저 팁(32)을 상승시켜 캐비티(50) 내에 수지(23)를 제공한다. 주입 공정에서는, 예를 들면 플런저 팁(32)의 상면이 하부 금형(30)의 오목부(30A)의 저면과 동일한 높이가 될 때까지 플런저 팁(32)을 상승시킨다. 그 다음에, 보압 공정에서는, 플런저 팁(32)으로부터 수지(23)에 압력을 미치게 하여 보압한다.
실시형태 1에서는 열전도율이 높은 제 1 수지(20)를 리드 프레임(12)의 하면에 접촉시키고, 그 제 1 수지(20)를 외부에 노출시켰으므로 장치의 방열성을 높일 수 있다. 그렇지만, 더욱 장치의 방열성을 높이는도록 한 경우, 제 1 수지(20)로는 한계가 있다. 그래서, 실시형태 2에서는 방열 시트(80)를 마련함으로써, 제 1 수지(20)를 이용한 경우보다 장치의 방열성을 높이는 것으로 했다. 방열 시트(80)에 의해 장치의 방열성을 높일 수 있으므로, 수지(23)에는 높은 열전도율이 요구되지 않는다. 그 때문에, 예를 들면 실리카 등의 알루미나보다는 열전도율이 낮은 것을 수지(23)의 재료로 할 수 있다.
실시형태 3
도 12는 실시형태 3에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다. 도 12에 따라서 반도체 장치의 제조 방법을 설명하기 전에, 도 13을 참조하여 반도체 장치의 제조에 사용하는 장치의 구성을 설명한다. 하부 금형(90)에는 적어도 2개의 오목부(90A, 90B)가 형성되어 있다. 오목부(90A)에 마련된 구멍에 플런저 팁(32A)이 있다. 플런저 팁(32A)은 플런저 로드(34A)에 지지되어 있다. 오목부(90B)에 마련된 구멍에 플런저 팁(32B)이 있다. 플런저 팁(32B)은 플런저 로드(34B)에 지지되어 있다. 플런저 로드(34A, 34B)에는 모터(100)가 접속되어 있다. 모터(100)에 의해 플런저 팁(32A, 32B)은 y 정부 방향으로 이동하게 된다.
상부 금형(92)은 적어도 2개의 오목부(92A, 92B)를 갖고 있다. 오목부(92A, 92B)의 사이에는 가동 블록(102)이 마련되어 있다. 가동 블록(102)은 스프링(104)을 거쳐서 모터(106)에 접속되어 있다. 모터(106)에 의해 가동 블록(102)을 y 정부 방향으로 이동할 수 있다. 또한, 모터(100, 106)는 서보 모터로 하는 것이 바람직하다. 모터(100, 106)는 컨트롤러(110)에 접속되어 있다.
실시형태 3에 따른 반도체 장치의 제조 방법에서는, 우선 단계 S1에서 수지 제공 공정을 실행한다. 수지 제공 공정에서는, 도 13에 도시하는 하부 금형(90)에 형성된 구멍에 플런저 팁(32A, 32B)을 마련하고, 플런저 팁(32A, 32B)의 위에 수지(23)를 제공한다. 그 다음에, 단계 S2에서 탑재 공정을 실행한다. 탑재 공정에서는 도 13에 도시하는 반도체 팁(14)이 고정된 리드 프레임(12, 13)을 하부 금형(90)의 상면에 탑재한다. 리드 프레임(13)은 오목부(90A, 90B)의 양쪽에 탑재된다.
그 다음에, 단계 S3에서 형체결 공정을 실행한다. 형체결 공정에서는, 하부 금형(90)의 위에 상부 금형(92)을 둔다. 도 13은 형체결 후의 금형 등의 단면도이다. 형체결이 종료되면, 오목부(90A, 92A)에 의해 캐비티(50A)가 형성되며, 오목부(90B, 92B)에 의해 캐비티(50B)가 형성된다. 2개의 캐비티(50A, 50B)는 러너 게이트(50C)에 의해 연결되어 있다. 러너 게이트(50C)의 용적은 가동 블록(102)의 위치에 의존한다. 가동 블록(102)이 하방에 있으면 러너 게이트(50C)의 용적이 작아지고, 가동 블록(102)이 상방에 있으면 러너 게이트(50C)의 용적이 커진다.
그 다음에, 단계 S4에서 주입 공정을 실행한다. 주입 공정에서는 수지(23)를 용융시킨 후, 컨트롤러(110)의 지령에 의해 플런저 팁(32A, 32B)을 미리 정해진 위치까지 상승시킨다. 예를 들면, 플런저 팁(32A, 32B)의 상면이 오목부(90A, 90B)의 저면에 일치하는 곳까지, 플런저 팁(32A, 32B)을 상승시킨다. 이에 의해, 캐비티(50A, 50B) 및 러너 게이트(50C) 내에 수지(23)를 제공한다. 이 때, 1개의 플런저 블록으로 2개의 플런저 팁(32A, 32B)을 움직이는 것이 바람직하다. 모터(100) 내에 그와 같은 플런저 블록을 마련할 수 있다.
도 14는 캐비티(50A, 50B)와 러너 게이트(50C)에 수지(23)가 제공된 것을 도시하는 도면이다. 플런저 팁(32A, 32B)이 미리 정해진 위치까지 상승했을 때, 러너 게이트(50C) 내의 수지(23)가 가동 블록(102)에 미치는 압력을 검지한다. 이 압력은 예를 들면 가동 블록(102)이 스프링(104)을 거쳐서 모터(106)에 미치는 압력을 검지하는 것에 의해 검지할 수 있다. 그와 같은 압력을 검지하기 위해 예를 들면 모터(106)의 내부에 센서를 마련한다. 검지한 압력의 정보는 컨트롤러(110)에 통지된다.
단계 S5에서는 컨트롤러(110)에 있어서, 컨트롤러(110)에 통지된 압력이 미리 정해진 압력인지 판정한다. "미리 정해진 압력"은 임의의 압력 범위로 할 수 있다. 검지한 압력이 미리 정해진 압력보다 클 때는, 컨트롤러(110)가 가동 블록(102)을 러너 게이트(50C)로부터 퇴피시키는 방향으로 이동시킨다. 즉, 가동 블록(102)을 상방으로 이동시킨다. 이에 의해 캐비티(50A, 50B) 내의 수지압을 미리 정해진 압력으로 한다.
한편, 검지한 압력이 미리 정해진 압력보다 작을 때는, 컨트롤러(110)가 가동 블록(102)을 러너 게이트(50C) 내로 진출시키는 방향으로 이동시킨다. 즉, 가동 블록(102)을 하방으로 이동시킨다. 이에 의해, 캐비티(50A, 50B) 내의 수지압을 미리 정해진 압력으로 한다.
이와 같이 가동 블록(102)이 이동하는 것에 의해, 성형 압력과 수지의 두께를 균일하게 한다. 단계 S6은 이와 같이 가동 블록(102)의 위치를 조정하는 단계이다. 또한, 수지 두께의 제어는 플런저 팁(32A, 32B)의 위치를 컨트롤러(110)에 피드백하여, 컨트롤러(110)가 플런저 팁(32A, 32B)을 미리 정해진 위치까지 상승시키는 것에 의해 실현할 수 있다.
단계 S5에서, 검지한 압력이 미리 정해진 압력이라 판정된 경우, 단계 S7로 처리를 진행시킨다. 단계 S7에서는 보압 공정을 실행한다. 보압 공정에서는, 플런저 팁(32A, 32B)으로부터 수지(23)에 압력을 미치게 하여 보압한다. 마지막에 단계 S8에서 플런저 팁(32A, 32B)을 하방으로 이동시킨다. 이와 같이 하여 1개의 리드 프레임(13)이 복수의 패키지에 마련되는 제품이 1회의 몰드 처리로 형성된다.
도 15는 컨트롤러(110)의 구성예를 도시하는 도면이다. 컨트롤러(110)는 수신 장치(110A), 처리 회로(110B) 및 송신 장치(110C)를 구비하고 있다. 가동 블록(102)이 스프링(104)을 거쳐서 모터(106)에 미치는 압력의 정보는 수신 장치(110A)에 전송된다. 컨트롤러(110) 내에서 실행하는 상술의 각 기능은 처리 회로(110B)에 의해 실현된다. 즉, 처리 회로(110B)에 있어서, 수신한 압력이 미리 정해진 압력인지의 여부를 판정하고, 판정 결과에 따라서 어느 정도 가동 블록(102)을 움직일지를 산출한다. 처리 회로(110B)는 전용 하드웨어라도, 메모리에 격납되는 프로그램을 실행하는 CPU(Central Processing Unit, 중앙 처리 장치, 처리 장치, 연산 장치, 마이크로 프로세서, 마이크로 컴퓨터, 프로세서, DSP라고도 함)라도 좋다. 처리 회로가 전용 하드웨어인 경우, 처리 회로는 예를 들어 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, ASIC, FPGA, 또는 이들을 조합한 것이 해당된다. 압력의 판정과 가동 블록(102)의 이동량 산출을 다른 처리 회로로 실현하여도 좋고, 이들을 통틀어 1개의 처리 회로로 실현하여도 좋다.
도 16에는 처리 회로가 CPU인 경우의 컨트롤러(110)의 구성예가 도시되어 있다. 이 경우, 컨트롤러(110)의 각 기능은 소프트웨어 또는 소프트웨어와 펌웨어의 조합에 의해 실현된다. 소프트웨어 또는 펌웨어는 프로그램으로서 기술되며 메모리(110E)에 격납된다. 프로세서(110D)는 메모리(110E)에 기억된 프로그램을 판독하고 실행하는 것에 의해 각 기능을 실현한다. 즉, 도 12의 단계 S4 내지 S8이 결과적으로 실행되게 되는 프로그램을 격납하는 메모리(110E)를 구비한다. 이들 프로그램은 단계 S4 내지 S8의 순서 및 방법을 컴퓨터에 실행시키는 것이라고도 말할 수 있다. 여기에서 메모리란, 예를 들면 RAM, ROM, 플래쉬 메모리, EPROM, EEPROM 등의 불휘발성 또는 휘발성의 반도체 메모리, 자기 디스크, 플렉시블 디스크, 광디스크, 콤팩트 디스크, 미니 디스크 또는 DVD 등이 해당된다. 당연히, 상기 각 기능의 일부를 하드웨어로 실현하며, 일부를 소프트웨어 또는 펌웨어로 실현하도록 하여도 좋다.
본 발명의 실시형태 3에 따른 반도체 장치에 제조 방법에 의하면, 캐비티(50A, 50B) 및 러너 게이트(50C)에 공급된 수지(23)의 압력에 따라서 가동 블록(102)의 위치를 제어하는 것에 의해 성형 압력과 수지의 두께를 균일화할 수 있다. 따라서, 외부와의 절연성 및 방열성의 제품 간 편차를 최소로 할 수 있다. 실시형태 3에 따른 반도체 장치의 제조 방법은 이 특징을 잃지 않는 범위에서 여러가지 변형이 가능하다. 예를 들면, 형체결시에 형성되는 캐비티의 수는 2개로 한정되지 않으며, 3개 이상의 캐비티를 형성하여도 좋다.
실시형태 4
도 17은 실시형태 4에 따른 반도체 장치의 제조 방법을 도시하는 도면이다. 도 17은 주입 공정에 있어서의 플런저 팁(32) 등을 도시하는 도면이다. 상단에 단면도가 도시되며, 하단에 평면도가 도시되어 있다. 하단의 평면도에는, 플런저 팁(32)은 평면에서 보아 원형인 것이 도시되어 있다. 플런저 팁(32)을 평면에서 보아 원형으로 하는 것에 의해, 동일한 면적의 비원형의 플런저 팁보다 외주를 짧게 할 수 있다. 즉, 원형의 플런저 팁(32)의 외주는 다른 어떠한 형상의 플런저 팁의 외주보다 작다. 플런저 팁(32)의 외주를 작게 함으로써, 플런저 팁(32)과 포트(30B) 사이에 인입되는 수지 버어(burr)량을 억제할 수 있다. 이에 의해, 플런저 팁(32)과 포트(30B)의 마찰을 최소로 할 수 있다.
또한, 오목부(30A)의 저면(30C)은 평면에서 보아 사각형이다. 도 17의 하단에 도시하는 바와 같이, 평면에서 보아 플런저 팁(32)의 면적은 오목부(30A)의 저면(30C)의 면적보다 작다. 평면에서 보아 플런저 팁(32)의 면적은 저면(30C)의 면적의 반 이하인 것이 바람직하다. 또한, 플런저 팁(32)은 평면에서 보아 저면(30C)의 중앙에 있는 것이 바람직하다. 플런저 팁(32)의 면적을 저면(30C)의 면적보다 작게 하는 것에 의해, 캐비티에 주입된 수지(23)가 다이 패드부의 바로 아래로부터 좌우로 분산되기 쉬워진다. 도 17의 화살표는 수지의 흐름방향을 나타낸다. 보이드(22v)는 반도체 팁(14)의 바로 위에는 형성되기 힘들다. 그 때문에, 방열성의 제품 간 편차를 억제할 수 있다.
플런저 팁(32)이 포트(30B)의 구멍 내를 상승하는 것에 의한 플런저 팁(32)과 포트(30B)의 마찰을 억제하기 위해, 플런저 팁(32)의 외주를 따라서 수지 링(33)을 마련했다. 플런저 팁(32)의 상승시에는 주로 수지 링(33)이 포트(30B)에 접하는 것에 의해, 플런저 팁(32)을 보호할 수 있다.
도 18은 비교예에 따른 반도체 장치의 제조 방법을 도시하는 도면이다. 상단에 단면도가 도시되며, 하단에 평면도가 도시되어 있다. 비교예의 플런저 팁(32)은 평면에서 보아 사각형이다. 또한, 평면에서 보아 플런저 팁(32)의 면적은 오목부(30A)의 저면(30C)의 면적과 동등하다. 이와 같이, 플런저 팁(32)의 면적이 큰 경우, 플런저 팁(32)과 포트(30B) 사이에 수지가 모이기 쉬워, 빈번히 하부 금형(30)을 청소해야 한다.
도 18의 화살표는 수지의 흐름을 나타낸다. 비교예의 경우, 플런저 팁(32)의 면적이 크기 때문에 상방을 향하는 수지(23)의 흐름이 지배적이 된다. 그 때문에 수지(23)의 흐름이 리드 프레임(12)의 다이 패드부에 의해 방해받게 되어 버린다. 그렇게 하면, 다이 패드부의 바로 위에 보이드(22v)가 생겨, 장치의 절연성을 확보할 수 없을 우려가 있다.
그런데, 실시형태 4에 따른 반도체 장치에 제조 방법에서는 플런저 팁(32)의 면적을 하부 금형(30)의 오목부(30A)의 저면(30C)의 면적보다 충분히 작게 했다. 그 때문에, 주입 공정에 있어서 상방을 향하는 수지(23)의 흐름에 부가하여, 좌우로 향하는 수지(23)의 흐름이 생긴다. 따라서, 다이 패드부의 바로 위의 보이드를 억제할 수 있다. 또한, 오목부(30A)의 저면(30C)의 중앙에 플런저 팁(32)을 마련하는 것도, 수지(23)가 캐비티의 구석구석까지 퍼지는 것에 공헌한다.
또한, 상기의 각 실시형태에 따른 반도체 장치와 반도체 장치의 제조 방법의 특징은 조합하여도 좋다.
10: 반도체 장치 12: 리드 프레임
14: 반도체 팁 20: 제 1 수지
22: 제 2 수지 30: 하부 금형
30A: 오목부 32: 플런저 팁
40: 상부 금형 40A: 오목부

Claims (16)

  1. 리드 프레임과,
    상기 리드 프레임의 상면에 고정된 반도체 팁과,
    상기 리드 프레임의 하면과 접하는 제 1 수지와,
    상기 제 1 수지의 위에 마련된 제 2 수지를 구비하고,
    상기 제 1 수지는 상기 제 2 수지보다 열전도율이 높으며,
    상기 제 1 수지와 상기 제 2 수지로 상기 반도체 팁을 덮는 것을 특징으로 하는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 수지는 알루미나이며, 상기 제 2 수지는 실리카인 것을 특징으로 하는
    반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 팁의 하방에서는 상기 제 1 수지가 노출되고, 상기 반도체 팁의 상방에서는 상기 제 2 수지가 노출된 것을 특징으로 하는
    반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서
    상기 제 1 수지는 상기 리드 프레임의 하면보다 하방에만 마련된 것을 특징으로 하는
    반도체 장치.
  5. 하부 금형의 오목부에 형성된 구멍에 플런저 팁을 마련하고, 상기 플런저 팁의 위에 제 1 수지를 제공하고, 상기 제 1 수지의 위에 상기 제 1 수지보다 열전도율이 낮은 제 2 수지를 제공하는 수지 제공 공정과,
    상면에 반도체 팁이 고정된 리드 프레임을 상기 오목부의 상면에 탑재하는 탑재 공정과,
    상기 하부 금형의 위에 상부 금형을 두고, 상기 하부 금형과 상기 상부 금형에 의해 제공된 캐비티에 상기 반도체 팁을 수용한 상태에서 형체결하는 형체결 공정과,
    상기 제 1 수지와 상기 제 2 수지를 용융시킨 후, 상기 플런저 팁을 상승시켜 상기 캐비티 내에 상기 제 2 수지를 제공하고 그 후 상기 제 1 수지를 제공하는 것에 의해, 상기 리드 프레임의 하면에 상기 제 1 수지를 접촉시키는 주입 공정과,
    상기 플런저 팁으로부터 상기 제 1 수지와 상기 제 2 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비한 것을 특징으로 하는
    반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 주입 공정과 상기 보압 공정에서는, 가동 핀을 상기 리드 프레임의 상면에 접촉시켜 상기 리드 프레임의 부상을 방지하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 수지는 알루미나이며, 상기 제 2 수지는 실리카인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  8. 하부 금형의 오목부에 형성된 구멍에 플런저 팁을 마련하고, 상기 플런저 팁의 위에 수지를 제공하는 수지 제공 공정과,
    하면에 반도체 팁이 고정된 리드 프레임을 상기 오목부의 상면에 탑재하는 탑재 공정과,
    상기 수지보다 열전도율이 높은 방열 시트를 상기 리드 프레임과 상부 금형 사이에 끼우면서, 상기 하부 금형의 위에 상기 상부 금형을 두고, 상기 하부 금형과 상기 상부 금형에 의해 제공된 캐비티에 상기 반도체 팁을 수용한 상태에서 형체결하는 형체결 공정과,
    상기 수지를 용융시킨 후, 상기 플런저 팁을 상승시켜 상기 캐비티 내에 상기 수지를 제공하는 주입 공정과,
    상기 플런저 팁으로부터 상기 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비한 것을 특징으로 하는
    반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 방열 시트는 절연층과, 상기 절연층에 적층하여 마련된 히트 싱크를 갖는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  10. 복수의 오목부를 갖는 하부 금형에 형성된 구멍에 플런저 팁을 마련하고 상기 플런저 팁의 위에 수지를 제공하는 수지 제공 공정과,
    반도체 팁이 고정된 리드 프레임을 상기 하부 금형의 상면에 탑재하는 탑재 공정과,
    상기 하부 금형의 위에 상부 금형을 두고, 상기 복수의 오목부에 의해 형성된 복수의 캐비티와, 상기 복수의 캐비티를 연결하는 러너 게이트를 형성한 상태에서 형체결하는 형체결 공정과,
    상기 수지를 용융시킨 후, 상기 플런저 팁을 미리 정해진 위치까지 상승시켜, 상기 복수의 캐비티 및 상기 러너 게이트 내에 상기 수지를 제공하는 주입 공정과,
    상기 플런저 팁으로부터 상기 수지에 압력을 미치게 하여 보압하는 보압 공정을 구비하며,
    상기 플런저 팁이 상기 미리 정해진 위치까지 상승했을 때, 상기 러너 게이트 내의 상기 수지가 상기 러너 게이트 내의 가동 블록에 미치는 압력을 검지하여, 상기 압력이 미리 정해진 압력보다 클 때는 상기 가동 블록을 상기 러너 게이트로부터 퇴피시키는 방향으로 이동시키고, 상기 압력이 미리 정해진 압력보다 작을 때는 상기 가동 블록을 상기 러너 게이트 내로 진출시키는 방향으로 이동시키는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    평면에서 보아 상기 플런저 팁의 면적은 상기 오목부의 저면의 면적보다 작은 것을 특징으로 하는
    반도체 장치의 제조 방법.
  12. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    평면에서 보아 상기 플런저 팁의 면적은 상기 오목부의 저면의 면적의 반분 이하인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    평면에서 보아 상기 플런저 팁은 상기 오목부의 상기 저면의 중앙에 있는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  14. 제 5 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 플런저 팁은 평면에서 보아 원형인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  15. 제 5 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 플런저 팁은 플런저 로드에 지지되며,
    상기 플런저 로드의 측면에 볼 플런저를 접촉시킨 것을 특징으로 하는
    반도체 장치의 제조 방법.
  16. 제 5 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 주입 공정과 상기 보압 공정을 복수의 캐비티에 대해 일괄하여 실시하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
KR1020197024301A 2017-02-27 2017-02-27 반도체 장치, 반도체 장치의 제조 방법 KR102303894B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/007311 WO2018154744A1 (ja) 2017-02-27 2017-02-27 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190105639A true KR20190105639A (ko) 2019-09-17
KR102303894B1 KR102303894B1 (ko) 2021-09-17

Family

ID=63252476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024301A KR102303894B1 (ko) 2017-02-27 2017-02-27 반도체 장치, 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20190371625A1 (ko)
JP (1) JP6806232B2 (ko)
KR (1) KR102303894B1 (ko)
CN (1) CN110326102B (ko)
DE (1) DE112017007135T5 (ko)
WO (1) WO2018154744A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102554393B1 (ko) * 2022-12-12 2023-07-12 에스피반도체통신 주식회사 반도체 칩의 처짐을 방지하는 반도체 패키지용 몰딩 금형

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
JP7446156B2 (ja) * 2020-05-21 2024-03-08 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の検査方法、半導体装置の製造方法、学習装置および推論装置
JP7528634B2 (ja) * 2020-08-25 2024-08-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN116666229B (zh) * 2023-08-02 2024-06-07 碳芯微电子科技(深圳)有限公司 一种芯片框及其加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2012166432A (ja) 2011-02-14 2012-09-06 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP2013020997A (ja) * 2011-07-07 2013-01-31 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
KR20160138299A (ko) * 2014-05-14 2016-12-02 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141758B2 (ja) * 1995-11-21 2001-03-05 松下電器産業株式会社 樹脂封止方法および電子部品製造方法
JP5607447B2 (ja) * 2010-07-22 2014-10-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2012235014A (ja) * 2011-05-06 2012-11-29 Toyota Motor Corp 半導体装置の製造方法
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP5971270B2 (ja) * 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144827A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその金型
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2012166432A (ja) 2011-02-14 2012-09-06 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP2013020997A (ja) * 2011-07-07 2013-01-31 Semiconductor Components Industries Llc 半導体装置の製造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
KR20160138299A (ko) * 2014-05-14 2016-12-02 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102554393B1 (ko) * 2022-12-12 2023-07-12 에스피반도체통신 주식회사 반도체 칩의 처짐을 방지하는 반도체 패키지용 몰딩 금형

Also Published As

Publication number Publication date
WO2018154744A1 (ja) 2018-08-30
JP6806232B2 (ja) 2021-01-06
KR102303894B1 (ko) 2021-09-17
DE112017007135T5 (de) 2019-11-07
CN110326102A (zh) 2019-10-11
CN110326102B (zh) 2023-06-09
JPWO2018154744A1 (ja) 2019-11-07
US20190371625A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
KR20190105639A (ko) 반도체 장치, 반도체 장치의 제조 방법
KR102162395B1 (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
JP5817044B2 (ja) 樹脂封止装置および樹脂封止方法
JP2010153497A (ja) モールド成形方法及びモールド成形装置
KR20210055766A (ko) 반송 장치, 수지 성형 장치, 반송 방법 및 수지 성형품의 제조 방법
JP5892683B2 (ja) 樹脂封止方法
KR101139261B1 (ko) 반도체 패키지 제조용 금형 장치
JP5308108B2 (ja) 回路装置の製造方法
JP6111459B2 (ja) 樹脂モールド方法および樹脂モールド装置
KR101237248B1 (ko) 반도체 패키지 제조용 금형 장치
TWI648140B (zh) 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法
JP6397808B2 (ja) 樹脂成形金型および樹脂成形方法
JP4749707B2 (ja) 樹脂成形型及び樹脂成形方法
US6294411B1 (en) Method for molding a semiconductor device utilizing a satin finish
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2012244112A (ja) ゲート切断装置およびゲート切断方法
JP7178976B2 (ja) 半導体製造装置および半導体装置の製造方法
JP7447050B2 (ja) 成形型、樹脂成形装置及び樹脂成形品の製造方法
KR101303796B1 (ko) 반도체 패키지 제조용 금형 장치
JP7378277B2 (ja) 樹脂成型用金型、樹脂成型用装置および樹脂成型部材の製造方法
JP4226023B2 (ja) 樹脂封止金型および樹脂封止方法
WO2013061603A1 (ja) 回路装置の製造方法
JP6171920B2 (ja) モールドパッケージ
JP2020116916A (ja) 樹脂成形装置、及び樹脂成形品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant