JPH05198707A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05198707A
JPH05198707A JP886192A JP886192A JPH05198707A JP H05198707 A JPH05198707 A JP H05198707A JP 886192 A JP886192 A JP 886192A JP 886192 A JP886192 A JP 886192A JP H05198707 A JPH05198707 A JP H05198707A
Authority
JP
Japan
Prior art keywords
resin
metal mold
cavity
lead frame
bubbles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP886192A
Other languages
English (en)
Other versions
JP2781689B2 (ja
Inventor
Tsumoru Takado
積 高堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP4008861A priority Critical patent/JP2781689B2/ja
Publication of JPH05198707A publication Critical patent/JPH05198707A/ja
Application granted granted Critical
Publication of JP2781689B2 publication Critical patent/JP2781689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】樹脂封止型半導体装置で、パッケージ表面の気
泡の発生を防止すること。 【構成】樹脂封止型の下金型１のキャビティ８内に固形
の樹脂Ａ２を入れ、加熱・溶解し、そこにリードフレー
ム３を入れ、上金型７で密閉し、キャビティ８内に樹脂
Ｂを圧入して樹脂封止半導体装置を製造する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体素子の樹脂封止方法に関する。
【０００２】
【従来の技術】従来の半導体素子の樹脂封止方法は、封
入金型の上金型と下金型との間に外部端子と金属細線に
て接続された半導体素子が接着されたリードフレームを
はさみ込み、樹脂を流し込み硬化される方式であった。
これを、図８の（ａ）乃至（ｆ）に示す。
【０００３】図８の（ａ）において、従来では、アイラ
ンド４に固着された半導体素子片６があり、この素子片
６上のパッドと外部リード３０とを金属細線で接続して
おり、上下金型２０が用意される。金型２０内の空洞
は、外部リード３０の中間位置まで設けられ、樹脂Ｂ１
０の注入ゲート９が設けられている。
【０００４】図８の（ｂ）〜（ｆ）は、このゲート９か
ら樹脂Ｂ１０が次第に注入されていく様子を順次示した
透視図である。（ｂ）〜（ｄ）において、素子片６の部
分の注入が遅れ、（ｅ）において、周囲まで樹脂Ｂ１０
で覆われるが、また素子片６の一部にゆきわたらず、
（ｆ）に示すように、ついにホール４０が形成されたま
まとなる。
【０００５】
【発明が解決しようとする課題】このように従来の樹脂
封止方法では、パッケージ厚さが薄いもので、リードフ
レームアイランド４下面に樹脂を充分に充填することが
出来ずに、気泡（ホール）４０を発生させてしまうとい
った問題点があった。
【０００６】本発明の目的は、前記問題点を解決し、ホ
ールが発生しないようにした半導体装置の製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明の構成は、上，下
金型で形成されるキャビティ内に、少なくとも半導体素
子を入れて、樹脂を注入する工程を備えた半導体装置の
製造方法において、前記下金型内にあらかじめ樹脂を入
れておき、その後に再び樹脂を注入することを特徴とす
る。
【０００８】
【実施例】図１乃至図７は本発明の一実施例の半導体装
置の製造方法を順に示した断面図である。
【０００９】まず図１において、本実施例では、封止金
型の下金型１に、固形の非可逆性熱硬化型樹脂Ａ２を入
れる。
【００１０】次に図２において、下金型１は加熱されて
おり、キャビティ内に入れられた樹脂Ａ２は液化する。
【００１１】図３において、リードフレーム３のアイラ
ンド４上に、金属細線５で外部リードと電気的に接合さ
れた半導体素子片６を有するリードフレーム３を、下金
型１にのせる。
【００１２】図４に示すように、そして上金型７を閉
じ、図５に示すように、キャビティ８へ、ゲート９より
封止樹脂Ｂ１０を圧入する。図６に示すように、圧入が
終了した時点で封止樹脂Ａ２，樹脂Ｂ１０を加熱、硬化
するのを待ち、図７に示すように、封止されたリードフ
レーム３とゲート９部の樹脂とを取り除く。かくして、
樹脂封止型の半導体装置が得られる。
【００１３】
【発明の効果】以上説明したように、本発明の樹脂封止
方法は、あらかじめ気泡の出来やすいリードフレームア
イランド裏面部分のキャビティ内に樹脂を入れておくこ
とにより、気泡の発生を防止することができるという効
果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の製造方法の初
期の工程を示す断面図である。
【図２】図１の次工程を示す断面図である。
【図３】図２の次工程を示す断面図である。
【図４】図３の次工程を示す断面図である。
【図５】図４の次工程を示す断面図である。
【図６】図５の次工程を示す断面図である。
【図７】図６の次工程を示す断面図である。
【図８】（ａ）乃至（ｆ）は従来の半導体装置の製造方
法を工程順に示した透視図である。
【符号の説明】
１ 下金型 ２ 樹脂Ａ ３ リードフレーム ４ アイランド ５ 金属細線 ６ 半導体素子片 ７ 上金型 ８ キャビティ ９ ゲート １０ 樹脂Ｂ ２０ 上下金型 ３０ 外部リード ４０ ホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/56 Ｔ 8617−4Ｍ // Ｂ２９Ｌ 31:34 4Ｆ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 上，下金型で形成されるキャビティ内
    に、少なくとも半導体素子を入れて、樹脂を注入する工
    程を備えた半導体装置の製造方法において、前記下金型
    内にあらかじめ樹脂を入れておき、その後に再び樹脂を
    注入することを特徴とする半導体装置の製造方法。
JP4008861A 1992-01-22 1992-01-22 半導体装置の製造方法 Expired - Fee Related JP2781689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4008861A JP2781689B2 (ja) 1992-01-22 1992-01-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4008861A JP2781689B2 (ja) 1992-01-22 1992-01-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05198707A true JPH05198707A (ja) 1993-08-06
JP2781689B2 JP2781689B2 (ja) 1998-07-30

Family

ID=11704487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4008861A Expired - Fee Related JP2781689B2 (ja) 1992-01-22 1992-01-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2781689B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056770B2 (en) * 2002-11-26 2006-06-06 Towa Corporation Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
US7075172B2 (en) * 2000-07-27 2006-07-11 Stmicroelectronics S.R.L. Lead-frame for semiconductor devices
JP2010067851A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010067852A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置の製造方法
US20130037931A1 (en) * 2011-08-08 2013-02-14 Leo M. Higgins, III Semiconductor package with a heat spreader and method of making
CN106463417A (zh) * 2014-05-14 2017-02-22 三菱电机株式会社 半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138039A (ja) * 1982-02-10 1983-08-16 Nec Home Electronics Ltd 樹脂封止型半導体装置の製造方法
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138039A (ja) * 1982-02-10 1983-08-16 Nec Home Electronics Ltd 樹脂封止型半導体装置の製造方法
JPH05102216A (ja) * 1991-10-09 1993-04-23 Hitachi Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075172B2 (en) * 2000-07-27 2006-07-11 Stmicroelectronics S.R.L. Lead-frame for semiconductor devices
US7056770B2 (en) * 2002-11-26 2006-06-06 Towa Corporation Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
CN100373567C (zh) * 2002-11-26 2008-03-05 东和株式会社 树脂封装方法、半导体器件的制造方法及固形树脂封装结构
JP2010067851A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010067852A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置の製造方法
US20130037931A1 (en) * 2011-08-08 2013-02-14 Leo M. Higgins, III Semiconductor package with a heat spreader and method of making
CN106463417A (zh) * 2014-05-14 2017-02-22 三菱电机株式会社 半导体装置的制造方法
JPWO2015173906A1 (ja) * 2014-05-14 2017-04-20 三菱電機株式会社 半導体装置の製造方法
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
DE112014006653B4 (de) 2014-05-14 2023-06-29 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleiteranordnung

Also Published As

Publication number Publication date
JP2781689B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
JPH05198707A (ja) 半導体装置の製造方法
JP3411448B2 (ja) 半導体素子の樹脂封止金型及び半導体装置の製造方法
JP3727446B2 (ja) 半導体装置の樹脂封止成形金型
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH05243301A (ja) 半導体装置製造方法
JPS60180126A (ja) 半導体装置の製造方法
JPH05299455A (ja) 半導体装置の製造方法
JP2759523B2 (ja) 半導体装置の製造方法
JP2973901B2 (ja) 半導体樹脂封止用金型
JP3182302B2 (ja) 樹脂封止型半導体装置の製造方法
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
JPS639140A (ja) 樹脂封止型半導体装置の製造方法
JP2587539B2 (ja) 半導体装置の樹脂封止用金型
US20110260311A1 (en) Resin molded semiconductor device and manufacturing method thereof
JPH09129661A (ja) 成形装置および成形方法
JPS5978537A (ja) 樹脂封止型半導体装置の製造方法
JPH04361537A (ja) 半導体装置の樹脂封止方法
JPH04106963A (ja) 半導体装置及びその製造方法
JPH03157943A (ja) 樹脂封止型半導体集積回路の製造方法
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
JPH0936152A (ja) 樹脂封止型半導体装置の製造方法
JP2858690B2 (ja) 樹脂封止型電子部品の製造方法
JP2809478B2 (ja) 樹脂封止型半導体装置の製造方法
JPH05275481A (ja) 半導体装置の製造方法
JPH03101240A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414

LAPS Cancellation because of no payment of annual fees