JP2022085131A - 半導体モジュールおよび半導体モジュールの製造方法 - Google Patents

半導体モジュールおよび半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2022085131A
JP2022085131A JP2020196639A JP2020196639A JP2022085131A JP 2022085131 A JP2022085131 A JP 2022085131A JP 2020196639 A JP2020196639 A JP 2020196639A JP 2020196639 A JP2020196639 A JP 2020196639A JP 2022085131 A JP2022085131 A JP 2022085131A
Authority
JP
Japan
Prior art keywords
lead
semiconductor module
die stage
encapsulant
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020196639A
Other languages
English (en)
Other versions
JP7504008B2 (ja
Inventor
明稔 白尾
Akitoshi Shirao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020196639A priority Critical patent/JP7504008B2/ja
Priority to US17/465,659 priority patent/US11948850B2/en
Priority to DE102021128551.8A priority patent/DE102021128551A1/de
Priority to CN202111388732.9A priority patent/CN114566469A/zh
Publication of JP2022085131A publication Critical patent/JP2022085131A/ja
Application granted granted Critical
Publication of JP7504008B2 publication Critical patent/JP7504008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C45/14073—Positioning or centering articles in the mould using means being retractable during injection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】封止材による封止を行う際の封止材の未充填の発生を抑制できる半導体モジュールを提供する。【解決手段】半導体モジュールは、その一態様において、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、ダイステージの下側の封止材は、第２のリードの下側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの段差のダイステージが無い側が封止材の一端側から突出し、第２のリードは封止材の一端側とは逆側から突出し、第１のリードの屈曲部の上側表面または下側表面またはその両方に溝が設けられている、半導体モジュール、である。【選択図】図１

Description

本開示は、半導体モジュールおよび半導体モジュールの製造方法に関する。
半導体モジュールではエポキシ樹脂などの封止材により半導体素子が封止される。封止材により半導体素子を封止する技術は例えば特許文献１に開示されている。
特開平１１－３３０１１６号公報
半導体モジュールにおいて封止材による封止を行う際、封止材の未充填（ボイド）が発生する場合がある。
本開示は、上記のような問題点を解決するためになされたもので、封止材による封止を行う際の封止材の未充填の発生を抑制できる半導体モジュール、および、封止材による封止を行う際の封止材の未充填の発生を抑制できる半導体モジュールの製造方法、を提供することを目的とする。
本開示の半導体モジュールは、その一態様において、第１のリードと、第２のリードと、半導体素子と、第１のリードの一部および第２のリードの一部および半導体素子を封止する封止材と、を備え、第１のリードは、ダイステージを備え、半導体素子はダイステージの上側表面上に接合されており、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、ダイステージの下側の封止材は、第２のリードの下側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの段差のダイステージが無い側が封止材の一端側から突出し、第２のリードは封止材の一端側とは逆側から突出し、第１のリードの屈曲部の上側表面または下側表面またはその両方に溝が設けられている、半導体モジュール、である。
本開示の半導体モジュールは、別の一態様において、第１のリードと、半導体素子と、第１のリードの少なくとも一部および半導体素子を封止する封止材と、を備え、第１のリードはダイステージを備え、半導体素子はダイステージの上側表面上に接合されており、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの屈曲部は形状記憶合金を含む、半導体モジュール、である。
本開示の半導体モジュールは、さらに別の一態様において、第１のリードと、半導体素子と、第１のリードの少なくとも一部および半導体素子を封止する封止材と、を備え、第１のリードはダイステージを備え、半導体素子はダイステージの上側表面上に接合されており、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの屈曲部はバイメタル構造を有する、半導体モジュール、である。
本開示の半導体モジュールの製造方法は、半導体モジュールの製造方法であって、半導体モジュールは、ダイステージを有するリードと、ダイステージの上側表面上に接合された半導体素子と、リードの少なくとも一部および半導体素子を封止する封止材と、を備え、半導体モジュールにおいてダイステージの下側の封止材は半導体素子の上側の封止材と比べ薄く、ダイステージおよび半導体素子を封止し、封止することにおいては、型のキャビティに封止材を注入し、封止することにおいては、リードはダイステージがキャビティの内部に位置するように型により支持され、封止することにおいては、キャビティに少なくとも部分的に封止材が注入された後に、リードのうちキャビティの内部に位置する部分が変形してダイステージが下側に移動し、その後、封止材が硬化する、半導体モジュールの製造方法、である。
本開示の半導体モジュールは、その一態様において、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、ダイステージの下側の封止材は、第２のリードの下側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの段差のダイステージが無い側が封止材の一端側から突出し、第２のリードは封止材の一端側とは逆側から突出し、第１のリードの屈曲部の上側表面または下側表面またはその両方に溝が設けられている、半導体モジュール、である。これにより、封止材による封止を行う際の封止材の未充填の発生を抑制できる。
本開示の半導体モジュールは、別の一態様において、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの屈曲部は形状記憶合金を含む、半導体モジュール、である。これにより、封止材による封止を行う際の封止材の未充填の発生を抑制できる。
本開示の半導体モジュールは、さらに別の一態様において、ダイステージの下側の封止材は、半導体素子の上側の封止材と比べ薄く、第１のリードのうち封止材に封止された領域に、第１のリードに上下方向の段差を形成する屈曲部が設けられており、段差により、段差のダイステージがある側が、段差のダイステージが無い側より下側に位置し、第１のリードの屈曲部はバイメタル構造を有する、半導体モジュール、である。これにより、封止材による封止を行う際の封止材の未充填の発生を抑制できる。
本開示の半導体モジュールの製造方法では、キャビティに少なくとも部分的に封止材が注入された後に、リードのうちキャビティの内部に位置する部分が変形してダイステージが下側に移動し、その後、封止材が硬化する。これにより、封止材による封止を行う際の封止材の未充填の発生を抑制できる。
実施の形態１の半導体モジュールの断面模式図である。 実施の形態１の半導体モジュールの製造方法を示すフローチャートである。 実施の形態１の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態１の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態１の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態２の半導体モジュールの断面模式図である。 実施の形態２の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態２の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態２の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態３の半導体モジュールの断面模式図である。 実施の形態３の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態３の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態３の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態４の半導体モジュールの断面模式図である。 実施の形態４の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態４の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態４の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態５の半導体モジュールの断面模式図である。 実施の形態５の半導体モジュールの変形例の断面模式図である。 実施の形態５の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態５の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態５の半導体モジュールの製造過程での状態を示す断面模式図である。 実施の形態６の半導体モジュールの断面模式図である。 実施の形態６の半導体モジュールの断面模式図である。 実施の形態６の半導体モジュールの断面模式図である。 実施の形態６の半導体モジュールの断面模式図である。 比較例の半導体モジュールの製造過程での状態を示す断面模式図である。
以下の説明において、上および下とは、半導体モジュールの一方向を上方向とし、その反対方向を下方向として示すものであり、半導体モジュールの製造時または使用時における上下方向を限定するものではない。
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は実施の形態１に係る半導体モジュール１０１の断面模式図である。
半導体モジュール１０１は、例えば電力供給用のパワーモジュールである。
図１に示すように、半導体モジュール１０１は、リードフレーム２１と、半導体素子２と、駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３と、金属ワイヤ４と、封止材５と、を備える。
リードフレーム２１は、リード２１ａ（第１のリード）とリード２１ｂ（第２のリード）とを備える。リード２１ａとリード２１ｂとは独立しており、繋がっていない。
半導体素子２は、はんだや焼結Ａｇなどの接合材を用いてリード２１ａに接合されている。本開示において、リードフレームのうち半導体素子を搭載する箇所を特にダイステージと表記する。リード２１ａはダイステージ１１を備え、半導体素子２は、リード２１ａのダイステージ１１の上側表面上に接合されている。半導体素子２は、例えば、ダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ－Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型バイポーラトランジスタ）、またはＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ、逆導通ＩＧＢＴ）のいずれかである。
駆動用ＩＣ３はリード２１ｂの上側表面上に接合されている。駆動用ＩＣ３は例えば半導体モジュール１０１を駆動制御するためのものである。
リード２１ａと、リード２１ｂと、半導体素子２と、駆動用ＩＣ３と、等の間は、必要に応じ金属ワイヤ４で電気配線される。また、リード２１ａの一部と、リード２１ｂの一部と、半導体素子２と、駆動用ＩＣ３とが封止材５により封止されている。これにより、半導体素子２および駆動用ＩＣ３および金属ワイヤ４が保護される。封止材５は例えばエポキシ樹脂である。
半導体素子２を搭載するダイステージ１１の下側の封止材５は、駆動用ＩＣ３を搭載するリード２１ｂの下側の封止材５よりも薄い。また、ダイステージ１１の下側の封止材５は、半導体素子２の上側の封止材５と比べ薄い。
ダイステージ１１の下側の封止材５は絶縁性と放熱性の両方の機能において重要であり、封止材５の未充填（ボイド）が発生すると、半導体モジュール１０１の性能が大きく落ちる。そのため、封止材５の未充填の発生を抑制することが望ましい。
またダイステージ１１の下側の封止材５の厚さは放熱設計上の要請から薄いことが求められる。ダイステージ１１の下側の封止材５の厚さは例えば０．５ｍｍ以下である。
リード２１ａのうち封止材５に封止された領域に、リード２１ａに上下方向の段差を形成する屈曲部３０が設けられている。ダイステージ１１は、当該段差により分けられたリード２１ａの２つの領域のうちの片側に位置する。当該段差により、当該段差のダイステージ１１がある側は、当該段差の前記ダイステージが無い側より下側に位置する。但し、これは、リード２１ａのうち当該段差の前記ダイステージが無い側の全てが、ダイステージ１１がある側より上側に位置するように限定するものではない。例えば、当該段差の前記ダイステージが無い側が、例えば封止材５から露出した位置で再度屈曲することにより、ダイステージ１１がある側よりも下側に位置する部分を有してもよい。
リード２１ａの屈曲部３０の上側表面または下側表面またはその両方に溝１２が設けられている。溝１２は、リード２１ａのうち封止材５に封止された部分に設けられている。
屈曲部３０はダイステージ１１に近い側とダイステージ１１から遠い側の２箇所に設けられている。
溝１２は、ダイステージ１１から遠い側の屈曲部３０の上側表面または下側表面またはその両方に設けられている。図１では、溝１２がダイステージ１１から遠い側の屈曲部３０の上側表面と下側表面の両方に設けられている場合が示されている。溝１２は、ダイステージ１１に近い側の屈曲部３０の表面には設けられていない。
溝１２は、屈曲部３０の屈曲方向と交差する方向に延在するように設けられている。屈曲部３０の屈曲方向とは、屈曲部３０において曲率が大きい方向である。屈曲部３０の屈曲方向と交差する方向は、例えば図１において紙面に垂直な方向である。
溝１２の深さは、リード２１ａに流れる電流の密度を考慮してリード２１ａの断面積が小さくなり過ぎないように設計されることが望ましい。
リード２１ａのうち、屈曲部３０により形成される段差のダイステージ１１が無い側が、封止材５の一端側から突出している。また、リード２１ｂは封止材５の当該一端側とは逆側から突出している。図１ではリード２１ａおよびリード２１ｂの封止材５から突出した部分は平坦であるが、リード２１ａおよびリード２１ｂは封止材５から突出した部分において屈曲していてよい。
＜Ａ－２．製造方法＞
本実施の形態の半導体モジュールの製造方法では、上型６１および下型６２を備える成型用金型６を用い（図３参照）、トランスファーモールド法により成型用金型６のキャビティ６３に封止材５を注入して、リードフレーム２１の一部と、半導体素子２と、駆動用ＩＣ３と、金属ワイヤ４と、を封止する。
図２は半導体モジュール１０１の製造方法を示すフローチャートである。
図３から図５は半導体モジュール１０１の製造方法を示す図である。
まず、リードフレーム２１と、半導体素子２と、駆動用ＩＣ３と、金属ワイヤ４と、を成型用金型６に配置する（ステップＳ１）。成型用金型６に配置される前に、半導体素子２はリード２１ａに接合され、駆動用ＩＣ３はリード２１ｂに接合され、金属ワイヤ４による配線が行われる。
一般的にリードフレームは成型用金型の外部で一端側と他端側とが繋がっている。リードフレームの一端側と他端側は、封止材による封止の後の加工工程によって切り離され、外部リードを形成する。ステップＳ１においては、成型用金型６で挟持されるリードフレーム２１の一端側であるリード２１ａと他端側であるリード２１ｂはそれぞれ独立していて繋がっていなくてもよい。その場合、リード２１ａとリード２１ｂとは成型用金型６にそれぞれ片持ちの状態で挟持される。リード２１ａは、ダイステージ１１がキャビティ６３の内部に位置するように成型用金型６により支持される。
次に、図３に示されるように、成型用金型６のキャビティ６３に封止材５を注入する（ステップＳ２）。
封止材５の注入前、ダイステージ１１は、例えば、完成時の位置と同じ位置に配置される。この場合、封止材５をリード２１ａ側から注入すると、封止材５の注入により、ダイステージ１１は２箇所の屈曲部３０のうち溝１２が入った側（すなわち、ダイステージ１１から遠い側）を起点に上方に持ち上げられ、傾斜を持つようになる。ダイステージ１１が上方に持ち上げられるため、ダイステージ１１の下側の封止材５の流動面積は広くなり、未充填が発生するリスクを低減することができる。ダイステージ１１とともに金属ワイヤ４も上方に持ち上げられるため、金属ワイヤ４が成型用金型６の上型６１に接触しないように金属ワイヤ４を配線するよう注意が必要である。また成型用金型６の上型６１にダイステージ１１ないし金属ワイヤ４が接触しないように、ダイステージ１１が傾斜可能な角度には限界がある。
封止材５の注入前のダイステージ１１の位置を、完成時の位置よりも上方にしておいてもよい。この場合も、ステップＳ２においてダイステージ１１の下側の封止材５の流動面積を広く確保することができ、封止材５の未充填が発生するリスクを低減することができる。
封止材５の注入が完了した後、リード２１ａが変形する（ステップＳ３）。
ステップＳ３では、まず、図４に示されるように、成型用金型６の上型６１に設けた上型可動ピン６１１を下降させ、上型可動ピン６１１によりダイステージ１１を押下し、ダイステージ１１がキャビティ６３の底面と平行になるように調整する。ここで、キャビティ６３の底面は、ダイステージ１１と対向する下型６２の表面である。ステップＳ３では、リード２１ａは上型可動ピン６１１からの外力が加えられることにより変形する。屈曲部３０に設けた溝１２により、ダイステージ１１を押下すると溝１２が設けられた箇所が変形する。また、溝１２により、溝１２が設けられた箇所以外での変形は抑制される。
ステップＳ３では、続いて、図５に示されるように上型可動ピン６１１を上昇させる。上型可動ピン６１１は完全に上昇させても良いし、図５のように一部がキャビティ６３内に突き出した状態で止めても良い。
上型可動ピン６１１が上昇した後、上型可動ピン６１１があった位置には未硬化（溶融状態）の封止材５が流入するため、ダイステージ１１を露出しないよう封止することが出来る。同様にリード２１ａが変形した際のダイステージ１１の移動経路にも未硬化の封止材５が流入し、未充填は発生しない。
屈曲部３０に設けた溝１２により、ダイステージ１１は、殆どスプリングバックすることなく、上型可動ピン６１１で押下され調整された位置を保持する。但し、僅かにスプリングバックが発生する。そのため、それを考慮して、ダイステージ１１を上型可動ピン６１１で押下する際に、キャビティ６３の底面と平行な向きより僅かに下方に傾斜が付くようにすると良い。ここで、ダイステージ１１が下方に傾斜が付いた状態とは、ダイステージ１１の屈曲部３０から遠い側がより下側に位置するように傾斜している状態である。
次に、封止材５を硬化させる（ステップＳ４）。
次に、成型用金型６から半導体モジュール１０１を離型する（ステップＳ５）。
以上の工程を経て、半導体モジュール１０１が得られる。
このように、本実施の形態の半導体モジュールの製造方法では、ダイステージ１１および半導体素子２を封止し、当該封止することにおいては、成型用金型６のキャビティ６３に封止材５を注入し、当該封止することにおいては、リード２１ａはダイステージ１１がキャビティ６３の内部に位置するように成型用金型６により支持され、当該封止することにおいては、キャビティ６３に少なくとも部分的に封止材５が注入された後に、リード２１ａのうちキャビティ６３の内部に位置する部分が変形してダイステージ１１が下側に移動し、その後、封止材５が硬化する。ステップＳ３においてリード２１ａの変形によって下側にダイステージ１１が動くことにより、ダイステージ１１の下側の封止材５の厚さは、リード２１ａの変形が無い場合のダイステージ１１の下側の封止材５の厚さと比べ、例えば半分以下になる。
本実施の形態の半導体モジュールの製造方法によれば、ダイステージ１１の下側の封止材５が例えば数十マイクロメートルオーダーと薄く設計されていても、ステップＳ２の封止材５の注入過程においてはダイステージ１１下の流動面積が広いため、封止材５の未充填の発生のリスクを低減することができる。ダイステージ１１下の封止材５が薄いことは半導体モジュール１０１の小型化に貢献する。
また、本実施の形態の半導体モジュールの製造方法では、封止材５の注入後に、リード２１ａのうちキャビティ６３の内部に位置する部分に上型可動ピン６１１により外力を加えることによりリード２１ａを変形させ、これにより、ダイステージ１１の位置をコントロールできる。そのため、封止材５の注入過程において、流動抵抗によるダイステージ１１の位置の変動があったとしても、ダイステージ１１の位置の変動に伴うダイステージ１１の下側の封止材５の厚さの不均一を抑制できる。本実施の形態では、ステップＳ３において、キャビティ６３内に挿入された上型可動ピン６１１によりリード２１ａに外力を加えリード２１ａを変形させたが、リード２１ａに封止材５以外による外力を加えるために上型可動ピン６１１以外の物を用いてもよい。
＜Ａ－３．効果＞
半導体モジュール１０１においては、ダイステージ１１の下側の封止材５は、半導体素子２の上側の封止材５と比べ薄く、ダイステージ１１の下側の封止材５は、リード２１ｂの下側の封止材５と比べ薄く、リード２１ａのうち封止材５に封止された領域に、リード２１ａに上下方向の段差を形成する屈曲部３０が設けられており、段差により、段差のダイステージ１１がある側が、段差のダイステージ１１が無い側より下側に位置し、リード２１ａの段差のダイステージ１１が無い側が封止材５の一端側から突出し、リード２１ｂは封止材５の当該一端側とは逆側から突出し、リード２１ａの屈曲部３０の上側表面または下側表面またはその両方に溝１２が設けられている。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
半導体モジュール１０１において、溝１２は、ダイステージ１１から遠い側の屈曲部３０の上側表面または下側表面またはその両方に設けられている。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
本実施の形態の半導体モジュールの製造方法では、キャビティ６３に少なくとも部分的に封止材５が注入された後に、リード２１ａのうちキャビティ６３の内部に位置する部分が変形してダイステージ１１が下側に移動し、その後、封止材５が硬化する。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
本実施の形態の半導体モジュールの製造方法では、リード２１ａの変形によって下側にダイステージ１１が動くことにより、ダイステージ１１の下側の封止材５の厚さが、リード２１ａの変形が無い場合のダイステージ１１の下側の封止材５の厚さと比べ、例えば半分以下になる。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
本実施の形態の半導体モジュールの製造方法において、リード２１ａの変形は、キャビティ６３内に挿入された上型可動ピン６１１によりリード２１ａのうちキャビティ６３の内部に位置する部分に外力が加えられることにより起きる。これにより、ダイステージ１１の位置をコントロールでき、例えば、封止材５の注入過程において、ダイステージ１１の位置の変動に伴うダイステージ１１の下側の封止材５の厚さの不均一を抑制できる。
＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図６は実施の形態２に係る半導体モジュール１０２の断面模式図である。
半導体モジュール１０２は、半導体モジュール１０１と比べると、リードフレーム２１のかわりにリードフレーム２２を備える点が異なる。半導体モジュール１０２は、その他の点では半導体モジュール１０１と同様である。
リードフレーム２２は、リードフレーム２１と比べると、リード２１ａのかわりに、リード２２ａを備える点が異なる。リードフレーム２２は、その他の点ではリードフレーム２１と同様である。
リード２２ａの２箇所の屈曲部３０それぞれにおいて、溝１２は、リード２２ａの上側表面または下側表面またはその両方に設けられている。リード２２ａは、その他の点では、リード２１ａと同様である。２箇所の屈曲部３０の溝１２はそれぞれ、屈曲部３０の屈曲方向と交差する方向に延在するように設けられている。溝１２が、リード２２ａの２箇所の屈曲部３０それぞれにおいて、上側表面または下側表面またはその両方に設けられていることにより、製造工程において封止材５をキャビティ６３に注入する前のリード２２ａの形状の自由度が高まる。例えば＜Ｂ－２．製造方法＞で述べる製造方法のように、封止材５をキャビティ６３に注入する前のリード２２ａの形状が平坦であってもよい。
２箇所の屈曲部３０において、溝１２の設けられ方は異なっていてもよい。例えば、溝１２は、一方の屈曲部３０においてはリード２２ａの上側表面に設けられ、もう一方の屈曲部３０においてはリード２２ａの下側表面に設けられる。
＜Ｂ－２．製造方法＞
図２は半導体モジュール１０２の製造方法を示すフローチャートである。
図７から図９は半導体モジュール１０２の製造方法を示す図である。
まず、リードフレーム２２と、半導体素子２と、駆動用ＩＣ３と、金属ワイヤ４と、を成型用金型６に配置する（ステップＳ１）。
ステップＳ１の段階では、成型用金型６で挟持されるリード２２ａは、キャビティ６３外の部分からダイステージ１１に至るまで平坦である。特に、リード２２ａのうちキャビティ６３内に位置する部分は、平坦である。リード２２ａが平坦とは、リード２２ａの厚さの半分以下の、凹凸や段差など、がある場合を含む。
リード２２ａが平坦であることにより、成型用金型６の上型６１とダイステージ１１が近いため、金属ワイヤ４が成型用金型６の上型６１に接触しないように金属ワイヤ４を配線するよう注意が必要である。
次に、図７に示されるように、成型用金型６のキャビティ６３に封止材５を注入する（ステップＳ２）。
リード２２ａが平坦なため、ダイステージ１１の下側の封止材５の流動面積を広く確保することができ、封止材５の未充填が発生するリスクを低減することができる。
封止材５の注入が完了した後、リード２２ａが変形する（ステップＳ３）。
ステップＳ３では、図８に示されるように、成型用金型６の上型６１に設けられた上型可動ピン６１１を下降させ、上型可動ピン６１１によりダイステージ１１を押下する。また、下型６２に設けられた下型可動ピン６２１を上昇させ、上型可動ピン６１１と下型可動ピン６２１でダイステージ１１を上下から挟み、ダイステージ１１がキャビティ６３の底面と平行になるように調整する。このように、本実施の形態では、上型可動ピン６１１および下型可動ピン６２１を用いて、２箇所の屈曲部３０を形成する。
ステップＳ３では例えば複数の下型可動ピン６２１を用いる。複数の下型可動ピン６２１は、例えば図８に示されるように、下型可動ピン６２１としての下型可動ピン６２１ａと、下型可動ピン６２１としての下型可動ピン６２１ｂと、を含む。下型可動ピン６２１ｂと比べると、下型可動ピン６２１ａは、屈曲部３０が形成される位置により近い側に配置されている。上型可動ピン６１１は、例えば、下型可動ピン６２１ａと平面視で重なる位置に配置される。上型可動ピン６１１、下型可動ピン６２１ａ、および下型可動ピン６２１ｂはそれぞれ複数あってよく、その場合、複数の上型可動ピン６１１、複数の下型可動ピン６２１ａ、および複数の下型可動ピン６２１ｂは、それぞれ、図８に示される断面に垂直な方向に並べて配置されていてよい。
下型可動ピン６２１を用いることでダイステージ１１の下側の封止材５の厚さを高精度にコントロールすることができる。下型可動ピン６２１ａおよび下型可動ピン６２１ｂを含む複数の下型可動ピン６２１を用いることで、屈曲部３０が形成される２箇所それぞれにおいて溝１２が上側表面または下側表面またはその両方に設けられているリード２２ａを用いた場合でも、ダイステージ１１の向きの調整およびダイステージ１１の下側の封止材５の厚さの調整が容易となる。
ダイステージ１１の変形に伴い金属ワイヤ４も変形するため、変形に対し余裕があるように、ステップＳ３前の金属ワイヤ４の配線高さを高くしておくことが望ましい。
リード２２ａを変形させたあと、図９に示されるように、上型可動ピン６１１を上昇させ、下型可動ピン６２１を下降させる。上型可動ピン６１１を完全に上昇させても良いし、上型可動ピン６１１の一部がキャビティ６３内に突き出した状態で止めても良い。一方、下型可動ピン６２１は完全に下降させ、下型可動ピン６２１がキャビティ６３内に突き出てはいない状態にする。
上型可動ピン６１１を上昇させ、また、下型可動ピン６２１を下降させた後、ダイステージ１１は、屈曲部３０に設けられた溝１２により、殆どスプリングバックすることなく、上型可動ピン６１１と下型可動ピン６２１により調整された位置を保持する。但し、僅かにスプリングバックが発生するが、それを考慮して、ダイステージ１１がキャビティ６３の底面と平行な向きより僅かに上下いずれかに傾斜が付くように、上型可動ピン６１１および下型可動ピン６２１を用いて調整すると良い。
次に、封止材５を硬化させる（ステップＳ４）。
次に、成型用金型６から半導体モジュール１０２を離型する（ステップＳ５）。
以上の工程を経て、半導体モジュール１０２が得られる。
本実施の形態の半導体モジュールの製造方法では、封止材５の注入過程において成型用金型６で挟持されるリードフレーム２２はダイステージ１１に至るまで平坦である。そのため、ダイボンドや配線の工程での加工が容易であり、かつ、実施の形態１よりもダイステージ１１の下側の封止材５の流動面積を広く取ることができ、未充填発生のリスクをより低減することができる。
＜Ｂ－３．効果＞
半導体モジュール１０２において、溝１２は、リード２２ａの２箇所の屈曲部３０それぞれにおいて、上側表面または下側表面またはその両方に設けられている。これにより、封止材５注入前のリード２２ａの形状の自由度が高まる。
本実施の形態の半導体モジュールの製造方法において、封止することにおいては、リード２２ａは、キャビティ６３への封止材５の注入前は平坦である。これにより、ダイボンドや配線の工程での加工が容易であり、また、未充填発生のリスクをより低減することができる。
＜Ｃ．実施の形態３＞
＜Ｃ－１．構成＞
図１０は実施の形態３に係る半導体モジュール１０３の断面模式図である。
半導体モジュール１０３は、半導体モジュール１０１と比べると、リードフレーム２１のかわりにリードフレーム２３を備える点が異なる。半導体モジュール１０３は、その他の点では半導体モジュール１０１と同様である。
リードフレーム２３は、リードフレーム２１と比べると、リード２１ａのかわりに、リード２３ａを備える点が異なる。リードフレーム２３は、その他の点ではリードフレーム２１と同様である。
リード２３ａの材質は形状記憶合金である。リード２３ａの材質の形状記憶合金は例えば銅－亜鉛系合金である。
リード２３ａには、リード２１ａと同様に、段差を形成する屈曲部３０がダイステージ１１に近い側と遠い側の２箇所に設けられている。リード２３ａにおいては２箇所の屈曲部３０には溝は設けられていない。リード２３ａの形状は、表面に溝が設けられていないことを除けば、リード２１ａの形状と同様である。
リード２３ａの２箇所の屈曲部３０はそれぞれ形状記憶合金を含む。また、リード２３ａは屈曲部３０以外の部分は形状記憶合金を含む。リード２３ａは例えば全体が形状記憶合金でできている。
＜Ｃ－２．製造方法＞
図２は半導体モジュール１０３の製造方法を示すフローチャートである。
図１１から図１３は半導体モジュール１０３の製造方法を示す図である。
まず、リードフレーム２３と、半導体素子２と、駆動用ＩＣ３と、金属ワイヤ４と、を成型用金型６に配置する（ステップＳ１）。
ステップＳ１が終わった状態では、成型用金型６で挟持されるリード２３ａは、キャビティ６３外の部分からダイステージ１１に至るまで平坦である。特に、リード２３ａのうちキャビティ６３内に位置する部分は、平坦である。
次に、図１１に示されるように、成型用金型６のキャビティ６３に封止材５を注入する（ステップＳ２）。
リード２３ａが平坦なため、ダイステージ１１の下側の封止材５の流動面積を広く確保することができ、封止材５の未充填が発生するリスクを低減することができる。
次に、図１２に示されるように、リード２３ａが変形する（ステップＳ３）。
リード２３ａの温度が上昇し、リード２３ａの温度がリード２３ａに含まれる形状記憶合金の変態点を越えることで、リード２３ａが屈曲し、２箇所の屈曲部３０が形成される。
リード２３ａが屈曲するのは、キャビティ６３への封止材５の注入が完了する前でもよいが、ダイステージ１１の下側が封止材５で充填された後であることが望ましい。封止材５の注入速度は、ダイステージ１１の下側が封止材５で充填された後にリード２３ａの温度が変態点を越えるように調整される。
封止材５の注入が完了し、また、リード２３ａが変形した後（図１３参照）、封止材５を硬化させる（ステップＳ４）。
次に、成型用金型６から半導体モジュール１０３を離型する（ステップＳ５）。
以上の工程を経て、半導体モジュール１０３が得られる。
本実施の形態の半導体モジュールの製造方法では、実施の形態１の場合と異なりピンが不要なため、成型用金型６の構造が簡易となる。そのため、成型用金型６が安価になり、また、成型用金型６のメンテナンスが容易となる。
また、形状記憶合金として広く普及しているニッケル－チタン系合金と比較すると、銅－亜鉛系合金は比抵抗が１桁小さく、大電流が流れるパワーモジュール用途に適している。
＜Ｃ－３．効果＞
半導体モジュール１０３において、ダイステージ１１の下側の封止材５は、半導体素子２の上側の封止材５と比べ薄く、リード２３ａのうち封止材５に封止された領域に、リード２３ａに上下方向の段差を形成する屈曲部３０が設けられており、当該段差により、当該段差のダイステージ１１がある側が、当該段差のダイステージ１１が無い側より下側に位置し、リード２３ａの屈曲部３０は形状記憶合金を含む。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
リード２３ａは、形状記憶合金の部分を有し、本実施の形態の半導体モジュールの製造方法において、リード２３ａの変形は、リード２３ａの形状記憶合金の部分が温度上昇により変形することにより起きる。これにより、例えば、簡易な構造の成型用金型６を用いることができる。
＜Ｄ．実施の形態４＞
＜Ｄ－１．構成＞
図１４は実施の形態４に係る半導体モジュール１０４の断面模式図である。
半導体モジュール１０４は、実施の形態３の半導体モジュール１０３と比べると、リードフレーム２３のかわりにリードフレーム２４を備える点が異なる。半導体モジュール１０４は、その他の点では半導体モジュール１０３と同様である。
リードフレーム２４は、リードフレーム２３と比べると、リード２３ａのかわりに、リード２４ａを備える点が異なる。リードフレーム２４は、その他の点ではリードフレーム２３と同様である。
リード２４ａは、２箇所の屈曲部３０に限定的に形状記憶合金１３が用いられている点がリード２３ａと異なる。つまり、リード２４ａのうち屈曲部３０以外の部分は形状記憶合金を含まない。リード２４ａはその他の点ではリード２３ａと同様である。リード２４ａのうち屈曲部３０以外の部分は形状記憶合金以外の金属を含む。リード２４ａは、形状記憶合金１３以外の部分は例えば銅を材質とする。
半導体モジュール１０４では、形状記憶合金１３として例えば銅－亜鉛系合金が用いられる。リードフレームの材質として一般的に採用される銅と比較すると、銅－亜鉛系合金の比抵抗は１桁大きい。半導体モジュール１０４では、銅－亜鉛系合金が用いられる範囲を局所的にすることで、実施の形態３と比べ抵抗によるエネルギー損失を低減することができる。
＜Ｄ－２．製造方法＞
図２は半導体モジュール１０４の製造方法を示すフローチャートである。
図１５から図１７は半導体モジュール１０４の製造方法を示す図であり、それぞれ、実施の形態３の半導体モジュール１０３の製造方法を示す図である図１１から図１３と対応する。リード２３ａとリード２４ａで形状記憶合金が用いられている範囲が異なる点を除けば、半導体モジュール１０４の製造方法は半導体モジュール１０３の製造方法と同様であるため、半導体モジュール１０４の製造方法の詳細な説明は省略する。
＜Ｄ－３．効果＞
リード２４ａのうち屈曲部３０以外の部分は形状記憶合金１３を含まない。これにより、抵抗によるエネルギー損失を低減できる。
＜Ｅ．実施の形態５＞
＜Ｅ－１．構成＞
図１８は実施の形態５に係る半導体モジュール１０５の断面模式図である。
半導体モジュール１０５は、実施の形態１の半導体モジュール１０１と比べると、リードフレーム２１のかわりにリードフレーム２５を備える点が異なる。半導体モジュール１０５は、その他の点では半導体モジュール１０１と同様である。
リードフレーム２５は、リードフレーム２１と比べると、リード２１ａのかわりに、リード２５ａを備える点が異なる。リードフレーム２５は、その他の点ではリードフレーム２１と同様である。
リード２５ａには、リード２１ａと同様に、段差を形成する屈曲部３０がダイステージ１１に近い側と遠い側の２箇所に設けられている。リード２５ａにおいては２箇所の屈曲部３０には溝は設けられていない。リード２５ａの形状は、表面に溝が設けられていないことを除けば、リード２１ａの形状と同様である。
リード２５ａの２箇所の屈曲部３０はそれぞれ、バイメタル構造を有する。
ダイステージ１１から遠い側の屈曲部３０のバイメタル構造は、上側の金属の線膨張係数が下側の金属の線膨張係数より高いという構造である。ダイステージ１１に近い側の屈曲部３０のバイメタル構造は、上側の金属の線膨張係数が下側の金属の線膨張係数より低いという構造である。
リード２５ａでは、ダイステージ１１から遠い側の屈曲部３０の下側と、ダイステージ１１に近い側の屈曲部３０の上側と、に、低線膨張金属１４が用いられている。低線膨張金属１４は、リード２５ａのうち低線膨張金属１４以外の部分の金属より線膨張率が低い金属である。
リード２５ａのうち低線膨張金属１４以外の部分の金属は例えば銅であり、低線膨張金属１４は例えばタングステンである。つまり、ダイステージ１１から遠い側の屈曲部３０では上側の金属は銅を含み、下側の金属はタングステンを含む。また、ダイステージ１１に近い側の屈曲部３０では上側の金属はタングステンを含み、下側の金属は銅を含む。また、リード２５ａのうち屈曲部３０以外の部分は銅を含む。
＜Ｅ－２．製造方法＞
図２は半導体モジュール１０５の製造方法を示すフローチャートである。
図２０から図２２は半導体モジュール１０５の製造方法を示す図である。
まず、リードフレーム２５と、半導体素子２と、駆動用ＩＣ３と、金属ワイヤ４と、を成型用金型６に配置する（ステップＳ１）。
ステップＳ１が終わった状態では、成型用金型６で挟持されるリード２５ａは、キャビティ６３外の部分からダイステージ１１に至るまで平坦である。特に、リード２５ａのうちキャビティ６３内に位置する部分は、平坦である。
次に、図２０に示されるように、成型用金型６のキャビティ６３に封止材５を注入する（ステップＳ２）。
次に、図２１に示されるように、リード２５ａが変形する（ステップＳ３）。
リード２５ａの温度が上昇することで、バイメタル構造部分における上下の金属の線膨張の度合いの差によりリード２５ａが屈曲し、２箇所の屈曲部３０が形成される。
リード２５ａが屈曲するのは、キャビティ６３への封止材５の注入が完了する前でもよいが、ダイステージ１１の下側が封止材５で充填される前はダイステージ１１の下側の封止材５の流動面積が広く確保されるよう、封止材５の注入速度が調整される。
封止材５の注入が完了し、また、リード２５ａが変形した後（図２２参照）、封止材５を硬化させる（ステップＳ４）。
次に、成型用金型６から半導体モジュール１０５を離型する（ステップＳ５）。
以上の工程を経て、半導体モジュール１０５が得られる。
本実施の形態の半導体モジュールの製造方法では、実施の形態１の場合と異なりピンが不要なため、成型用金型６の構造が簡易となる。そのため、成型用金型６が安価になり、また、成型用金型６のメンテナンスが容易となる。
低線膨張金属１４が使われる範囲が局所的なので、低線膨張金属１４の比抵抗がリード２５ａの他の部分の比抵抗より高くても、抵抗によるエネルギー損失の増加を抑えることができる。
＜Ｅ－３．変形例＞
半導体モジュール１０５において、リード２５ａのバイメタル構造は、図１９に示される構造でもよい。
図１９に示される構造では、ダイステージ１１から遠い側の屈曲部３０の上側と、ダイステージ１１に近い側の屈曲部３０の下側と、に、高線膨張金属１５が用いられている。高線膨張金属１５は、リード２５ａのうち高線膨張金属１５以外の部分の金属より線膨張率が高い金属である。
図１９に示される構造の場合、リード２５ａのうち高線膨張金属１５以外の部分の金属は例えば銅であり、高線膨張金属１５は例えばアルミニウムである。つまり、ダイステージ１１から遠い側の屈曲部３０では上側の金属はアルミニウムを含み、下側の金属は銅を含む。また、ダイステージ１１に近い側の屈曲部３０では上側の金属は銅を含み、下側の金属はアルミニウムを含む。
別の変形例として、半導体モジュール１０５は、図１８に示される構造と図１９に示される構造が組み合わされた構造を有してもよい。つまり、ダイステージ１１から遠い側の屈曲部３０では下側に低線膨張金属１４が用いられ、ダイステージ１１に近い側の屈曲部３０では下側に高線膨張金属１５が用いられてもよい。また、ダイステージ１１から遠い側の屈曲部３０では上側に高線膨張金属１５が用いられ、ダイステージ１１に近い側の屈曲部３０では上側に低線膨張金属１４が用いられてもよい。
さらに別の変形例として、半導体モジュール１０５は、２箇所の屈曲部３０のうち、一方の屈曲部３０には実施の形態４で説明したように形状記憶合金１３が用いられ、もう一方の屈曲部３０はバイメタル構造を有する、という構成であってもよい。
＜Ｅ－４．効果＞
半導体モジュール１０５において、ダイステージ１１の下側の封止材５は、半導体素子２の上側の封止材５と比べ薄く、リード２５ａのうち封止材５に封止された領域に、リード２５ａに上下方向の段差を形成する屈曲部３０が設けられており、当該段差により、当該段差のダイステージ１１がある側が、当該段差のダイステージ１１が無い側より下側に位置し、リード２５ａの屈曲部３０はバイメタル構造を有する。これにより、封止材５による封止を行う際の封止材５の未充填の発生を抑制できる。
リード２５ａは、バイメタル構造の部分を有し、本実施の形態の半導体モジュールの製造方法において、リード２５ａの変形は、リード２５ａのバイメタル構造の部分が温度上昇により変形することにより起きる。これにより、例えば、簡易な構造の成型用金型６を用いることができる。
＜Ｆ．実施の形態６＞
＜Ｆ－１．構成＞
図２３は実施の形態６に係る半導体モジュール１０６の断面模式図である。
半導体モジュール１０６は、実施の形態５の半導体モジュール１０５と比べると、リードフレーム２５のかわりにリードフレーム２６を備える点が異なる。半導体モジュール１０６は、その他の点では半導体モジュール１０５と同様である。
リードフレーム２６は、リードフレーム２５と比べると、リード２５ａのかわりに、リード２６ａを備える点が異なる。リードフレーム２６は、その他の点ではリードフレーム２５と同様である。
リード２６ａでは、２箇所の屈曲部３０に溝１２が設けられている。溝１２は、低線膨張金属１４の部分に、つまり、ダイステージ１１から遠い側の屈曲部３０の下側と、ダイステージ１１に近い側の屈曲部３０の上側と、に設けられる。溝１２の位置を調整することで、２箇所の屈曲部３０の位置を調整できる。２箇所の屈曲部３０の溝１２はそれぞれ、屈曲部３０の屈曲方向と交差する方向に延在するように設けられている。
溝１２の深さは、リード２６ａに流れる電流の密度を考慮してリード２６ａの断面積が小さくなり過ぎないように設計されることが望ましい。
溝１２は、屈曲部３０の屈曲方向と交差する方向に延在するように設けられている。
実施の形態５の＜Ｅ－３．変形例＞で説明したように高線膨張金属１５を用いる場合も、溝１２は、ダイステージ１１から遠い側の屈曲部３０の下側表面と、ダイステージ１１に近い側の屈曲部３０の上側表面と、に設けられる。
＜Ｆ－２．製造方法＞
図２は半導体モジュール１０６の製造方法を示すフローチャートである。
図２４から図２６は半導体モジュール１０６の製造方法を示す図であり、それぞれ、半導体モジュール１０５の製造方法を示す図である図２０から図２２と対応する。リード２６ａでは２箇所の屈曲部３０に溝１２が設けられている、という点を除けば、半導体モジュール１０６の製造方法は半導体モジュール１０５の製造方法と同様であるため、半導体モジュール１０６の製造方法の詳細な説明は省略する。
本実施の形態の半導体モジュールの製造方法よれば、実施の形態５と比較して、屈曲部３０の屈曲をよりシャープにすることができ、モジュールサイズをより小さく出来る。
＜Ｆ－３．効果＞
ダイステージ１１から遠い側の屈曲部３０の下側表面に溝１２が設けられており、ダイステージ１１に近い側の屈曲部３０の上側表面に溝１２が設けられている。これにより、屈曲部３０の屈曲をよりシャープにすることができる。
＜Ｇ．比較例＞
ダイステージ１１の下側の封止材５の未充填の発生を抑制する方法として、図２７のように、成型用金型６の上型６１に凸部６１０を設け、リード２０ａの上側の封止材５の流動面積を小さくし、ダイステージ１１の下側に相対的に封止材５が流入しやすくする方法が考えられる。当該方法で用いるリード２０ａは、リード２１ａと比べ溝１２が設けられていない点が異なる。また、当該方法では、封止材５の注入前から、リード２０ａに段差が設けられている。
しかしながら、このような方法を用いたとしても、リード２０ａの下側の封止材５の流動面積は、完成した半導体モジュールにおけるリード２０ａの下側の封止材５の厚さにより決まってしまう。パワーモジュールの封止材として採用されるエポキシ樹脂は高フィラー充填で粘度が高く、例えば粘度は５Ｐａ・ｓ以上である。このようにエポキシ樹脂の粘度が高く、また、ダイステージ１１の下側のエポキシ樹脂層が薄い場合、特にダイステージ１１の下側のエポキシ樹脂層の厚さが０．５ｍｍ以下の場合には、図２７に示されるような成型用金型６を用いたとしても、未充填の発生は十分には抑制できない。
実施の形態１から６では、封止材５の注入時に、リード２１ａからリード２６ａの下側の封止材５の流動面積が大きいことにより、ダイステージ１１の下側へ封止材５がより流入しやすくできる。そのため、硬化前の封止材５の粘度が５Ｐａ・ｓ以上であり、ダイステージ１１の下側の封止材５の厚さが０．５ｍｍ以下であっても、未充填の発生を抑制できる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
２ 半導体素子、３ 駆動用ＩＣ、４ 金属ワイヤ、５ 封止材、６ 成型用金型、１１ ダイステージ、１２ 溝、１３ 形状記憶合金、１４ 低線膨張金属、１５ 高線膨張金属、２０ａ，２１ａ，２１ｂ，２２ａ，２３ａ，２４ａ，２５ａ，２６ａ リード、２１，２２，２３，２４，２５，２６ リードフレーム、３０ 屈曲部、６１ 上型、６２ 下型、６３ キャビティ、１０１，１０２，１０３，１０４，１０５，１０６ 半導体モジュール、６１０ 凸部、６１１ 上型可動ピン、６２１，６２１ａ，６２１ｂ 下型可動ピン。

Claims (30)

  1. 第１のリードと、
    第２のリードと、
    半導体素子と、
    前記第１のリードの一部および前記第２のリードの一部および前記半導体素子を封止する封止材と、
    を備え、
    前記第１のリードは、ダイステージを備え、
    前記半導体素子は前記ダイステージの上側表面上に接合されており、
    前記ダイステージの下側の前記封止材は、前記半導体素子の上側の前記封止材と比べ薄く、
    前記ダイステージの下側の前記封止材は、前記第２のリードの下側の前記封止材と比べ薄く、
    前記第１のリードのうち前記封止材に封止された領域に、前記第１のリードに上下方向の段差を形成する屈曲部が設けられており、
    前記段差により、前記段差の前記ダイステージがある側が、前記段差の前記ダイステージが無い側より下側に位置し、
    前記第１のリードの前記段差の前記ダイステージが無い側が前記封止材の一端側から突出し、
    前記第２のリードは前記封止材の前記一端側とは逆側から突出し、
    前記第１のリードの前記屈曲部の上側表面または下側表面またはその両方に溝が設けられている、
    半導体モジュール。
  2. 請求項１に記載の半導体モジュールであって、
    前記屈曲部は前記ダイステージに近い側と前記ダイステージから遠い側の２箇所に設けられている、
    半導体モジュール。
  3. 請求項２に記載の半導体モジュールであって、
    前記溝は、前記ダイステージから遠い側の前記屈曲部の前記上側表面または前記下側表面またはその両方に設けられている、
    半導体モジュール。
  4. 請求項２に記載の半導体モジュールであって、
    前記溝は、前記第１のリードの前記２箇所の屈曲部それぞれにおいて、前記上側表面または前記下側表面またはその両方に設けられている、
    半導体モジュール。
  5. 請求項１から４のいずれか１項に記載の半導体モジュールであって、
    前記溝は、前記屈曲部の屈曲方向と交差する方向に延在するように設けられている、
    半導体モジュール。
  6. 第１のリードと、
    半導体素子と、
    前記第１のリードの少なくとも一部および前記半導体素子を封止する封止材と、
    を備え、
    前記第１のリードはダイステージを備え、
    前記半導体素子は前記ダイステージの上側表面上に接合されており、
    前記ダイステージの下側の前記封止材は、前記半導体素子の上側の前記封止材と比べ薄く、
    前記第１のリードのうち前記封止材に封止された領域に、前記第１のリードに上下方向の段差を形成する屈曲部が設けられており、
    前記段差により、前記段差の前記ダイステージがある側が、前記段差の前記ダイステージが無い側より下側に位置し、
    前記第１のリードの前記屈曲部は形状記憶合金を含む、
    半導体モジュール。
  7. 請求項６に記載の半導体モジュールであって、
    前記屈曲部は前記ダイステージに近い側と前記ダイステージから遠い側の２箇所に設けられており、
    前記２箇所の屈曲部はそれぞれ形状記憶合金を含む、
    半導体モジュール。
  8. 請求項６または７に記載の半導体モジュールであって、
    前記第１のリードは前記屈曲部以外の部分に形状記憶合金を含む、
    半導体モジュール。
  9. 請求項６または７に記載の半導体モジュールであって、
    前記第１のリードのうち前記屈曲部以外の部分は形状記憶合金以外の金属を含む、
    半導体モジュール。
  10. 請求項９に記載の半導体モジュールであって、
    前記第１のリードのうち前記屈曲部以外の部分は形状記憶合金を含まない、
    半導体モジュール。
  11. 請求項６から１０のいずれか１項に記載の半導体モジュールであって、
    前記形状記憶合金は、銅－亜鉛系合金である、
    半導体モジュール。
  12. 第１のリードと、
    半導体素子と、
    前記第１のリードの少なくとも一部および前記半導体素子を封止する封止材と、
    を備え、
    前記第１のリードはダイステージを備え、
    前記半導体素子は前記ダイステージの上側表面上に接合されており、
    前記ダイステージの下側の前記封止材は、前記半導体素子の上側の前記封止材と比べ薄く、
    前記第１のリードのうち前記封止材に封止された領域に、前記第１のリードに上下方向の段差を形成する屈曲部が設けられており、
    前記段差により、前記段差の前記ダイステージがある側が、前記段差の前記ダイステージが無い側より下側に位置し、
    前記第１のリードの前記屈曲部はバイメタル構造を有する、
    半導体モジュール。
  13. 請求項１２に記載の半導体モジュールであって、
    前記屈曲部は前記ダイステージに近い側と前記ダイステージから遠い側の２箇所に設けられており、
    前記第１のリードの前記２箇所の屈曲部はそれぞれバイメタル構造を有し、
    前記２箇所の屈曲部のうち前記ダイステージから遠い側である第１の屈曲部のバイメタル構造は、上側の金属の線膨張係数が下側の金属の線膨張係数より高いという構造であり、
    前記２箇所の屈曲部のうち前記ダイステージに近い側である第２の屈曲部のバイメタル構造は、上側の金属の線膨張係数が下側の金属の線膨張係数より低いという構造である、
    半導体モジュール。
  14. 請求項１３に記載の半導体モジュールであって、
    前記第１の屈曲部の前記上側の金属はアルミニウムを含み、
    前記第１の屈曲部の前記下側の金属は銅を含み、
    前記第２の屈曲部の前記上側の金属は銅を含み、
    前記第２の屈曲部の前記下側の金属はアルミニウムを含む、
    半導体モジュール。
  15. 請求項１３に記載の半導体モジュールであって、
    前記第１の屈曲部の前記上側の金属は銅を含み、
    前記第１の屈曲部の前記下側の金属はタングステンを含み、
    前記第２の屈曲部の前記上側の金属はタングステンを含み、
    前記第２の屈曲部の前記下側の金属は銅を含む、
    半導体モジュール。
  16. 請求項１３から１５のいずれか１項に記載の半導体モジュールであって、
    前記第１の屈曲部の下側表面に溝が設けられており、前記第２の屈曲部の上側表面に溝が設けられている、
    半導体モジュール。
  17. 請求項１６に記載の半導体モジュールであって、
    前記溝は、前記屈曲部の屈曲方向と交差する方向に延在するように設けられている、
    半導体モジュール。
  18. 請求項１２から１７のいずれか１項に記載の半導体モジュールであって、
    前記第１のリードのうち前記屈曲部以外の部分は銅を含む、
    半導体モジュール。
  19. 請求項６から１８のいずれか１項に記載の半導体モジュールであって、
    第２のリードをさらに備え、
    前記第１のリードの前記段差の前記ダイステージが無い側が前記封止材の一端側から突出し、
    前記第２のリードは前記封止材の前記一端側とは逆側から突出している、
    半導体モジュール。
  20. 請求項１から５のいずれか１項または請求項１９に記載の半導体モジュールであって、
    前記半導体モジュールを駆動制御する駆動用ＩＣをさらに備え、
    前記第２のリードに前記駆動用ＩＣが接合されている、
    半導体モジュール。
  21. 請求項１から２０のいずれか１項に記載の半導体モジュールであって、
    前記ダイステージの下側の前記封止材の厚さが０．５ｍｍ以下である、
    半導体モジュール。
  22. 請求項１から２１のいずれか１項に記載の半導体モジュールであって、
    前記封止材はエポキシ樹脂である、
    半導体モジュール。
  23. 半導体モジュールの製造方法であって、
    前記半導体モジュールは、ダイステージを有するリードと、前記ダイステージの上側表面上に接合された半導体素子と、前記リードの少なくとも一部および前記半導体素子を封止する封止材と、を備え、
    前記半導体モジュールにおいて前記ダイステージの下側の前記封止材は前記半導体素子の上側の前記封止材と比べ薄く、
    前記ダイステージおよび前記半導体素子を封止し、
    前記封止することにおいては、型のキャビティに前記封止材を注入し、
    前記封止することにおいては、前記リードは前記ダイステージが前記キャビティの内部に位置するように前記型により支持され、
    前記封止することにおいては、前記キャビティに少なくとも部分的に前記封止材が注入された後に、前記リードのうち前記キャビティの内部に位置する部分が変形して前記ダイステージが下側に移動し、その後、前記封止材が硬化する、
    半導体モジュールの製造方法。
  24. 請求項２３に記載の半導体モジュールの製造方法であって、
    前記リードの前記変形は、前記キャビティへの前記封止材の注入が完了した後であって、前記封止材が硬化する前、に起きる、
    半導体モジュールの製造方法。
  25. 請求項２３または２４に記載の半導体モジュールの製造方法であって、
    前記リードの前記変形によって下側に前記ダイステージが動くことにより、前記ダイステージの下側の前記封止材の厚さが、前記リードの前記変形が無い場合の前記ダイステージの下側の前記封止材の厚さと比べ、半分以下になる、
    半導体モジュールの製造方法。
  26. 請求項２３から２５のいずれか１項に記載の半導体モジュールの製造方法であって、
    前記封止することにおいては、前記リードは、前記キャビティへの前記封止材の注入前は平坦である、
    半導体モジュールの製造方法。
  27. 請求項２３から２６のいずれか１項に記載の半導体モジュールの製造方法であって、
    前記リードの前記変形は、前記リードのうち前記キャビティの内部に位置する部分に前記封止材以外からの外力が加えられることにより起きる、
    半導体モジュールの製造方法。
  28. 請求項２７に記載の半導体モジュールの製造方法であって、
    前記リードの前記変形は、前記キャビティ内に挿入された可動ピンにより前記リードのうち前記キャビティの内部に位置する部分に前記外力が加えられることにより起きる、
    半導体モジュールの製造方法。
  29. 請求項２３から２６のいずれか１項に記載の半導体モジュールの製造方法であって、
    前記リードは、バイメタル構造の部分を有し
    前記リードの前記変形は、前記バイメタル構造の部分が温度上昇により変形することにより起きる、
    半導体モジュールの製造方法。
  30. 請求項２３から２６のいずれか１項に記載の半導体モジュールの製造方法であって、
    前記リードは、形状記憶合金の部分を有し
    前記リードの前記変形は、前記形状記憶合金の部分が温度上昇により変形することにより起きる、
    半導体モジュールの製造方法。
JP2020196639A 2020-11-27 2020-11-27 半導体モジュールおよび半導体モジュールの製造方法 Active JP7504008B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020196639A JP7504008B2 (ja) 2020-11-27 2020-11-27 半導体モジュールおよび半導体モジュールの製造方法
US17/465,659 US11948850B2 (en) 2020-11-27 2021-09-02 Semiconductor module and method for manufacturing semiconductor module
DE102021128551.8A DE102021128551A1 (de) 2020-11-27 2021-11-03 Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
CN202111388732.9A CN114566469A (zh) 2020-11-27 2021-11-22 半导体模块及半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020196639A JP7504008B2 (ja) 2020-11-27 2020-11-27 半導体モジュールおよび半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2022085131A true JP2022085131A (ja) 2022-06-08
JP7504008B2 JP7504008B2 (ja) 2024-06-21

Family

ID=81585047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020196639A Active JP7504008B2 (ja) 2020-11-27 2020-11-27 半導体モジュールおよび半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US11948850B2 (ja)
JP (1) JP7504008B2 (ja)
CN (1) CN114566469A (ja)
DE (1) DE102021128551A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815192B2 (ja) 1986-01-17 1996-02-14 株式会社東芝 半導体装置
JPS63110763A (ja) 1986-10-29 1988-05-16 Mitsubishi Electric Corp リ−ドフレ−ム
JPS6446961A (en) 1987-08-17 1989-02-21 Shinko Electric Ind Co Lead for semiconductor device
JPH0685153A (ja) 1992-09-03 1994-03-25 Rohm Co Ltd 表面実装型電子部品
JPH06132458A (ja) 1992-10-19 1994-05-13 Mitsubishi Electric Corp 樹脂封止型半導体装置およびそのリードフレーム
JP3402194B2 (ja) 1998-05-08 2003-04-28 サンケン電気株式会社 リードフレーム
TW414924B (en) * 1998-05-29 2000-12-11 Rohm Co Ltd Semiconductor device of resin package
JP2003204027A (ja) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2004022601A (ja) 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2005159137A (ja) 2003-11-27 2005-06-16 Sharp Corp 光半導体素子およびこの光半導体素子を用いた電子機器
SI22010A (sl) * 2005-04-22 2006-10-31 Lama D.D. Dekani Naprava za pritrditev predmeta na ploscatem nosilcu, zlasti za pohistvene namene
US10043680B2 (en) 2014-05-14 2018-08-07 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
DE102021128551A1 (de) 2022-06-02
US20220173007A1 (en) 2022-06-02
US11948850B2 (en) 2024-04-02
JP7504008B2 (ja) 2024-06-21
CN114566469A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
WO2012111254A1 (ja) 半導体装置及びその製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP5563918B2 (ja) 回路装置の製造方法
JP4146785B2 (ja) 電力用半導体装置
JP2014022444A (ja) 半導体装置およびその製造方法
JP2008124176A (ja) 電力用半導体装置
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP5720514B2 (ja) 半導体装置の製造方法
JP2022085131A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP6092833B2 (ja) 半導体装置
US8686545B2 (en) Semiconductor device and method for manufacturing the same
JP2012114455A (ja) 電力用半導体装置
JP2014175336A (ja) 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
JP5332211B2 (ja) 半導体装置およびその製造方法
KR102167858B1 (ko) 파워 모듈 및 그 제조 방법
US20240194551A1 (en) Semiconductor device and method of manufacturing the same
CN111863742B (zh) 半导体装置
JP2012227455A (ja) 半導体モジュール
JP2004296815A (ja) 半導体装置
JP2020102503A (ja) 電力変換装置
JP2024075190A (ja) 半導体装置
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JP2009146929A (ja) 半導体装置用樹脂封止装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240611

R150 Certificate of patent or registration of utility model

Ref document number: 7504008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150