JP2012227455A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2012227455A
JP2012227455A JP2011095649A JP2011095649A JP2012227455A JP 2012227455 A JP2012227455 A JP 2012227455A JP 2011095649 A JP2011095649 A JP 2011095649A JP 2011095649 A JP2011095649 A JP 2011095649A JP 2012227455 A JP2012227455 A JP 2012227455A
Authority
JP
Japan
Prior art keywords
electrode terminal
electrode
semiconductor module
electrode layer
fixing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011095649A
Other languages
English (en)
Inventor
Shinichi Yamada
真一 山田
Yoshiki Morikawa
良樹 森川
Tsuyoshi Noyori
剛示 野寄
Tetsuya Nishiguchi
哲也 西口
Toshinori Miura
敏徳 三浦
Naoto Kameda
直人 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2011095649A priority Critical patent/JP2012227455A/ja
Publication of JP2012227455A publication Critical patent/JP2012227455A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】圧接により半導体素子の制御用電極層と電極端子とを電気的に接続する半導体モジュールにおいて、電極端子の位置決めを正確に行う。
【解決手段】半導体素子２と、半導体素子２の制御用電極層と接続される電極端子３と、電極端子３を固定する固定部材４と、を備える半導体モジュール１において、電極端子３の中間部７に挿通孔１０を形成する。そして、固定部材４の電極端子３の中間部７と接する面に、挿通孔１０に挿通する突起部４ａを形成する。また、突起部４ａの端部に、電極端子３が係止する係止部を設ける。固定部材４を、電極端子３の電極接続部６が半導体素子２を押圧するように固定する。電極端子３の電極接続部６は弾性体であり、電極接続部６が弾性変形することで、電極端子３が固定部材４に付勢される。
【選択図】図４

Description

本発明は、半導体素子の制御用電極層に接続される電極端子の位置決め構造に係り、この位置決め構造を有する半導体モジュールに関する。
代表的な絶縁形パワー半導体モジュールとして、インバータ等電力変換装置に用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）モジュールがある。また、このＩＧＢＴモジュールに代表される「絶緑形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれＪＥＣ−２４０７−２００７、ＩＥＣ６０７４７−１５にて規格が制定されている。
一般的な絶緑形パワー半導体モジュールにおいて、スイッチング素子であるＩＧＢＴやダイオード等の半導体素子は、半導体素子の下面に備えられた電極層をＤＢＣ（Direct Bond Copper）基板（或いはＤＣＢ基板）の銅回路箔上にはんだ付けすることにより備えられる（例えば、非特許文献１）。ＤＢＣ基板とは、セラミックス等からなる絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に備えられる電極層は、例えば、超音波ボンディング等の方法によりアルミワイヤが接続されてＤＢＣ基板上の銅回路箔と電気的に結線される。そして、はんだ付け等によりＤＢＣ基板の銅回路箔から外部へ電気を接続するための銅端子（リードフレームやブスバー）が銅回路箔と接続される。さらに、この周りは（スーパー）エンジニアリングプラスチックのケースで囲まれ、その中を電気絶緑のためのシリコンゲル等が充填される。
近年、半導体素子の動作温度の高温化が進んでいる。動作温度が、１７５℃〜２００℃となると、この温度がはんだ材料の融点に近いため、従来のはんだ材料を用いることができない場合がある。そこで、はんだに置換する材料として、例えば、金属系高温はんだ（Ｂｉ、Ｚｎ、Ａｕ）、化合物系高温はんだ（Ｓｎ−Ｃｕ）、低温焼結金属（Ａｇ粉、ｎａｎｏＡｇ）等が提案されている。また、次世代の半導体素子であるＳｉＣは、２５０〜３００℃での動作が報告されている。
はんだを用いた絶緑形パワー半導体モジュールの課題としては、以下の２つの課題がある。
１．ＲｏＨＳ（Restriction of Hazardous Substances）に対応するため、はんだの鉛フリー化
２．温度サイクル、パワーサイクル等の信頼性の向上
はんだの鉛フリー化の課題に対しては、鉛フリーはんだを用いることやはんだを用いない半導体モジュール構造が検討されている。鉛フリーはんだ材料としては、例えば、上述のようなＳｎ−Ａｇ系やＳｎ−Ｃｕ系のものが検討されている。また、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている（非特許文献１、２)。
一般的な平型圧接構造パッケージでは、半導体素子（例えば、ＩＧＢＴ、ダイオード）の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられている。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子が基板（Ｍｏ基板やＤＢＣ基板等）上に設けられる。これらコンタクト端子と基板が、半導体素子を挟持するように押圧された状態で半導体モジュール内に備えられる。このように、平型圧接構造パッケージでは、圧接によりコンタクト端子と半導体素子との接続、及び半導体素子と基板との接続が行われる。
このような平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却できる。さらに、圧接により半導体素子や電極端子等を接続するので、はんだを用いないで半導体素子が電気的、熱的に外部と接続できる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。
この平型圧接構造の半導体モジュールでは、圧接力が各半導体素子等に均等に掛かるように半導体モジュールを組み立てる必要がある。例えば、圧接は平型圧接構造パッケージの上下のヒートシンク間とを電気的に絶緑する必要があること、板バネで平型圧接構造パッケージを圧接するがこの設計の圧接力が平型圧接構造パッケージの電極ポストに均等に掛かるようにする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。なお、ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。また、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このことから平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
また、温度サイクル、パワーサイクル等の信頼性を向上させる課題に対しては、半導体モジュールを構成する各部材（半導体、金属、セラミックス等）の熱膨張率の違いより生じる課題を改善する必要がある（例えば、特許文献１、２）。すなわち、基板−銅ベース間、基板−銅端子間において、銅とセラミックスの熱膨張係数の差から間のはんだにせん断応力が働き、はんだに亀裂が生じて熱抵抗が増大したり端子が剥離したりするおそれがある。さらに、半導体素子−基板間のはんだにも亀裂が生じる場合がある。その他、半導体素子上のアルミワイヤの接続部でもアルミニウムと半導体素子の熱膨張の差で応力が発生してアルミワイヤが疲労破断する場合がある。
年々電力密度の増加に伴い半導体素子上の電極とアルミワイヤ間等の接合温度が高くなることから、はんだのせん断応力、アルミワイヤの応力が大きくなってきている。これに対して熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に亘って顕在化しないように半導体モジュールの構造を設計する必要がある。ＳｉＣやＧａＮのような高温で使用できるワイドバンドキャップ半導体素子の出現により、さらに熱膨張の影響の低減が要求されている。
そこで、高信頼性、環境性、利便性を同時に実現するために、圧接のように、はんだ接合、或いはワイヤーボンドを用いず、かつ使い勝手の良い絶縁形パワー半導体モジュールの実現が求められている。また、ＳｉＣ、ＧａＮなどの高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても温度サイクル、パワーサイクル等の信頼性が求められている。
平型圧接構造の半導体モジュールのように、圧接により、半導体素子の電極層とこの電極層に接続される電極端子とを接続する半導体モジュールが、再び注目を集めている。
特開平１１−１７０８７号公報 特開２００４−３１９９９１号公報 特開２００７−２２０４９１号公報
電気学会高性能高機能パワーデバイス・パワーＩＣ調査専門委員会、「パワーデバイス・パワーＩＣハンドブック」、コロナ社、１９９６年７月、ｐ２８９、ｐ３３６ 森睦宏、関康和、「大容量ＩＧＢＴの最近の進歩」、電気学会誌、社団法人電気学会、１９９８年５月、Ｖｏｌ．１１８（５）、ｐｐ．２７４−２７７ 平成２１年電気学会全国大会シンポジウム「半導体電力変換装置のパッケージング技術−実装における技術動向」、平成２１年電気学会全国大会講演論文集、社団法人電気学会、第４分冊、Ｓ２０（１５）−Ｓ２０（１８），４−Ｓ２０−５
しかしながら、電極端子と電極層とを圧接により接続する場合、電極層と電極端子の位置決めを正確に行うことができないと、圧接が不良となり半導体モジュールの信頼性を損なうおそれがある。
電極端子の位置決め構造としては、例えば、特許文献３に記載の方法がある。特許文献３に記載の位置決め構造では、電極端子２１の長手方向位置決めを行う吸収突起２３と、電極端子の長手方向と垂直方向の位置決めを行う位置決め突起２４を備え電極端子２１の位置決めを行っている。
圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールでは、電極端子の電極接続部は、電極層に押圧された状態で備えられるので、電極端子の位置決め構造も、電極層への押圧を妨げない構造とすることが求められる。
上記事情に鑑みて、本発明は、圧接により半導体素子の制御用電極層と電極端子とを電気的に接続する半導体モジュールにおいて、電極端子の位置決めをより正確に行うことに貢献することを目的とする。
上記目的を達成する本発明の半導体モジュールは、半導体素子のゲート電極層、または制御用エミッタ若しくはソース電極層に、接続される電極接続部を有する電極端子と、前記電極接続部を前記ゲート電極層、または前記制御用エミッタ若しくはソース電極層に押圧した状態で、前記電極端子を固定する固定部材と、を備えた半導体モジュールであって、前記固定部材の前記電極端子との接触面に、前記電極端子に形成された挿通孔に挿通される突起部を形成することを特徴としている。
また、本発明の半導体モジュールは、上記半導体モジュールにおいて、前記突起部の端部に、前記電極端子が係止する係止部を形成することを特徴としている。
また、本発明の半導体モジュールは、上記半導体モジュールにおいて、前記挿通孔の形状は多角形であり、前記電極端子に、前記多角形の頂点を起点とした切り込み部が形成されることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールは、半導体素子のゲート電極層、または制御用エミッタ若しくはソース電極層に、接続される電極接続部を有する電極端子と、前記電極接続部を前記ゲート電極層、または前記制御用エミッタ若しくはソース電極層に押圧した状態で、前記電極端子を固定する固定部材と、を備えた半導体モジュールであって、前記固定部材の前記電極端子との接触面に、前記電極端子に形成された複数の挿通孔に対応した挿着孔を形成し、前記挿通孔を挿通した挿着部材を、前記挿着孔に挿着し、前記電極端子及び前記固定部材を樹脂によりモールド被覆することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールは、前記電極端子の長手方向と平行となるように線状の補強材を備えることを特徴としている。
また、上記目的を達成する本発明の半導体モジュールは、一つの固定部材に、前記半導体素子のゲート電極層に接続される電極端子と、前記制御用エミッタ若しくはソースの電極層に接続される電極端子とが固定されることを特徴としている。
以上の発明によれば、圧接により半導体素子の制御用電極層と電極端子とを電気的に接続する半導体モジュールにおいて、電極端子の位置決めをより正確に行うことに貢献することができる。
（ａ）実施形態１に係る半導体モジュールの断面図、（ｂ）実施形態１に係る半導体モジュールのＡ−Ａ断面図である。 実施形態１に係る電極端子の説明図（斜視図）である。 実施形態１に係る電極端子の説明図（上面図）である。 実施形態１に係る半導体モジュールの要部透視図である。 実施形態２に係る半導体モジュールの断面図である。 （ａ）実施形態２に係る電極端子の断面図、（ｂ）実施形態２に係る電極端子の上面図、（ｃ）実施形態２に係る固定部材の縦断面図である。 （ａ）実施形態２に係る電極端子が固定部材に固定される前の様子を説明する説明図、（ｂ）実施形態２に係る電極端子が固定部材に固定される過程を説明する説明図、（ｃ）実施形態２に係る電極端子が固定部材に固定された様子を説明する説明図である。 （ａ）実施形態３に係る電極端子の断面図、（ｂ）実施形態３に係る電極端子の上面図、（ｃ）実施形態３に係る固定部材の縦断面図である。 （ａ）実施形態３に係る電極端子が固定部材に固定された様子（モールド前）を説明する説明図、（ｂ）実施形態３に係る電極端子が固定部材に固定された様子（モールド後）を説明する説明図である。
（実施形態１）
本発明の実施形態１に係る半導体モジュールについて、図を参照して詳細に説明する。
図１（ａ）に示すように、本発明の実施形態１に係る半導体モジュール１は、半導体素子２と、半導体素子２の制御用電極層と接続される電極端子３と、電極端子３を固定する固定部材４とを備える。
半導体素子２は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ２）であり、絶縁層１２と導体層１３からなる基板１４上に設けられる。図２に示すように、半導体素子２の上面には制御用電極層（ゲート電極層８、エミッタ電極層９）が形成され、底面には、導体層１３と接続されるコレクタ（図示省略）が形成されている。なお、実施形態の説明では、便宜上、上面及び底面とするが、上下方向は、本発明をなんら限定するものではない。また、半導体素子２も特に限定されるものではなく、ＭＯＳＦＥＴ等既知の半導体素子に適用が可能である。
電極端子３は、図２に示すように、半導体素子２を制御する制御回路と電気的に接続される接続部５と、半導体素子２の制御用電極層８，９と電気的に接続される電極接続部６と、接続部５と電極接続部６との間に形成される中間部７が一体に形成されている。
接続部５は、半導体素子２を制御する制御回路（すなわち、半導体素子２を駆動する駆動回路）と電気的に接続され制御信号を授受する。制御回路（駆動回路）は、パワーモジュールのように半導体モジュールの外部に備えられる場合と、ＩＰＭ（Intelligent Power Module）のようにモジュール内部に備えられる場合がある。接続部５が接続される制御回路（駆動回路）は、このいずれの場合の制御回路であってもよい。また、接続部５の形状及び材質は、特に限定されるものではなく既知の形状及び材質を適宜選択して用いる。
電極接続部６は、半導体素子２の制御用電極層（ゲート電極層８、エミッタ電極層９（若しくはソース電極層））と電気的に接続される。電極接続部６の形状は、板ばねや線ばね等のばね状に形成される。つまり、電極端子３は、電極接続部６が半導体素子２を押圧するように半導体モジュール１に備えられるので、この押圧方向に対して電極接続部６が弾性変形することで、適切な圧接力を半導体素子２の制御電極層８，９にかけることができる。
中間部７は、接続部５と電極接続部６の間に形成される。中間部７は、棒状、薄板状等に形成される。中間部７には、後述の固定部材４に形成された突起部４ａが挿通する挿通孔１０が形成される。挿通孔１０の形状は、突起部４ａの横断面（図１のＡ−Ａと垂直な方向の断面）と同じ形状であり、その大きさは突起部４ａの横断面と同じ若しくは、少し大きくなるように形成する。例えば、図３に示すように、突起部４ａの断面形状が正方形であり、挿通孔１０の断面積が突起部４ａの断面積よりも少し大きい場合、突起部４ａと挿通孔１０との隙間により、電極端子３の電極接続部６が一定の可動範囲内で移動する。この可動範囲が電極接続部６が接続される制御電極層（例えば、ゲート電極層８）内であれば、電極端子３とゲート電極層８との接続は良好に維持される。つまり、電極端子３の可動範囲には、電極接続部６とゲート電極層８（または、エミッタ電極層９）との接触が良好に維持される許容可動範囲がある。よって、挿通孔１０の大きさや形状は、電極接続部６の可動範囲が、この許容可動範囲内に収まるように形成される。
固定部材４は樹脂等の絶縁材料からなり、図１（ｂ）に示すように、固定枠部材１１により、基板１４上に固定される。固定部材４の中間部７と接する面には、中間部７に形成された挿通孔１０に挿通する突起部４ａが固定部材４と一体に形成される。実施形態において、突起部４ａは、四角柱状に形成されているが、突起部４ａの形状は実施形態に限定されるものではなく、横断面が三角形や四角形等の多角形の角柱状に形成する形態であってもよい。
次に、本発明の実施形態１に係る半導体モジュールの組立工程を説明する。
図１（ａ）に示すように、基板１４上には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ２）及びフリーホイールダイオード（ＦＷＤ１５）からなる半導体素子が設けられる。基板１４の導体層１３には、主端子１６が設けられ、ＩＧＢＴ２のコレクタが外部回路と接続される。また、ＩＧＢＴ２のエミッタ電極層９は、ＦＷＤ１５の上面電極層１７とアルミワイヤ１８を介して接続され、ＦＷＤ１５の上面電極層１７が、外部と接続される主端子１９にアルミワイヤ１８を介して接続される。
図１（ｂ）に示すように、電極端子３，３の中間部７，７に形成された挿通孔１０に固定部材４の突起部４ａを挿通し、電極端子３，３が固定部材４に固定される。固定部材４は固定枠部材１１に固定されており、この固定枠部材１１は基板１４に固定される。図１（ａ）に示すように、電極端子３を固定した固定部材４（固定枠部材１１）を固定することで、電極接続部６がＩＧＢＴ２のゲート電極層８（若しくはエミッタ電極層９）に接続される。固定部材４の底部とゲート電極層８（若しくはエミッタ電極層９）との距離は、電極接続部６の自然長より短く設定されており、電極接続部６が弾性変形することで、ゲート電極層８（若しくはエミッタ電極層９）に適切な圧接力が加わる。
電極端子３は、電極接続部６の弾性力により、固定部材４方向に押圧される。さらに、図４に示すように、電極端子３の中間部７に形成された挿通孔１０に突起部４ａが嵌合（若しくは遊嵌）することで、電極接続部６の押圧方向と垂直方向（すなわち、中間部７と固定部材４の接触面と水平方向）の移動が制限される。その結果、電極端子３の挿通孔１０に突起部４ａを挿通するだけで、電極端子３を半導体モジュール１に固定することができる。なお、電極端子３の接続部５は、樹脂等の絶縁材料からなるケース２０を貫通して外部に導出され、ＩＧＢＴ２を制御する制御回路と電気的に接続される。
以上のように、本発明の実施形態１に係る半導体モジュール１は、半導体モジュール１を組み立てる際に、電極端子３に挿通孔１０を形成し、この挿通孔１０に固定部材４に形成された突起部４ａを挿通して電極端子３を固定する。よって、電極端子３の位置決めをより正確かつ簡単に行うことができる。
また、電極端子３の固定は、挿通孔１０に突起部４ａを挿通するだけなので、半導体モジュール１の組立てを容易に行うことができ、作業性も向上する。さらに、この突起部４ａは、半導体素子２方向に押圧される電極端子３の押圧を妨げず、簡単な構成で、電極端子の長手方向及び短手方向の位置ずれを抑制することができる。
また、電極接続部６の可動範囲を、電極接続部６が接続される制御電極層（ゲート電極層８、エミッタ電極層９）の電極面の範囲内となるように、突起部４ａの大きさに対する挿通孔１０の大きさ及び形状を調節することで、電極端子３と半導体素子２の制御電極層（ゲート電極層８、エミッタ電極層９）との接続を良好に行うことができる。よって、電極取り出しの不具合を無くし、半導体素子２を正常に動作させることができる。
さらに、半導体モジュール１を組み立てる際に、固定部材４に、ゲート電極層８に接続される電極端子３とエミッタ電極層９（若しくは、ソース電極層）に接続される電極端子３とを固定することで、固定部材４と制御用電極端子３，３を一体に形成することができる。よって、複数の制御用電極端子３，３の位置決めと固定が同時にできるので、半導体モジュール１の組立て作業性が向上する。この場合、ゲート電極層８に接続される電極端子３と、エミッタ電極層９（若しくはソース電極層）と接続される電極端子３が短絡しないように、各電極端子３，３は一定の間隔をあけて固定される。
（実施形態２）
本発明の実施形態２に係る半導体モジュール２１について、図を参照して詳細に説明する。なお、実施形態２に係る半導体モジュール２１において、図１に示した実施形態１に係る半導体モジュール１と同様の構成については同じ符号を付し、その詳細な説明は省略する。
図５に示すように、本発明の実施形態２に係る半導体モジュール２１は、半導体素子２と、半導体素子２の制御電極層と接続される電極端子２２と、電極端子２２を固定する固定部材４とを備える。
半導体素子２は、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ２）であり、絶縁層１２と導体層１３からなる基板１４上に設けられる。
電極端子２２は、実施形態１に係る電極端子３と同様に、半導体素子２を制御する制御回路と電気的に接続される接続部５と、半導体素子２の制御用電極層（ゲート電極層８、エミッタ電極層９）と電気的に接続される電極接続部６と、接続部５と電極接続部６との間に形成される中間部７が一体に形成されている。
図６（ａ）に示すように、電極端子２２の中間部７には、後述の固定部材２２に形成された突起部４ａが挿通する挿通孔２３が形成されている。挿通孔２３の形状は、実施形態１に係る電極端子３の挿通孔１０と同様の形状のものが形成される。すなわち、挿通孔２３の形状は、突起部４ａの横断面と同じ形状であり、その大きさは突起部４ａの横断面と同じ若しくは、少し大きくなるように形成される。そして、電極端子２２には、挿通孔２３の各頂点から切り込み部２４が形成される。
例えば、挿通孔２３が正方形の場合、電極端子２２には、図６（ｂ）に示すように、挿通孔２３の４つの頂点から頂点を結ぶ対角線方向の延長線上それぞれ切れ込み部２４が形成される。電極端子２２に切り込みを入れることにより、切り込み部２４と切り込み部２４との間に可撓部２５が形成される。切り込み部２４の端部の幅（切り込み部２４の端部間の距離：Ｗ１）は、挿通孔２３が後述の係止部４ｂを挿通する際に、可撓部２５が変形する変形距離（ｙ１）の曲げで、可撓部２５が塑性変形しない幅とする。
固定部材４は樹脂等の絶縁材料からなり、図５に示すように、主端子固定部材２６に固定される。主端子固定部材２６は螺子２７により、基板１４上に固定される。図６（ｃ）に示すように、固定部材４の中間部７と接する面には、中間部７に形成された挿通孔２３に挿通する突起部４ａが固定部材４と一体に形成される。突起部４ａの高さ（ｈ１）は、電極端子３（の中間部６）の厚さ（ｔ１）と可撓部２５の変形距離（ｙ１）の和よりやや高く設定する。実施形態において、突起部４ａは、四角柱状に形成されているが、突起部４ａの形状は実施形態に限定されるものではなく、横断面が三角形や四角形等の多角形の角柱状に形成するとよい。さらに、突起部４ａの端部には、突起部４ａに挿通された電極端子２２が係止する係止部４ｂが突起部４ａと一体に形成されている。
係止部４ｂは、横断面が正方形（突起部４ａと相似する形状）である角錐台に形成される。係止部４ｂの突起部４ａと接する端部の一辺の長さ（Ｗ３）は、電極端子２２に形成される挿通孔２３の一辺の長さ（Ｗ２）よりも長い。また、挿通孔２３が係止部４ｂを挿通できるように、突起部４ａと接する係止部４ｂの端部の一辺の長さ（Ｗ３）は、少なくとも、切り込み幅（Ｗ１）より短い。また、突起部４ａと接する係止部４ｂの端部の一辺の長さ（Ｗ３）は、可撓部２５の変形距離ｙ１が電極端子２２の厚さ（ｔ１）に比べて小さくなるようにすることが好ましい。一方、係止部４ｂの突起部４ａと接していない端部の一辺の長さを、挿通孔２３の一辺の長さ（Ｗ２）より短くすると、挿通孔２３の挿通を妨げない。なお、係止部４ｂの横断面は、上記実施形態に限定されるものではなく、横断面が多角形若しくは円等からなる錐台状や半球状に形成してもよい。
本発明の実施形態２に係る半導体モジュール２１の組立工程を説明する。
図５に示すように、基板１４上には、ＩＧＢＴ２及びＦＷＤ１５からなる半導体素子が設けられる。基板１４の導体層１３には、主端子１６が設けられ、ＩＧＢＴ２のコレクタが外部回路と接続される。また、ＩＧＢＴ２のエミッタ電極層９及びＦＷＤ１５の上面電極層１７には、それぞれ熱緩衝板２８とばね部材２７を介して主電極１９が設けられる。
図７（ａ）に示すように、固定部材４に突起部４ａを介して設けられた係止部４ｂの端部に電極端子２２の挿通孔２３の位置を合わせることで、電極端子２２の位置決めが行われる。そして、図７（ｂ）に示すように、電極端子２２を固定部材４方向に押圧することで、係止部４ｂの側面に沿うように電極端子２２の可撓部２５が撓み、係止部４ｂが挿通孔２３を通り抜ける。よって、図７（ｃ）に示すように、電極端子２２が突起部４ａに挿設され、電極部材２２が固定部材４と係止部４ｂ間に固定される。このとき、可撓部２５が弾性変形して固定部材４と係止部４ｂとの間に嵌ることで、可撓部２５が係止部４ｂに係止する。
図５に示すように、主電極１９と固定部材４は、主端子固定部材２６に固定されており、主端子固定部材２６は、螺子２７により基板１４に固定される。主端子固定部材２６は、主電極１９と固定部材４とをＩＧＢＴ２（及び、ＦＷＤ１５）方向に押圧して固定される。よって、この押圧力によって、ばね部材２７が弾性変形し、熱緩衝板２８がＩＧＢＴ２のエミッタ電極層９及びＦＷＤ１５の上面電極層１７に付勢される。また、この押圧力により電極端子２２の電極接続部６が弾性変形して、ＩＧＢＴ２のゲート電極層８（若しくはエミッタ電極層９）に適切な圧接力が加わる。電極端子２２は、電極接続部６の弾性力により、固定部材４方向に押圧される。さらに、電極端子２２は、突起部４ａにより、電極接続部６の押圧方向と垂直方向（すなわち、中間部７と固定部材４の接触面と水平方向）の移動が制限されているので、電極端子２２の挿通孔２３に突起部４ａを挿通するだけで、電極端子２２が半導体モジュール２１に固定される。そして、主端子１９は、ケース２０を貫通して外部に導出され、外部回路と接続される。また、電極端子２２の接続部５は、ケース２０を貫通して外部に導出され、ＩＧＢＴ２を制御する制御回路と電気的に接続される。
以上のように、本発明の実施形態２に係る半導体モジュール２１は、半導体モジュール２１を組み立てる際に、電極端子２２に形成された挿通孔２３に固定部材４に形成された突起部４ａを挿通して電極端子２２を固定するので、電極端子２２の位置決めをより正確かつ簡単に行うことができる。
また、実施形態２に係る半導体モジュール２１は、固定部材４に形成された突起部４ａの端部に係止部４ｂを設けることで、実施形態１に係る半導体モジュール１の有する効果に加えて、固定部材４に固定された電極端子２２の脱落を防止することができる。その結果、電極端子２２を固定した固定部材４をさらに半導体モジュール２１に固定する場合には、電極端子２２が固定部材４に固定されているので、半導体モジュール２１の組立て作業性が向上する。
さらに、半導体モジュール２１を組み立てる際に、固定部材４に、ゲート電極層８に接続される電極端子２２とエミッタ電極層９（若しくは、ソース電極層）に接続される電極端子２２とを固定することで、固定部材４と制御用電極端子２２を一体に形成することができる。よって、複数の制御用電極端子の位置決めと固定が同時にできるので、半導体モジュール２１の組立て作業性が向上する。この場合、ゲート電極層８に接続される電極端子２２と、エミッタ電極層９（若しくはソース電極層）と接続される電極端子２２が短絡しないように、各電極端子２２，２２は一定の間隔をあけて固定される。
（実施形態３）
本発明の実施形態３に係る半導体モジュールについて、図を参照して詳細に説明する。本発明の実施形態３に係る半導体モジュールは、固定部材４に固定される電極端子２９の固定方法が異なること以外は、図５を参照して説明した実施形態２に係る半導体モジュール２１と同じである。よって、固定部材４及びこの固定部材４に固定される電極端子２９について詳細に説明し、その他の部分については、図５に示した実施形態２に係る半導体モジュール２１と同様であるので、詳細な説明は省略する。
本発明の実施形態３に係る半導体モジュールは、半導体素子２と、半導体素子２の制御用電極層と接続される電極端子２９と、電極端子２９を固定する固定部材４とを備える。
図８（ａ）に示すように、電極端子２９は、実施形態１に係る電極端子３と同様に、半導体素子２を制御する制御回路と電気的に接続される接続部５と、半導体素子２の制御用電極層と電気的に接続される電極接続部６と、接続部５と電極接続部６との間に形成される中間部７が一体に形成されている。そして、図８（ｂ）に示すように、中間部７には電極端子２９の位置決めを行うための位置決め孔３０，３０が複数形成される。さらに、図８（ｃ）に示すように、固定部材４の中間部７と接する面には、位置決め孔３０，３０に対応したピン孔３１，３１が形成される。
この位置決め孔３０及びピン孔３１の位置または形状は、電極端子２９が固定された固定部材４を半導体モジュールに固定した時に、電極端子２９の電極接続部６が半導体素子２の制御電極層（ゲート電極層８、エミッタ電極層９）の電極面の範囲内となるように調節される。
図９（ａ）に示すように、位置決め孔３０に固定ピン３２を挿通し、さらに、この固定ピン３２をピン孔３１に固定ピン３２を嵌挿して、固定部材４に電極端子２９を固定する。さらに、図９（ｂ）に示すように、固定ピン３２で固定された電極端子２９と固定部材４とを覆い隠すように、樹脂３３等により電極端子２９と固定部材４がトランスファーモールドされる。
固定部材４と電極端子２９とをトランスファーモールドする際、固定部材４やモールドの樹脂３３中にガラス繊維等の補強材を電極端子２９の長手方向（接続部５から電極接続部６へ向かう方向）と平行になるように備えると、電極端子２９や固定部材４の材質及びモールドに用いる樹脂３３の熱膨張係数の差によるモールドの反りを抑制することができる。
以上のように、本発明の実施形態３に係る半導体モジュールは、半導体モジュールを組み立てる際に、電極端子２９に形成された位置決め孔３０に固定ピン３２を挿通し、この固定ピン３２を固定部材４に形成されたピン孔３１に固定するだけで、電極端子２９の位置決め及び固定を行うことができる。その結果、電極端子２９の位置決めをより正確かつ簡単に行うことができる。
また、実施形態３に係る半導体モジュールは、実施形態２に係る半導体モジュール２１と同様に、半導体モジュールを組み立てる際に、固定部材４に、ゲート電極層８に接続される電極端子２９とエミッタ電極層９（若しくは、ソース電極層）に接続される電極端子２９とを固定することで、固定部材４と制御用電極端子２９を一体に形成することができる。よって、複数の制御用電極端子の位置決めが同時にできるので、半導体モジュールの組立て作業性が向上する。
以上のように、本発明の半導体モジュールによれば、半導体素子を押圧して備えられる電極端子の位置決めをより正確に行うことができる。よって、半導体モジュールの組立て作業性が向上する。特に、半導体素子の制御用電極層と接続される電極端子の位置決めと固定を正確に行うことができるので、組立て作業性のさらなる向上につながる。
また、本発明の半導体モジュールによれば、突起部が電極端子のずれを抑制するので、半導体モジュールの動作時において、電極端子と半導体素子の制御電極層との電気的接続を良好に保つことができ、半導体モジュールの動作信頼性が向上する。
さらに、電極端子を、半導体素子の制御電極層に圧接により接続すると、制御用のゲート電極層やエミッタ電極層（または、ソース電極層）からの制御信号の取り出しをワイヤーボンドを用いずに行うことができる。その結果、各部材を構成する材料の熱膨張係数の差から生じる電極接続部と電極層とのせん断応力の影響を低減することができる。したがって、電極接続部と電極層間の温度変化の影響を低減し、半導体モジュール１４の動作信頼性（温度サイクル、パワーサイクル等の信頼性）が向上する。特に、ＳｉＣやＧａＮのようなワイドバンドギャップ半導体素子のように高温での動作が期待される半導体素子を本発明に係る半導体モジュールに適用すると、温度サイクル、パワーサイクル等の信頼性が向上し、半導体モジュールの長寿命化を図ることができる。
１…半導体モジュール
２…半導体素子（ＩＧＢＴ）
３，２２，２９…電極端子
４…固定部材
４ａ…突起部
４ｂ…係止部
５…接続部
６…電極接続部
７…中間部
８…ゲート電極層
９…エミッタ電極層（ソース電極層）
１０，２３…挿通孔
１７…ＦＷＤ
２４…切り込み部
３０…位置決め孔（挿通孔）
３１…ピン孔（挿着孔）
３２…固定ピン（挿着部材）

Claims (7)

  1. 半導体素子のゲート電極層、または制御用エミッタ若しくはソース電極層に、接続される電極接続部を有する電極端子と、
    前記電極接続部を前記ゲート電極層、または制御用エミッタ若しくはソース電極層に押圧した状態で、前記電極端子を固定する固定部材と、
    を備えた半導体モジュールであって、
    前記固定部材の前記電極端子との接触面に、前記電極端子に形成された挿通孔に挿通される突起部を形成する
    ことを特徴とする半導体モジュール。
  2. 前記突起部の端部に、前記電極端子が係止する係止部を形成する
    ことを特徴とする請求項１に記載の半導体モジュール
  3. 前記挿通孔の形状は多角形であり、
    前記電極端子に、前記多角形の頂点を起点とした切り込み部が形成される
    ことを特徴とする請求項２に記載の半導体モジュール。
  4. 前記切り込み部の端部間の距離をＷ１、前記挿通孔の幅をＷ２、前記係止部の前記突起部と接する端部の幅をＷ３、前記電極端子の厚さをｔ１、前記突起部の高さをｈ１、前記切り込み部により形成される可撓部の変形距離をｙ１とした時、
    Ｗ１＞Ｗ３＞Ｗ２
    ｈ１＞ｔ１＋ｙ１
    の条件を満たす
    ことを特徴とする請求項３に記載の半導体モジュール。
  5. 半導体素子のゲート電極層、または制御用エミッタ若しくはソース電極層に、接続される電極接続部を有する電極端子と、
    前記電極接続部を前記ゲート電極層、または制御用エミッタ若しくはソース電極層に押圧した状態で、前記電極端子を固定する固定部材と、
    を備えた半導体モジュールであって、
    前記固定部材の前記電極端子との接触面に、前記電極端子に形成された複数の挿通孔に対応した挿着孔を形成し、
    前記挿通孔を挿通した挿着部材を、前記挿着孔に挿着し、
    前記電極端子及び前記固定部材を樹脂によりモールド被覆する
    ことを特徴とする半導体モジュール。
  6. 前記電極端子の長手方向と平行となるように前記樹脂中に線状の補強材を備える
    ことを特徴とする請求項５に記載の半導体モジュール。
  7. 前記固定部材には、前記半導体素子のゲート電極層に接続される電極端子と、前記制御用エミッタ若しくはソース電極層に接続される電極端子と、が固定される
    ことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体モジュール。
JP2011095649A 2011-04-22 2011-04-22 半導体モジュール Withdrawn JP2012227455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011095649A JP2012227455A (ja) 2011-04-22 2011-04-22 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011095649A JP2012227455A (ja) 2011-04-22 2011-04-22 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2012227455A true JP2012227455A (ja) 2012-11-15

Family

ID=47277262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095649A Withdrawn JP2012227455A (ja) 2011-04-22 2011-04-22 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2012227455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
CN110021589A (zh) * 2019-05-06 2019-07-16 珠海格力电器股份有限公司 功率组件以及电压转换方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
CN110021589A (zh) * 2019-05-06 2019-07-16 珠海格力电器股份有限公司 功率组件以及电压转换方法

Similar Documents

Publication Publication Date Title
JP4967447B2 (ja) パワー半導体モジュール
JP5863602B2 (ja) 電力用半導体装置
CN109314063B (zh) 电力用半导体装置
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
JP2008060529A (ja) 複数の電子構成部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP5895220B2 (ja) 半導体装置の製造方法
JP2011009410A (ja) 半導体モジュール
EP3690938B1 (en) Semiconductor device and production method therefor
JP2006253516A (ja) パワー半導体装置
JP2016066700A (ja) パワー半導体モジュール
CN104620372A (zh) 半导体装置
JP2018182330A (ja) 半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5899952B2 (ja) 半導体モジュール
JP2010287726A (ja) 半導体装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP2012227455A (ja) 半導体モジュール
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP2015026667A (ja) 半導体モジュール
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP4861200B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701