JPH0685153A - 表面実装型電子部品 - Google Patents

表面実装型電子部品

Info

Publication number
JPH0685153A
JPH0685153A JP4263028A JP26302892A JPH0685153A JP H0685153 A JPH0685153 A JP H0685153A JP 4263028 A JP4263028 A JP 4263028A JP 26302892 A JP26302892 A JP 26302892A JP H0685153 A JPH0685153 A JP H0685153A
Authority
JP
Japan
Prior art keywords
lead terminal
electronic component
surface mount
lead
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4263028A
Other languages
English (en)
Inventor
Masahiko Tsumori
昌彦 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4263028A priority Critical patent/JPH0685153A/ja
Publication of JPH0685153A publication Critical patent/JPH0685153A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 表面実装型電子部品のリード端子の変形を防
止するとともに、リード端子の半田付け部の信頼性を向
上する。 【構成】 パッケージ本体1から導出されたリード端子
2を導電性超弾性合金で形成するとともに、リード端子
2の中間部分に屈曲角度θが鋭角であるU字状屈曲部2
aを形成する。電子部品が駆動されることによるパッケ
ージ本体1と基板3との間の熱膨張差の大部分は、リー
ド端子2のU字状屈曲部2aが弾性変形することにより
吸収されるので、半田付け部8に大きな応力が作用する
ことがない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばQFP(Quad F
lat Package)のように、パッケージ本体からリード端子
が導出されている表面実装型電子部品に係り、特にリー
ド端子を形成する金属材料、およびリード端子の屈曲構
造に関する。
【0002】
【従来の技術】従来、この種の表面実装型電子部品のリ
ード端子は、42ALLOY(鉄−ニッケル合金)や銅
合金等によって形成されている。しかし、このような金
属材料でリード端子を形成した場合、リード端子に外部
応力が加わると、リード端子が容易に塑性変形し、プリ
ント配線基板に電子部品を実装したときに、リード端子
が所定の半田付け接続用パターン(以下、ランドとい
う)に対して位置ズレ等を起こし、半田付け接続不良を
生じ易い。特に、最近ではQFP等の半導体装置におい
ては、ファインピッチ化が進められているので、リード
端子の変形防止は重要な課題になっている。
【0003】このような課題を解決するために、例え
ば、特開平2−219208号公報や特開平3−109
758号公報に開示されたような装置が提案されてい
る。これらの公報に記載の装置は、リード端子に導電性
形状記憶合金を使用したものであり、形状記憶合金は変
形しても加熱することにより元の形状に復元する、とい
う特性を利用している。すなわち、表面実装型電子部品
をリフロー法等で基板に半田付け接続する際の加熱によ
って、変形したリード端子を元の形状に復元させ、所定
のランドに接続させている。
【0004】
【発明が解決しようとする課題】しかしながら、リード
端子を導電性形状記憶合金を形成した電子部品の場合、
常温で行われる電気特性試験等ではリード端子が変形し
たままの状態であるので、正確な試験が行うことができ
ず、また、半田付け時には、リード端子が元の形状に復
元する際に隣接ランド間で半田ブリッジを引き起こし易
いといった難点がある。
【0005】そこで、本出願人は、先に、パッケージ本
体から導出されたリード端子部を導電性超弾性合金で形
成した半導体装置を提案している(特願平4−8650
8号)。超弾性合金は、外部応力によって変形しても、
その外部応力が除かれると、自力で元の形状に復元する
という特性を備えている。したがって、このような特性
を有する超弾性合金でリード端子を形成すると、リード
端子の永久変形の防止に対して極めて有効である。
【0006】しかし、本発明者が、超弾性合金でリード
端子を形成した表面実装型電子部品の研究を鋭意進めた
結果、新たな課題があることが判明した。以下、図7を
参照して説明する。
【0007】図7は、表面実装型電子部品の一例である
QFPが基板上に半田付け接続された状態を示す断面図
である。QFPのパッケージ本体1から導出された各リ
ード端子2は、導電性超弾性合金で形成されている。各
リード端子2の屈曲形状は、従来からの表面実装型電子
部品と同じ形状である。すなわち、各リード端子2は、
その基端部と先端部との2箇所においてそれぞれ折り曲
げ成形されており、各屈曲部の屈曲角度θ1 ,θ2 は鈍
角になっている。各リード端子2の先端部は、プリント
配線基板3の各ランド4に、リフロー法等により半田付
け接続される。なお、図中、符号5はパッケージ本体1
に封止された半導体素子、6は半導体素子5とインナー
リード7とを接続する金属細線、8は半田付け部であ
る。
【0008】基板3上に表面実装された電子部品が駆動
されると、半導体素子5が発熱することにより、パッケ
ージ本体1が加熱され熱膨張する。一方、基板3の温度
上昇は、パッケージ本体1のそれよりも小さいので、熱
膨張による変形も比較的小さい。このようにパッケージ
本体1と基板3との間に熱膨張による伸びに差異(以
下、熱膨張差という)が生じる。リード端子2が42A
LLOYや銅合金のような変形しやすい材料で形成され
ている場合、前記熱膨張差の一部はリード端子が塑性変
形することにより吸収される。しかし、リード端子2が
超弾性合金のような変形しにくい材料で構成され、しか
も、リード端子2の屈曲角度が鈍角、すなわち、リード
端子2の形状自体が変形しにくい形態である場合、前記
熱膨張差に起因した大きな応力がリード端子2の半田付
け部8に作用する。このような大きな応力が半田付け部
8に繰り返し作用すると、半田付け部8に亀裂が生じ、
リード端子2とランド4との間が導通不良になるという
不都合を生じる。
【0009】本発明は、このような事情に鑑みてなされ
たものであって、リード端子の変形を防止するととも
に、リード端子とランド間の半田付け部の信頼性を確保
することができる表面実装型電子部品を提供することを
目的としている。
【0010】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、パッケージ本体からリード端子が導出さ
れている表面実装型電子部品において、前記リード端子
が導電性超弾性合金で形成されており、かつ、リード端
子の中間部に、屈曲角度が鋭角である少なくとも一つの
屈曲部が形成されたものである。
【0011】
【作用】本発明の作用は次のとおりである。リード端子
が超弾性合金で形成されているので、外部応力によって
リード端子が変形しても、その外部応力が除かれると、
リード端子は自力で元の形状に復元する。また、リード
端子の中間部に、屈曲角度が鋭角である少なくとも一つ
の屈曲部が形成されているので、半田付け実装後に電子
部品が駆動されることにより、パッケージ本体と基板と
の間に熱膨張差が生じても、この熱膨張差は前記屈曲部
が変形することにより吸収される。したがって、リード
端子の半田付け部に大きな応力が作用するのが回避され
る。
【0012】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1は本発明の一実施例に係るQFPの外観斜
視図、図2はQFPを基板に表面実装した状態を示した
部分断面図である。
【0013】半導体素子を封止したパッケージ本体1の
4つの側面からそれぞれ複数本のリード端子2が導出さ
れている。これらのリード端子2は、導電性超弾性合金
で形成されており、その中間部に屈曲角度θが鋭角であ
るU字状屈曲部2aが形成されている。
【0014】リード端子2の材料である超弾性合金とし
ては、例えば、Ni−Ti、Cu−Al−Ni、Au−
Cd、Ag−Cd、Cu−Zn−Al、Cu−Sn、F
e−Pt、Fe−Pd、In−Tl、Ni−Al等が用
いられる。これらの超弾性合金の特性を、通常の金属材
料、および形状記憶合金と比較して説明する。図3の
(a)は通常の金属材料の特性、(b)は形状記憶合金
の特性、(c)は超弾性合金の特性を、それぞれ示して
いる。通常の金属材料は、弾性領域を越える外部応力が
作用すると、除荷された後も永久変形(塑性変形)が残
る。また、形状記憶合金の場合、加熱により元の状態に
復元する。これに対し、超弾性合金は、外部応力を受け
て変形しても、その外部応力が除かれると自力で元の形
状に復元するという特性を有する。このような特性を有
する超弾性合金でリード端子2を形成すれば、半導体装
置の製造工程中のハンドリング等において、リード端子
2に外部応力が加わっても、リード端子2が永久変形す
ることがなく、リート曲がりを有効に防止することがで
きる。
【0015】次に、図2を参照して、リード端子2に形
成されたU字状屈曲部2aの作用について説明する。基
板3に上述したQFP等の表面実装型電子部品が実装さ
れた後、電子部品が駆動されると、図7で説明したよう
に、QFPのパッケージ本体1と基板3との間に熱膨張
差が生じ、図2中に矢印で示すようにパッケージ本体1
が基板3に対し変位する。その結果、パッケージ本体1
から導出されているリード端子2も、前記熱膨張差分だ
け変位するが、その変位の大部分はU字状屈曲部2aが
弾性変形することにより吸収される。したがって、リー
ド端子2とランド4との間の半田付け部8に大きな応力
が作用することがない。
【0016】本発明にいうリード端子の屈曲形状は、上
述の実施例に限定されず、種々変更実施可能である。例
えば、図4、図5、および図6に示すようなリード端子
の屈曲形状でもよく、要するに、リード端子2の中間部
分に屈曲角度が鋭角である少なくとも一つの屈曲部2a
が形成されていればよい。
【0017】また、本発明は、実施例で説明したQFP
に限定されず、パッケージ本体からリード端子が導出さ
れている種々の表面実装型電子部品に適用することがで
きる。
【0018】
【発明の効果】以上の説明から明らかなように、本発明
によれば、パッケージ本体から導出されたリード端子が
導電性超弾性合金で形成されているので、リード端子の
変形を有効に防止することができる。また、リード端子
の中間部分に屈曲角度が鋭角の屈曲部を備えているの
で、基板への半田付け実装後に、電子部品が駆動されて
パッケージ本体と基板との間に熱膨張差が生じても、そ
の熱膨張差の大部分は前記屈曲部によって吸収される。
したがって、リード端子の半田付け部分に大きな応力が
作用することがなく、半田付け部分の信頼性を向上する
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るQFPの外観斜視図で
ある。
【図2】実施例に係るQFPの実装後の部分断面図であ
る。
【図3】(a)通常の金属材料の特性図である。 (b)形状記憶合金の特性図である。 (c)超弾性合金の特性図である。
【図4】本発明のその他の実施例である。
【図5】本発明のその他の実施例である。
【図6】本発明のその他の実施例である。
【図7】従来の表面実装型電子部品の断面図である。
【符号の説明】
1…パッケージ本体 2…リード端子 2a…U字状屈曲部 3…基板 4…ランド 8…半田付け部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ本体からリード端子が導出さ
    れている表面実装型電子部品において、 前記リード端子が導電性超弾性合金で形成されており、
    かつ、リード端子の中間部に、屈曲角度が鋭角である少
    なくとも一つの屈曲部が形成されていることを特徴とす
    る表面実装型電子部品。
JP4263028A 1992-09-03 1992-09-03 表面実装型電子部品 Pending JPH0685153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4263028A JPH0685153A (ja) 1992-09-03 1992-09-03 表面実装型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4263028A JPH0685153A (ja) 1992-09-03 1992-09-03 表面実装型電子部品

Publications (1)

Publication Number Publication Date
JPH0685153A true JPH0685153A (ja) 1994-03-25

Family

ID=17383884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4263028A Pending JPH0685153A (ja) 1992-09-03 1992-09-03 表面実装型電子部品

Country Status (1)

Country Link
JP (1) JPH0685153A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110724A (ja) * 2007-10-26 2009-05-21 Panasonic Electric Works Co Ltd 端子台
US11948850B2 (en) 2020-11-27 2024-04-02 Mitsubishi Electric Corporation Semiconductor module and method for manufacturing semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110724A (ja) * 2007-10-26 2009-05-21 Panasonic Electric Works Co Ltd 端子台
US11948850B2 (en) 2020-11-27 2024-04-02 Mitsubishi Electric Corporation Semiconductor module and method for manufacturing semiconductor module

Similar Documents

Publication Publication Date Title
US6181544B1 (en) Ceramic electronic component
JPH05114428A (ja) 大電流基板の製造方法
JP2566341B2 (ja) 半導体装置
US6617522B2 (en) Connector apparatus, and associated method, formed of material exhibiting physical-memory characteristics
JPH0685153A (ja) 表面実装型電子部品
JPS6236371B2 (ja)
US8481862B2 (en) Low profile compliant leads
JP4128722B2 (ja) 回路基板および電子機器
JPH05259364A (ja) 半導体装置
JPS62266858A (ja) 半導体搭載用基板
JP2976052B2 (ja) フィルムキャリア
JP2709501B2 (ja) 半導体素子接続方法
JP2006332473A (ja) 半導体装置
JPH06232317A (ja) 多端子電子部品とその製造方法
JPH03190251A (ja) 半導体装置
JPH08228100A (ja) 電子部品の実装構体
JPH04180211A (ja) コンデンサ
JPS6226894A (ja) フレキシブルプリント回路の接続方法
JPH08195448A (ja) 半導体パッケージ
JPH05144490A (ja) ピングリツドアレイの製造法
JPH0380599A (ja) 電子回路モジュール
JPS63215095A (ja) プリント基板への電子部品固定方法
JPH05191025A (ja) プリント印刷配線板への部品実装方法
JPH08172157A (ja) 半導体装置
JPS63211730A (ja) 電子部品の実装構造