CN103855103A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103855103A
CN103855103A CN201310495880.XA CN201310495880A CN103855103A CN 103855103 A CN103855103 A CN 103855103A CN 201310495880 A CN201310495880 A CN 201310495880A CN 103855103 A CN103855103 A CN 103855103A
Authority
CN
China
Prior art keywords
chip carrier
resin sheet
recess
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310495880.XA
Other languages
English (en)
Inventor
柳本辰则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103855103A publication Critical patent/CN103855103A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明的目的在于提供一种半导体装置及其制造方法，在该半导体装置中，载置有半导体元件的芯片座和树脂片之间具有高紧贴性及高散热性。本发明所涉及的半导体装置（100）具有：芯片座（5）；半导体元件（7），其与芯片座（5）的上表面接合；以及树脂片（4），其紧贴在芯片座（5）的下表面，半导体元件（7）与芯片座（5）及树脂片（4）一起进行树脂封装，在芯片座（5）的下表面形成有凹部（5a），通过将树脂片（4）的一部分填充至凹部（5a）中，从而使包含凹部（5a）内部在内的芯片座（5）的下表面与树脂片（4）紧贴。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及一种搭载有功率用途的半导体元件的半导体装置。
背景技术
半导体装置中的功率用半导体装置，用于在铁路车辆、混合动力车辆、电动车等车辆、家电设备、工业用设备等中对较大的电力进行控制、整流。因此，在功率用半导体装置中使用的半导体元件，要求以超过100A/cm2的电流密度进行通电。由此，近年来，作为代替硅（Si）的半导体材料，宽带隙半导体材料即碳化硅（SiC）和氮化镓（GaN）受到关注，特别是由SiC构成的半导体元件，能够在超过500A/cm2的电流密度下进行动作。另外，由SiC构成的半导体元件在150摄氏度至300摄氏度的高温状态下也能够稳定动作，可作为能够兼顾高电流密度动作和高温动作的半导体材料。
作为上述的功率用半导体装置的结构，例如，在芯片座（die pad）的上表面配置有多个半导体元件，在芯片座的背面紧贴有高散热绝缘树脂片（以下简称为树脂片）。另外，作为外部端子而具有引线框，半导体元件与芯片座及树脂片一起被树脂封装。通常，树脂片使用热传导率比用于进行树脂封装的封装树脂高的材料（例如，参照专利文献1）。
在宽带隙半导体中，为了适应高电流密度、高温动作而必须使用散热性高且绝缘性高的树脂片。通常，为了提高树脂片的散热性而在绝缘树脂中高填充率地填充有填料，但由于用于进行粘接的树脂的含有比率降低，因此粘接强度下降。如果粘接强度下降，树脂片从配置有半导体元件的芯片座的下表面剥离，则在剥离部分和未剥离部分之间的交界处，电位梯度集中而产生局部放电，半导体装置的绝缘耐压性下降。
由于半导体装置的温度伴随动作而变化，因此存在在线膨胀系数不同的部件之间产生热应力，在各部件之间的界面上发生剥离的问题。由此，提出一种提高配置有发热半导体元件的芯片座和树脂片之间的紧贴性的半导体装置（例如，参照专利文献2）。
专利文献1：日本特开2004—172239号公报
专利文献2：日本特开2009—302526号公报
在专利文献1所记载的结构的情况下，将树脂片、芯片座和内引线使用例如压铸模（transfer-mold）法一起进行树脂封装。关于树脂片，为了保持其与芯片座之间的紧贴性而处于半硬化状态，因此，有时会由于树脂封装时的热量而使树脂片中的溶剂成分挥发，在树脂封装中产生空隙。如果该空隙发生在芯片座和树脂片的界面处，则不仅会使半导体装置的散热性下降，而且存在绝缘耐压性下降的问题。
另外，在专利文献2所记载的结构的情况下，预先使用压模（compression-mold）法而使树脂片和配置有半导体元件的芯片座紧贴后，使用压铸模法进行树脂封装。由于在压模加工后进行压铸模加工，因此工序数量增加，存在生产性下降的问题。并且，由于对安装有半导体元件和电线等的引线框进行操作的次数增加，因此存在成品率下降的问题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种半导体装置及其制造方法，在该半导体装置中，载置有半导体元件的芯片座和树脂片之间具有高紧贴性及高散热性。
本发明所涉及的半导体装置的特征在于，具有：芯片座；半导体元件，其与芯片座的上表面接合；以及树脂片，其紧贴在芯片座的下表面，半导体元件与芯片座及树脂片一起进行树脂封装，在芯片座的下表面形成有凹部，通过将树脂片的一部分填充在凹部中，从而使包含凹部内部在内的芯片座的下表面与树脂片紧贴。
另外，本发明所涉及的半导体装置的制造方法具有下述工序：工序（a），在该工序（a）中，在芯片座的下表面形成凹部；工序（b），在工序（a）之后，将半导体元件接合在芯片座的上表面；工序（c），在工序（b）之后，在保持为封装树脂可熔融的温度的模具内配置树脂片，在该树脂片的上表面配置芯片座；以及工序（d），在工序（c）之后，向模具内注入封装树脂，通过将封装树脂注入至模具内的压力，将芯片座的下表面按压在树脂片上，同时将树脂片的一部分填充到凹部中，从而在使树脂片与包含凹部内部在内的芯片座的下表面紧贴的同时，使半导体元件与芯片座及树脂片一起由封装树脂进行树脂封装。
发明的效果
根据本发明所涉及的半导体装置，通过在芯片座的下表面设置凹部，从而与未在芯片座的下表面设置凹部的结构相比，能够增大芯片座和树脂片之间的接触面积，因此能够提高芯片座和树脂片之间的紧贴性。另外，通过使接触面积增大，从而可经由芯片座，将芯片座上接合的半导体元件产生的热量高效地向树脂片传递。即，通过提高散热性，从而能够使动作中的半导体元件保持为适当的温度，例如，在半导体元件为开关半导体元件的情况下，能够抑制开关损耗。另外，由于能够通过提高芯片座和树脂片之间的接合性，而抑制树脂片的剥离，因此半导体装置的可靠性得到提高。
另外，根据本发明所涉及的半导体装置的制造方法，由于树脂片向芯片座下表面的紧贴处理和树脂封装在一个工序中同时进行，因此能够抑制对安装有半导体元件等的引线框进行操作的次数，提高成品率。
附图说明
图1是实施方式1所涉及的半导体装置的斜视图。
图2是实施方式1所涉及的半导体装置的仰视图及侧视图。
图3是实施方式1所涉及的半导体装置的俯视图及剖视图。
图4是实施方式1所涉及的半导体装置的局部剖视图。
图5是表示实施方式1所涉及的半导体装置的制造方法的图。
图6是表示在实施方式2所涉及的半导体装置中设置的芯片座的结构的图。
图7是表示在实施方式3所涉及的半导体装置中设置的芯片座的结构的图。
具体实施方式
〈实施方式1〉
〈结构〉
图1表示本实施方式中的半导体装置100的斜视图。另外，图2是本实施方式中的半导体装置100的仰视图及侧视图。半导体装置100的封装部是由封装树脂2进行树脂封装的，并使引线框1从侧面凸出。在半导体装置100的底面露出由例如铜箔构成的金属板3的一个主面。金属板3只要是热传导率比封装树脂2高的材料即可，例如也可以是铝。如后所述，在金属板3的另一个主面上紧贴有树脂片。封装树脂例如是环氧树脂。
图3是半导体装置100的俯视图以及沿着线段AB及线段CD的剖视图。半导体装置100包含有多个引线框1。如沿着线段CD的剖视图所示，左侧的引线框1与芯片座5一体化。即，左侧的引线框1由下述部分构成：外引线1a，其没有被封装树脂2树脂封装；内引线1b，其由封装树脂2树脂封装；芯片座5；以及台阶部1c，其将芯片座5和内引线连接。内引线1b和芯片座5并非必须经由台阶部1c连接。
在芯片座5的上表面，通过由焊料或银膏形成的接合部6而接合有半导体元件7。另外，与芯片座5的上表面接合的半导体元件7例如为功率用途的半导体元件，FWD（Free Wheeling Diode）、IGBT（Insulated Gate Bipolar Transistor）、MOSFET（Metal OxideSemiconductor Field Effect Transistor）、SBD（Schottky Barrier Diode）等。在本实施方式中，在芯片座5的上表面，作为半导体元件7并列地接合有本发明的优选应用例即作为SiC半导体元件的IGBT、FWD。
在没有与芯片座5直接连接的引线框1上，IC（集成电路）半导体元件10经由接合部6与内引线1b上表面接合。IC半导体元件10例如为逻辑芯片。通过IC半导体元件10对半导体元件7的动作进行控制。
半导体元件7之间以及半导体元件7和内引线1b之间，通过例如由金或铝构成的粗接合线8a连接。粗接合线8a由铝、铜或其合金构成。另外，在IC半导体元件10和内引线1b的连接中使用细接合线8b，该细接合线8b的线直径比粗接合线8a细，由金、铜或其合金构成。
另外，半导体元件7及IC半导体元件10也可以对应于半导体装置100的功能而设置多个。
半导体装置100的封装部表面由封装树脂2覆盖。即，半导体元件7及IC半导体元件10与芯片座5及树脂片4一起使用封装树脂2树脂封装。另外，在半导体装置100的背面处，使金属板3露出。由于金属板3保护树脂片4不受损伤，因此树脂片4能够保持高绝缘性。可以想到该损伤是在例如下述情况下发生的，即，在将半导体装置100例如通过螺栓固定在外部散热器（未图示）上时，在半导体装置100和外部散热器之间夹入异物的状态下进行了螺栓固定。
另外，在不易发生上述损伤的情况下，也可以采用没有设置金属板3的构造。在该情况下，树脂片4从半导体装置100的背面露出。
在本实施方式中，金属板3为厚度0.1mm的铜箔，如后所述，只要具有在对粘贴有树脂片4的金属板3进行树脂封装时，在向模具空腔内输送时构造不会发生变形这样程度的强度即可，厚度大于或等于0.075mm即可。如果铜箔比例如0.05mm薄，则铜箔会破损或者变形。
树脂片4的上表面与芯片座5的背面紧贴。树脂片4的面积比芯片座5的面积大。树脂片4的厚度为例如0.1mm。
如图4（a）所示，在芯片座5背面、即与树脂片4相接触的面上，形成有剖面形状为V字状的凹部5a。树脂片4的一部分填充在凹部5a中，在凹部5a内与芯片座5紧贴。这样，由于凹部5a而使芯片座5的背面与树脂片4的接触面积变大，因此芯片座5和树脂片4紧贴。
另外，也可以在树脂片4中混合有散热性填料，在树脂片4中，可以使填充在设置于芯片座背面的凹部5a中这部分的填料密度，比并非填充在凹部5a中这部分的填料密度小。
另外，如图4（b）所示，凹部5a的剖面形状也可以是矩形。另外，如图4（c）所示也可以为半圆形，如后所述，只要能够使树脂片4进入凹部5a，可以是任意的形状。
凹部5a的深度只要是设有凹部5a的芯片座5不易变形的深度即可。如果芯片座5最薄的部分大于或等于0.1mm，则凹部5a的深度没有限制。例如，在芯片座5的板厚为0.4mm的情况下，凹部5a的深度小于或等于0.3mm即可。
另外，对于凹部5a的形状，更加优选凹部5a内部的宽度比凹部5a开口部的宽度大的形状。通过形成上述的形状，填充在凹部5a中的树脂片4难以从凹部5a脱离，因此能够使芯片座5和树脂片4更牢固地紧贴。
下面对于树脂片4的组成进行说明。树脂片4由将环氧类树脂成分（以下称为绝缘树脂）、和用于提高树脂片的散热性的散热性填料混炼而得的材料构成，其中，该环氧类树脂成分作为母材，也作为与填料之间的粘合剂、以及与芯片座5及金属板3之间的粘结剂。树脂片4的厚度为0.1mm。如后所述，树脂片4的厚度根据半导体装置100所要求的热阻而有所不同，但优选其厚度在0.05mm至0.5mm的范围内。对于树脂片4所含有的填料详细地进行说明，填料是从由SiO2、Al2O3、AlN、Si3N4及BN构成的组中选出的材料，形状为鳞片状或球状。另外，由于填料聚集，其粒径有时会达到0.05mm至0.1mm左右，但使用小于或等于上述粒径的填料颗粒。在本发明中，填料是鳞片状的填料和几十nm程度的微小颗粒的混合物，但这并不是对填料材料和粒径的组合进行限定，可以根据半导体装置100所要求的热阻而将多种材料进行组合。另外，在本实施方式中，为了提高树脂片4的热传导率，填料的体积百分比为80%，具有10W/mK左右的热传导率。另外，填料的体积百分比只要能够满足半导体装置100所要求的热阻、具体说是树脂片4所要求的热传导率即可，可以是任意值，实际使用的体积百分比为50%至90%。对于树脂片4中的热传递机构进行说明。树脂片4的绝缘树脂单体的热传导率为0.5W/mK左右，填料的热传导率约为80W/mK左右。在树脂片4内部，散热填料之间的接触路径优先且选择性地成为热传递路径。
〈制造方法〉
对于本实施方式中的半导体装置100的制造方法进行说明。首先，对于由芯片座5、内引线1b、外引线1a、以及台阶部1c构成的引线框1的制造工序进行说明。对于切割成适当尺寸的铜板实施1次或多次冲压加工，从而成型加工出由芯片座5、内引线1b、外引线1a及台阶部1c构成的引线框1。在此，铜板的组成例如可以是由Cu-0.03P-0.1Fe构成的以铜为主要成分的合金、或者由Cu-0.15Sn构成的合金。另外，可以是A5052材料这种以Al为主要成分的合金，也可以是纯铜。并且，在本发明中，引线框1的厚度为0.4mm，但只要是能够进行冲压加工且在冲压成型后也不容易变形的厚度即可，优选例如0.1至1.5mm的范围。另外，为了提高半导体元件7的软钎焊性，也可以在芯片座5的上表面实施镀银或者镀钯。
下面，对于芯片座5下表面的凹部5a的形成工序进行说明。图5示出通过压印加工（coining）而形成剖面形状为V字状且凹部5a内部的宽度大于凹部5a开口部的宽度的凹部5a的步骤。
如图5（a）所示，通过带有剖面为V字形状的凸起16的模具15，对芯片座5的下表面进行压印加工。此时，在通过压印加工而形成的凹部5a的开口部附近形成有凸起部17（图5（b）、（c））。接下来，使用平坦的模具18再次对该凸起部17进行压印加工，从而将在凹部5a开口部附近形成的凸起部17压倒（图5（d））。其结果，在凹部5a的开口部形成有爪部19，使开口部的宽度变窄。通过上述两次压印加工，从而在芯片座5的下表面形成凹部5a，该凹部5a内部的宽度大于凹部5a开口部的宽度。凹部5a的开口部宽度形成为例如0.05mm。
另外，在不需要使凹部5a内部的宽度形成得比凹部5a开口部的宽度大的情况下，省略平坦的模具18的压印加工。
另外，对于形成剖面形状为矩形的凹部5a的情况进行说明。首先，通过半蚀刻形成矩形的凹部。然后，通过使用模具15的凸起16的剖面形状为矩形的模具对该凹部进行压印加工，从而形成更深的矩形的凹部。另外，同时在凹部的开口部附近形成凸起部。随后，通过使用平坦的模具进行压印加工而将凸起部压倒，在开口部形成爪部。
然后，在芯片座5的上表面，通过例如焊料而经由接合部6接合半导体元件7。在该情况下，接合部6为焊料。另外，在其他的引线框1上表面接合IC半导体元件10。
下面，对于使芯片座5下表面和树脂片4紧贴的紧贴工序以及封装树脂2的封装工序进行说明。紧贴工序及封装工序使用模具（未图示）同时进行。
首先，将半硬化状态的树脂片4配置在模具中。模具保持为大于或等于封装树脂2的溶融温度的高温、例如大于或等于180摄氏度的温度。另外，在设置金属板3的情况下，以与树脂片4的下表面相接触的方式，将金属板3配置在模具和树脂片4之间。
然后，在树脂片4的上表面，以使芯片座5下表面与树脂片4的上表面相接触的方式配置芯片座5。此时，处于半硬化状态的树脂片4从保持为高温的模具接收热量，而变为熔融状态。另外，将不与芯片座5连接的其他引线框1配置在模具的规定位置。
然后，向模具内注入封装树脂2。利用由熔融的封装树脂2进行封装时的压力，将芯片座5按压在树脂片4上。此时，树脂片4变为熔融状态而具有一定的流动性，但树脂片4中含有的填料没有熔化。由此，溶融的绝缘树脂优先进入芯片座5背面的凹部5a中。由于凹部5a的开口宽度为0.05mm，因此，聚集的填料基本没有进入凹部5a中，树脂片4内部的填料密度相对增加，树脂片的热传导率增加。
如上所述，通过将树脂片4的一部分填充至凹部5a中，从而使树脂片4与包含凹部内部在内的芯片座5下表面紧贴。另外，在使芯片座5和树脂片4紧贴的同时，半导体元件7与芯片座5及树脂片4一起由封装树脂2树脂封装。另外，在模具和树脂片4之间配置有金属板3的情况下，金属板3的一个主面与树脂片4的下表面接合，金属板3的另一个主面从半导体装置100的底面露出。通过以上的制造工序，制造出本实施方式中的半导体装置100。
〈效果〉
本实施方式中的半导体装置100的特征在于，具有芯片座5、配置在芯片座5上表面的半导体元件7、及与芯片座5下表面紧贴的树脂片4，半导体元件7与芯片座5及树脂片4一起被树脂封装，在芯片座5的下表面形成有凹部5a，树脂片4的一部分填充在凹部5a中，从而使包含凹部5a内部在内的芯片座5的下表面与树脂片4紧贴。
由此，通过在芯片座5的下表面设置凹部5a，从而与没有在芯片座5的下表面设置凹部的构造相比，能够增大芯片座5与树脂片4的接触面积，因此能够提高芯片座5和树脂片4的紧贴性。另外，通过增大接触面积，而能够将接合在芯片座5上的半导体元件7产生的热量经由芯片座5向树脂片4高效地传递。即，能够通过提高散热性而将动作中的半导体元件7保持为合适的温度，例如在半导体元件7为开关半导体元件的情况下，能够抑制开关损耗。另外，通过提高芯片座5和树脂片4之间的紧贴性而能够抑制树脂片4的剥离，因此，半导体装置100的可靠性升高。
另外，本实施方式中的半导体装置100的特征在于，凹部5a的剖面为V字形状。
由此，通过使凹部5a的剖面形成为V字形状，由于可使凹部5a容易形成，因此能够在制造工序中实现成本降低。
另外，本实施方式中的半导体装置100的特征在于，凹部5a内部的宽度大于凹部5a开口部的宽度。
由此，利用在凹部5a的开口部形成的爪部19而使填充在凹部5a中的树脂片4不易从凹部5a脱离，因此，芯片座5与树脂片4的紧贴性提高。
另外，本实施方式中的半导体装置100的特征在于，在树脂片4中混合有散热性的填料，填充在树脂片4的凹部5a中这部分的填料密度低于其他部分的填料密度。
由此，通过使填充在树脂片4的凹部5a中这部分的填料密度低于其他部分的填料密度，从而使得与凹部5a之间的接合更加牢固。另一方面，由于并非填充在凹部5a中这部分的填料密度高于填充在凹部5a中这部分的填料密度，因此热传导性优异，可高效地进行散热。另外，与没有设置凹部5a的情况相比，由于填料密度变高，因此在要求与没有设置凹部5a的情况相同程度的散热性的情况下，能够使树脂片4的厚度形成得相对较薄。
另外，本实施方式中的半导体装置100的特征在于，半导体元件7为SiC半导体元件。由此，由于关于与Si半导体元件相比能够在更高温下动作的SiC半导体元件，可以设想到特别大的发热（例如大于或等于200摄氏度），因此在本发明中通过提高芯片座5和树脂片4的紧贴性，从而即使在半导体元件7处于高温的情况下，也能够抑制由于线膨胀系数的差异导致的芯片座5和树脂片4的剥离。由此，能够提高半导体装置100的可靠性。
另外，在本实施方式中的半导体装置100的制造方法中具有下述工序：工序（a），在该工序（a）中，在芯片座5的下表面形成凹部5a；工序（b），其在工序（a）之后，在芯片座5的上表面接合半导体元件7；工序（c），其在工序（b）之后，在保持为封装树脂2能够熔融的温度的模具内配置树脂片4，在该树脂片4的上表面配置芯片座5；工序（d），其在工序（c）之后，向模具内注入封装树脂2，通过将封装树脂2注入模具内的压力，将芯片座5的下表面按压在树脂片4上，同时将树脂片4的一部分填充在凹部5a中，从而使树脂片4与包含凹部5a内部在内的芯片座5的下表面紧贴，与此同时，将半导体元件7与芯片座5及树脂片4一起利用封装树脂2进行树脂封装。
因此，由于芯片座5和树脂片4的紧贴处理、与树脂封装在一个工序中同时进行，因此，无需像现有技术那样使封装工序增加，就能够制造本实施方式中的半导体装置100。由此，能够抑制对安装有半导体元件7等的引线框1进行操作的次数，提高成品率。
另外，本实施方式中的半导体装置100的制造方法的特征在于，在芯片座5的下表面形成凹部5a的工序中，通过多次进行压印加工，从而使凹部5a的内部宽度形成得比凹部5a的开口部的宽度大。
由此，通过使凹部5a的内部宽度形成得比凹部5a的开口部的宽度大，从而利用在开口部形成的爪部19而使填充在凹部5a中的树脂片4难以从凹部5a脱离，因此能够提高芯片座5的下表面与树脂片4的紧贴性。
〈实施方式2〉
〈结构〉
在本实施方式的半导体装置100中，在芯片座5的下表面形成的凹部5a的结构，与实施方式1中的半导体装置100不同。除此以外的结构与实施方式1相同，因此省略说明。
在图6中示出本实施方式中的半导体装置100的芯片座5的下表面的俯视图及芯片座5的侧视图。在芯片座5的上表面，经由接合部6接合有半导体元件7。所谓芯片座5的下表面，是指与树脂片4紧贴一侧的面。
如图6所示，凹部5a是从芯片座5的下表面的一边至另一边为止延伸设置的。另外，凹部5a以网格状形成有多个。另外，在图6中，凹部5a的延伸路径是直线，但也可以是曲线。另外，凹部5a也可以不形成为网格状，另外，也可以不是多个。另外，在本实施方式中，凹部5a的剖面形状为V字，但也可以是矩形或半圆形。
在半导体装置100的制造工序中，在将树脂片4配置在模具内部后，在树脂片4上部配置芯片座5，在向加热后的模具的内部注入封装树脂2而进行封装时，有时会由于加热而使树脂片4中的溶剂挥发并产生气体。
通过使芯片座5形成为本实施方式所示的结构，从而可使气体通过设置在芯片座5的下表面上的凹部5a延伸的路径，排出至芯片座5和树脂片4的接触面的外部。即，对于气体滞留在芯片座5和树脂片4的接触面处而使接触面产生空隙的情况进行抑制。
〈效果〉
本实施方式中的半导体装置100的特征在于，凹部5a从芯片座5下表面的一边延伸至另一边。
由此，在制造半导体装置100时，树脂片4产生的气体通过凹部5a的延伸路径，从芯片座5和树脂片4的接触面排出。即，对于气体滞留在芯片座5和树脂片4的接触面处而在接触面产生空隙的情况进行抑制。由此，能够抑制由于在芯片座5和树脂片4的接触面处产生空隙而导致热传导率下降这一情况。
〈实施方式3〉
在本实施方式的半导体装置100中，将实施方式2（图6）中的芯片座5的下表面的凹部5a的结构更换为图7所示的结构。除此以外的结构与实施方式1相同，因此省略说明。
在图7中，凹部5a以在俯视观察时与半导体元件7重叠的区域为中心，设置为放射状。另外，各个凹部5a从芯片座5的下表面的一边延伸至另一边。
在制造半导体装置100时，如果使半导体元件7通过例如焊料而与芯片座5的上表面接合，则由于半导体元件7与芯片座5的线膨胀系数不同，因此，芯片座5有时会以半导体元件7的接合部为中心而翘曲为凸状。
通过将芯片座5制成本实施方式的结构（图7），从而能够缓和芯片座5在翘曲时产生的压缩应力。另外，在向模具内注入封装树脂2，通过封装树脂2的压力按压芯片座5而使其与树脂片4紧贴时，能够对芯片座5的翘曲进行矫正，回复为平坦状态。
另外，通常使外部散热器与半导体装置100底面接触而使用，但如果半导体元件7在动作时发热，则由于上述的线膨胀系数差异，芯片座5可能翘曲为凸状。如果芯片座5翘曲为凸状，则由于紧贴在芯片座5的下表面上的树脂片4及金属板3也同样地翘曲为凸状，因此存在下述问题，即，在半导体装置100底面和外部散热器之间产生空隙而损害散热性。
通过将芯片座5形成为本实施方式的结构（图7），从而能够缓和芯片座5在翘曲时产生的压缩应力，因此能够缓和芯片座5的翘曲，抑制在半导体装置100底面和外部散热器的接触面处产生空隙这一情况。
〈效果〉
本实施方式中的半导体装置100的特征在于，凹部5a以俯视观察时与半导体元件7重叠的区域为中心，设置为放射状。
因此，形成在芯片座5的下表面上的凹部5a，以在俯视观察时与半导体元件7重叠的区域为中心而设置为放射状，因此，能够缓和在使半导体元件7与芯片座5接合时，在芯片座5中产生的应力，提高接合部6的可靠性。并且，通过使芯片座5的应力得到缓和而抑制芯片座5的翘曲，从而在使芯片座5和树脂片4紧贴时，树脂片4均匀地受压，因此能够使紧贴后的树脂片4的厚度均匀。并且，通过对芯片座5的翘曲进行抑制，从而能够对半导体装置100的底面的翘曲进行抑制，抑制在半导体装置100底面和外部散热器的接触面处产生间隙。
另外，能够在本发明的发明范围内，将各实施方式自由组合，或者对各实施方式适当地进行变形、省略。

Claims (9)

1.一种半导体装置，其特征在于，具有：
芯片座；
半导体元件，其与所述芯片座的上表面接合；以及
树脂片，其紧贴在所述芯片座的下表面，
所述半导体元件与所述芯片座及所述树脂片一起进行树脂封装，
在所述芯片座的下表面形成有凹部，
通过将所述树脂片的一部分填充在所述凹部中，从而使包含所述凹部内部在内的所述芯片座的下表面与所述树脂片紧贴。
2.根据权利要求1所述的半导体装置，其特征在于，
所述凹部的剖面为V字形状。
3.根据权利要求1所述的半导体装置，其特征在于，
所述凹部的内部宽度比所述凹部的开口部的宽度大。
4.根据权利要求1所述的半导体装置，其特征在于，
所述凹部从所述芯片座的下表面的一边延伸至另一边。
5.根据权利要求4所述的半导体装置，其特征在于，
所述凹部以在俯视观察时与所述半导体元件重叠的区域为中心，设置为放射状。
6.根据权利要求1所述的半导体装置，其特征在于，
在所述树脂片中混合有散热性填料，
填充至所述凹部中的这部分所述树脂片的所述填料的密度，低于其他部分的所述填料的密度。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体元件为SiC半导体元件。
8.一种半导体装置的制造方法，其具有下述工序：
工序（a），在该工序（a）中，在芯片座的下表面形成凹部；
工序（b），在所述工序（a）之后，将半导体元件接合在所述芯片座的上表面；
工序（c），在所述工序（b）之后，在保持为封装树脂可熔融的温度的模具内配置树脂片，在该树脂片的上表面配置所述芯片座；以及
工序（d），在所述工序（c）之后，向所述模具内注入封装树脂，通过将所述封装树脂注入至所述模具内的压力，将所述芯片座的下表面按压在所述树脂片上，同时将所述树脂片的一部分填充到所述凹部中，从而在使所述树脂片与包含所述凹部内部在内的所述芯片座的下表面紧贴的同时，使所述半导体元件与所述芯片座及所述树脂片一起由所述封装树脂进行树脂封装。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
在所述工序（a）中，通过进行多次压印加工，而使所述凹部的内部宽度形成得比所述凹部的开口部的宽度大。
CN201310495880.XA 2012-11-30 2013-10-21 半导体装置及其制造方法 Pending CN103855103A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012261829A JP2014107519A (ja) 2012-11-30 2012-11-30 半導体装置およびその製造方法
JP2012-261829 2012-11-30

Publications (1)

Publication Number Publication Date
CN103855103A true CN103855103A (zh) 2014-06-11

Family

ID=50821612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310495880.XA Pending CN103855103A (zh) 2012-11-30 2013-10-21 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20140151718A1 (zh)
JP (1) JP2014107519A (zh)
KR (1) KR101490751B1 (zh)
CN (1) CN103855103A (zh)
DE (1) DE102013216003A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer
DE102015116807A1 (de) 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
CN101026133A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 具有散热片的半导体封装结构及其制造方法
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
JP2009016659A (ja) * 2007-07-06 2009-01-22 Denso Corp 部品接続構造体および部品の接続方法
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186044A (ja) * 1983-12-12 1985-09-21 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路装置
JPS60118252U (ja) * 1984-01-18 1985-08-09 沖電気工業株式会社 樹脂封止半導体装置用リ−ドフレ−ム
JP2507343B2 (ja) * 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JPH0786485A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 樹脂封止型半導体装置
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2006344770A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
JP4789771B2 (ja) 2006-10-13 2011-10-12 パナソニック株式会社 樹脂外囲器付きリードフレームとその製造方法
JP2008153430A (ja) * 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2008300379A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd パワーモジュール
JP5415823B2 (ja) 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5150597B2 (ja) * 2009-10-08 2013-02-20 新電元工業株式会社 半導体パッケージ及びその製造方法
JP5063710B2 (ja) * 2010-01-05 2012-10-31 三菱電機株式会社 パワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
CN101026133A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 具有散热片的半导体封装结构及其制造方法
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
JP2009016659A (ja) * 2007-07-06 2009-01-22 Denso Corp 部品接続構造体および部品の接続方法
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架

Also Published As

Publication number Publication date
KR101490751B1 (ko) 2015-02-06
US20140151718A1 (en) 2014-06-05
JP2014107519A (ja) 2014-06-09
DE102013216003A1 (de) 2014-06-18
KR20140070350A (ko) 2014-06-10

Similar Documents

Publication Publication Date Title
CN101499450B (zh) 半导体装置及其制造方法
CN106463420B (zh) 电力用半导体装置及其制造方法
US8987063B2 (en) Manufacturing method of semiconductor device
US8350369B2 (en) High power semiconductor package
JP6115738B2 (ja) 半導体装置およびその製造方法
US20070132112A1 (en) Semiconductor device and mold for resin-molding semiconductor device
CN108604578B (zh) 电力用半导体装置及其制造方法
CN107210238A (zh) 功率模块
JP6183226B2 (ja) 電力用半導体装置の製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
CN109616460B (zh) 电力用半导体装置
CN103426837A (zh) 半导体封装及形成半导体封装的方法
CN104051397B (zh) 包括非整数引线间距的封装器件及其制造方法
JP4463146B2 (ja) 半導体装置の製造方法
CN106463417A (zh) 半导体装置的制造方法
CN103855103A (zh) 半导体装置及其制造方法
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
CN108417499A (zh) 空腔封装结构及其制造方法
JP2017092389A (ja) 半導体装置
JP4039298B2 (ja) 樹脂封止型半導体装置およびその製造方法ならびに成形型
JP6667401B2 (ja) 電力用半導体装置の製造方法
US20160197030A1 (en) Integrated circuit (ic) package with thick die pad, and associated methods
WO2022259395A1 (ja) 半導体製造装置および半導体装置の製造方法
JP2023077978A (ja) 半導体装置及びその製造方法
TW202324668A (zh) 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140611