TW202324668A - 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法 - Google Patents

含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法 Download PDF

Info

Publication number
TW202324668A
TW202324668A TW111135735A TW111135735A TW202324668A TW 202324668 A TW202324668 A TW 202324668A TW 111135735 A TW111135735 A TW 111135735A TW 111135735 A TW111135735 A TW 111135735A TW 202324668 A TW202324668 A TW 202324668A
Authority
TW
Taiwan
Prior art keywords
cte
mounting pad
package
die
base structure
Prior art date
Application number
TW111135735A
Other languages
English (en)
Inventor
璐 李
拉克斯米拉萊恩 維斯瓦那森
弗里克 Ｅ 范斯特拉滕
Original Assignee
美商恩智浦美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩智浦美國公司 filed Critical 美商恩智浦美國公司
Publication of TW202324668A publication Critical patent/TW202324668A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83493—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/834 - H01L2224/83491, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

揭示含有具熱膨脹係數(CTE)匹配安裝墊之基體的射頻(RF)封裝體，正如用於製作RF封裝體及基體之方法。在實施例中，該RF封裝體含有包括一金屬基座結構之一高熱效能基體，其具有面向一第一RF功率晶粒之一正面及位在該基座結構之該正面上之一第一晶粒附接區域。一第一CTE匹配安裝墊係接合至該金屬基座結構並覆蓋該第一晶粒附接區域。該第一CTE安裝墊具有比RF功率晶粒之CTE更大並且比該金屬基座結構之CTE更小之一CTE。一導電接合材料將該RF功率晶粒附接至該第一CTE匹配安裝墊，而整合到第一RF功率晶粒裡之RF電路系統係透過該安裝墊電氣耦合至該金屬基座結構。

Description

含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法
本揭露之實施例大致係有關於微電子學，並且更特別的是，係有關於含有具熱膨脹係數(CTE)匹配安裝墊之基體的射頻(RF)封裝體、以及係有關於用於製作此類RF封裝體及基體之方法。
本文件中出現頻率相對較低之縮寫係在初次使用時定義，而本文件中出現頻率較高之縮寫係定義如下：
CTE—熱膨脹係數；
Cu—銅；
GaN—氮化鎵；
IC—積體電路；
MN—匹配網路；
Mo—鉬；
PA—功率放大器；
PCB—印刷電路板；以及
RF—射頻。
一微電子RF封裝體含有射頻電路系統，其可利用一或多個RF功率晶粒來實施。RF封裝體之實例包括含有RF功率晶粒之功率放大器封裝體，其承載用於RF信號放大目的之含電晶體IC。當在更高功率位準或頻率下運作時、以及在利用包括例如分層GaN材料之功率密集晶粒技術製作時，此類RF功率晶粒通常容易過度發熱。為了消散RF封裝體運作期間之過度發熱，可利用焊料或另一接合材料將一給定RF功率晶粒安裝至一單塊金屬(例如：Cu)本體，諸如一金屬基座凸緣或嵌入在一PCB中之一金屬壓花。這提供從RF功率晶粒延伸至可從封裝體外部取用之一熱介面的一低熱阻路徑。當RF封裝體係安裝至一系統級PCB時，諸如安裝至一主機板時，一系統級散熱器(例如：一金屬機殼或鰭式陣列)可置放成與RF封裝體之熱介面熱傳遞，無論是透過直接接觸或藉由與一導熱材料接合。在RF封裝體運作期間，RF功率晶粒之過度發熱係從RF封裝體內部提取出來，傳導至系統級散熱器，並且最終以對流方式轉移至週圍環境，用以使RF功率晶粒之峰值溫度維持在可接受之限制範圍內。
依據本發明之一實施例，係特地提出一種射頻(RF)封裝體，其包含：一第一RF功率晶粒，其具有一晶粒熱膨脹係數(CTE)；一高熱效能基體，其包含：一金屬基座結構，其具有一基座結構CTE、面向該第一RF功率晶粒之一正面、及位在該金屬基座結構之該正面上之一第一晶粒附接區域；以及一第一CTE匹配安裝墊，其係接合至該金屬基座結構並覆蓋該第一晶粒附接區域，該第一CTE匹配安裝墊具有大於該晶粒CTE且小於該基座結構CTE之一安裝墊CTE；一導電接合材料，其將該第一RF功率晶粒附接至該第一CTE匹配安裝墊；以及RF電路系統，其係整合到第一RF功率晶粒裡，並且透過該第一CTE匹配安裝墊電氣耦合至該金屬基座結構。
本揭露之實施例係於以上簡要描述之圖式之附圖中示出。對例示性實施例之各種修改可由所屬技術領域中具有通常知識者思忖，但不會脫離本發明之範疇，如隨附申請專利範圍所提。
「金屬」一詞在本文中出現時，意指為按重量計，主要由一或多種金屬所組成之一材料，並且潛在含有更少量之任意數量及類型之金屬或非金屬成分。類似的是，對由一(或諸)附名金屬所組成之一層、結構、或其他特徵的參照指出該層、結構、或其他特徵按重量計，主要由該(或該等)附名金屬所組成。舉例而言，對一銅(Cu)層之參照指出附名層按重量計，主要由Cu所組成，但可含有更少量之金屬或非金屬成分。類似的是，對由銅-鉬(Cu-Mo)所組成之一材料的參照指出該材料按重量計，主要由Cu及Mo之一組合所組成。對一材料或一結構之熱膨脹係數(CTE)之所有數字參照於本文中出現時，全都表示線性CTE，並且以10 -6公尺/每攝氏度公尺來表達。
指出一第一層「接合至」一第二層(或表面)、於一第二層(或表面)「上方形成」或「上形成」之陳述在本文中進一步出現時，未要求該第一層直接接合至並緊密接觸該第二層(或表面)，除非另有明確敍述。此類陳述因此未排除第一層(或表面)與第二層(或表面)之間可存在一或多個中介層之可能性。一般而言，關於這點，「上方」及「上」等詞在一第二層(或表面)「上方」或「上」形成之一第一層之間未要求直接接觸，除非對此效應之一明確陳述另有所指；例如，指出第一層係於第二層(或表面)「上直接」形成或與之「接觸」所形成之一陳述。再者，「上方」及「上」等詞於本文件各處出現時，對於一更大三維脈絡內之方位沒有限制。因此，當第一層在第二層上沉積、生長或按其他方式產生時，可將位於一第二層下方之一第一層描述為在第二層「上方形成」。
概述
如以上簡要說明，含有安裝至金屬本體或結構之RF功率晶粒的RF封裝體架構藉由更有效率地消散封裝體運作期間之過度發熱來提供增強之熱效能。在一種此類RF封裝體架構中，利用焊料或另一導熱接合材料，隨RF封裝體含有之各RF功率晶粒係安裝至一單塊金屬本體，諸如一單塊Cu或具有一實質同質組成物之另一金屬。這建立一低熱阻路徑，從RF功率晶粒延伸，穿過單塊金屬本體，並且延伸至沿著RF封裝體之背面曝露之一熱介面；「背面」一詞於本文中出現時，意指為一RF封裝體之一主要外部表面，其位於比該RF封裝體之一對立「頂側」表面更靠近封裝基體(例如：一PCB或基座凸緣)處，如沿一封裝體高度或厚度方向所取看者。此類單塊金屬本體之實例包括金屬壓花或鉛字，其係完全由Cu組成(亦即，含有Cu作為其主要成分之一合金)，並且其係嵌入在RF封裝體建構於周遭之電氣繞接基體(例如：一PCB)中。替代地，此一單塊金屬本體可假設形式為一更大金屬基座凸緣，其係由一單一材料(例如：Cu)均勻地組成，並且其缺乏電氣繞接特徵。這種類型之金屬基座凸緣通常係予以併入到空氣腔及上覆模封型(包封型)之封裝體裡，並且可當作RF封裝體之一散熱器及一端子。舉又進一步實例而言，RF功率晶粒可採用與一基座凸緣類似之金屬區塊之形式附接至一單塊金屬本體，但設置成一引線框格式(在本文中，一「晶粒附接墊」)。引線框亦包括其他金屬部分，該等金屬部分係經上覆模封、經由單一化分離、以及在製作為例如一扁平無引線或地柵陣列(LGA)封裝體時最終定義RF封裝體之觸點。
儘管提供增強之散熱能力，上述RF封裝架構(其中RF功率晶粒係附接至單塊金屬本體之RF封裝體)係與限制相關聯。這種限制通常源於一給定RF封裝體內所含RF功率晶粒之相應CTE與受安裝RF功率晶粒之該或該等單塊金屬本體之CTE之間的差異。CTE之此類差異(本文中稱為「晶粒-基體CTE不匹配」)可為顯著差異，並且在含有以更高功率位準、以更高頻率運作、或利用功率密集晶粒，諸如分層之GaN基體，製作之RF功率晶粒的RF封裝體脈絡中通常更受關注。在此類狀況中，顯著熱量可在封裝體使用期間藉由一給定RF功率晶粒來產生，且此類熱量係傳導性轉移至下層基體，且具體而言，係轉移至單塊金屬本體，該(或該等) RF功率晶粒係附接至該單塊金屬本體。明顯之熱生長差異可因此在RF功率晶粒與單塊金屬本體(例如：Cu壓花、基座凸緣、或晶粒附接墊)之間出現，其可具有比RF功率晶粒超出約3倍或更多之一CTE。如果未充裕解決，由此類熱生長差異引起之機械應力源可隨著時間及跨越重複之熱循環而導致不同程度之結構異形，這最終可降低RF封裝體之總體電氣及熱效能。為了提供一特定但非限制實例，Doherty PA架構中所含之載波PA晶粒可尤其易於受到晶粒-基體CTE不匹配引起之問題所影響，因為此類晶粒傾向以比相關聯峰值電晶體晶粒更高之頻率在一導通狀態中運作，如下面搭配圖6進一步論述。
為了幫助解決源於晶粒-基體CTE不匹配之上述問題，業界已努力開發並商業引進具有更低CTE、同時保持相對高熱傳導率、相對高導電率、及其他有利特性之金屬基座凸緣。這可藉由隨一積層或多層構造，而不是如前述類型之一單塊結構，賦予一金屬基座凸緣來達成。這種類型之金屬基座凸緣(本文中稱為「多層凸緣」)通常包括三個或更多個凸緣層，其係採用一垂直堆疊或層壓關係接合。舉例而言，一多層凸緣可包括由具有一第一CTE之一第一金屬材料(例如：Cu)所組成之多個層、以及由具有低於該第一CTE之一第二CTE的一不同金屬材料(例如：Mo或Cu-Mo)所組成之至少一個附加層。多層凸緣之該等層可利用例如焊料、一燒結材料、或類似接合材料予以結合在一起。透過將一多層凸緣併入一給定RF封裝，可減少晶粒-基體CTE不匹配，以減輕位處晶粒-基體介面之機械應力源。這進而可跨越RF封裝體之重複熱循環，使位處晶粒-基體介面之結構異形之可能性降到最低，以提升總體封裝可靠度。
儘管提供上述效益，如依照習知所設計及製造，將多層凸緣整合到RF封裝體裡與某些折衷維持相關聯。將一多層凸緣併入一給定RF封裝體可使製造成本增加，因為多層凸緣內所含耗成本材料的體積累增、以及多層凸緣本身製造期間引起更大支出。在高溫處理期間，習知的多層凸緣亦可不希望易受尺寸性質變化影響，諸如導因於翹曲之凸緣平坦度變化。當支撐多個RF功率晶粒且可能支撐其他發熱微電子組件時，一給定多層凸緣通常以實質對等率使熱從所有支撐之微電子組件均勻移除。作為一推論，調適習知的多層凸緣以使起於所選擇RF功率晶粒之熱阻路徑更低，同時使起於一給定RF封裝體內其他微電子封裝體(例如：其他RF功率晶粒)之熱阻路徑某種程度更高，通常不切實際或不可行。最後，且作為一更一般之限制，習知的多層凸緣如果不是不能整合到許多常見類型之RF封裝體裡，則通常不太適合用於包括利用電氣繞接基體(例如：PCB)製作之RF封裝體、及利用基於引線框製造作法製作之RF封裝體(例如：扁平無引線或LGA封裝體)。為了至少這些理由，對於適用於整合到多種RF封裝體類型裡之增強型RF封裝基體存在有一持續之工業需求，同時使熱從封裝之RF功率晶粒提取出來有效率，並且進一步使晶粒-基體CTE不匹配達到最小。理想地，此類封裝基體還將提供其他效益，諸如程度相對高之設計靈活性、一降低之尺寸特性(例如：平坦度)非所欲改變或變化可能性，以及朝向製造過程有成本效益之一順應性。
為了滿足上述工業需求，本文件揭示含有獨特、高熱效能基體之微電子RF封裝體，RF功率晶粒係安裝至該基體。如描述符「高熱效能」所指，目前揭示之高熱效能(HTP)基體支援將熱從封裝之RF功率晶粒高效率移除，同時降低RF功率晶粒與HTP基體之對應區域之間的CTE不匹配，該等晶粒係安裝至該HTP基體；本文中稱為HTP基體之「晶粒附接區域」。HTP基體之實施例包括一金屬基座結構，一或多個CTE匹配安裝墊係透過擴散接合或利用一導熱接合材料，諸如一焊料、銅焊、或燒結材料，接合至該金屬基座結構。安裝墊為「CTE匹配」，因為一給定安裝墊利用一導熱(且通常導電)接合材料，被賦予比金屬基座結構更小、且比附接至安裝墊之該或該等特定RF功率晶粒更大之一CTE。實際上，一給定CTE匹配安裝墊當作一中間CTE結構或橋接器，用以緩衝晶粒附接介面免受熱生長差異影響，如果發熱之RF功率晶粒係直接安裝至金屬基座結構，則熱生長差異可按其他方式搭配RF封裝體之熱循環出現。結果是，RF封裝之總體可靠性增強，同時RF封裝體維持最佳化之熱效能特性，以有效率地消散RF封裝體內所含RF功率晶粒之過度發熱。另外，在HTP基體當作RF封裝體之一端子的實施例中，諸如當RF封裝體假設形式為含有一或多個PA晶粒之一PA封裝體時，該一或多個PA晶粒具有電氣耦合至金屬基座結構之端子，HTP基體可進一步提供從PA晶粒穿過CTE匹配安裝墊並延伸至金屬基座結構之一低電阻路徑。
被併入HTP基體之CTE匹配安裝墊當作提供所欲CTE匹配功能之局部化基礎結構，如剛剛所述。這不僅可降低HTP基體相對於習知多層凸緣對尺寸不規則性之敏感性，諸如由於翹曲導致之基體平坦度變化，HTP基體還可經設計以提供高度調適之熱調諧，藉由例如一給定CTE匹配安裝墊之體積及/或組成變化，對來自一RF封裝體內之不同RF功率晶粒(或其他基體支撐組件)的散熱進行最佳化。舉例而言，在一給定RF封裝體假設形式為含有至少一個峰值PA晶粒及一載波PA晶粒之一Doherty PA封裝體之實作態樣中，可將載波PA晶粒(例如，對於發熱具有一更大傾向)安裝至製作成持有一更大體積及/或一更高熱傳導率之一第一CTE匹配安裝墊，而峰值PA晶粒係安裝至比第一CTE匹配安裝墊持有一更小體積及/或一更低熱傳導率之一第二CTE匹配安裝墊。替代地，在此類實施例中，載波PA晶粒可安裝至一CTE匹配安裝墊，而峰值PA晶粒則直接安裝至金屬基座結構。作為又再一可能性，載波及峰值PA晶粒可安裝至一單一、更膨脹之CTE匹配安裝墊，或替代地安裝至具有若非實質等同則類似體積及熱傳導率之單獨CTE匹配安裝墊。舉例而言，當該或該等CTE匹配安裝墊與金屬基座結構合作形成低熱阻、倒T形結構時，HTP基體之實施例亦可提供一增加之熱散布功能，該等低熱阻、倒T形結構係採用一似壓花結構嵌入在一介電基體(例如：一PCB)中，並且在遠離一給定RF功率晶粒並朝向RF封裝體之熱介面移動時增加體積。同時，可使HTP基體之實施例中所含更高成本材料之體積達到最小(相對於一可比較尺寸之多層凸緣)，以降低與將HTP基體併入一給定RF封裝體相關聯之總體材料成本。
憑藉上述結構特性，HTP基體之實施例提供了高階設計靈活性，並且易於整合成多種RF封裝體類型。舉一第一實例來說，HTP基體之實施例適用於整合到利用電氣繞接基體所製作之RF封裝體裡，諸如PCB，在這種狀況中，金屬基座結構可假設形式為、或可含括嵌入在介電基體本體內之至少一個金屬基座壓花，並且一或多個CTE匹配安裝墊係與其接合。舉一第二實例來說，HTP基體之實施例可整合到利用基於引線框之製造作法所製作之RF封裝體裡，諸如雙扁平無引線(DFN)、四扁平無引線(QFN)、及其他扁平無引線封裝體，以及LGA封裝體及類似之封裝體類型，在這種狀況中，金屬基座結構可假設形式為引線框之一中央金屬區塊(再次，本文中稱為一引線框之一「晶粒附接墊」)。舉又進一步實例而言，HTP基體之實施例可整合到RF封裝體裡，包括上覆模封型RF封裝體及空氣腔RF封裝體，所屬類型通常係利用金屬基體凸緣所製作，在這種狀況中，金屬基座結構可假設形式為具有一單塊或分層構造之一修改型金屬基座凸緣。在此後項例子中，一或多個CTE匹配安裝墊可接合至金屬基座凸緣之上部(面晶粒表面)；並且，在某些實施例中，可至少部分地嵌入或凹陷於基座凸緣本體內，以產出最終併入到RF封裝體裡之HTP基體。
無論HTP基體被併入何種特定RF封裝體類型，HTP基體之實施例都適合具有成本效益之製造過程。舉例而言，CTE匹配安裝墊之實施例可設置成格式為具有一所欲(例如，網格或條帶)空間布局之一初始互連陣列，其中安裝墊係藉由更窄之中介結構互連或實體繫結在一起，諸如翼梁或繫桿。接著可處理CTE匹配安裝墊陣列(例如，藉由接合至對應之金屬基座結構陣列處理)以平行製作一較大量HTP基體，可能同時進一步經歷附加處理以在CTE匹配安裝墊陣列分離或單一化之前開始RF封裝體製造。此一大規模、基於陣列之製造作法之一實例係在下面搭配圖7至10作說明。另外或替代地，HTP基體之實施例可具有促進在介於金屬基座結構與CTE匹配安裝墊之間的介面處形成高結構完整性、低熱阻燒結或擴散接合之某些特性，如進一步在下面搭配圖11及12所論述。在此之前，搭配圖1至6論述包含一HTP基體之一例示性RF封裝體(具體而言，一Doherty PA封裝體)，該HTP基體包括多個CTE匹配安裝墊，不同RF功率晶粒係附接至該等CTE匹配安裝墊。儘管在下面搭配具有一特定電路布局或結構之一特定RF封裝體類型(亦即，含有一Doherty PA電路結構之一空氣腔封裝體)作說明，可將HTP基體之實施例併入含有至少一個RF功率晶粒之多種RF封裝體類型裡，該等RF功率晶粒係為了散熱、且可能為了電氣互連目的而安裝至一底層基體。
含有HTP基體之例示性RF封裝體之一般論述
圖1及2分別係含有一HTP基體22之一例示性RF封裝體的截面圖及截面等角視圖，如根據一例示性實施例所示。在所示實例中，RF封裝體20假設形式為一模封型空氣腔封裝體。然而，RF封裝體20在替代實作態樣中可假設其他形式，諸如缺乏一含氣體空腔之一上覆模封型封裝體(亦稱為一「塑膠封裝」或一「包封之封裝體」)；利用一窗框作法建構之一空氣腔封裝體；或含有一不同引線類型之一RF封裝體，諸如一無引線封裝體或一鷗翼封裝體。在圖1至2中從上到下進行，RF封裝體20包括一蓋子或蓋件24、多個向外突出之封裝體引線26、以及一下模封型封裝本體28。模封型封裝本體28係繞著HTP基體22形成，並且具體而言，係繞著HTP基體22中所包括之一似凸緣金屬基座結構30形成。RF封裝體20含有或包圍一中央空氣腔32，其主要受蓋件24、模封型封裝本體28、及HTP基體22之金屬基座結構30約束。儘管按照工業標準稱為「空氣腔」，但空氣腔32可含有空氣、另一惰性氣體、或一氣體混合物，並且可以或可不相對於周圍環境被部分抽空或加壓。空氣腔32之氣密性在諸實施例中將有所不同，雖然RF封裝體20係經有用地製成使得空氣腔32與周圍環境之間出現相對少之洩漏，若有的話。
可將模封型封裝體28形成為具有各種不同幾何形狀及結構特徵。在所示實例中，具體而言，模封型封裝本體28係製成包括一底端邊緣部分或下週邊裙34；「下」、「底端」及類似之方位用語係基於與金屬基座結構30之一底端主表面或背面36之鄰近度來定義，其可被鍍覆或裸露。下週邊裙34係接合至HTP基體22之金屬基座結構30之一外周緣並繞著該外周緣，如繞著RF封裝體20之中心線38取看者。金屬基座結構30之底端主表面或背面36係透過一下中央開口曝露，其係設置在模封型封裝本體28中並且其週邊受下週邊裙34約束。藉由依照這種方式從RF封裝體20之外部或底面使金屬基座結構30之背面36曝露，可將連至金屬基座結構30之電氣連接促進為在例如HTP基體22當作封裝體20之一(例如，接地)端子時可有用處。作為另一效益，基座結構背面36之曝露區域當作RF封裝體20之一熱介面，以藉由透過HTP基體22之傳導性熱轉移來促進將熱從RF封裝體20移除，如下文所詳述。如所示，當至少大部分，如果非實質整體，基座結構背面36 (按照表面積思考)係透過模封型封裝體28之週邊裙34曝露時，前述效益大致得以最佳化。
模封型封裝體28更含有一或多個向內延伸之凸耳部分或「引線隔離架40」，其朝向封裝體中心線38向內侵入，並且沿著金屬基座結構30之上表面或面晶粒表面42之外週邊部分延伸。引線隔離架40下伏於封裝體引線26之內端子末端部分，其延伸到RF封裝體20之封裝體內部裡，並且曝露在空氣腔32內，以供與RF封裝體20內所含之微電子組件(例如：下述RF功率晶粒46、48)互連(例如，打線)。引線隔離架40實際上當作中介介電層，其駐留於封裝體引線26之相應下表面與金屬基座結構30 (圖1)之正面或上表面42之間，如沿著封裝體或裝置中心線38穿過RF封裝體20垂直取看者。引線隔離架40因此提供引線凸緣電氣絕緣，同時進一步幫助機械性結合封裝體引線26與HTP基體22。最後，引線隔離架40可環繞內引線未端部分44之週邊表面，同時使內引線末端部分44之上表面從封裝體內部曝露出來以供隨後之電氣互連。
RF封裝體20可含有任意數量及類型之微電子組件，包括一或多個RF功率晶粒；並且，或許還包括承載其他電路系統之附加IC晶粒，諸如偏置電路系統、諧波終端、阻抗匹配網路、及類似者。在所示實例中，RF封裝體20含有一第一RF功率晶粒46 (示於圖1至5中)及一第二RF功率48 (示於圖3至5中)。RF功率晶粒46、48係利用諸如一燒結材料、一焊接材料、或一導電晶粒附接材料之一導電接合材料之一或多個本體或層54、56安裝至HTP基體22中所包括之CTE匹配安裝墊50、52。因應第一RF功率晶粒46，並且專門如圖1所示，RF功率晶粒46之正面上存在之若干接合墊58可利用例如若干引線接合陣列62與封裝體引線26之曝露內部分44電氣互連。在替代實作態樣中，可將另一互連作法運用於將RF功率晶粒46之接合墊58與對應之封裝體端子電氣互連。一第一引線26(a)從RF封裝體20之一第一側突出，並且當作電氣耦合至RF功率晶粒46之輸入(例如：閘極)端子的一輸入引線；而一第二引線26(b)從封裝體20之一第二、對立側突出，並且當作電氣耦合至RF功率晶粒46之輸出(例如：汲極)端子的一輸出引線。在某些例子中，HTP基體22本身可當作RF封裝體20之一接地端子，且因此可電氣耦合至RF功率晶粒46之一源極端子；具體而言，HTP基體22可電氣耦合至RF功率晶粒46中所形成之一或多個峰值或載波電晶體之(諸)源極區域。在實施例中，RF功率晶粒46係透過一背金屬層60 (圖1)電氣耦合至HTP基體22，背金屬層60可以是RF功率晶粒46之背面上所形成之一鍍覆金屬層或多層系統。
現請搭配圖1及2參照圖3至5，在某些實施例中，RF封裝體20係製作成用於併入到Doherty PA電路結構裡，下面搭配圖6說明此一Doherty PA電路之一實例。在此類實施例中，RF功率晶粒46可作用為承載一已整合載波電晶體功率放大器IC之一載波PA晶粒，其係電氣耦合在封裝體引線26(a)、(b)之間。比較而言，RF功率晶粒48可當作承載一峰值電晶體IC之一峰值PA晶粒，該峰值電晶體IC係電氣耦合在附加之一組未示封裝體引線之間，該等封裝體引線類似或實質等同於圖1及2中所示之引線26(a)、26(b)。因此，並且採用與上述類似之一方式，RF功率晶粒48可具有耦合至RF封裝體20之一第二輸入引線的一輸入(例如：閘極)端子、耦合至RF封裝體20之一第二輸出引線的一輸出(例如：汲極)端子、以及耦合至HTP基體22之一源極端子(在此例中，其當作RF封裝體20之一接地端子)。可將各種附加組件(例如：附加晶粒及/或表面黏著裝置(SMD))併入RF封裝體20以提供其他功能，諸如已封裝RF功率晶粒46、48之輸入及/或輸出側之阻抗匹配。在RF封裝體20之內部安裝RF功率晶粒46、48 (及任何其他電路元件)、並且RF功率晶粒46、48與對應之封裝體引線互連之後，蓋件24係安置在模封型封裝本體28上方，並且接合至封裝體28之一上週邊邊緣部分64以採用密封方式包圍空氣腔32。特別的是，蓋件24之下週邊邊緣可藉由一環形接合材料66接合至模封型封裝本體28之上週邊邊緣部分64，以繞著覆蓋本體介面之周緣產出一實質氣密性密封。又，在進一步實作態樣中，RF封裝體20可假設其他形式，諸如缺乏一空氣腔及蓋件之一完全包封型封裝體之形式。
HTP基體22可製作成包括任何實際數量之CTE匹配安裝墊，在圖1之實例中，其從金屬基座結構30之上表面42向上突出以形成隆起、似台座之支撐特徵。在實施例中，HTP基體22可製作成包括一單一CTE匹配安裝墊，一或多個RF功率晶粒(例如：RF功率晶粒46、48)、及或許其他發熱微電子組件係利用一適合的導熱接合材料附接至該單一CTE匹配安裝墊。在其他例子中，HTP基體22可包括三個或更多個安裝墊，各支撐一不同半導體晶粒；舉例而言，一單級或多級放大器區段中所包括之RF功率晶粒、承載阻抗匹配網路之晶粒、承載偏置電路系統之晶粒、或承載有用地被併入RF封裝體20之另一類型之積體電路系統的晶粒。在所示實例中，並且如在圖3至5中最清楚所示，HTP基體22包括兩個CTE匹配安裝墊50、52，其係接合至金屬基座結構30之面晶粒上表面42。在某些例子中，CTE匹配安裝墊50、52可利用一或多層導熱接合材料70、71接合至金屬基座結構30，如圖5所示。在這種狀況中，導熱接合材料70、71可由一焊接材料、一燒結材料、一銅焊材料、或具有一較高熱傳導率之另一接合材料所組成。在其他實施例中，CTE匹配安裝墊50、52係擴散接合至金屬基座結構30，在這種狀況中，可將導電接合材料層70、71從HTP基體22省略。CTE匹配安裝墊50、52係各形成並安置成用來覆蓋金屬基座結構30之一晶粒附接區域；亦即，基座結構30中直接下伏於RF功率晶粒46、48之區域，如沿著正交於基座結構30之正面或上表面42 (平行於中心線38)延伸之一軸線取看者。在所示實例中，具體而言，CTE匹配安裝墊50、52係沿著垂直於HTP基體22之中心線延伸之一軸線隔開；例如，與坐標圖例68之X軸(圖1及4)對應的RF封裝體20之長度方向。然而，在進一步實施例中，CTE匹配安裝墊50、52之特定尺寸、形狀、及空間方位可改變成最適合一特定RF封裝體設計或電路布局。
接續參照圖1至5，CTE匹配安裝墊50、52各由一或多種導熱材料所組成；「導熱」一詞於本文中出現時，係定義為在攝氏25度下具有大於10之一熱傳導率(以每公尺克耳文瓦特為單位)之一材料。亦產生CTE匹配安裝墊50、52以持有比所支撐RF功率晶粒之相應CTE更大、並且比金屬基座結構30之CTE更小之CTE。因此，在所示實例中，產生或選擇CTE匹配安裝墊50以具有超出RF功率晶粒46之CTE、並且比金屬基座結構30之CTE更小之一CTE。類似的是，CTE匹配安裝墊52被賦予超出RF功率晶粒48之CTE、同時比金屬基座結構30之CTE更小之一CTE。在許多例子中，相比於RF功率晶粒46、48之相應CTE，安裝墊CTE將更接近基座結構30之CTE。也就是說，RF功率晶粒46、48之CTE將在實施例之間變化，這取決於例如用於產生晶粒46、48之晶粒技術；例如，RF功率晶粒46、48是利用塊體矽、一分層GaN基體(例如：一氮化鎵/碳化矽(GaN/SiC)基體)、還是另一含半導體材料所製作。再者，如果例如不同晶粒技術係用於產生晶粒46、48，則RF功率晶粒46、48可具有不同CTE。一般而言，RF功率晶粒46、48通常將各具有小於6.5之一CTE，並且在許多例子中，各可具有範圍自約3至約5之一CTE。比較而言，在實施例中，金屬基座結構30之CTE可超出晶粒CTE兩倍或更多，這取決於製作基座結構30採用之一種或多種材料。舉例而言，在金屬基座結構30按重量計主要由Cu所組成之實施例中，金屬基座結構30可具有範圍自約16且至約17之CTE，而晶粒CTE可小於6.5，並且或許小於5。在其他例子中，金屬基座結構30可由多層材料(包括一或多個含鉬層)製作，並且具有小於前述範圍之一累增CTE，如下文進一步論述者。
進一步論述安裝墊CTE，在許多例子中，CTE匹配安裝墊50、52將具有類似或等同組成，並且因此共享實質對等之CTE。在其他實作態樣中，CTE匹配安裝墊50、52可具有差異構造或不同組成，如經選擇用來賦予安裝墊50、52不同之CTE，經調適以符合由安裝墊支撐之該或該等微電子組件之特性(例如，一受支撐RF功率晶粒之CTE或RF功率晶粒產生大量過熱之傾向)。CTE匹配安裝墊50、52各可以是由持有一目標CTE及其他所欲性質，諸如一較高熱傳導率及導電率，之一單一(例如，同質或複合)材料所組成之一單塊結構。在這種狀況中，CTE匹配安裝墊50、52可以是似單塊或單式區塊結構，各由具有落入所欲範圍內之一CTE、持有一較高熱傳導率、以及通常進一步持有一較高導電率的一複合材料或一金屬材料(例如，Mo或Mo-Cu合金)所組成。替代地，並且如圖1至5所示，可將CTE匹配安裝墊50產生為分層或積層結構，其可包括任何實際數量之安裝墊層72、74、76、78 (在圖2中指認)。舉例而言，在此後項狀況中，層72、74、76、78各可由一金屬材料所組成；並且，當如此組成時，在本文中可稱為一「金屬層」。一給定金屬層可完全由一實質純金屬(亦即按重量計具有超出99.9%之一純度的一金屬)所組成，諸如實質為Cu、Mo、銀(Ag)、金(Au)、鋁(Al)、或鎳(Ni)，僅列出些許實例。在其他例子中，一特定「金屬層」可由一合金或複合材料所組成，該合金或複合材料含有一或多種金屬(例如：Cu及/或Mo)作為其主要成分，可能另外含有更少量之其他金屬或非金屬成分。在實施例中，CTE匹配安裝墊50、52亦各可具有比金屬基座結構30更小之一熱傳導率，在產生安裝墊50、52時實現了一可接受折衷以具有一已降低CTE，同時如相較於基座結構30或一習知的金屬基座凸緣，還持有一輕微至中等之已降低熱傳導率(且可能還有導電率)。
在各種實作態樣中，HTP基體22中所含之該或該等CTE匹配安裝墊(例如，安裝墊50、52)可含有三到五個安裝墊層，但一給定CTE安裝墊也可具有少至兩層或多於五層。在所示實例中，具體而言，CTE匹配安裝墊50、52各含有四個安裝墊層72、74、76、78，其係以一堆疊或積層關係接合。在這種狀況中，上安裝墊層72可由具有比下層安裝墊層74、76、78中之至少一者更大之一熱傳導率及一CTE的一材料所組成。舉例而言，在某些實施例中，上安裝墊層72可由實質純Cu所組成，或替代地，可由相比於安裝墊層74、76、78中之至少一者之Cu含量具有一更高Cu含量之一Cu基合金或複合材所組成。在一項實施例中，上安裝墊層72及中間安裝墊層76各由一Cu基合金或具有一第一Cu含量之複合材所組成，而中間安裝墊層74及下安裝墊層78係由一缺Cu、或按其他方式按重量計含有一更少量Cu之一差異合金或複合材所組成。再者，安裝墊層74、78可由實質純Mo (具有約5或更大之一CTE)或一Mo基材料所組成，諸如比安裝墊層72、76具有一更小Cu含量之一Cu-Mo複合材或合金。因此，安裝墊層74、78之熱傳導率可比安裝墊層72、76稍微更小(但客觀上仍然高)，而金屬層74、78之相應CTE則比安裝墊層72、76更小以降低安裝墊50、52之有效累增CTE。
當由金屬材料所組成時，可將安裝墊層72、74、76、78之主表面鍍覆、塗布或裸露。在替代實施例中，CTE匹配安裝墊50、52可具有一多層組成，或可由不同材料區域所組成，其中一或多層(或區域)係由所具之一熱傳導率超出實質純銅之熱傳導率的一材料所組成(例如，每公尺克耳文386瓦特(W/m•K))，諸如鑽石聚碳酸酯材料、複合材料(例如：鑽石-金屬複合材，諸如鑽石Au、鑽石Ag、及鑽石Cu)、熱解石墨、及含有碳同素異形體之材料，諸如石墨烯及奈米碳管填充材料。替代地，並且如上述，CTE匹配安裝墊50、52在進一步實作態樣中可具有單塊或非分層組成，並且可各由一金屬材料或本文件全文中所述具有較高熱傳導率之其他材料中之任何一者所組成，並且當RF功率晶粒46、48係電氣耦合至金屬基座結構30時，具有較高導電率。再者，當產生為一複合區塊時，可(例如，伴隨含Ag鍍覆層或多層系統)塗布或鍍覆CTE匹配安裝墊50、52之所選表面以沿著下述安裝墊-基座結構介面或接合線提供高完整性、冶金接合。
安裝墊層72、74、76、78以一堆疊或垂直重疊關係接合之特定方式可在實施例之間變化。在某些狀況中，安裝墊層72、74、76、78可利用一導熱接合材料來接合，諸如一焊料、銅焊、或下文搭配接合層70所述類型之一燒結材料。在其他例子中，安裝墊層72、74、76、78係藉由擴散接合來結合。在此類例子中，安裝墊層72、74、76、78最初可設置為較大片材料，其係接合為一積層結構，並且隨後經受一材料移除或形成過程(例如：雷射切割、鋸切、衝壓、或類似者)以將層壓片分離成具有所欲尺寸及拓撲結構之複數個安裝墊。當被賦予不同組成時，CTE匹配安裝墊50、52可依照這種方式由不同片體或面板劈開或按其他方式製作。相反地，當製作成具有等同組成或構造時，可將CTE匹配安裝墊50、52從共用之一片積層金屬層切割或劈開，而面板係經修整以留下更小之材料連接部段(例如：下述繫桿)將CTE匹配安裝墊50、52實體互連為布置成一所欲空間布局或陣列，諸如一網格或條帶布局，之一較大接合墊陣列。
上述製造作法可藉由在一大規模製造過程中允許大量CTE匹配安裝墊安置到並接合至對應數量之基座結構(亦潛在設置為一互連陣列)來簡化製造，其一實例係在下面搭配圖7至10論述。在這種狀況中，此類連接部段或繫桿可整合到HTP基體22裡，並且以側面方向從安裝墊50、52向外延伸；也就是說，在坐標圖例68之X-Y平面中延伸。舉例而言，如圖3至5所示，一中間繫桿88可在CTE匹配安裝墊50、52之間延伸以將相鄰安裝墊50、52實體互連；而週邊繫桿90則進一步以側向向外方向從安裝墊50、52延伸，以將CTE匹配安裝墊50、52與一更大安裝墊陣列初始互連，如下面搭配圖7及9所論述。另外，週邊繫桿92 (圖3及5)同樣地可從金屬基座結構30延伸，以將基座結構30與在HTP基體及RF封裝體製作期間處理之一更大金屬基座結構陣列初始互連。當提供時，繫桿90、92可與CTE匹配安裝墊50、52構成一體，舉例而言，藉由切割、衝壓或按其他方式從更大之一片或一塊材料形成繫桿90、92及安裝墊50、52，如下面搭配圖7至10進一步論述者。
在至少一些實作態樣中，CTE匹配安裝墊50、52可至少部分地嵌入於或凹陷到金屬基座結構30內。舉例而言，並且如圖5中最清楚所示，可將金屬基座結構30製作成包括開放凹口或似插座空腔80、82，其內接收安裝墊50、52。取決於空腔深度及幾何複雜度，開放空腔80、82可部分或全部利用一成形或形成技巧來形成，諸如衝壓。另外或替代地，開放空腔80、82可利用一材料移除過程來形成，諸如一電腦化數控(CNC)加工或一放電加工(EDM)工具將開放內空腔80、82切入金屬基座結構30之上表面42。開放空腔80、82可被賦予與CTE匹配安裝墊50、52之平面形狀實質匹配之平面形狀，並且被賦予實質均等於、但稍微大於安裝墊50、52之平面尺寸(例如：長度及寬度)；但在某些實施例中，可在開放空腔80、82之側壁與CTE匹配安裝墊50、52之側壁之間提供一週邊空隙，以容納附加接合材料或接合材料溢出。
如圖1至5所示，開放空腔80、82之相應深度可小於安裝墊50、52之厚度，如以一封裝體厚度方向(沿著坐標圖例68之Z軸)測量者。結果是，安裝墊50、52可從金屬基座結構30之上表面或正面42向上突出以形成似隆起台特徵，RF功率晶粒46、48係安裝或附接至該等似隆起台特徵。在其他例子中，開放空腔80、82之相應深度可實質等於(或者或許大於)安裝墊50、52之厚度，使得上安裝墊表面與基座結構30之上表面42實質共面(或在上表面42下面稍微凹陷)。再者，在安裝墊50、52係凹陷到基座結構30裡並藉由繫桿88、90互連之實施例中，可在基座結構30中進一步形成若干細長凹口、溝槽、或開放導槽84、86。如圖5最優所示，當安裝墊結構(CTE匹配安裝墊50、52及繫桿88、90)靠著金屬基座結構30安置時，導槽86可在開放空腔80、82之間延伸，並且接收或定位中間繫桿88。比較而言，可在基座結構30之正面42中所形成之週邊導槽84內將週邊繫桿90部分或完全地接收，其中繫桿90在基座結構繫桿92上面延伸並與之實質平行。繫桿90、92可進一步延伸至模封型封裝本體28之對立側壁94、96，其係在封裝體上覆模封及單一化之後被界定，如下面搭配圖7至10所論述。
CTE匹配安裝墊50、52可依照任何方式接合或按其他方式結合至金屬基座結構30，允許熱跨越安裝墊-基座結構介面之低熱阻傳導。關於這點，在實施例中，CTE匹配安裝墊50、52可藉由擴散結合至金屬基座結構30。在此類狀況中，可在升高之溫度下，諸如趨近或超出800°C之溫度，對CTE匹配安裝墊50、52及金屬基座結構30施加一會聚壓力，持續足以在安裝墊-基座結構介面處形成所欲擴散接合之一時段。在其他例子中，如圖5所指，可在CTE匹配安裝墊50、52與金屬基座結構30之間的介面處塗敷一導熱接合材料70、71，以在安裝墊-基座結構介面處建立接合接榫。適合的接合材料70、71之實例包括焊料、導熱晶粒附接材料、銅焊材料、及燒結材料。關於燒結材料，特別的是，此類燒結接合層可主要由一或多種燒結金屬所組成，按重量計，其中此類燒結金屬潛在包括Ag、Cu與Au之任何組合。在許多例子中，如果按重量計未含有Ag作為主要成分，一燒結接合層可含有非痕量之Ag。舉例而言，在至少一些實作態樣中，可將一燒結結合層配製成基本上由燒結Ag所組成(也就是說，按重量計，含有至少99%之燒結Ag)，同時缺乏有機材料。在其他實施例中，一燒結接合層可基本上由燒結Ag及一或多種有機材料所組成，諸如經添加用以使晶粒接合層之柔軟性增強之環氧化物，如進一步在下面搭配圖7及8所述。於再進一步實施例中，上述接合類型之一組合、及/或可能安裝墊50、52對基座結構30之機械捕獲(例如，利用一收縮配合技巧)可用於製作HTP基體22。
CTE匹配安裝墊50、52之平面幾何形狀、尺寸、及空間設置在HTP基體22且更廣泛地RF封裝體20之實施例之間將會不同。也就是說，CTE匹配安裝墊50、52之形狀及尺寸將大致調整成使得安裝墊50、52之上表面(背離金屬基座結構30)分別具有比金屬基座結構30之上表面42之表面積更小、且比附接至安裝墊50、52時由RF功率晶粒46、48覆蓋之晶粒安裝區98、100 (在圖1至5中指認)之表面積更大之一累增表面積。以不同方式陳述，CTE匹配安裝墊50、52之尺寸各調整成具有比RF功率晶粒46、48之相應使用空間之長度及寬度更大之平面尺寸(例如：一長度及寬度)。在實施例中，金屬基座結構30之最大厚度(由圖1中之箭頭102指認)可超出各CTE匹配安裝墊50、52 (由圖2中之箭頭104指認)之最大厚度，如以與坐標圖例68之Y軸對應之一封裝體厚度方向所測量；而這在其他例子中可能並非如此。在實施例中，金屬基座結構30可進一步具有範圍自約10至約65密耳、及或許自約15至約30密耳之一最大厚度，如沿一封裝體厚度方向(對應於坐標圖例68之Z軸)測量者。比較而言，CTE匹配安裝墊50、52各可具有範圍自約2至約60密耳之一最大或平均厚度；或者，在實施例中，範圍或許自約20至約25密耳。舉例而言，在將CTE匹配安裝墊50、52產生成各包括與至少一個Mo層散置(也就是說，與之設置成一交錯堆疊或層壓關係)之至少兩個Cu層之一項實作態樣中，安裝墊厚度範圍可自約2密耳至約60密耳。在其他實作態樣中，金屬基座結構30及CTE匹配安裝墊50、52之相應厚度可大於或小於前述範圍。當具有一多層構造時，如圖1至5所示，CTE匹配安裝墊50、52中所包括之層72、74、76、78 (圖2)之相應厚度通常將實質相等或均勻；但CTE匹配安裝墊50、52之層間厚度在進一步實作態樣中可變化，用以例如最佳化安裝墊50、52之性質或用以降低安裝墊50、52之材料支出。
藉由將CTE匹配安裝墊50、52形成為相較於金屬基座凸緣30之平面尺寸具有減小之平面尺寸(長度及寬度)，可使HTP基體22內更高成本材料之體積達到最小，同時HTP基體22與RF功率晶粒46、48之間的晶粒-基體介面處之CTE不匹配得以按照期望降低。同時，金屬基座凸緣30可保持一較高勁度，原因在於基座凸緣30之週邊區域中金屬基座凸緣30之更大厚度未由安裝墊50、52覆蓋，如以一封裝體高度方向所測量(又，對應於坐標圖例68之Z軸)。結果是，金屬基座凸緣30可耐受非所欲尺寸變化，諸如由於高溫處理期間之翹曲導致之平坦度變化，與實質對等尺寸之一多層凸緣形成對照。作為一更進一步效益，HTP基體22為製造商提供一較高程度之設計靈活性，舉例而言，藉由使CTE匹配安裝墊50、52之相應安置、建構及調整大小能夠變化成最適合一特定封裝體布局、或變化成提供針對不同RF功率晶粒及可能其他已封裝微電子組件之獨特冷卻需求調適之散熱能力。因此，在實施例中，可輕易地設計或結構化調適HTP基體22以提升來自RF封裝體20內之一或多個定標RF功率晶粒的散熱、或提升與該一或多個定標RF功率晶粒之CTE匹配，如下文進一步論述者。
透過CTE匹配安裝墊50、52之尺寸調適，安裝墊50、52之形狀及大小可調整成支撐不同大小之RF功率晶粒及其他微電子組件，及/或調整成各支撐任何實際數量之微電子組件。類似的是，透過此類尺寸調適以微調相應安裝墊體積，CTE匹配安裝墊50、52將過熱從受支撐裝置(例如：RF功率晶粒46、48)轉移出來之率可改變，並且因此，經最佳化以向特定微電子裝置(例如：特定RF功率晶粒類型)提供更大或更小程度之熱移除或熱散布，用以最佳化其功能。舉一非限制實例來說，考量RF功率晶粒46、48假設形式為被併入Doherty PA電路結構之載波及峰值PA晶粒的一實施例。在這種狀況中，RF功率晶粒46 (在這裡，假設形式為承載一載波電晶體IC之一載波PA晶粒)可相對於RF功率晶粒48 (在這裡，假設形式為承載一峰值電晶體IC之一峰值PA晶粒)具有在封裝體運作期間產生更大量過熱之一傾向，其可在更長之時段維持一非傳導斷態。因此，CTE匹配安裝墊50 (支撐RF功率晶粒46)可藉由例如相比於安裝墊52之平面尺寸賦予安裝墊50更大之平面尺寸(例如：一寬度及/或一長度)來調整尺寸，以具有超出CTE匹配安裝墊52之體積的一體積。舉例而言，且如圖4最優所見，可賦予CTE匹配安裝墊50超出安裝墊52之長度及寬度的一長度(沿著坐標圖例68之X軸所測量)及一寬度(沿著坐標圖例68之Y軸所測量)。現將結合圖6提供一Doherty電路結構之附加說明，可將RF封裝體20併入該Doherty電路結構。
圖6係本揭露之實施例中一Doherty PA電路106的一簡化示意圖，其可利用圖1至5所示之例示性RF封裝體20中所含之RF功率晶粒來部分實施。特別的是，Doherty PA電路106之電晶體放大器區段108、110可利用RF封裝體20中所含之RF功率晶粒46、48來提供，且其餘電路結構係利用一主機板或其他系統級PCB產生，RF封裝體20及其他封裝體或裝置係安裝至該主機板或其他系統級PCB。在進一步實施例中，可產生RF封裝體20以含括或含有一更大比例之Doherty PA電路106，包括下述功率分配器、阻抗匹配網路、相位延遲元件、組合器節點、及PA電路設計中常用類型之其他電路元件的任何組合。關於下述輸入側及輸出側阻抗匹配網路，特別的是，此類匹配網路可在任意數量之IC晶粒上實施，可將其併入RF封裝體20，並且各安裝至類似於以上搭配圖1至5所述CTE匹配安裝墊50、52之一CTE匹配安裝墊；多個晶粒可安裝至一單一CTE匹配安裝墊50、52，且該或該等晶粒支撐安裝墊有適當之尺寸改變；或某些IC晶粒，諸如承載阻抗匹配網路或偏置電路系統之IC晶粒，可直接安裝至金屬基座結構30，端視各個別晶粒之散熱需求而定。
在圖6之十實例中，Doherty PA電路106包括一輸入節點109、一輸出節點111、及電氣耦合於節點109、111之間的一功率分配器112 (或分歧器)。Doherty PA電路106亦包括一主要或載波放大器信號路徑(由箭頭114表示)、一輔助或峰值信號放大路徑(由箭頭116表示)、以及信號放大路徑114、116會聚之一組合節點118。一負載120係電氣耦合至組合節點118 (例如，透過一未繪示之阻抗變換器耦合)，以從Doherty PA電路106接收一放大之RF信號。功率分配器112被組配用以將輸入節點109處接收之一輸入RF信號之電力拆分成載波及峰值部分；下文稱為一「載波輸入信號」及一「峰值輸入信號」。載波輸入信號係經由功率分配器輸出122提供給載波放大路徑114，而峰值輸入信號則經由功率分配器輸出124提供給峰值放大路徑116。當在載波及峰值放大器區段108、110同時向負載120供應電流之一全功率模式中運作時，功率分配器112在信號放大路徑114、116之間分配輸入信號功率。當電路106被賦予一對稱Doherty PA組態時，功率分配器112可採用一實質相等方式分配功率，使得大約一半輸入信號功率係提供給各信號放大路徑114、116。在其他例子中，諸如當電路106被賦予一不對稱Doherty PA組態時，功率分配器112可在信號放大路徑114、116之間不等地分配功率。基本上，接著，功率分配器112劃分在輸入節點109處供應之一輸入RF信號，且劃分之信號部分接著係沿著載波(主要)及峰值(輔助)放大路徑114、116單獨放大。
載波放大器區段108及峰值放大器區段110各包括至少一個功率電晶體IC，用於放大透過放大器區段108、110傳導之RF信號。各功率電晶體IC可製作於一半導體晶粒(例如：圖1至5中所示之RF功率晶粒46、48)上，並且被賦予一單級或多級組態。在實施例中，載波放大器區段108及峰值放大器區段110中之任一者或兩者之所有放大器級(或一最終放大器級)可利用以下任何一者來實施：一矽基FET (例如，一側向擴散之金屬氧化物半導體FET或LDMOS FET)或一III-V FET (例如：一GaN FET、一砷化鎵(GaAs) FET、一磷化鎵(GaP) FET、一磷化銦(InP) FET、或一銻化銦(InSb) FET、或其他類型之III-V電晶體)。舉例而言，當電路106具有一對稱Doherty組態時，載波及峰值電晶體IC之尺寸可相等。替代地，載波及峰值電晶體IC在各種不對稱Doherty組態之狀況中可具有不等大小；據瞭解，「大小」一詞於本脈絡中出現時，係用於參照功率電晶體IC之主動周緣或總主動閘極寬度。具體而言，在一不對稱Doherty組態中，該(等)載波電晶體IC可比該(等)峰值電晶體IC大某乘數。舉例而言，該(等)載波電晶體IC之大小可以是該(等)峰值電晶體IC之兩倍，使得該(等)載波電晶體IC具有大約兩倍於該(等)峰值電晶體IC之電流攜載能力。也可實施一2:1比率除外之載波比峰值放大器IC大小比率。值得注意的是，當RF功率晶粒46、48之相應大小彼此相對變化時，CTE匹配安裝墊50、52之相應大小(例如：平面尺寸)亦可藉由設計來改變，如果期望，用來更加適應晶粒大小之不同或差異。
儘管前段主要著重於利用基於FET之放大器區段實施之Doherty PA電路106之例示性實作態樣，替代實施例仍可利用包括、但不限於雙載子電晶體之其他電晶體技術來實施。因此，在Doherty PA電路106之實施例中，任何及所有放大器級都可利用任何適合的電晶體技術來實施，包括FET、雙載子電晶體、以及以上的組合。無論運用何種特定電晶體技術，Doherty PA電路106之載波放大器區段108大致係偏置成在AB類模式中作用，而峰值放大器區段110則偏置成在C類模式中作用。在低功率位準下(例如，當節點109處輸入信號之功率小於放大器區段110之開啟門檻位準時)，Doherty PA電路106在一低功率或退減模式中運作。在低功率模式中，載波放大器區段108通常係向負載120供應電流之唯一放大器。然而，當輸入信號之功率超出峰值放大器區段110之一門檻位準時，Doherty PA電路106轉變成在一高功率模式中運作，其中載波放大器區段108及峰值放大器區段110同時向負載120供應電流。這時候，峰值放大器區段110在組合節點118處提供主動負載調節，允許載波放大器108之電流持續、實質線性增加。
在Doherty PA電路 106之實施例中，可在載波放大器區段108之輸入及輸出處實施阻抗匹配網路130、132 (輸入MNm、輸出MNm)。類似的是，可在峰值放大器區段110之輸入及輸出處實施阻抗匹配網路134、136 (輸入MNp、輸出MNp)。在各狀況中，匹配網路130、132、134、136可用於採用遞增方式使電路阻抗朝向負載阻抗及源極阻抗增加。在某些實作態樣中，阻抗匹配網路130、132、134、136可部分或全部在RF封裝體20裡面實施。在此類實施例中，阻抗匹配網路130、132、134、136可在若干IC晶粒上實施，其可接合至HTP基體22之替代實施例中所包括之附加CTE匹配安裝墊；接合至更少量較大CTE匹配安裝墊；或可能在相對於RF功率晶粒46、48及放大器區段108、110持有較適中散熱需求時直接結合至金屬基座結構30之上表面42。在其他例子中，阻抗匹配網路130、132、134、136可全部或部分地在RF封裝體20外面實施，諸如在受RF封裝體20安裝過去之一PCB上實施。
在圖6之實例中，Doherty PA電路106具有一標準負載網路組態。因此，在例如Doherty PA電路106之中心操作頻率下，輸入側電路部分被組配成使得向峰值放大器區段110供應之一輸入信號相對於向載波放大器區段108供應之輸入信號延遲90度。為了確保放大器區段108、110處載波及峰值輸入RF信號以大約90度之相移抵達，可將一相位延遲元件138併入Doherty PA電路106中以向峰值輸入信號提供約90度之相位延遲。舉例而言，隨著約90度之一電氣長度，相位延遲元件138可包括一四分之一波長傳輸線、或另一適合類型之延遲元件。為了補償放大器區段108、110之輸入處載波與峰值放大路徑114、116之間產生的90度相位延遲差異，且藉此確保放大之信號同相抵達組合節點118，輸出側電路部分被組配用以對載波放大器108之輸出與組合節點118之間的信號施加一約90度相位延遲。這可透過提供一附加延遲元件140來實現，其可以或可不被含在Doherty PA電路106本身中。
儘管Doherty PA電路106在所示實施例中具有一標準負載網路組態，其他負載網路組態在替代實作態樣中仍屬可能。舉例而言，在替代實作態樣中，Doherty PA電路106可改為具有一替代(或「反相」)負載網路組態。在這種狀況中，於Doherty PA電路106之中心操作頻率下，輸入側電路部分可被組配成使得向載波放大器區段108供應之一輸入信號相對於向峰值放大器區段110供應之輸入信號延遲約90度。相應地，輸出側電路部分可被組配用以對峰值放大器區段110之輸出與組合節點118之間的信號約施加一90度相位延遲。在各種實作態樣中，功率放大器區段108、110各可包括接合至HTP基體22之一(諸)單級或多級功率電晶體晶粒。再者，如上述，功率放大器區段108、110、以及阻抗匹配網路130、132、134、136之部分可採用Doherty PA電路106之形式來實施。可將輸入及輸出匹配網路130、132、134、136、或其部分實施成整合在RF功率晶粒46、48內之電路系統內之附加組件。在更複雜之實施例中，功率放大器區段108、110中之任一者或兩者可實施有多條平行放大路徑(而不是實施有一單一放大路徑)。舉例而言，在一例示性不對稱Doherty組態中，載波放大器區段108可實施有兩條(或更大量)平行放大路徑，而峰值放大器區段110可實施有三條(或某其他量)平行放大路徑。再者，以N路Doherty放大器(N＞2)來說明，Doherty PA電路106可含有不同組態或層級之多個峰值放大器。
因此，已有說明一Doherty PA電路，舉例而言，當RF功率晶粒46、48假設形式為承載用於PA信號放大目的之含電晶體IC的載波及峰值PA晶粒時，可將RF封裝體20 (圖1至5)之實施例有益地整合到該Doherty PA電路上。在其他實作態樣中，可將RF封裝體20併入另一類型之電路，其可以或可不用於RF信號放大目的。一般而言，前述說明僅作為一應用之非限制實例予以提供，其中RF封裝體20可含有具不同散熱需求之RF功率晶粒，且HTP基體22之CTE匹配安裝墊50、52係潛在被賦予不同大小及/或構造，以提升從對於過度發熱具有一更大傾向之一給定RF功率晶粒出來之散熱，及/或降低與該給定RF功率晶粒之CTE不匹配；舉例而言，正可以是當作一Doherty PA電路中之一載波PA晶粒時用於RF功率晶粒46之狀況，諸如下面搭配圖6所述。儘管如此，RF封裝體20之實施例仍不受限於在任何特定應用或脈絡中之使用；HTP基體22之實施例也不受限於合併到一特定類型之RF封裝體裡。反而，RF封裝體20及HTP基體22之替代實施例在若方面相對於上述實例可有所不同。舉例而言，在進一步實作態樣中，HTP基體22可含有具更大平面尺寸(相對於金屬基座結構30)之一單一CTE匹配安裝墊，多個RF功率晶粒係安裝至該CTE匹配安裝墊；HTP基體22可含有另一類型之金屬基座結構，諸如一PCB嵌入式鉛字或壓花，該(等) CTE匹配接合墊係結合至該金屬基座結構；及/或可將HTP基體22併入利用一電氣繞接基體或一基於引線框之作法製作之一RF封裝體。下面將搭配圖11至14提供關於這點之附加說明。然而，首先，搭配圖7至10論述可利用一大規模、陣列式製造過程與複數個類似HTP基體平行製作HTP基體22之一例示性方式。
製造HTP基體及相關聯RF封裝體之例示性過程
現請參照圖7至9，HTP基體22之兩個例子係示於各種製造階段。一開始請參照圖7，HTP基體22係示為處於一不完整製造狀態中，並且由參考編號「22`」指認，當表示處於一不完整或部分製作狀態之結構元件時，撇號(`)係附加至參考編號。在所示實施例中，HTP基體22`係利用一陣列式製造作法所產生。具體而言，HTP基體22` (以及利用HTP基體22`產生之下述RF封裝體20`)係利用具有線性或條帶布局之一互連HTP基體22`陣列所製作。關於這點，製造過程始於購買、獨立製作、或按其他方式取得互連金屬基座結構30`之一細長條帶或線性陣列142；撇號於這裡使用時，表示基座結構30`目前採用一實體互連、預先單一化格式存在。在其他例子中，基座結構陣列142 (以及下述安裝墊陣列146)可具有一不同布局或空間分布，諸如布置成多個水平延伸列及行中之一互連網格。為求說明清楚，圖7至9中僅示出一基座結構陣列142之一有限區域，請注意，基座結構陣列142 (及CTE匹配安裝墊陣列146)係顯著長於該所示區域，並且可含括數十個，如果不是數百個體之基座結構30`、CTE匹配安裝墊50`、52`、以及RF封裝體20`之各個體中所包括之其他組件。
金屬基座結構30'係藉由繫桿92互連，其以相反之縱長方向從基座結構30`突出。在介於相鄰成對基座結構30`之間的一位置處，繫桿92包括犧牲連接區域144 (其中一個係示於圖7中)，其如果係藉由處理HTP基體22`同時維持一互連、預先單一化格式產生，則在HTP基體22`之、以及或許RF封裝體20`之單一化期間遭受移除。如上述，金屬基座結構30`可製作為單塊或積層結構，其可最初以一面板或片狀形式產生，並且隨後加工或按其他方式處理以產生基座結構陣列142。可將開放空腔80、82及互連導槽84、86 (下文統稱為「凹口特徵80、82、84、86」)切入金屬基座結構30`之相應上表面42中或按其他方式形成於其中。凹口特徵80、82、84、86可幫助將CTE匹配安裝墊陣列146定位或實體引示到基座結構陣列142上。另外，在實施例中，凹口特徵80、82、84、86可以是強化之儲槽或保持區域，可於其內施配及處理大量可流動接合材料以形成結合層70、71，結合層70、71將對應之成對CTE匹配安裝墊50`、52`結合至基座結構30`。以一液體或一乾物(例如：粉末)沉積到凹口特徵80、82、84、86裡之此類接合材料之一實例係示於圖8中，並且由參考編號70`、71`指認。在各種實作態樣中，接合材料70`、71`可以是一燒結先驅物材料、一銅焊材料、或一焊接材料，其隨後經處理(例如，經受升高之壓力及溫度之任何組合)以在CTE匹配安裝墊50`、52`相對於基座結構30`位置安置並與接合材料70`、71`接觸之後，將接合材料70`、71`變換成接合層70、71。在其他例子中，成對CTE匹配安裝墊50`、52`可採用一不同方式結合至基座結構陣列142中所包括之對應基座結構30`，諸如藉由擴散接合來結合，在這種狀況中可省略接合材料 70`、71`。下面搭配圖11及12說明適用於將CTE匹配安裝墊結合至下層金屬基座結構之擴散接合過程的附加說明。
如先前所指，在實施例中，可將結合層70、71形成為燒結本體或接榫，在這種狀況中，可提供結合材料70`、71`作為一燒結先驅物材料。在此類實施例中，接合材料70`、71`係方便地利用一濕態或乾態(例如：膜)塗敷技巧來塗敷。舉例而言，在一種作法中，可將一燒結先驅物材料塗敷(例如，藉由噴灑或浸漬)至基座結構陣列142 (在圖9示出)之下表面，且接著安置基座結構陣列142以將CTE匹配安裝墊50、52插入金屬基座結構30`之各個體中所包括之對應開放空腔80、82中。在其他例子中，並且大致如圖8所示，此一燒結先驅物材料最初係利用一適合的沉積技巧，諸如一細針施配技巧，以一濕態沉積到空腔70`、71`裡。當運用一濕態塗敷技巧時，一可流動或濕態塗層先驅物材料最初係藉由例如獨立產生或從第三方供應商購買來取得。所選燒結先驅物材料可配製成含有金屬顆粒、一液體載體、一分散劑、及其他成分。燒結先驅物材料中所含之金屬顆粒可具有任何形狀，並且金屬顆粒之平均尺寸將隨顆粒形狀及過程參數而變化。舉一特定、但非限制實例來說，在一實施例中，燒結先驅物材料可含有Ag、Au或Cu奈米粒子中之至少一者。除了金屬顆粒以外，濕態塗層先驅物材料還含有其他成分(例如：一溶劑及/或表面活性劑)，用以促進濕固化塗敷、用以調整先驅物材料黏度、用以防止金屬顆粒過早凝聚、或用以伺服其他目的。在實施例中，濕態塗層先驅物材料含有與一接合劑(例如：一環氧化物)、一分散劑、及一稀釋劑或液體載體組合之金屬顆粒。可調整塗層先驅物材料內所含之溶劑或液體載體之體積，以使先驅物材料之黏度適合所選濕態塗敷技巧。如果期望，在塗敷濕態塗層材料之後，可實行一烘乾過程以將過量液體從含金屬顆粒燒結先驅物材料移除。
其次，如圖9所示，基座結構陣列142上方安置互連CTE匹配安裝墊50'、52'之一條帶或線性陣列146，其形狀及尺寸係調整成與基座結構陣列142構成一密切配合關係。特別的是，安裝墊陣列146係採用將CTE匹配安裝墊50`、52`插入其對應開放空腔80、82之一方式安放到基座結構陣列142上，與接合材料70`、71`接觸。可利用一適合的夾具或機構(例如：一液壓機或滾筒)將結合墊陣列146壓向基座結構陣列142，以確保CTE匹配安裝墊50'、52'完全安放在空腔80、82中。從相鄰之成對安裝墊對50'、52'向外延伸之週邊繫桿90係藉由犧牲連接器區域148來結合。安裝墊陣列146之犧牲連接器區域148與基座結構陣列142之犧牲連接器區域144垂直重疊，並且在HTP基體22'被單一化時連同連接器區域144遭受移除。在將安裝墊陣列146安置於基座結構陣列142上方之後，可施加升高之溫度、升高之壓力、或以上的組合以將接合材料70`、71`轉變成接合層70、71，以機械、熱及電氣方式將安裝墊對50`、52`耦合至對應之基座基體30`。
在一給定實施例中處理接合材料70`、71`以產生接合層70、71之特定方式將至少部分地取決於接合材料之組成。當接合材料70`、71`係由一焊料所組成時，可將充分之溫度施加至回焊接合材料70`、71`並形成將CTE匹配安裝墊50`、52接合至金屬基座結構30`之接合層70、71 (這裡稱為焊料接榫)。類似的是，當由一銅焊材料所組成時，陣列142、146同樣可曝露至升高之溫度以將結合材料70`、71`轉變成結合層70、71，其中加熱排程係基於所利用之銅焊材料來選擇。舉例而言，如果利用一Cu-Ag銅焊材料，則可在趨近或超出780°C之最高溫度下進行更高溫度之燒結。在其他例子中，可運用更低溫銅焊系統，諸如含有金、錫、鍺、或類似者之銅焊系統。最後，當接合材料70`、71`係由一燒結先驅物材料所組成時，可透過低溫加熱(有或無施加升高之壓力)來進行固化，用以將燒結先驅物材料變換成燒結接合層，在介於CTE匹配安裝墊50`、52`與下層基座結構30`之間的各種介面處形成冶金接合。 所產生之接合層70、71可由燒結金屬顆粒形成，並且按重量計，主要由一或多種金屬成分所組成。當由此類燒結材料形成時，接合層按重量計，主要可由Cu、Ag、Au、或以上的一層混合物所組成。同樣地，在此類例子中，燒結之接合層可以或可不含有有機材料，諸如為加強目的而添加之一環氧化物。
在將CTE匹配安裝墊50`、52`附接至金屬基座結構30`之後，專屬於製作HTP基體22`之過程步驟大多已完成。在某些例子中，HTP基體22`可在此接點予以單一化以將犧牲連接區域148從安裝墊陣列146移除，用來將垂直重疊連接區域144從基座結構陣列142移除，藉此將HTP基體22分成單一化(個別或分立)單元。適合的單一化過程包括水噴射、雷射切割、及利用切割機之鋸切。在其他例子中，可先進行附加處理步驟以開始、以及或許完成或實質完成RF封裝體製作，然後才對含有實體連接HTP基體22`之陣列進行單一化。這可藉由參照圖10來了解，其進一步說明利用新產生之HTP基體22`進行之RF封裝體製作之初始階段，如在HTP基體單一化之前採用一陣列格式提供者。RF功率晶粒46、48可利用一所選擇導熱且導電接合材料，諸如一焊接材料、一燒結材料、或一含有金屬顆粒之晶粒附接材料，附接至適當之CTE匹配安裝墊50`、52`，如前述。
在RF功率晶粒附接之後，可進行附加過程步驟以繼續RF封裝體20'之製作，諸如上覆模封(例如，透過轉移成型)、打線、及封蓋操作。為了過程效率，可在陣列142、146之單一化之前實行任何或所有此類步驟；或在其他例子中，可在陣列142、146之單一化之後進行用於完成RF封裝體20`製作步驟之製造步驟中之一或多者。在先將陣列142、146分離然後才進行上覆模封之實施例中，單一化係藉由透過含括犧牲區域144、148之鋸道引導一切割機、以及存在於鋸道內之任何上覆模封型材料來方便地達成，用以將RF封裝體20`分成單一化或個別單元。單一化可導致封裝體側壁之形成，繫桿90、92延伸至且終止於該等封裝體側壁。特別的是，對於各單一化單元，繫桿90可從CTE匹配安裝墊50、52以相反方向延伸以終止於封裝體側壁，且各繫桿90被賦予可與對應之封裝體側壁實質共面或齊平之一單一化端子末端。類似的是，繫桿92從金屬基座結構30延伸並下伏於繫桿90，延伸至並終止於藉由單一化產生之封裝體側壁。在陣列單一化之後，可進行任何需要之附加處理步驟及測試程序，以產生類似或等同於以上搭配圖1至5所論RF封裝體20之完整RF封裝體。
RF封裝體中所含HTP基體之附加實例
因此，前文已說明含有HTP基體之RF封裝體，其包括CTE匹配安裝墊，使金屬基座結構與RF功率晶粒、及可能其他已封裝微電子組件之間的CTE不匹配降到最低，這在封裝體運作期間易於過度發熱。在上述例示性實施例中，金屬基座結構假設形式為金屬基座凸緣，而RF封裝體係製作為封蓋空氣腔封裝體。前文還揭示了在製作此類HTP基體及RF封裝體中有益地運用之例示性製造過程，一般而言，係利用一有效率、大規模、基於陣列之製造作法來製作。儘管有上述實例，HTP基體仍可假設其他形式，並且可在進一步實作態樣中被併入各種其他RF封裝體類型。另外，HTP基體之實施例可利用各種其他製造過程來製作，包括利用在CTE匹配安裝墊與HTP基體之一給定實作態樣內所含之下層金屬基座結構之間促進擴散接合形成之過程。現將搭配圖11及12提供關於這點之進一步說明，而RF封裝體替代類型之實例則在下面搭配圖13及14論述，HTP基體之替代實施例被有助益地併入該等RF封裝體。
請參照圖11及12，展示有包括一金屬基座結構152之一HTP基體150，其中嵌入一單一、較長CTE匹配安裝墊154作為一鑲嵌特徵。在這裡，HTP基體150被賦予一相對直接之構造，舉例而言，用以藉由處理一更大材料面板或條帶來促進以具有成本效益之方式製造多個HTP基體。關於這點，CTE匹配安裝墊154被賦予一縱向伸長之矩形平面幾何形狀，包括一實質一致寬度(如沿著坐標圖例170之Y軸所測量)及一實質恆定厚度(如沿著坐標圖例170之Z軸所測量)。CTE匹配安裝墊154跨越金屬基座結構152之長度，並且被設到或插入基座結構152之一上表面或正面162中所形成之一縱向導槽裡。形成於基座結構162中之縱向導槽同樣跨越基座結構152之長度，並且具有與安裝墊154之對應尺寸(長度及高度或厚度)實質等於之一深度及寬度。藉由這種構造，CTE匹配安裝墊154之一上晶粒支撐表面160與金屬基座結構152之上表面162實質共面；然而，在其他實作態樣中，安裝墊154之上表面可在基座結構152之正面162上面稍微延伸或在正面162下面稍微凹陷。兩個晶粒附接區域156、158係進一步設置在CTE匹配安裝墊154之晶粒支撐表面上，如圖11中之虛線所示；有適合的微電子組件(例如，類似於圖1至10中所示RF功率晶粒46、48之RF功率晶粒)利用導熱且可能導電之接合材料，諸如一焊料或燒結材料，在將HTP基體150整合到一更大RF封裝體裡時，附接至這些區域。
金屬基座結構152可具有一單塊構造、一多層構造、或另一構造，該另一構造施予適合當作一導熱散熱器之基座結構152、以及或許最終受HTP基體150併入之RF封裝體之一電活性結構或端子。細長CTE匹配安裝墊154也可具有將一CTE賦予CTE匹配安裝墊154之一單塊或多層構造，該CTE小於基座結構152之CTE並且大於隨後採用類似於前述之一方式安裝至HTP基體150之區域156、158的RF功率晶粒之相應CTE。在某些實施例中，並且如以上搭RF封裝體20之CTE匹配安裝墊50、52所論述(圖1至10)，金屬基座結構152可假設形式為一單塊或多層結構，其含有一更大之Cu重量百分比(並且按重量計，主要可由Cu所組成)；而CTE匹配安裝墊154則係形成為由諸如一Mo合金或Cu-Mo合金之一材料所組成之一單塊條帶，按重量計，相比於基座結構152，該材料具有一更低Cu含量(潛在含有少量或不含Cu)及更高Mo含量。在又其他例子中，CTE匹配安裝墊154可由比金屬基座結構152具有一更小CTE之另一導熱材料所組成，或安裝墊154可被賦予類似或等同於以上搭配CTE匹配安裝墊50、52所論之一多層構造，以上搭配圖1至5所論述之HTP基體22中含有CTE匹配安裝墊50、52。在實施例中，CTE匹配安裝墊154可利用一燒結材料、一銅焊材料、一焊料、或如前述之另一導熱接合材料來接合至金屬基座結構152。在其他例子中，CTE匹配安裝墊154可藉由擴散接合來結合至金屬基座結構152，如緊接下面所述。
在CTE匹配安裝墊154係擴散接合至金屬基座結構152之實施例中，以HTP基體150來說明，有助於在安裝墊-基座結構介面處形成擴散接合，再請注意，CTE匹配安裝墊154之上表面160可與金屬基座結構152之上表面162實質共面。CTE基體150可利用一液壓機、滾筒168之一系統(圖12)、或一類似裝備布置結構來處理，該裝備布置結構係用於施加充分之會聚壓力，將CTE匹配安裝墊154驅向金屬基座結構152，通常結合高度升高之溫度，以在適當之結構介面處產生所欲擴散接合。至少部分地，由於在金屬基座結構152之正面162中形成之導槽之細長矩形幾何形狀，多條縱向對齊之導槽可輕易地形成於一對應數量之金屬基座結構中，該等金屬基座結構係以一端對端關係初始結合或實體互連為一更大結構；例如，互連為一細長基座結構條帶，其沿著圖11及12之右下角所示之坐標圖例170之X軸延伸。在一種製造作法中，細長導槽可在多個基座結構152中藉由沿著一細長矩形條帶或預成形，諸如一金屬擠壓，之長度產生一單一、連續切口(例如，利用一適合的CNC或EDM工具來產生)來形成，其隨後係單一化成個別基座結構152。替代地，當基座結構最初係以趨近截面幾何形狀經由一擠壓形成為一線性陣列時，可將受安裝墊154插入之導槽形成為與基座結構構成一體之特徵。在又其他例子中，可運用一衝壓技巧。無論運用何種特定製造作法，可接著將一第二細長條帶(在本文中係一安裝墊條帶)佈設或設到沿著基座結構條帶沿長度方向延伸之導槽裡，並且原位接合以同時產生一較大量整合式結合HTP基體。接著可在一適合的製造接點處將所產生之HTP基體單一化；並且，視所期望者，以類似於以上搭配圖10所述之一方式經受進一步處理以開始RF封裝體製造。
請轉為參照圖13，再一例示性RF封裝體172係示為一簡化示意圖，其中封裝體172再次含有由一下層HTP基體178支撐之兩個RF功率晶粒174、176。具體而言，RF功率晶粒174、176係分別利用兩個導電且導熱結合層185、187來安裝至HTP基體178中所包括之CTE匹配安裝墊180、182。對立之RF功率晶粒174、176、CTE匹配安裝墊180、182係接合至金屬基座結構184、186，其具有與RF封裝體172之底側實質共面之一下表面。與以上搭配圖1至12所論之實施例形成對比，HTP基體178之CTE匹配安裝墊180、182及金屬基座結構184、186係以類似於一嵌入式壓花之一方式嵌入於一介電封裝物本體188中，諸如球形頂端環氧化物或一模封型熱塑性塑膠。介電體188具有一內或上面晶粒表面或正面194，在所示實例中，其與安裝墊180、182之相應上表面實質共面。在其他實施例中，上安裝墊表面於其他實作態樣中可在介電體188之上表面下面稍微凹陷、或超出該上表面向上延伸。CTE匹配安裝墊180、182可具有非分層(單塊)構造；或者，反而，安裝墊180、182可被賦予分層構造，如所示。在後種狀況中，舉例而言，CTE匹配安裝墊180、182各可包括接合至至少一個Mo或Cu-Mo層之至少一第一Cu層；舉例而言，安裝墊180、182各可包括接合於兩個Cu層之間的一中間Mo或Cu-Mo層。在此類實施例中，各安裝墊180、182中所包括之該(等) Mo或Cu-Mo層相比於該或該等Cu層(其在至少一些例子中可實質不含Mo)可含有一更小Cu重量百分比及一更大Mo重量百分比。
採用類似於CTE匹配安裝墊180、182之一方式，金屬基座結構184、186被賦予非分層或分層構造，提供各具有分別比金屬基座結構184、186更小、並且比RF功率晶粒174、176更大之一CTE的CTE匹配安裝墊180、182。在一項實施例中，金屬基座結構184、186各假設形式為一金屬(例如：Cu)壓花或區塊；而在其他例子中，基座結構184、186可由具有較高熱傳導率及導電率之一複合或分層材料所產生。比較而言，在所示實施例中，CTE匹配安裝墊180、182各可被賦予一分層構造。在這種狀況中，CTE匹配安裝墊180、182各可包括具有一第一Mo含量及一第一Cu含量之至少一個層或一組層；以及按重量計具有小於第一Mo含量之一第二Mo含量、及大於第一Cu含量之一第二Cu含量的一第二層或第二組層。在其他實作態樣中，金屬基座結構184、186可被賦予如前述之一分層構造，而CTE匹配安裝墊180、182則可具有一單塊或非分層構造。再者，在某些狀況中，可將CTE匹配安裝墊180、182各產生為包括鍍覆金屬表面或塗層(例如：藉由電鍍所形成之含Ag表面修飾)，促進在介於安裝墊180、182與金屬基座結構184、186之間的介面處形成高完整性、低電阻結合。
接續參照圖13，在替代實施例中，一HTP基體178之介電體188可假設形式為無核心基體或一可加工介電(例如：陶瓷)區塊。在其他實例中，介電體188係一單層或多層PCB，其更包括導電繞接特徵，諸如金屬(例如：Cu)跡線、鍍覆或填充貫孔、接地平面、及類似者。舉例而言，關於這點，介電體188可以是一多層PCB，其在位於CTE匹配安裝墊180、182之間、及位於金屬基座結構184、186之間的中間區域190內具有繞接特徵，諸如貫孔及金屬(例如：Cu)跡線。此一布局可增加RF封裝體172之佈線或電路密度，允許RF封裝體172縮減大小。RF封裝體172亦可包括其他特徵，諸如一上覆模封本體192，其包封晶粒174、176並接合至HTP基體178之一上晶粒支撐表面194。可進一步在HTP基體178之背面198上方形成一背金屬層196。當形成之背金屬層196可以是一連續金屬層(例如：一接地平面)或一圖案化金屬層。舉例而言，在實施例中，背金屬層196可以是一接地平面，其係鍍覆或按其他方式沉積在PA封裝體172之背面上方，並且形成為與金屬基座結構184、186接觸，如所示。在此類例子中，RF功率晶粒174、176各可包括透過接合材料層185、187、透過CTE匹配安裝墊180、182、及透過金屬基座結構184、186電氣耦合至背金屬層196之端子(例如：源極端子)，背金屬層196當作RF封裝體172之一導電(例如，接地)端子及熱介面。
採用上述方式，HTP基體178使RF功率晶粒174、176之過度發熱能夠藉由傳導，遠離晶粒174、176、穿過CTE匹配安裝墊180、182、穿過金屬基座結構184、186、並且消散至從RF封裝體172之外部曝露出之背金屬層196。當安裝在一更大系統或總成內時，並且如以上所指，背金屬層196可當作置放成與一系統級散熱器，諸如一氣冷式金屬機殼或鰭式陣列，熱連通之一熱介面。另外，CTE匹配安裝墊180、182與對應金屬基座結構184、186之組合相配合，形成低熱阻倒T形結構，當從RF功率晶粒174、176移離並朝向背金屬層196、且因此朝向RF封裝體172之下主表面或背面移動時體積增加。這提供一提升之熱散布功能，用以進一步增強將熱從RF功率晶粒174、176移除。同時，HTP基體178內所含之更高成本材料之體積可減小，如相較於例如等效尺寸之一多層凸緣，用以使與將HTP基體178併入RF封裝體172相關聯之總材料成本達到最小。在製造期間，可在一開始產生CTE匹配安裝墊180、182，並利用一獨立製作過程接合至金屬基座結構184、186。更具體而言，在一種可能作法中，較大片材或面板(具體實現CTE匹配安裝墊180、182之多個個體及金屬基座結構184、186之多個個體)可利用與上述那些類似之過程來接合，並且單一化以產出諸T形單元，接著利用與那些目前用於形成具有嵌入式壓花之PCB者類似之過程將其併入一PCB (或類似基體)。在其他實施例中，可將一不同製作技巧用於產生HTP基體178及RF封裝體172。
最後請參照圖14，一RF封裝體200之再一例示性實施例係以一簡化截面形式繪示，其含有接合至一下層HTP基體206之兩個RF功率晶粒202、204。採用類似於HTP基體22 (圖1至10)及HTP基體178 (圖13)之一方式，HTP基體206包括受RF功率晶粒202、204利用接合層212、214附接過去之兩個CTE匹配安裝墊208、210。如前述狀況，接合層212、214係由一導電且導熱材料所組成，諸如焊料、一燒結材料、或一含金屬顆粒之晶粒附接材料。對立之RF功率晶粒202、204、CTE匹配安裝墊208、210係接合至至少一個下層金屬基座結構218之上主表面或面晶粒正面216，且安裝墊208、210從正面216向上突出，如隆起、似台座特徵。在這項特定實例中，金屬基座結構218假設形式為以引線框格式提供之一非繞接金屬區塊或「晶粒附著墊」，且金屬基座結構218在下文中更具體地稱為「晶粒附著墊218」。除了晶粒附接墊218以外，引線框218、220更包括嵌入式端子或接觸墊220，其係隔成諸列在與晶粒附接墊218之週邊側壁相鄰處延伸。一上覆模封本體224係繞著已封裝組件(這裡為RF功率晶粒202、204)、互連特徵(例如：未繪示之打線)、以及晶粒附接墊218之上表面及週邊表面形成。在所示實例中，RF封裝體200因此可假設形式為一扁平無引線封裝體，諸如一QFN或DFN封裝體。在實施例中，引線框218、220、以及因此晶粒附接墊218及接觸墊220可由一金屬材料所組成，諸如Cu。比較而言，CTE匹配安裝墊180、182可以是分層或積層結構，如所示，由交替金屬層(例如：交替Cu及Cu-Mo層)所組成，賦予安裝墊180、182比晶粒附接墊218之CTE更小且比RF功率晶粒174、176之相應CTE更大之CTE。在其他例子中，CTE匹配安裝墊180、182可以是由一適合的金屬或複合材料(例如：Mo或一Cu-Mo合金)、或所具之一CTE落在所欲範圍內之另一導電且導熱材料所組成之非分層結構。
晶粒附接墊218之一下表面226係透過RF封裝體200之底側或下主表面曝露，並且可與其實質共面。晶粒附接墊218之下表面226因此可當作RF封裝體200之熱介面，並且當RF封裝體200係安裝在一更大電子系統或總成內時，可置放成與一系統級散熱器熱連通。RF功率晶粒202、204之過度發熱可因此從RF封裝體200之內部提取出來，透過HTP基體206 (並且具體而言，透過CTE匹配安裝墊 208、210及金屬基座結構218)傳導，並送至系統級散熱器以供轉移至週遭環境。再者，CTE匹配安裝墊208、210與晶粒附接墊218 (一般為一「金屬基座結構」)之組合進一步當作一雙打頂壓花，用以有效地提供一提升之熱散布功能，這可進一步提升RF封裝體200之總體熱效能或散熱能力。當RF功率晶粒202、204中之一者或兩者在RF封裝體200運作期間，由於例如以更高頻率或功率位準運作、及/或利用一分層GaN (例如：一GaN/SiC)晶粒基體或具有一較高功率密度之另一晶粒技術製作RF功率晶粒202、204而容易過度發熱時，此類增強散熱能力可尤其有益。同時，晶粒附接墊218之已曝露下表面226可當作RF封裝體200之一(例如：接地)端子，HTP基體206在假設形式為承載用於RF信號放大目的之FET的PA晶粒時，提供一低電阻連接連至RF功率晶粒202、204之端子(例如：源極端子)，如前述。
結論
前述因此已說明含有獨特高熱效能(HTP)基體之RF封裝體。HTP基體之實施例包括一或多個CTE匹配安裝墊，其係製作成使附接至該等安裝墊之RF功率晶粒(以及可能其他發熱組件)與受該等安裝墊接合過去之一底層金屬基座結構之間的CTE不匹配達到最小，無論是藉由擴散接合還是利用一適合的接合材料來接合。這樣一來，CTE匹配安裝墊使晶粒-基體介面處出現之熱驅動機械應力源達到最少，用以降低這些關鍵介面處結構異形之可能性，並且隨著時間使RF封裝體之可靠度增強。HTP基體之實施例進一步適用於整合到多種RF封裝體類型裡，並且不僅將熱從已封裝RF晶粒有效率移除，而且還自RF功率晶粒至金屬基座結構建立一低電阻路徑；舉例而言，在實施例中當作RF封裝體之一端子，諸如RF封裝體之一接地端子，或按其他方式提供連至一背面接地平面之電氣連接。在某些例子中，CTE匹配安裝墊可藉由設計(例如，透過尺寸或組成之改變)來調適，用以提供為特定RF功率晶粒類型最佳化之個別化熱移除特性，諸如以一Doherty PA電路中所包括之一載波PA晶粒來說明之提升之熱移除能力。作為更進一步優點，HTP基體之實施例抗拒在某些多層凸緣中觀察到之尺寸變化，諸如導因於翹曲之平坦度偏差；並且可含有減量之耗成本材料，對基體熱效能造成少量或不造成衰減。最後，當例如運用基於陣列之製造技巧以平行方式製造一較大量HTP基體及可能RF封裝體時，可採用一有成本效益之方式將HTP基體之實施例製作並整合到RF封裝體裡。
RF封裝體之實施例含有HTP基體，該HTP基體包括一金屬基座結構，其具有面向一第一RF功率晶粒之一正面及位於基座結構正面上之一第一晶粒附接區域；晶粒附接區域表示金屬基座結構下伏於晶粒使用空間之表面積，如在HTP基體上向下審視者。一第一CTE匹配安裝墊係接合至該金屬基座結構並覆蓋該第一晶粒附接區域。該第一CTE安裝墊具有比RF功率晶粒之CTE更大並且比該金屬基座結構之CTE更小之一CTE。一導電接合材料將該RF功率晶粒附接至該第一CTE匹配安裝墊，而整合到第一RF功率晶粒裡之RF電路系統係透過該第一CTE匹配安裝墊電氣耦合至該金屬基座結構。在某些例子中，該第一CTE匹配安裝墊從該金屬基座結構之該正面向上突出以形成一隆起台座特徵，該第一RF功率晶粒係安裝至該隆起台座特徵。另外或替代地，該金屬基座結構可包括一開放空腔，該第一CTE匹配安裝墊係插入到該開放空腔裡，使得該第一CTE匹配安裝墊係至少部分地嵌入該金屬基座結構中。在又其他例子中，該第一CTE匹配安裝墊具有與該金屬基座結構之該正面之一外端子表面實質共面之一晶粒支撐表面。
亦已揭示含有具CTE匹配安裝墊之HTP基體的RF封裝體之製作方法。在實作態樣中，該方法包括以下步驟或過程：(i)取得具有一晶粒CTE之一第一RF功率晶粒；(ii)將該第一RF功率晶粒附接至包括在一HTP基體中之一第一CTE匹配安裝墊，該第一CTE匹配安裝墊係接合至一金屬基座結構，該金屬基座結構具有一基座結構CTE、以及具有比該晶粒CTE更大並且比該基座結構CTE更小之一安裝墊CTE；以及(iii)搭配將該第一RF功率晶粒附接至該第一CTE匹配安裝墊，透過該第一CTE匹配安裝墊將形成於第一RF功率晶粒上之PA電路系統電氣耦合至該金屬基座結構。在RF電路系統包括或假設具有一源極端子之一FET的形式之某些實作態樣中，電氣耦合需要透過該第一CTE匹配安裝墊將該FET之該源極端子電氣耦合至該金屬基座結構。在第一RF功率晶粒假設形式為一峰值RF功率晶粒之其他實作態樣中，該方法包括以下附加步驟：(i)將一載波RF功率晶粒附接至一HTP基體中所包括之一第二CTE匹配安裝墊；以及(ii)搭配將該載波RF功率晶粒附接至該第二CTE匹配安裝墊，透過該第二CTE匹配安裝墊將形成於載波RF功率晶粒上之RF電路系統電氣耦合至該金屬基座結構。
儘管前述[實施方式]中已介紹至少一項例示性實施例，應了解的是，仍存在大量變例。還應了解的是，該或該等例示性實施例僅為實例，並且非意欲以任何方式限制本發明之範圍、適用性或組態。反而，前述[實施方式]將為所屬技術領域中具有通常知識者提供用於實施本發明之一例示性實施例的一便利路線圖。據瞭解，可對一例示性實施例中所述元件之功能及布置結構施作各種改變，而不脫離如隨附申請專利範圍中所提出之本發明之範疇。
20,172,200:RF封裝體 22,22`,150,178,206:HTP基體 24:蓋件 26(a):第一引線 26(b):第二引線 28:封裝本體 30,30`,152,184,186:金屬基座結構 32:空氣腔 34:下週邊裙 36,198:背面 38:封裝體中心線 40:引線隔離架 42,162:上表面 44:內引線末端部分 46,48,174,176,202,204:RF功率晶粒 50,50`,52,52`,154,180,182,208,210:CTE匹配安裝墊 54,56:本體或層 58:接合墊 60,196:背金屬層 62:打線陣列 64:上週邊邊緣部分 66,68,70`,71`:接合材料 70,71:導熱接合材料 72,74,76,78:安裝墊層 90,92:繫桿 94,96:對立側壁 98,100:晶粒安裝區 102:箭頭 104:延遲元件 106:Doherty PA電路 108:載波放大區段 109:節點 110:峰值放大區段 112:功率分配器 114,116:信號放大路徑 118:組合節點 120:負載 122,124:功率分配器輸出 130,132,134,136:阻抗匹配網路 138:相位延遲元件 140:附加延遲元件 142:基座結構陣列 144:犧牲連接器區域 146:CTE匹配安裝墊陣列 148:犧牲連接區域 156,158:晶粒附接區域 160,194:上晶粒支撐表面 168:滾筒 170:座標圖例 185,187:導電且導熱接合層 188:介電封裝物本體 190:中間區域 192,224:上覆模封本體 212,214:接合層 216:正面 218,220:引線架 226:下表面
本發明之至少一項實施例將在下文搭配以下圖式作說明，其中相似的符號表示相似的元件，並且：
圖1及2分別係一RF封裝體(在這裡係一空氣腔PA封裝體)的截面圖及截面等角視圖，該RF封裝體含有RF功率晶粒及具有CTE匹配安裝墊之一高熱效能(HTP)基體，該等RF功率晶粒係附接至該等CTE匹配安裝墊，如根據本揭露之一例示性實施例所示；
圖3、4及5分別係圖1及2所示之例示性空氣腔PA封裝體中所包括之RF功率晶粒及HTP基體的等角視圖、平面圖(自上而下)、及展開圖；
圖6係本揭露之實施例中一例示性Doherty PA電路結構的一簡化示意圖，其一部分可利用圖1至5所示之例示性空氣腔PA封裝體中所含之RF功率晶粒來實施；
圖7至10採用逐步序列，繪示用於利用一大規模、基於陣列之製造作法，連同若干類似或等同之HTP基體，製造圖1至5所示HTP基體之一例示性製作方法；
圖11及12分別係一HTP基體的平面圖(自上而下)及截面圖，該HTP基體含有具一上晶粒支撐表面之一CTE匹配安裝墊或鑲嵌物，該上晶粒支撐表面與一金屬基座結構(在這裡，設置為一金屬基座凸緣)之上表面實質共面；
圖13係一PA封裝體的一簡化截面，其含有RF功率晶粒及一HTP基體，該HTP基體包括一介電體、採用嵌入式金屬壓花形式之金屬基座結構、及接合至基座結構之CTE匹配安裝墊，如根據再一例示性實施例所示；以及
圖14係含有RF功率晶粒及一HTP基體之一PA封裝體的一簡化截面，該HTP基體包括一介電體、採用一引線框晶粒附接墊形式之一金屬基座結構、及接合至晶粒附接墊之CTE匹配安裝墊，如根據本揭露之再一例示性實施例所示。
為了例示簡便且清楚起見，可省略眾所周知之特徵及技巧之說明及細節，以避免不必要地混淆隨後[實施方式]中所述之本發明之實例及非限制性實施例。更應瞭解的是，除非另有敍述，否則附圖中出現之特徵或元件不必然按照比例繪示。舉例而言，圖中某些元件或區域之尺寸可相對於其他元件或區域放大，以提升對本發明之實施例之理解。
20:射頻封裝體
22:HTP基體
24:蓋件
26(a):第一引線
26(b):第二引線
28:封裝本體
30:金屬基座結構
34:下週邊裙
36:背面
40:引線隔離架
44:內引線末端部分
46:RF功率晶粒
50:CTE匹配安裝墊
54:本體或層
64:上週邊邊緣部分
66:接合材料
70:導熱接合材料
72,74,76,78:安裝墊層
104:延遲元件

Claims (20)

  1. 一種射頻(RF)封裝體，其包含： 一第一RF功率晶粒，其具有一晶粒熱膨脹係數(CTE)； 一高熱效能基體，其包含： 一金屬基座結構，其具有一基座結構CTE、面向該第一RF功率晶粒之一正面、及位在該金屬基座結構之該正面上之一第一晶粒附接區域；以及 一第一CTE匹配安裝墊，其係接合至該金屬基座結構並覆蓋該第一晶粒附接區域，該第一CTE匹配安裝墊具有大於該晶粒CTE且小於該基座結構CTE之一安裝墊CTE； 一導電接合材料，其將該第一RF功率晶粒附接至該第一CTE匹配安裝墊；以及 RF電路系統，其係整合到第一RF功率晶粒裡，並且透過該第一CTE匹配安裝墊電氣耦合至該金屬基座結構。
  2. 如請求項1之RF封裝體，其中該第一CTE匹配安裝墊從該金屬基座結構之該正面向上突出以形成一隆起台座特徵，該第一RF功率晶粒係安裝至該隆起台座特徵。
  3. 如請求項1之RF封裝體，其中該金屬基座結構包含一開放空腔，該第一CTE匹配安裝墊係插入到該開放空腔裡，使得該第一CTE匹配安裝墊係至少部分地嵌入該金屬基座結構中。
  4. 如請求項1之RF封裝體，其中該第一CTE匹配安裝墊具有與該金屬基座結構之該正面之一外端子表面實質共面之一晶粒支撐表面。
  5. 如請求項1之RF封裝體，其中相比於該金屬基座結構，該第一CTE匹配安裝墊包含一更大之鉬重量百分比及一更小之銅重量百分比。
  6. 如請求項1之RF封裝體，其中該第一CTE匹配安裝墊包含： 一第一安裝墊層；以及 一第二安裝墊層，其係接合至該第一安裝墊層，按重量計比該第一安裝墊層含有一更少量之銅，並且按重量計比該第一安裝墊層含有一更大量之鉬。
  7. 如請求項6之RF封裝體，其中該第一CTE匹配安裝墊更包含按重量計比該第二安裝墊層含有一更大量之銅、並且按重量計比該第二安裝墊層含有一更少量之鉬的一第三安裝墊層； 其中該第二安裝墊層位於第一安裝墊層與該第二安裝墊層之間。
  8. 如請求項1之RF封裝體，其中該RF電路系統包含具有一源極端子之一場效電晶體(FET)，該源極端子係透過該第一CTE匹配安裝墊電氣耦合至該金屬基座結構。
  9. 如請求項1之RF封裝體，其中該高熱效能基體更包含一第二CTE匹配安裝墊，該第二CTE匹配安裝墊係接合至該金屬基座結構並覆蓋其上的一第二晶粒附接區域；以及 其中該RF封裝體更包含： 一第二RF功率晶粒，其係附接至該第二CTE匹配安裝墊；以及 附加RF電路系統，其係形成於該第二RF功率晶粒上，並透過該第二CTE匹配安裝墊電氣耦合至該金屬基座結構。
  10. 如請求項9之RF封裝體，其中該第一RF功率晶粒包含一峰值RF功率晶粒且該第二RF功率晶粒包含一載波RF功率晶粒。
  11. 如請求項10之RF封裝體，其中該第一CTE匹配安裝墊具有一第一體積；以及 其中該第二CTE匹配安裝墊具有大於該第一體積之一第二體積。
  12. 如請求項1之RF封裝體，其更包含形成於該第一CTE匹配安裝墊與該金屬基座結構之間的一擴散接合。
  13. 如請求項1之RF封裝體，其中該高熱效能基體更包含一介電體，該金屬基座結構及該第一CTE匹配安裝墊係嵌入於該介電體中。 其中，該金屬基座結構及該第一CTE匹配安裝墊組合以形成一倒T形結構，其隨著遠離該第一RF功率晶粒而增大體積。
  14. 如請求項1之RF封裝體，其更包含將該第一RF功率晶粒包封並且至少部分地環繞該高熱效能基體之一模製封裝本體； 其中該金屬基座結構具有與該正面相對並且與該模製封裝本體之一背面實質共面之一背面。
  15. 如請求項1之RF封裝體，其中該高熱效能基體更包含從該第一CTE匹配安裝墊延伸至該高熱效能基體之一週邊側壁的週邊繫桿。
  16. 如請求項15之RF封裝體，其更包含： 一第二CTE匹配安裝墊；以及 一中間繫桿，其從該第一CTE匹配安裝墊延伸至該第二CTE匹配安裝墊，該中間繫桿與該第一CTE匹配安裝墊及該第二CTE匹配安裝墊構成一體。
  17. 一種用於製作一射頻(RF)封裝體之方法，該方法包含： 取得具有一晶粒熱膨脹係數(CTE)之一第一RF功率晶粒； 將該第一RF功率晶粒附接至包括在一高熱效能基體中之一第一CTE匹配安裝墊，該第一CTE匹配安裝墊係接合至一金屬基座結構，該金屬基座結構具有一基座結構CTE、以及具有比該晶粒CTE更大並且比該基座結構CTE更小之一安裝墊CTE；以及 搭配將該第一RF功率晶粒附接至該第一CTE匹配安裝墊，透過該第一CTE匹配安裝墊將形成於第一RF功率晶粒上之功率放大器(PA)電路系統電氣耦合至該金屬基座結構。
  18. 如請求項17之方法，其中該PA電路系統包含具有一源極端子之一場效電晶體(FET)；以及 其中電氣耦合包含透過該第一CTE匹配安裝墊將該FET之該源極端子電氣耦合至該金屬基座結構。
  19. 如請求項17之方法，其中該第一RF功率晶粒包含一峰值RF功率晶粒；以及 其中該方法更包含： 將一載波RF功率晶粒附接至包括在該高熱效能基體中之一第二CTE匹配安裝墊；以及 搭配將該載波RF功率晶粒附接至該第二CTE匹配安裝墊，透過該第二CTE匹配安裝墊將形成於載波RF功率晶粒上之RF電路系統電氣耦合至該金屬基座結構。
  20. 如請求項17之方法，其更包含選擇該第一CTE匹配安裝墊以具有一分層構造，其包含： 一第一安裝墊層；以及 一第二安裝墊層，其係接合至該第一安裝墊層，按重量計比該第一安裝墊層含有一更少量之銅，並且按重量計比該第一安裝墊層含有一更大量之鉬。
TW111135735A 2021-12-09 2022-09-21 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法 TW202324668A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/546,453 US11929310B2 (en) 2021-12-09 2021-12-09 Radio frequency packages containing substrates with coefficient of thermal expansion matched mount pads and associated fabrication methods
US17/546,453 2021-12-09

Publications (1)

Publication Number Publication Date
TW202324668A true TW202324668A (zh) 2023-06-16

Family

ID=84362950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135735A TW202324668A (zh) 2021-12-09 2022-09-21 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法

Country Status (6)

Country Link
US (1) US11929310B2 (zh)
EP (1) EP4207265A3 (zh)
JP (1) JP2023086106A (zh)
KR (1) KR20230088277A (zh)
CN (1) CN116259602A (zh)
TW (1) TW202324668A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7083759B2 (en) 2000-01-26 2006-08-01 A.L.M.T. Corp. Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
JP4610414B2 (ja) 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP3862737B1 (ja) 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP2007305962A (ja) 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
US10347559B2 (en) 2011-03-16 2019-07-09 Momentive Performance Materials Inc. High thermal conductivity/low coefficient of thermal expansion composites
US9559026B2 (en) 2015-02-26 2017-01-31 Infineon Technologies Americas Corp. Semiconductor package having a multi-layered base
US9984951B2 (en) 2016-07-29 2018-05-29 Nxp Usa, Inc. Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
US9922894B1 (en) * 2016-09-19 2018-03-20 Nxp Usa, Inc. Air cavity packages and methods for the production thereof
US10199303B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
JP6786090B2 (ja) 2019-03-11 2020-11-18 ザ グッドシステム コーポレーション 放熱板材
US10923451B2 (en) * 2019-07-16 2021-02-16 Nxp Usa, Inc. Semiconductor dies having ultra-thin wafer backmetal systems, microelectronic devices containing the same, and associated fabrication methods
US11128268B1 (en) * 2020-05-28 2021-09-21 Nxp Usa, Inc. Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof

Also Published As

Publication number Publication date
CN116259602A (zh) 2023-06-13
US11929310B2 (en) 2024-03-12
US20230187325A1 (en) 2023-06-15
KR20230088277A (ko) 2023-06-19
EP4207265A2 (en) 2023-07-05
EP4207265A3 (en) 2023-09-27
JP2023086106A (ja) 2023-06-21

Similar Documents

Publication Publication Date Title
US5386339A (en) Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US7605451B2 (en) RF power transistor having an encapsulated chip package
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
US8796843B1 (en) RF and milimeter-wave high-power semiconductor device
US11127651B2 (en) High power module semiconductor package with multiple submodules
JP2013243362A (ja) 段階的熱膨張パラメータを有する熱分散部
US20220084950A1 (en) Packaging for rf transistor amplifiers
JP5858637B2 (ja) 半導体パッケージ
US11621231B2 (en) Methods of fabricating leadless power amplifier packages including topside terminations
KR101979265B1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
US3649872A (en) Packaging structure for high-frequency semiconductor devices
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
TW202324668A (zh) 含有具熱膨脹係數匹配安裝墊之基體之射頻封裝體及相關聯製造方法
CN112447615A (zh) 半导体器件封装组件及其制造方法
CN105280564A (zh) 载体、半导体模块及其制备方法
CN216288399U (zh) 半导体器件组件
US11915986B2 (en) Ceramic semiconductor device package with copper tungsten conductive layers
US20240055331A1 (en) Small outline transistor with thermal flat lead
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
JPH0661365A (ja) 半導体装置およびその製造方法
JP2022081809A (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN116314043A (zh) 含有多层级电力基板的射频封装和相关联制造方法