DE102013216003A1 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102013216003A1
DE102013216003A1 DE102013216003.8A DE102013216003A DE102013216003A1 DE 102013216003 A1 DE102013216003 A1 DE 102013216003A1 DE 102013216003 A DE102013216003 A DE 102013216003A DE 102013216003 A1 DE102013216003 A1 DE 102013216003A1
Authority
DE
Germany
Prior art keywords
recess
resin layer
chip pad
single chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013216003.8A
Other languages
English (en)
Inventor
Tatsunori YANAGIMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013216003A1 publication Critical patent/DE102013216003A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (100) in Übereinstimmung mit der Erfindung enthält eine Einzelchipanschlussfläche (5), ein Halbleiterelement (7), das mit einer oberen Oberfläche der Einzelchipanschlussfläche (5) verbunden ist, und eine Harzlage (4), die mit der unteren Oberfläche der Einzelchipanschlussfläche (5) einen engen Kontakt herstellt, wobei das Halbleiterelement (7) gemeinsam mit der Einzelchipanschlussfläche (5) und mit der Harzlage (4) mittels Harz abgedichtet ist, wobei in der unteren Oberfläche der Einzelchipanschlussfläche (5) eine Aussparung (5a) ausgebildet ist und wobei ein Teil der Harzlage (4) in der Weise in die Aussparung (5a) gefüllt worden ist, dass die Harzlage (4) mit der unteren Oberfläche der Einzelchipanschlussfläche (5), die eine Innenseite der Aussparung (5a) enthält, einen engen Kontakt herstellt.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, in der ein Leistungshalbleiterelement montiert ist, und ein Herstellungsverfahren dafür.
  • Eine Leistungshalbleitervorrichtung wird zum Steuern und Gleichrichten verhältnismäßig hoher elektrischer Leistung in einem Schienenfahrzeug, in einem Hybridfahrzeug, in einem Elektrofahrzeug, in einem elektrischen Haushaltsgerät, in einer Fertigungsanlage und dergleichen verwendet. Somit muss ein Halbleiterelement, das für die Leistungshalbleitervorrichtung verwendet wird, mit einer Stromdichte von über 100 A/cm2 erregt werden. Als Halbleitermaterialien sind in den letzten Jahren anstelle von Silicium (Si) Siliciumcarbid (SiC) und Galliumnitrid (GaN), die Halbleitermaterialien mit breiter Bandlücke sind, erkannt worden. Insbesondere kann ein SiC-Halbleiterelement bei einer Stromdichte von über 500 A/cm2 betrieben werden. Außerdem kann das SiC-Halbleiterelement bei einer hohen Temperatur von 150°C bis 300°C stabil betrieben werden, und es ist zu erwarten, dass dieses Halbleitermaterial sowohl den Betrieb bei hoher Stromdichte als auch den bei hoher Temperatur bewältigt.
  • In einer Struktur einer solchen Leistungshalbleitervorrichtung sind z. B. mehrere Halbleiterelemente auf einer oberen Oberfläche einer Einzelchipanschlussfläche angeordnet, wobei eine isolierende Harzlage mit hoher Wärmeableitung (im Folgenden einfach als eine Harzlage bezeichnet) einen engen Kontakt mit einer unteren Oberfläche der Einzelchipanschlussfläche herstellt. Ferner ist ein Leiterrahmen als ein äußerer Anschluss bereitgestellt und ist das Halbleiterelement zusammen mit der Einzelchipanschlussfläche und mit der Harzlage mittels Harz abgedichtet. Die Harzlage weist üblicherweise eine höhere Wärmeleitfähigkeit als ein für die Harzabdichtung verwendetes Vergießharz auf (siehe z. B. JP2004-172239 ).
  • Der Halbleiter mit breiter Bandlücke muss die Harzlage mit hoher Wärmeableitung und guter Isolation verwenden, damit er für den Betrieb bei hoher Stromdichte und hoher Temperatur geeignet ist. Um die Wärmeableitung der Harzlage zu verbessern, wird allgemein ein hoher Anteil Füllstoff in das Isolierharz gefüllt. Allerdings wird ein Inhaltsanteil des haftenden Harzes verringert, um seine Haftfestigkeit zu verringern. Wenn die Haftfestigkeit verringert ist, um die Harzlage von der unteren Oberfläche der Einzelchipanschlussfläche, auf der die Halbleiterelemente angeordnet sind, zu trennen, konzentriert sich ein Potentialgradient an der Oberfläche zwischen einem getrennten Abschnitt und einem nicht getrennten Abschnitt, was eine teilweise Entladung veranlasst. Folglich wird eine Spannungsfestigkeit der Halbleitervorrichtung verringert.
  • Da sich die Temperatur der Halbleitervorrichtung beim Betrieb ändert, wird zwischen Bauelementen mit unterschiedlichen linearen Ausdehnungskoeffizienten eine Temperaturbelastung verursacht, durch die die Bauelemente an einer Grenzfläche dazwischen getrennt werden. Dementsprechend wird eine Halbleitervorrichtung vorgeschlagen, bei der die Kontaktfähigkeit zwischen der Harzlage und der Einzelchipanschlussfläche, auf der ein Halbleiterelement, das Wärme erzeugt, angeordnet ist, verbessert ist (siehe JP 2009-302526 ).
  • In einer in JP2004-172239 beschriebenen Struktur werden eine Harzlage, die Einzelchipanschlussfläche und ein Innenleiter z. B. durch ein Spritzpressverfahren mit Harz abgedichtet. Um die Kontaktfähigkeit zwischen der Harzlage und der Einzelchipanschlussfläche zu halten, wird die Harzlage halb ausgehärtet. Die Wärme zu der Zeit, zu der das Harz aushärtet, verdampft eine Lösungsmittelkomponente in der Harzlage, wobei in der Harzabdichtung ein Spalt verursacht werden kann. Wenn bei einer Grenzfläche zwischen der Einzelchipanschlussfläche und der Harzlage ein Spalt verursacht wird, wird nicht nur die Wärmeableitung, sondern auch eine Spannungsfestigkeit der Halbleitervorrichtung verringert.
  • Außerdem werden in einer in JP2009-302526 beschriebenen Struktur die Harzlage und die Einzelchipanschlussfläche, auf der ein Halbleiterelement angeordnet wird, durch ein Pressverfahren in engen Kontakt miteinander gebracht und daraufhin durch das Spritzpressverfahren mit Harz abgedichtet. Da das Spritzpressverfahren nach dem Formpressverfahren ausgeführt wird, ist die Anzahl der Schritte erhöht und damit die Produktivität verringert. Ferner ist die Anzahl, in der der Leiterrahmen, an dem die Halbleiterelemente und die Drähte montiert sind, gehandhabt wird, erhöht, was die Ausbeute verringert.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung mit einer hohen Kontaktfähigkeit zwischen einer Harzlage und einer Einzelchipanschlussfläche, auf der ein Halbleiterelement angeordnet ist, sowie mit einer guten Wärmeableitung und ein Herstellungsverfahren dafür zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 8. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Eine Halbleitervorrichtung in Übereinstimmung mit der Erfindung enthält eine Einzelchipanschlussfläche, ein Halbleiterelement, das mit einer oberen Oberfläche der Einzelchipanschlussfläche verbunden ist, und eine Harzlage, die mit der unteren Oberfläche der Einzelchipanschlussfläche einen engen Kontakt herstellt. Das Halbleiterelement ist gemeinsam mit der Einzelchipanschlussfläche und mit der Harzlage mittels Harz abgedichtet. In der unteren Oberfläche der Einzelchipanschlussfläche ist eine Aussparung ausgebildet. Ein Teil der Harzlage ist in der Weise in die Aussparung gefüllt worden, dass die Harzlage mit der unteren Oberfläche der Einzelchipanschlussfläche, die eine Innenseite der Aussparung enthält, einen engen Kontakt herstellt.
  • In der Halbleitervorrichtung in Übereinstimmung mit der Erfindung ist in der unteren Oberfläche der Einzelchipanschlussfläche die Aussparung vorgesehen. Somit kann eine Kontaktfläche der Einzelchipanschlussfläche mit der Harzlage im Vergleich zu einer Struktur, in der die Aussparung in der unteren Oberfläche der Einzelchipanschlussfläche nicht vorgesehen ist, größer sein. Somit kann die Kontaktfähigkeit zwischen der Einzelchipanschlussfläche und der Harzlage verbessert sein. Die größere Kontaktfläche der Einzelchipanschlussfläche mit der Harzlage verbessert die Wärmeableitung. Die verbesserte Kontaktfähigkeit zwischen der Einzelchipanschlussfläche und der Harzlage kann die Trennung der Harzlage verhindern. Somit kann die Zuverlässigkeit der Halbleitervorrichtung verbessert sein.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht einer Halbleitervorrichtung in Übereinstimmung mit einer ersten bevorzugten Ausführungsform;
  • 2 eine Unteransicht und eine Seitenansicht der Halbleitervorrichtung in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
  • 3 eine Draufsicht und eine Querschnittsansicht der Halbleitervorrichtung in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
  • 4A–4C Teilquerschnittsansichten der Halbleitervorrichtung in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
  • 5A–5D schematische Darstellungen eines Herstellungsverfahrens der Halbleitervorrichtung in Übereinstimmung mit der ersten bevorzugten Ausführungsform;
  • 6 eine schematische Darstellung der Struktur einer in der Halbleitervorrichtung in Übereinstimmung mit einer zweiten bevorzugten Ausführungsform vorgesehenen Einzelchipanschlussfläche; und
  • 7 eine schematische Darstellung der Struktur der in der Halbleitervorrichtung in Übereinstimmung mit einer dritten bevorzugten Ausführungsform vorgesehenen Einzelchipanschlussfläche.
  • Erste bevorzugte Ausführungsform
  • Struktur
  • 1 zeigt eine perspektivische Ansicht einer Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform. 2 zeigt eine Unteransicht und eine Seitenansicht der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform. Eine Baugruppe der Halbleitervorrichtung 100 ist durch ein Vergießharz 2 abgedichtet und ein Leiterrahmen 1 steht von ihren Seitenoberflächen vor. Auf der unteren Oberfläche der Halbleitervorrichtung 100 liegt z. B. eine Hauptebene einer aus Kupferfolie hergestellten Metallplatte 3 frei. Die Metallplatte 3 kann aus einem Material mit einer höheren Wärmeleitfähigkeit als das Vergießharz 2, z. B. aus Aluminium, hergestellt sein. Wie später beschrieben ist, stellt eine Harzlage einen engen Kontakt mit der anderen Hauptebene der Metallplatte 3 her. Das Vergießharz ist z. B. ein Epoxidharz.
  • 3 zeigt eine Draufsicht und eine Querschnittsansicht entlang der Linien AB und CD der Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 enthält mehrere Leiterrahmen 1. Wie in der Querschnittsansicht entlang der Linie CD gezeigt ist, ist der linke Leiterrahmen 1 einteilig mit einer Einzelchipanschlussfläche 5. Das heißt, der linke Leiterrahmen 1 enthält einen Außenleiter 1a, der nicht durch das Vergießharz 2 abgedichtet ist, einen Innenleiter 1b, der durch das Vergießharz 2 abgedichtet ist, die Einzelchipanschlussfläche 5 und eine Stufe 1c, die die Einzelchipanschlussfläche 5 und den Innenleiter verbindet. Der Innenleiter 1b und die Einzelchipanschlussfläche 5 brauchen nicht notwendig über die Stufe 1c verbunden zu sein.
  • Ein Halbleiterelement 7 ist durch einen Verbindungsabschnitt 6 mit Lötmittel oder mit Silberpaste mit einer oberen Oberfläche der Einzelchipanschlussfläche 5 verbunden. Ferner ist das mit der oberen Oberfläche der Einzelchipanschlussfläche 5 verbundene Halbleiterelement 7 z. B. ein Leistungshalbleiterelement und eine FWD (Freilaufdiode), ein IGBT (Isolierschicht-Bipolartransistor), ein MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) und eine SBD (Schottky-Diode). In dieser bevorzugten Ausführungsform sind ein IGBT und eine FWD als ein SiC-Halbleiterelement, das ein bevorzugtes Anwendungsbeispiel der Erfindung ist, als das Halbleiterelement 7 parallel mit der oberen Oberfläche der Einzelchipanschlussfläche 5 verbunden.
  • In dem Leiterrahmen 1, der nicht direkt mit der Einzelchipanschlussfläche 5 verbunden ist, ist ein IC-Halbleiterelement 10 (Halbleiterelement 10 einer integrierten Schaltung) über den Verbindungsabschnitt 6 mit einer oberen Oberfläche des Innenleiters 1b verbunden. Das IC-Halbleiterelement 10 ist z. B. ein Logikchip. Das IC-Halbleiterelement 10 steuert einen Betrieb des Halbleiterelements 7.
  • Das eine oder die mehreren Halbleiterelemente 7 und der Innenleiter 1b sind durch einen dicken Kontaktierungsdraht 8a verbunden, der z. B. aus Gold oder Aluminium hergestellt ist. Der dicke Kontaktierungsdraht 8a ist aus Aluminium, aus Kupfer oder aus einer Legierung davon hergestellt. Außerdem sind das IC-Halbleiterelement 10 und der Innenleiter 1b durch einen dünnen Kontaktierungsdraht 8b verbunden, der aus Gold, aus Kupfer oder aus einer Legierung davon hergestellt ist und der einen Draht mit kleinerem Durchmesser als der dicke Kontaktierungsdraht 8a aufweist.
  • Es wird angemerkt, dass in Übereinstimmung mit der Funktion der Halbleitervorrichtung 100 mehrere Halbleiterelemente 7 und IC-Halbleiterelemente 10 vorgesehen sein können.
  • Eine Oberfläche der Baugruppe der Halbleitervorrichtung 100 ist von dem Vergießharz 2 bedeckt. Das heißt, das Halbleiterelement 7 und das IC-Halbleiterelement 10 sind zusammen mit der Einzelchipanschlussfläche 5 und einer Harzlage 4 durch das Vergießharz 2 abgedichtet. Außerdem liegt von einer Rückseite der Halbleitervorrichtung 100 die Metallplatte 3 frei. Da die Metallplatte 3 die Harzlage 4 vor Beschädigung schützt, kann die gute Isolation der Harzlage 4 aufrechterhalten werden. Es wird davon ausgegangen, dass diese Beschädigung z. B. verursacht wird, wenn die Halbleitervorrichtung 100 in eine externe Wärmesenke (nicht gezeigt) geschraubt wird, während zwischen der Halbleitervorrichtung 100 und der externen Wärmesenke Fremdkörper eingeschlossen sind.
  • Wenn es unwahrscheinlich ist, dass die obige Beschädigung verursacht wird, braucht die Metallplatte 3 nicht vorgesehen zu sein. In diesem Fall liegt die Harzlage 4 von der Rückseite der Halbleitervorrichtung 100 frei.
  • In dieser bevorzugten Ausführungsform ist die Metallplatte 3 aus einer Kupferfolie mit einer Dicke von 0,1 mm hergestellt. Wenn die Metallplatte 3, auf die die Harzlage 4 angehaftet wird, wie später beschrieben mit Harz abgedichtet wird, kann die Metallplatte 3 allerdings nur eine so starke Festigkeit aufweisen, dass ihre Struktur nicht verformt wird, wenn sie in einen Einzelchip-Hohlraum transportiert wird, und eine Dicke von 0,075 mm oder mehr aufweisen. Zum Beispiel wird die Kupferfolie mit einer Dicke unter 0,5 mm zerrissen oder verformt.
  • Eine untere Oberfläche der Einzelchipanschlussfläche 5 stellt mit einer oberen Oberfläche der Harzlage 4 einen engen Kontakt her. Eine Fläche der Harzlage 4 ist größer als eine Fläche der Einzelchipkontaktfläche 5. Eine Dicke der Harzlage 4 beträgt z. B. 0,1 mm.
  • Wie in 4A gezeigt ist, ist in der unteren Oberfläche der Einzelchipanschlussfläche 5, d. h. in einer Oberfläche, die mit der Harzlage 4 einen Kontakt herstellt, eine Aussparung 5a mit einem V-förmigen Querschnitt ausgebildet. Ein Teil der Harzlage 4 ist in die Aussparung 5a gefüllt und stellt mit der Einzelchipanschlussfläche 5 innerhalb der Aussparung 5a einen engen Kontakt her. Auf diese Weise erhöht die Aussparung 5a eine Kontaktfläche der unteren Oberfläche der Einzelchipanschlussfläche 5 mit der Harzlage 4. Somit bilden die Einzelchipanschlussfläche 5 und die Harzlage 4 einen engen Kontakt miteinander.
  • In die Harzlage 4 kann ein Wärmeableitungsfüllstoff gemischt sein. In der Harzlage 4 kann eine Dichte des Füllstoffs in dem Anteil, der in die in der unteren Oberfläche der Einzelchipanschlussfläche vorgesehene Aussparung 5a gefüllt ist, niedriger als eine Dichte des Füllstoffs in einem Anteil, der nicht in die Aussparung 5a gefüllt ist, sein.
  • Wie in 4B gezeigt ist, kann eine Querschnittsform der Aussparung 5a rechteckig sein. Wie in 4C gezeigt ist, kann die Querschnittsform der Aussparung 5a außerdem halbkreisförmig sein. Wie später beschrieben ist, kann die Aussparung 5a irgendeine Querschnittsform aufweisen, solange die Harzlage 4 in die Aussparung 5a eintreten kann.
  • Die Aussparung 5a braucht lediglich eine solche Tiefe aufzuweisen, dass die mit der Aussparung 5a versehene Einzelchipanschlussfläche 5 nicht leicht verformt wird. Wenn der dünnste Abschnitt der Einzelchipanschlussfläche 5 0,1 mm oder mehr beträgt, ist die Tiefe der Aussparung 5a nicht beschränkt. Zum Beispiel kann die Tiefe der Aussparung 5a 0,3 mm oder weniger betragen, wenn eine Plattendicke der Einzelchipanschlussfläche 5 0,4 mm beträgt.
  • Bevorzugter ist für eine Form der Aussparung 5a eine Breite einer Innenseite der Aussparung 5a größer als die einer Öffnung der Aussparung 5a. Eine solche Form ermöglicht, dass die in die Aussparung 5a gefüllte Harzlage 4 schwer von der Aussparung 5a zu trennen ist. Somit können die Einzelchipanschlussfläche 5 und die Harzlage 4 einen engeren Kontakt miteinander bilden.
  • Im Folgenden wird eine Zusammensetzung der Harzlage 4 beschrieben. Die Harzlage 4 wird durch Kneten einer Epoxidharzkomponente und des Wärmeableitungsfüllstoffs, der die Wärmeableitung der Harzlage erhöht, hergestellt. Die Epoxidharzkomponente ist ein Grundmaterial und dient als Bindemittel mit dem Füllstoff und als ein Haftmittel der Einzelchipanschlussfläche 5 und der Metallplatte 3 (im Folgenden als ein Isolierharz bezeichnet). Die Dicke der Harzlage 4 beträgt 0,1 mm. Wie später beschrieben wird, wird die Dicke der Harzlage 4 in Übereinstimmung mit der für die Halbleitervorrichtung 100 erforderlichen Wärmebeständigkeit geändert, wobei aber erwünscht ist, dass sie in dem Bereich von 0,05 mm bis 0,5 mm liegt. Der in der Harzlage 4 enthaltene Füllstoff wird ausführlich beschrieben. Der Füllstoff wird aus der Gruppe ausgewählt, die aus SiO2, Al2O3, AlN, Si3N4 und BN besteht und ist schuppenförmig oder kugelförmig. Außerdem kann ein Partikeldurchmesser des koagulierten Füllstoffs von 0,05 mm bis etwa 0,1 mm betragen, wobei aber Füllstoffpartikel mit einem kleineren Partikeldurchmesser als diesem verwendet werden. In der Erfindung ist der Füllstoff ein Gemisch des schuppenförmigen Füllstoffs und feiner Partikel mit einem Durchmesser von etwa mehreren zehn Nanometern. Allerdings ist eine Kombination des Füllstoffs und des Partikeldurchmessers dafür nicht spezifiziert und können mehrere Materialien in Übereinstimmung mit der für die Halbleitervorrichtung 100 erforderlichen Wärmebeständigkeit kombiniert werden. Außerdem weist der Füllstoff in dieser bevorzugten Ausführungsform einen Volumengehalt von 80% und eine Wärmeleitfähigkeit von etwa 10 W/mK auf, um eine Wärmeleitfähigkeit der Harzlage 4 zu erhöhen. Der Füllstoff kann irgendeinen Volumengehalt aufweisen, wenn er die für die Halbleitervorrichtung 100 erforderliche Wärmebeständigkeit und die für die Harzlage 4 erforderliche Wärmeleitfähigkeit erfüllen kann, und kann tatsächlich einen Volumengehalt von 50% bis 90% aufweisen. Es wird ein Wärmeleitungsmechanismus der Harzlage 4 beschrieben. Eine Wärmeleitfähigkeit des Isolierharzes allein der Harzlage 4 beträgt etwa 0,5 W/mK und die Wärmeleitfähigkeit des Füllstoffs beträgt etwa 80 W/mK. Ein Kontaktweg der Wärmeableitungsfüllstoffe wird in der Harzlage 4 vorzugsweise und wahlweise zu einem Wärmeleitungsweg.
  • Herstellungsverfahren
  • Es wird ein Verfahren zur Herstellung der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform beschrieben. Zunächst wird ein Verfahren zur Herstellung des Leiterrahmens 1, der die Einzelchipanschlussfläche 5, den Innenleiter 1b, den Außenleiter 1a und die Stufe 1c enthält, beschrieben. Eine in eine geeignete Größe geschnittene Kupferplatte wird einmal oder mehrmals gepresst, um den Leiterrahmen 1 zu bilden, der die Einzelchipanschlussfläche 5, den Innenleiter 1b, den Außenleiter 1a und die Stufe 1c enthält. Die Kupferplatte kann hier aus einer Legierung, die hauptsächlich Kupfer enthält, mit einer Zusammensetzung von Cu – 0,03 P – 0,1 Fe oder aus einer Legierung mit einer Zusammensetzung von Cu – 0,15 Sn bestehen. Außerdem kann die Kupferplatte aus einer Legierung, die hauptsächlich Al enthält, wie aus einem Material A5052, oder aus reinem Kupfer bestehen. Obgleich eine Dicke des Leiterrahmens 1 in der Erfindung 0,4 mm beträgt, braucht der Leiterrahmen 1 ferner nur eine Dicke aufzuweisen, die das Pressen ermöglicht und die sich nach dem Pressen nicht leicht verformen lässt. Zum Beispiel ist es erwünscht, dass die Dicke des Leiterrahmens 1 in dem Bereich von 0,1 bis 1,5 mm liegt. Um die Lötfähigkeit des Halbleiterelements 7 zu verbessern, kann die obere Oberfläche der Einzelchipanschlussfläche 5 mit Silber oder Palladium plattiert werden.
  • Nachfolgend wird ein Verfahren zum Ausbilden der Aussparung 5a in der unteren Oberfläche der Einzelchipanschlussfläche 5 beschrieben. Die 5A–5D zeigen ein Verfahren zum Ausbilden der Aussparung 5a mit einem V-förmigen Querschnitt, in dem die Breite der Innenseite der Aussparung 5a größer als die einer Öffnung der Aussparung 5a ist.
  • Wie in 5A gezeigt ist, wird die untere Oberfläche der Einzelchipanschlussfläche 5 mit einem Prägestempel 15 geprägt, der einen Vorsprung 16 mit einem V-förmigen Querschnitt aufweist. In diesem Fall werden in der Nähe der Öffnung der durch Prägen ausgebildeten Aussparung 5a (5B und 5C) Vorsprünge 17 ausgebildet. Daraufhin werden die in der Nähe der Öffnung der Aussparung 5a ausgebildeten Vorsprünge 17 erneut mit einem flachen Prägestempel 18 geprägt, um sie zusammenzudrücken (5D). Im Ergebnis wird in der Öffnung der Aussparung 5a eine Sperre 19 ausgebildet, um die Breite der Öffnung zu verringern. Durch das zweimalige Prägen wird in der unteren Oberfläche der Einzelchipanschlussfläche 5 die Aussparung 5a ausgebildet, deren Breite der Innenseite größer als die ihrer Öffnung ist. Die Breite der Öffnung der Aussparung 5a wird z. B. zu 0,05 mm ausgebildet.
  • Wenn die Breite der Innenseite der Aussparung 5a nicht größer als die ihrer Öffnung zu sein braucht, kann das Prägen mit dem flachen Prägestempel 18 weggelassen werden.
  • Außerdem wird das Ausbilden der Aussparung 5a mit einem rechteckigen Querschnitt beschrieben. Zunächst wird durch Halbätzen eine rechteckige Aussparung ausgebildet. Nachfolgend wird die Aussparung mit einem Prägestempel geprägt, dessen Vorsprung 16 einen rechteckigen Querschnitt aufweist, wodurch eine tiefere rechteckige Aussparung ausgebildet wird. Gleichzeitig werden in der Nähe der Öffnung der Aussparung Vorsprünge ausgebildet. Ferner werden die Vorsprünge mit dem flachen Prägestempel geprägt, damit sie zusammengedrückt werden, wodurch in der Öffnung eine Sperre ausgebildet wird.
  • Das Halbleiterelement 7 wird über den Verbindungsabschnitt 6 z. B. mit Lötmittel mit der oberen Oberfläche der Einzelchipanschlussfläche 5 verbunden. In diesem Fall ist der Verbindungsabschnitt 6 ein Lötmittel. Das IC-Halbleiterelement 10 wird mit der oberen Oberfläche eines weiteren Leiterrahmens 1 verbunden.
  • Nachfolgend werden ein Kontaktherstellungsverfahren, das veranlasst, dass die untere Oberfläche der Einzelchipanschlussfläche 5 einen engen Kontakt mit der Harzlage 4 herstellt, und ein Abdichtverfahren unter Verwendung des Vergießharzes 2 beschrieben. Das Kontaktherstellungsverfahren und das Abdichtverfahren werden unter Verwendung einer Form (nicht gezeigt) gleichzeitig ausgeführt.
  • Zunächst wird die halb ausgehärtete Harzlage 4 in der Form angeordnet. Die Form wird auf einer hohen Temperatur über einer Schmelztemperatur des Vergießharzes 2, z. B. auf einer Temperatur von wenigstens 180°, gehalten. Wenn die Metallplatte 3 vorgesehen ist, wird sie zwischen der Form und der Harzlage 4 angeordnet, um einen Kontakt mit einer unteren Oberfläche der Harzlage 4 herzustellen.
  • Auf der oberen Oberfläche der Harzlage 4 wird die Einzelchipanschlussfläche 5 in der Weise angeordnet, dass die untere Oberfläche der Einzelchipanschlussfläche 5 einen Kontakt mit der oberen Oberfläche der Harzlage 4 herstellt. Gleichzeitig empfängt die halb ausgehärtete Harzlage 4 Wärme von der auf hoher Temperatur gehaltenen Form, damit sie schmilzt. An einer vorgegebenen Stelle der Form wird ein weiterer Leiterrahmen 1 angeordnet, der nicht mit der Einzelchipanschlussfläche 5 verbunden ist.
  • Das Vergießharz 2 wird in die Form eingespritzt. Der Abdichtdruck der Vergießharzschmelze 2 drückt die Einzelchipkontaktfläche 5 auf die Harzlage 4. Zu dieser Zeit weist die Harzlagenschmelze 4 eine geeignete Fließfähigkeit auf, wobei der in der Harzlage 4 enthaltene Füllstoff aber nicht geschmolzen ist. Somit tritt die Isolierharzschmelze vorzugsweise in die Aussparung 5a in der unteren Oberfläche der Einzelchipanschlussfläche 5 ein. Da die Öffnungsbreite der Aussparung 5a 0,05 mm beträgt, tritt der koagulierte Füllstoff kaum in die Aussparung 5a ein. Somit wird die Dichte des Füllstoffs in der Harzlage 4 verhältnismäßig erhöht und damit seine Wärmeleitfähigkeit erhöht.
  • Wie oben beschrieben wurde, wird ein Teil der Harzlage 4 in die Aussparung 5a gefüllt, damit die Harzlage 4 einen engen Kontakt mit der unteren Oberfläche der Einzelchipanschlussfläche 5 einschließlich des Innern der Aussparung herstellt. Gleichzeitig mit dem Kontakt der Einzelchipanschlussfläche 5 und der Harzlage 4 miteinander wird das Halbleiterelement 7 durch das Vergießharz 2 zusammen mit der Einzelchipanschlussfläche 5 und der Harzlage 4 abgedichtet. Wenn die Metallplatte 3 zwischen der Form und der Harzlage 4 angeordnet wird, wird eine Hauptebene der Metallplatte 3 auf der unteren Oberfläche der Harzlage 4 angehaftet und wird die andere Hauptebene der Metallplatte 3 von der unteren Oberfläche der Halbleitervorrichtung 100 freigelegt. Durch das obige Herstellungsverfahren wird die Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform hergestellt.
  • Wirkung
  • Die Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform enthält die Einzelchipanschlussfläche 5, das Halbleiterelement 7, das auf der oberen Oberfläche der Einzelchipanschlussfläche 5 angeordnet ist, und die Harzlage 4, die einen engen Kontakt mit der unteren Oberfläche der Einzelchipanschlussfläche 5 herstellt. Das Halbleiterelement 7 ist mit der Einzelchipanschlussfläche 5 und mit der Harzlage 4 mittels Harz abgedichtet. In der unteren Oberfläche der Einzelchipanschlussfläche 5 ist die Aussparung 5a ausgebildet. Ein Teil der Harzlage 4 ist in der Weise in die Aussparung 5a gefüllt, dass die Harzlage 4 mit der unteren Oberfläche der Einzelchipanschlussfläche 5 einschließlich des Innern der Aussparung 5a einen engen Kontakt herstellt.
  • Da in der unteren Oberfläche der Einzelchipanschlussfläche 5 die Aussparung 5a vorgesehen ist, kann die Kontaktfläche der Einzelchipanschlussfläche 5 mit der Harzlage 4 im Vergleich zu der Struktur, in der die Aussparung in der unteren Oberfläche der Einzelchipanschlussfläche 5 nicht vorgesehen ist, größer sein. Somit kann die Kontaktfähigkeit zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verbessert sein. Außerdem kann die größere Kontaktfläche effizient Wärme von dem auf der Kontaktanschlussfläche 5 verbundenen Halbleiterelement 7 über die Kontaktanschlussfläche 5 zu der Harzlage 4 leiten. Das heißt, die verbesserte Wärmeableitung kann das Halbleiterelement 7 im Betrieb bei einer geeigneten Temperatur halten. Zum Beispiel kann ein Schaltverlust verhindert werden, wenn das Halbleiterelement 7 ein Schalthalbleiterelement ist. Ferner kann die verbesserte Kontaktfähigkeit zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 die Trennung der Harzlage 4 verhindern. Somit kann die Zuverlässigkeit der Halbleitervorrichtung 100 verbessert sein.
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform ist der Querschnitt der Aussparung 5a V-förmig.
  • Da der Querschnitt der Aussparung 5a V-förmig ist, wird die Ausbildung der Aussparung 5a erleichtert. Somit ist in dem Herstellungsverfahren eine Kostensenkung zu erwarten.
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform ist die Breite der Innenseite der Aussparung 5a größer als die ihrer Öffnung.
  • Die in der Öffnung der Aussparung 5a ausgebildete Sperre 19 ermöglicht, dass die in die Aussparung 5a gefüllte Harzlage 4 schwer von der Aussparung 5a zu lösen ist. Somit kann die Kontaktfähigkeit zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verbessert sein.
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform wird der Wärmeableitungsfüllstoff in die Harzlage 4 gemischt und ist die Dichte des Füllstoffs in dem in die Aussparung 5a gefüllten Anteil der Harzlage 4 niedriger als die Dichte des Füllstoffs in dem Restanteil der Harzlage 4.
  • Da die Dichte des Füllstoffs in dem in die Aussparung 5a gefüllten Anteil der Harzlage 4 niedriger als in dem Restanteil der Harzlage 4 ist, wird die Haftung zwischen der Harzlage 4 und der Aussparung 5a fester. Da die Dichte des Füllstoffs in dem nicht in die Aussparung 5a gefüllten Anteil der Harzlage 4 andererseits höher als in dem in die Aussparung 5a gefüllten Anteil der Harzlage 4 ist, ist die Wärmeleitfähigkeit ausgezeichnet, sodass die Wärme effizient freigesetzt wird. Da die Dichte des Füllstoffs außerdem im Vergleich dazu, dass die Aussparung 5a nicht vorgesehen ist, höher ist, wenn etwa dieselbe Wärmeableitung wie ohne die Aussparung 5a erforderlich ist, kann die Dicke der Harzlage 4 verhältnismäßig verringert werden.
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform ist das Halbleiterelement 7 ein SiC-Halbleiterelement. Es wird angenommen, dass das SiC-Halbleiterelement, das bei einer höheren Temperatur als das Si-Halbleiterelement betrieben werden kann, besonders viel Wärme (z. B. eine Temperatur von 200°C oder mehr) erzeugt. Dadurch, dass in der Erfindung die Kontaktfähigkeit zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verbessert ist, kann die Trennung der Harzlage 4 von der Einzelchipanschlussfläche 5 wegen einer Differenz des linearen Ausdehnungskoeffizienten verhindert werden, selbst wenn das Halbleiterelement 7 heiß wird. Somit kann die Zuverlässigkeit der Halbleitervorrichtung 100 verbessert sein.
  • Das Herstellungsverfahren für eine Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform enthält die folgenden Schritte: (a) Ausbilden einer Aussparung 5a in einer unteren Oberfläche der Einzelchipanschlussfläche 5; (b) nach dem Schritt (a) Verbinden des Halbleiterelements 7 mit der oberen Oberfläche der Einzelchipanschlussfläche 5, (c) nach dem Schritt (b) Anordnen der Harzlage 4 in der Form, die auf einer Temperatur gehalten wird, bei der das Vergießharz 2 geschmolzen werden kann, um die Einzelchipanschlussfläche 5 auf der oberen Oberfläche der Harzlage 4 anzuordnen; und (d) nach dem Schritt (c) Einspritzen des Vergießharzes 2 in die Form und Drücken der unteren Oberfläche der Einzelchipanschlussfläche 5 auf die Harzlage 4 durch einen Druck des in die Form eingespritzten Vergießharzes 2, um einen Teil der Harzlage 4 in die Aussparung 5a zu füllen, damit die Harzlage 4 mit der unteren Oberfläche der Einzelchipanschlussfläche 5 einschließlich des Innern der Aussparung 5a einen engen Kontakt herstellt, und gleichzeitig Abdichten des Halbleiterelements 7 durch das Vergießharz 2 zusammen mit der Einzelchipanschlussfläche 5 und mit der Harzlage 4.
  • Die Herstellung des Kontakts zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 und die Harzabdichtung werden gleichzeitig in einem Schritt ausgeführt. Somit kann die Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform hergestellt werden, ohne wie in der herkömmlichen Technik den Abdichtschritt hinzuzufügen. Die Anzahl, in der der Leiterrahmen 1, auf dem das Halbleiterelement 7 oder dergleichen montiert wird, gehandhabt werden muss, kann verbessert sein, um die Ausbeute zu erhöhen.
  • In dem Verfahren zur Herstellung der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform wird in dem Schritt des Ausbildens der Aussparung 5a in der unteren Oberfläche der Einzelchipanschlussfläche 5 mehrfach geprägt, damit die Breite der Innenseite der Aussparung 5a größer als die ihrer Öffnung ausgebildet wird.
  • Da die Breite der Innenseite der Aussparung 5a größer als die ihrer Öffnung ausgebildet wird, ermöglicht die in der Öffnung ausgebildete Sperre 19, dass die in die Aussparung 5a gefüllte Harzlage 4 schwer von der Aussparung 5a zu lösen ist. Somit kann die Kontaktfähigkeit zwischen der unteren Oberfläche der Einzelchipanschlussfläche 5 und der Harzlage 4 verbessert sein.
  • Zweite bevorzugte Ausführungsform
  • Struktur
  • Die Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform unterscheidet sich von der Halbleitervorrichtung 100 in Übereinstimmung mit der ersten bevorzugten Ausführungsform durch die Struktur der in der unteren Oberfläche der Einzelchipanschlussfläche 5 ausgebildeten Aussparung 5a. Die weitere Struktur ist dieselbe wie in der ersten bevorzugten Ausführungsform und ihre Beschreibung ist weggelassen.
  • 6 ist eine Draufsicht der unteren Oberfläche der Einzel chipanschlussfläche 5 und eine Seitenansicht der Einzelchipanschlussfläche 5 der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform. Das Halbleiterelement 7 ist über den Verbindungsabschnitt 6 mit der oberen Oberfläche der Einzelchipanschlussfläche 5 verbunden. Die untere Oberfläche der Einzelchipanschlussfläche 5 bildet einen engen Kontakt mit der Harzlage 4.
  • Wie in 6 gezeigt ist, verläuft die Aussparung 5a von einer Seite zur anderen der unteren Oberfläche der Einzelchipanschlussfläche 5. Mehrere Aussparungen 5a sind in Gitterform ausgebildet. In 6 ist ein Weg, auf dem jede Aussparung 5a verläuft, gerade, wobei er aber gekrümmt sein kann. Die Aussparung 5a braucht nicht gitterförmig ausgebildet zu sein und die Anzahl der Aussparungen 5a kann eins sein. In dieser bevorzugten Ausführungsform ist die Querschnittsform der Aussparung 5a V-förmig, wobei sie aber rechteckig oder halbkreisförmig sein kann.
  • Wenn die Harzlage 4 in dem Verfahren zur Herstellung der Halbleitervorrichtung 100 in der Form angeordnet wird, um die Einzelchipanschlussfläche 5 auf einem oberen Abschnitt der Harzlage 4 anzuordnen, und das Vergießharz 2 zum Abdichten in die erwärmte Form eingespritzt wird, kann das Lösungsmittel in der Harzlage 4 durch Erwärmen verdampft werden, sodass ein Gas entsteht.
  • Bei der Einzelchipanschlussfläche 5 mit der Struktur dieser bevorzugten Ausführungsform geht das Gas auf dem Weg, auf dem die in der unteren Oberfläche der Einzelchipanschlussfläche 5 vorgesehene Aussparung 5a verläuft, und wird es von einer Kontaktfläche zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 nach außen abgegeben. Somit kann verhindert werden, dass das Gas an der Kontaktfläche zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verbleibt und in der Kontaktfläche einen Spalt verursacht.
  • Wirkung
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform verläuft die Aussparung 5a von einer Seite zur anderen der unteren Oberfläche der Einzelchipanschlussfläche 5.
  • Somit geht das von der Harzlage 4 erzeugte Gas, wenn die Halbleitervorrichtung 100 hergestellt wird, auf dem Weg, auf dem die Aussparung 5a verläuft, und wird es von der Kontaktfläche zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 abgegeben. Somit kann verhindert werden, dass das Gas an der Kontaktfläche zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verbleibt und in der Kontaktfläche einen Spalt verursacht. Dementsprechend kann die Verringerung der Wärmeleitfähigkeit durch den in der Kontaktfläche zwischen der Einzelchipanschlussfläche 5 und der Harzlage 4 verursachten Spalt verhindert werden.
  • Dritte bevorzugte Ausführungsform
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform ist die Struktur der Aussparung 5a in der unteren Oberfläche der Einzelchipanschlussfläche 5 in Übereinstimmung mit der zweiten bevorzugten Ausführungsform (6) durch die in 7 gezeigte Struktur ersetzt. Die weitere Struktur ist dieselbe wie die in der ersten bevorzugten Ausführungsform und ihre Beschreibung ist weggelassen.
  • In 7 ist die Aussparung 5a in der Draufsicht radial von einem mit dem Halbleiterelement 7 überlappten Gebiet vorgesehen. Die Aussparung 5a verläuft von einer Seite zu der anderen der unteren Oberfläche der Einzelchipanschlussfläche 5.
  • Falls das Halbleiterelement 7 bei der Herstellung der Halbleitervorrichtung 100 z. B. durch Lötmittel mit der oberen Oberfläche der Einzelchipanschlussfläche 5 verbunden wird, kann die Einzelchipanschlussfläche 5 wegen einer Differenz der linearen Wärmeausdehnungskoeffizienten zwischen dem Halbleiterelement 7 und der Einzelchipanschlussfläche 5 um den Verbindungsabschnitt des Halbleiterelements 7 konvex durchgebogen werden.
  • Bei der Einzelchipanschlussfläche 5 mit der Struktur dieser bevorzugten Ausführungsform (7) kann die Druckspannung auf die durchgebogene Einzelchipanschlussfläche 5 verringert sein. Außerdem kann die Durchbiegung der Einzelchipanschlussfläche 5 korrigiert werden, um diese in den flachen Zustand zurückzuführen, wenn das Vergießharz 2 in die Form eingespritzt wird, um die Kontaktanschlussfläche 5 durch den Druck des Vergießharzes 2 auf die Harzlage 4 zu drücken und mit dieser in Kontakt zu bringen.
  • Üblicherweise wird mit der unteren Oberfläche der Halbleitervorrichtung 100 die externe Wärmesenke in Kontakt gebracht. Allerdings kann die Einzelchipanschlussfläche 5 wegen der Differenz der linearen Wärmeausdehnungskoeffizienten konvex durchgebogen werden, wenn das Halbleiterelement 7 während des Betriebs Wärme erzeugt. Wenn die Einzelchipanschlussfläche 5 konvex durchgebogen wird, wird die Harzlage 4, die einen engen Kontakt mit der unteren Oberfläche der Einzelchipanschlussfläche 5 und mit der Metallplatte 3 herstellt, ebenfalls konvex durchgebogen. Folglich wird zwischen der unteren Oberfläche der Halbleitervorrichtung 100 und der externen Wärmesenke ein Spalt verursacht, der die Wärmeableitung verschlechtert.
  • Bei der Einzelchipanschlussfläche 5 mit der Struktur dieser bevorzugten Ausführungsform (7) kann die Druckspannung auf die durchgebogene Einzelchipanschlussfläche 5 verringert sein. Die Durchbiegung der Einzelchipkontaktfläche 5 kann verringert sein, um zu verhindern, dass in einer Kontaktfläche zwischen der unteren Oberfläche der Halbleitervorrichtung 100 und der externen Wärmesenke ein Spalt verursacht wird.
  • Wirkung
  • In der Halbleitervorrichtung 100 in Übereinstimmung mit dieser bevorzugten Ausführungsform ist die Aussparung 5a von einem in der Draufsicht mit dem Halbleiterelement 7 überlappten Gebiet radial vorgesehen.
  • Da die in der unteren Oberfläche der Einzelchipanschlussfläche 5 ausgebildete Aussparung 5a in der Draufsicht von einem mit dem Halbleiterelement 7 überlappten Gebiet radial vorgesehen ist, kann eine mechanische Spannung auf die Einzelchipanschlussfläche, wenn das Halbleiterelement 7 mit der Einzelchipanschlussfläche 5 verbunden wird, verringert werden, um die Zuverlässigkeit des Verbindungsabschnitts 6 zu verbessern. Da die mechanische Spannung auf die Einzelchipanschlussfläche 5 verringert werden kann, um die Durchbiegung der Einzelchipanschlussfläche 5 zu verhindern, wird der Druck außerdem gleichförmig auf die Harzlage 4 ausgeübt, wenn die Einzelchipanschlussfläche 5 und die Harzlage 4 in engen Kontakt miteinander gebracht werden. Somit kann die Dicke der Harzlage 4, die in engem Kontakt mit der Einzelchipanschlussfläche 5 steht, gleichförmig sein. Da die Durchbiegung der Einzelchipanschlussfläche 5 verhindert wird, kann ferner die Durchbiegung der unteren Oberfläche der Halbleitervorrichtung 100 verhindert werden. Somit kann verhindert werden, dass in der Kontaktfläche zwischen der unteren Oberfläche der Halbleitervorrichtung 100 und der externen Wärmesenke ein Spalt verursacht wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004-172239 [0003, 0006]
    • JP 2009-302526 [0005, 0007]

Claims (9)

  1. Halbleitervorrichtung (100), gekennzeichnet durch: eine Einzelchipanschlussfläche (5); ein Halbleiterelement (7), das mit einer oberen Oberfläche der Einzelchipanschlussfläche (5) verbunden ist; und eine Harzlage (4), die mit der unteren Oberfläche der Einzelchipanschlussfläche (5) einen engen Kontakt herstellt, wobei das Halbleiterelement (7) gemeinsam mit der Einzelchipanschlussfläche (5) und mit der Harzlage (4) mittels Harz abgedichtet ist, in der unteren Oberfläche der Einzelchipanschlussfläche (5) eine Aussparung (5a) ausgebildet ist, und ein Teil der Harzlage (4) in der Weise in die Aussparung (5a) gefüllt worden ist, dass die Harzlage (4) mit der unteren Oberfläche der Einzelchipanschlussfläche (5), die eine Innenseite der Aussparung (5a) enthält, einen engen Kontakt herstellt.
  2. Halbleitervorrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass ein Querschnitt der Aussparung (5a) V-förmig ist.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Breite der Innenseite der Aussparung (5a) größer als die einer Öffnung der Aussparung (5a) ist.
  4. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Aussparung (5a) von einer Seite zu der anderen der unteren Oberfläche der Einzelchipanschlussfläche (5) verläuft.
  5. Halbleitervorrichtung (100) nach Anspruch 4, dadurch gekennzeichnet, dass die Aussparung (5a) von einem in der Draufsicht mit dem Halbleiterelement (7) überlappten Gebiet radial vorgesehen ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in die Harzlage (4) ein Wärmeableitungsfüllstoff gemischt ist, und eine Dichte des Füllstoffs in einem in die Aussparung (5a) gefüllten Anteil der Harzlage (4) niedriger als eine Dichte des in den Restanteil der Harzlage gefüllten Füllstoffs ist.
  7. Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Halbleiterelement (7) ein SiC-Halbleiterelement ist.
  8. Herstellungsverfahren für eine Halbleitervorrichtung (100), wobei das Verfahren die folgenden Schritte umfasst: (a) Ausbilden einer Aussparung (5a) in einer unteren Oberfläche einer Einzelchipanschlussfläche (5); (b) nach dem Schritt (a) Verbinden eines Halbleiterelements (7) mit einer oberen Oberfläche der Einzelchipanschlussfläche (5), (c) nach dem Schritt (b) Anordnen einer Harzlage (4) in einer Form, die auf einer Temperatur gehalten wird, bei der ein Vergießharz (2) geschmolzen werden kann, um die Einzelchipanschlussfläche auf einer oberen Oberfläche der Harzlage anzuordnen; und (d) nach dem Schritt (c) Einspritzen des Vergießharzes (2) in die Form und Drücken der unteren Oberfläche der Einzelchipanschlussfläche (5) auf die Harzlage (4) durch einen Druck des in die Form eingespritzten Vergießharzes (2), um einen Teil der Harzlage (4) in die Aussparung (5a) zu füllen, damit die Harzlage (4) mit der unteren Oberfläche der Einzelchipanschlussfläche (5) einschließlich eines Innern der Aussparung (5a) einen engen Kontakt herstellt, und gleichzeitig Abdichten des Halbleiterelements (7) durch das Vergießharz (2) zusammen mit der Einzelchipanschlussfläche (5) und mit der Harzlage (4).
  9. Herstellungsverfahren für eine Halbleitervorrichtung (100) nach Anspruch 8, dadurch gekennzeichnet, dass in dem Schritt (a) mehrmals geprägt wird, damit eine Breite des Innern der Aussparung (5a) größer als eine Breite einer Öffnung der Aussparung (5a) ausgebildet wird.
DE102013216003.8A 2012-11-30 2013-08-13 Halbleitervorrichtung und Herstellungsverfahren dafür Ceased DE102013216003A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-261829 2012-11-30
JP2012261829A JP2014107519A (ja) 2012-11-30 2012-11-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE102013216003A1 true DE102013216003A1 (de) 2014-06-18

Family

ID=50821612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013216003.8A Ceased DE102013216003A1 (de) 2012-11-30 2013-08-13 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US20140151718A1 (de)
JP (1) JP2014107519A (de)
KR (1) KR101490751B1 (de)
CN (1) CN103855103A (de)
DE (1) DE102013216003A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172239A (ja) 2002-11-18 2004-06-17 Sanken Electric Co Ltd 樹脂封止型半導体装置及びその製法
JP2009302526A (ja) 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186044A (ja) * 1983-12-12 1985-09-21 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路装置
JPS60118252U (ja) * 1984-01-18 1985-08-09 沖電気工業株式会社 樹脂封止半導体装置用リ−ドフレ−ム
JP2507343B2 (ja) * 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JPH0786485A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 樹脂封止型半導体装置
US6294409B1 (en) * 2000-01-27 2001-09-25 Siliconware Precisionware Industries Co., Ltd. Method of forming a constricted-mouth dimple structure on a leadframe die pad
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006344770A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
CN101026133A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 具有散热片的半导体封装结构及其制造方法
JP4789771B2 (ja) 2006-10-13 2011-10-12 パナソニック株式会社 樹脂外囲器付きリードフレームとその製造方法
JP2008153430A (ja) * 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2008300379A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd パワーモジュール
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
JP2009016659A (ja) * 2007-07-06 2009-01-22 Denso Corp 部品接続構造体および部品の接続方法
CN101740539B (zh) * 2008-11-07 2011-11-30 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5150597B2 (ja) * 2009-10-08 2013-02-20 新電元工業株式会社 半導体パッケージ及びその製造方法
JP5063710B2 (ja) * 2010-01-05 2012-10-31 三菱電機株式会社 パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172239A (ja) 2002-11-18 2004-06-17 Sanken Electric Co Ltd 樹脂封止型半導体装置及びその製法
JP2009302526A (ja) 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
US9922910B2 (en) 2015-10-02 2018-03-20 Infineon Technologies Austria Ag Functionalized interface structure

Also Published As

Publication number Publication date
CN103855103A (zh) 2014-06-11
KR101490751B1 (ko) 2015-02-06
JP2014107519A (ja) 2014-06-09
US20140151718A1 (en) 2014-06-05
KR20140070350A (ko) 2014-06-10

Similar Documents

Publication Publication Date Title
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015006049B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE10058446B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE102009014794B3 (de) Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
DE112016006381B4 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE112015006112B4 (de) Halbleitervorrichtung
DE112016000904T5 (de) Leistungsmodul
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE112019005155B4 (de) Halbleitervorrichtung
DE102009055691A1 (de) Leistungshalbleitermodul
DE102013218486A1 (de) Halbleitereinrichtung
DE112016007464B4 (de) Halbleitervorrichtung
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102019132837A1 (de) Doppelseitiges kühlleistungsmodul und verfahren zu dessen herstellung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102018213859A1 (de) Leistungshalbleitermodul
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102013200526A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102013216003A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112016007096T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final