CN101026133A - 具有散热片的半导体封装结构及其制造方法 - Google Patents

具有散热片的半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN101026133A
CN101026133A CN 200610059022 CN200610059022A CN101026133A CN 101026133 A CN101026133 A CN 101026133A CN 200610059022 CN200610059022 CN 200610059022 CN 200610059022 A CN200610059022 A CN 200610059022A CN 101026133 A CN101026133 A CN 101026133A
Authority
CN
China
Prior art keywords
fin
lead frame
chip
chip carrier
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610059022
Other languages
English (en)
Inventor
刘承政
刘俊成
林志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200610059022 priority Critical patent/CN101026133A/zh
Publication of CN101026133A publication Critical patent/CN101026133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有散热片的半导体封装结构及其制造方法，该半导体封装结构包括一导线架、一半导体芯片、一散热片、一封胶体及一绝缘层。导线架具有一芯片座，该芯片座具有一上表面及一下表面；半导体芯片固定在芯片座的上表面，并与导线架电性连接；散热片先以一铜片进行黑氧化制程以形成一包覆层后固定在芯片座下表面；封胶体包封半导体芯片、导线架与散热片，并使散热片的底部外露；而绝缘层覆印于散热片底部外露的表面。藉该半导体封装结构的铜散热片可获得较佳的散热效果及较低的热膨胀系数。以将铜散热片外层黑氧化，在外露的铜散热片表面印上绝缘层等手段，来增强铜散热片的绝缘性，避免半导体封装在电镀制程中的外观污染。

Description

具有散热片的半导体封装结构及其制造方法
技术领域
本发明涉及一种具有散热片的半导体封装结构及其制造方法，特别是关于一种具有高结合强度、防止其外露表面镀锡并且具有电性增益效应的散热片的半导体封装结构及其制造方法。
背景技术
随着电子组件的功能日益复杂及其体积小型化的趋势，电子组件的集成电路因工作而产生的热量也随之增加。请参照图1，现有的具有散热片的半导体封装结构剖面示意图所示，在四方扁平封装件(Quad flat package，QFP)一类的型态中，半导体封装件p1是藉由额外装设一金属散热片，一般为铝制的散热片p30来排除热量。该半导体封装件p1主要的结构包括，在一导线架p10的一芯片座p101上，将一半导体芯片p20固定在其上，并使导线架p10与半导体芯片p20作电性导通，再以一铝制的散热片p30贴附在芯片座p101的另一面上，并在以封胶体p40包封导线架p10与半导体芯片p20时，使散热片p30的底部表面外露，以利散热。然而，这一现有设计虽可部份解决散热上的需求，但也衍生出了其它一些结构缺陷，从而在后续制程中降低了该半导体封装件的良率。因其金属制散热片如铝制散热片p30的材质与封胶体p40的材质两者间的直接接合性比较脆弱，因此，在其结合的微小间隙中，容易导致水气进入半导体封装件p1内部而造成电路损坏。此外，在对半导体封装件p1的引脚102进行防氧化的电镀锡处理时，该散热片p30的外露部份也处于导电状态，从而会产生镀锡现象而对其外观造成污染。
因此，为克服上述现有技术存在的缺陷，有必要提供一种新的具有散热片的半导体封装结构及其制造方法。
发明内容
本发明的目的之一在于提供一种具有散热片的半导体封装结构，针对现有散热片与封胶体间的结合缺陷加以改进，在散热片表面形成一介质金属的包覆层，以增加其与封胶体的结合性，并在散热片的外露部位形成较佳的绝缘性，以防止半导体封装件电镀后的产品外观污染。
本发明的另一目的在于提供一种具有散热片的半导体封装结构制造方法，该方法是在散热片表面以黑氧化处理形成一介质金属的包覆层，以增加该散热片与封胶体的结合性，并在散热片的外露区域形成一绝缘的防焊层。
为实现上述目的，本发明具有散热片的半导体封装结构包括一导线架，具有一芯片座，芯片座具有一上表面及一下表面；一半导体芯片，固定在芯片座的上表面，并与导线架电性连接；一散热片，是以一铜片进行黑氧化制程以形成一包覆层后固定在芯片座的下表面；一封胶体，包封半导体芯片、导线架与散热片，并使散热片的底部外露；以及一绝缘层，覆印在散热片底部外露的表面。
本发明具有散热片的半导体封装结构制造方法，其步骤包括：提供一导线架，包括一芯片座，该芯片座具有一上表面及一下表面；提供一半导体芯片，固定在导线架的芯片座上表面，并与导线架电性连接；提供一散热片，预先对其施行黑氧化制程，使其表面形成一氧化的介质金属包覆层，并固定在芯片座的下表面；形成一封胶体包覆半导体芯片、导线架与散热片，并使散热片的底部外露；以及印上一绝缘层在散热片底部外露的表面，以提供绝缘保护。
与现有技术相比，本发明具有散热片的半导体封装结构及其制造方法，通过在散热片表面进行黑氧化处理，形成一包覆层，可与包封在外的封胶体形成较佳的附着性，增加彼此的黏合力。此外，本发明通过网印绝缘层在散热片包覆层底部的外露表面，可使散热片具有更好的绝缘效果，从而避免镀锡污染。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1为现有的一种具有散热片的半导体封装结构的剖面示意图。
图2为本发明具有散热片的半导体封装结构的剖面示意图。
图3A、图3B、图3C、图3D及图3E为本发明具有散热片的半导体封装结构的制造流程图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
图2为依据本发明一较佳实施例的具有散热片的半导体封装结构的剖面示意图。该半导体封装结构包括一导线架10，该导线架10具有一芯片座11。芯片座11具有一上表面12及一下表面13，在上表面12上固定有一半导体芯片20。该半导体芯片20与导线架10的引脚14电性连接。另以一金属制的散热片30，如铜金属等，先利用黑氧化制程在散热片30的表面形成一介质金属的包覆层31后固定在芯片座11的下表面13。再以一封胶体40包封半导体芯片20、导线架10以及散热片30，并使散热片30的底部外露。最后，在散热片30的底部外露部位以一绝缘层50覆印。
再请参照图3A、图3B、图3C、图3D及图3E所示本发明具有散热片的半导体封装结构的制造流程图。首先，如图3A所示，先提供一包含一芯片座11的导线架10，芯片座11具有一上表面12及一下表面13(步骤S10)；再如图3B所示，提供一半导体芯片20，该半导体芯片20固定在导线架10的芯片座11上表面12，并与导线架10的引脚14做电性连接(步骤S20)。接着请参照图3C所示，提供一散热片30，该散热片30可以是铜金属材质，以提供较佳的热传导性及低的热膨胀系数。该散热片30应预先施行黑氧化制程(Black OxideTreatment)，使其表面形成一氧化包覆层31，并固定在芯片座11的下表面13(步骤S30)；继续参照图3D所示，将上述结构置于模具(未图示)内，并进行封胶制程以形成一封胶体40包覆半导体芯片20、导线架10与散热片30所形成的结构体。该封胶体40避开散热片30的底部，使其外露(步骤S40)。该封胶体40可以是环氧树酯。最后请参阅图3E，在散热片30底部的外露表面上，以防焊层(俗称绿漆)印上一绝缘层50，以提供绝缘保护(步骤S50)。
根据本发明，半导体芯片20固定在导线架10的芯片座11上表面12或散热片30固定在芯片座11的下表面13时，固定方式可以用黏胶为介质的黏胶黏结法或以焊料为介质的焊接黏结法。在散热片30表面以黑氧化处理的包覆层31为一介质金属层，可与包封在外的封胶体40形成较佳的附着性，增加彼此的黏合力。另外，虽然在散热片30表面已经过黑氧化处理形成一包覆层31，但该包覆层31仍无法完全使散热片30完全绝缘，因此，在对封胶体40外露的引脚14做防氧化的镀锡电镀处理时，仍然会使锡镀在外露的散热片30的包覆层31上，造成污染。为解决这一问题，本发明在散热片30包覆层31底部的外露表面，网印绝缘层50，该绝缘层50可用绿漆，使散热片30具有更好的绝缘效果，以避免镀锡污染。
综上所述，本发明具有散热片的半导体封装结构及其制造方法，通过在散热片30表面进行黑氧化处理，形成一包覆层31，可与包封在外的封胶体40形成较佳的附着性，增加彼此的黏合力。此外，本发明通过网印绝缘层50在散热片30包覆层31底部的外露表面，可使散热片30具有更好的绝缘效果，以避免镀锡污染，从而克服现有技术中存在的缺点。

Claims (7)

1、一种具有散热片的半导体封装结构，包括：
一导线架，具有一芯片座，所述芯片座具有一上表面及一下表面；
一半导体芯片，固定在所述芯片座的上表面并与所述导线架电性连接；
一散热片，固定在所述芯片座的下表面；以及
一封胶体，包封所述半导体芯片、导线架与散热片，并使所述散热片的底部外露；
其特征在于：所述散热片为表面具有一包覆层的一铜片，且所述半导体封装结构还包括一绝缘层，所述绝缘层覆印于所述散热片底部外露的表面。
2、如权利要求1所述的半导体封装结构，其特征在于所述封胶体材料为环氧树酯。
3、一种具有散热片的半导体封装结构的制造方法，包括下列步骤：
提供一导线架，所述导线架包含一芯片座，所述芯片座具有一上表面及一下表面；
固定一半导体芯片，所述半导体芯片固定在所述导线架的芯片座上表面，并与所述导线架电性连接；
固定一散热片在所述芯片座的下表面；以及
形成一封胶体包覆所述半导体芯片、导线架与散热片，并使所述散热片的底部外露；
其特征在于：在固定所述散热片这一步骤之前，还进一步包括对所述散热片预先施行黑氧化制程这一步骤，使所述散热片形成一氧化包覆层；且在形成所述封胶体这一步骤之后，还进一步包括印上一绝缘层在所述散热片底部外露的表面这一步骤，以提供绝缘保护。
4、如权利要求3所述的制造方法，其特征在于所述半导体芯片是以一黏胶黏结固定或以一焊料焊接固定。
5、如权利要求3所述的制造方法，其特征在于所述散热片是以一黏胶黏结固定或以一焊料焊接固定。
6、如权利要求3所述的制造方法，其特征在于所述绝缘层为绿漆。
7、如权利要求3所述的制造方法，其特征在于所述散热片的材质为铜。
CN 200610059022 2006-02-24 2006-02-24 具有散热片的半导体封装结构及其制造方法 Pending CN101026133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610059022 CN101026133A (zh) 2006-02-24 2006-02-24 具有散热片的半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610059022 CN101026133A (zh) 2006-02-24 2006-02-24 具有散热片的半导体封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101026133A true CN101026133A (zh) 2007-08-29

Family

ID=38744244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610059022 Pending CN101026133A (zh) 2006-02-24 2006-02-24 具有散热片的半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101026133A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130086A (zh) * 2009-11-28 2011-07-20 英属维尔京群岛商杰群科技有限公司 高散热低成本的导线架改良结构
CN102446875A (zh) * 2010-10-13 2012-05-09 三菱电机株式会社 半导体装置
CN103855103A (zh) * 2012-11-30 2014-06-11 三菱电机株式会社 半导体装置及其制造方法
CN101577257B (zh) * 2008-05-08 2014-09-17 丰田自动车株式会社 电子部件
CN105321812A (zh) * 2014-07-07 2016-02-10 株式会社东芝 半导体封装以及半导体封装的制造方法
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577257B (zh) * 2008-05-08 2014-09-17 丰田自动车株式会社 电子部件
CN102130086A (zh) * 2009-11-28 2011-07-20 英属维尔京群岛商杰群科技有限公司 高散热低成本的导线架改良结构
CN102446875A (zh) * 2010-10-13 2012-05-09 三菱电机株式会社 半导体装置
CN102446875B (zh) * 2010-10-13 2016-05-25 三菱电机株式会社 半导体装置
CN103855103A (zh) * 2012-11-30 2014-06-11 三菱电机株式会社 半导体装置及其制造方法
CN105321812A (zh) * 2014-07-07 2016-02-10 株式会社东芝 半导体封装以及半导体封装的制造方法
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法
CN108550558B (zh) * 2018-04-19 2020-05-15 苏州通富超威半导体有限公司 封装结构及焊接方法

Similar Documents

Publication Publication Date Title
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
TWI419243B (zh) 一種積體電路封裝體及其製造方法
US6541851B2 (en) Lead frame for a semiconductor device
US9018667B2 (en) Semiconductor chip assembly with post/base heat spreader and dual adhesives
CN101080816A (zh) 覆晶接点的功率组件封装
CN107836139A (zh) 车载控制装置
CN102132403B (zh) 模制超薄半导体管芯封装和使用该封装的系统及其制造方法
CN1458691A (zh) 形成多引线框半导体器件的结构和方法
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
CN101026133A (zh) 具有散热片的半导体封装结构及其制造方法
KR100236889B1 (ko) 전자부품 탑재용 기판 및 그 제조방법
CN113097173A (zh) 半导体封装及其制造方法
CN100386876C (zh) 多层基板堆叠封装结构
CN104952854B (zh) 电子封装结构及其封装方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
CN102339762B (zh) 无载具的半导体封装件及其制造方法
US8242594B2 (en) Chip package structure and manufacturing method thereof for effectively lowering manufacturing costs and improving yield and reliability of the chip package structure
EP2070113B1 (en) Semiconductor device and method for manufacturing a semiconductor device
JPS6134990A (ja) 電子部品搭載用基板およびその製造方法
CN209880583U (zh) 半导体封装结构
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
CN110323201A (zh) 柔性线路板与覆晶薄膜封装结构
CN112151489B (zh) 引线框架、引线框架的形成方法及引线框架封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication