CN108550558A - 封装结构及焊接方法 - Google Patents

封装结构及焊接方法 Download PDF

Info

Publication number
CN108550558A
CN108550558A CN201810356746.4A CN201810356746A CN108550558A CN 108550558 A CN108550558 A CN 108550558A CN 201810356746 A CN201810356746 A CN 201810356746A CN 108550558 A CN108550558 A CN 108550558A
Authority
CN
China
Prior art keywords
gold
length
metal heat
conducting layer
plated region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810356746.4A
Other languages
English (en)
Other versions
CN108550558B (zh
Inventor
吴鼎皞
陈传兴
邱原
吴江雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Original Assignee
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tong Fu Chaowei Semiconductor Co Ltd filed Critical Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority to CN201810356746.4A priority Critical patent/CN108550558B/zh
Publication of CN108550558A publication Critical patent/CN108550558A/zh
Application granted granted Critical
Publication of CN108550558B publication Critical patent/CN108550558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装结构及焊接方法，其中封装结构包括：基板连接层；位于所述基板连接层部分表面的芯片；位于所述芯片顶部表面的金属导热层；位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域具有朝向金属导热层的第一表面，第一表面与所述金属导热层表面接触，所述非镀金区域具有朝向基板连接层的第二表面，第二表面与所述金属导热层表面不接触，所述第二表面的粗糙度小于所述第一表面的粗糙度。所述封装结构的散热性得到提高。

Description

封装结构及焊接方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种封装结构及焊接方法。
背景技术
BGA(ball grid Array)封装产品是一种重要的电子封装产品。BGA(ball gridArray)封装产品的组成部分包括：BGA基片和PCB板。BGA基片和PCB板通过BGA基片中的焊球焊接在一起。
所述BGA基片包括散热盖，所述散热盖用于为BGA基片在工作的过程中产生的热量散发至外界环境。
然而，现有的BGA封装产品的散热性能较差。
发明内容
本发明解决的问题是提供一种封装结构及焊接方法，以提高封装结构的散热性。
为解决上述问题，本发明提供一种封装结构，包括：基板连接层；位于所述基板连接层部分表面的芯片；位于所述芯片顶部表面的金属导热层；位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域具有朝向金属导热层的第一表面，第一表面与所述金属导热层表面接触，所述非镀金区域具有朝向基板连接层的第二表面，第二表面与所述金属导热层表面不接触，所述第二表面的粗糙度小于所述第一表面的粗糙度。
可选的，所述镀金区域朝向所述金属导热层的表面具有第一镀层，第一镀层与所述金属导热层表面接触，所述第一镀层的材料为金；所述非镀金区域朝向基板连接层的表面具有第二镀层，所述第二镀层的材料为镍。
可选的，所述第一表面的粗糙度为0.4微米～0.6微米；所述第二表面的粗糙度为0.1微米～0.3微米。
可选的，所述芯片投影至所述散热盖的形状呈矩形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域的表面形状呈矩形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
可选的，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
可选的，所述最大位置误差为0.3mm～0.4mm。
本发明还提供一种焊接方法，包括：提供上述任意一项所述的封装结构；对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的封装结构中，由于第二表面的粗糙度小于所述第一表面的粗糙度，第二表面的粗糙度较小，因此第二表面的表面能较小，因此在高温回炉焊的过程中液态的金属导热层在第二表面的接触面积较小，这样使得金属导热层容易保留在第一表面而离开第二表面，从而达到避免金属导热层在高温回炉焊的过程中向第二表面流动的目的，避免金属导热层与散热盖的接触面积减少，避免金属导热层的导热性能变差，因此封装结构的散热性能得到提高。
本发明技术方案提供的焊接方法中，尽管所述高温回流焊采用的温度大于所述金属导热层的熔点，但是由于第二表面的粗糙度小于所述第一表面的粗糙度，第二表面的粗糙度较小，因此第二表面的表面能较小，因此在高温回炉焊的过程中液态的金属导热层在第二表面的接触面积较小，这样使得金属导热层容易保留在第一表面而离开第二表面，从而达到避免金属导热层在高温回炉焊的过程中向第二表面流动的目的，进而避免金属导热层与散热盖的接触面积减少，避免金属导热层的导热性能变差，进而提高封装结构在高温回流焊过程中的散热性。
附图说明
图1是一种封装结构的结构示意图；
图2是本发明一实施例中封装结构的结构示意图；
图3是本发明一种散热盖的俯视图。
具体实施方式
正如背景技术所述，现有技术形成的封装结构的性能较差。
一种封装结构，请参考图1，包括：基板连接层100；位于所述基板连接层100部分表面的芯片110；位于所述芯片110顶部表面的金属导热层120；位于所述基板连接层100上的散热盖130；所述散热盖130包括顶盖131，所述顶盖包括镀金区域1311和位于镀金区域1311周围的非镀金区域1312。
所述镀金区域1311的内表面与所述金属导热层120表面接触。所述镀金区域1311的内表面的材料为金，这样使得在金属导热层120与散热盖130焊接一起的过程，金属导热层120在镀金区域1311内表面的浸润效果好。
然而，由于封装结构在后续的工艺中还要经过高温回流焊接，具体的，需要将封装结构中位于基板连接层100底部的焊球140焊接至PCB板上。而焊球140的材料一般为锡，所述金属导热层120的材料一般为铟，锡的熔点大于铟的熔点。因此，在将焊球140焊接至PCB板上采用的高温回流焊的过程中，金属导热层120会熔化成为液态状，加之非镀金区域1312的内表面的浸润性较差，因此导致金属导热层120流动至非镀金区域1312；其次，所述金属导热层120中残留一些助焊剂，所述助焊剂为将散热盖130的镀金区域与基板连接层100焊接在一起时残留在金属导热层120中的材料，那么在进行上述高温回流焊的过程中，金属导热层120中残留的助焊剂在高温的条件下容易挥发而释放气体，在释放气体的过程中也会排挤液态的金属导热层120材料，导致金属导热层120流动至非镀金区域1312。金属导热层120流动至非镀金区域1312的缺点包括：金属导热层120与散热盖130的接触面积减少，金属导热层120的导热性能变差。综上，导致封装结构的散热性能变差。
在此基础上，本发明提供一种封装结构，包括：位于所述基板连接层上的散热盖；所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域具有朝向金属导热层的第一表面，第一表面与所述金属导热层表面接触，所述非镀金区域具有朝向基板连接层的第二表面，第二表面与所述金属导热层表面不接触，所述第二表面的粗糙度小于所述第一表面的粗糙度。所述封装结构的散热性得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种封装结构，结合参考图2和图3，包括：
基板连接层200；
位于所述基板连接层200部分表面的芯片210；
位于所述芯片210顶部表面的金属导热层220；
位于所述基板连接层200上的散热盖230，所述散热盖230围成的空间容纳所述芯片210和金属导热层220；
所述散热盖230包括顶盖231，所述顶盖231包括镀金区域A和位于镀金区域A周围的非镀金区域B，所述镀金区域A具有朝向金属导热层220的第一表面，第一表面与所述金属导热层220表面接触，所述非镀金区域B具有朝向基板连接层200的第二表面，第二表面与所述金属导热层220表面不接触，所述第二表面的粗糙度小于所述第一表面的粗糙度。
由于第二表面的粗糙度小于所述第一表面的粗糙度，第二表面的粗糙度较小，因此第二表面的表面能较小，因此在高温回炉焊的过程中液态的金属导热层220在第二表面的接触面积较小，这样使得金属导热层220容易保留在第一表面而离开第二表面，从而达到避免金属导热层220在高温回炉焊的过程中向第二表面流动的目的，进而避免金属导热层220与散热盖230的接触面积减少，避免金属导热层220的导热性能变差，本实施例的封装结构的散热性能得到提高。
所述镀金区域A朝向所述金属导热层220的表面具有第一镀层，第一镀层与所述金属导热层220表面接触，所述第一镀层的材料为金；所述非镀金区域B朝向基板连接层200的表面具有第二镀层，所述第二镀层的材料为镍。本实施例中，第二镀层还延伸至镀金区域A表面，延伸至镀金区域A表面的第二镀层被第一镀层覆盖，具体的，先在镀金区域A和非镀金区域B朝向基板连接层200的表面整个镀第二镀层，之后仅在位于镀金区域A的第二镀层表面镀第一镀层。
本实施例中，第一表面就是第一镀层朝向金属导热层220的表面，第二表面为非镀金区域B中第二镀层朝向基板连接层200的表面。
第一镀层与所述金属导热层220表面接触，第一镀层的材料为金，这样使得在金属导热层220与散热盖230焊接一起的过程，金属导热层220在镀金区域A内表面的浸润效果好，有利于提高金属导热层220与散热盖230的焊接质量。
所述芯片210在散热盖230表面的投影位于所述镀金区域A内，所述镀金区域A的面积大于所述芯片210的顶部表面面积。
本实施例中，所述金属导热层220仅覆盖芯片210的部分顶部表面，且金属导热层220的边缘至芯片210的边缘之间的距离大于0mm且小于等于0.005mm。在其它实施例中，金属导热层220覆盖芯片210的整个顶部表面，金属导热层220投影在散热盖230表面的区域与芯片210投影在散热盖230表面的区域重合。
本实施例中，第一表面的粗糙度为0.4微米～0.6微米，所述第二表面的粗糙度为0.1微米～0.3微米。
所述第一表面的粗糙度选择0.4微米～0.6微米的好处在于：若第一表面的粗糙度小于0.4微米，则导致第一表面的表面能过小，金属导热层220浸润效果差降低；若第一表面的粗糙度大于0.6微米，则导致粗糙度过高，粗糙度过高意味着第一表面凸起和凹陷之间的高度差越大，不利于在焊接金属导热层220和散热盖230的镀金区域A的过程中金属导热层220熔化后流动，这样金属导热层220的材料不能和第一表面较深的凹陷位置接触，金属导热层220和镀金区域A的有效接触面积面积减少，降低了金属导热层220和镀金区域A的焊接质量。
所述第二表面的粗糙度选择0.1微米～0.3微米的好处在于：若第二表面的粗糙度小于0.1微米，则难以在工艺上实现，且后续需要在第二表面进行激光打标，第二表面的粗糙度过小不利于该激光打标的进行；若第二表面的粗糙度大于0.3微米，则导致与第一表面与第二表面之间的粗糙度差异较小，难以在后续高温回流焊的过程中起到阻止金属导热层220材料流动的作用。
对第一表面和第二表面不同粗糙度的实现方式，可以采用表面处理工艺实现，如物理打磨工艺或化学刻蚀工艺，所述物理打磨工艺例如喷砂工艺或者拉丝工艺。
本实施例中，所述芯片210投影至所述散热盖230的形状呈矩形，所述芯片210投影至所述散热盖230的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域A的表面形状呈矩形，所述镀金区域A的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
在另一个实施例中，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
所述最大位置误差为0.3mm～0.4mm。
当芯片的中心对准镀金区域A的中心时，芯片的边缘至镀金区域A的边缘之间的距离为目标距离，在实际工艺中，芯片的中心可能会与镀金区域A的中心有小的偏离，所述最大位置误差指的就是：所述偏离在工艺精度上允许发生最大程度时，芯片的边缘至镀金区域A的边缘之间的实际距离。
在上述芯片210与镀金区域A的位置关系中，严格控制镀金区域A的面积，使得在保证将金属导热层220与散热盖230的镀金区域A在误差范围内焊接在一起的同时，镀金区域A的面积相对芯片210顶部表面的面积不至于过大，相比现有的镀金区域的面积，本实施例的镀金区域A的面积被缩小。在金属导热层220的材料在镀金区域A表面的浸润性由于在非镀金区域B表面的浸润性的基础上，缩小的镀金区域A可以控制金属导热层220在高温回流焊时向外流动。
所述散热盖230还包括侧盖232，所述侧盖232与所述顶盖231连接，所述侧盖232位于所述基板连接层200的边缘区域上且位于芯片210的侧部，所述顶盖231位于所述侧盖232、金属导热层220和芯片210上。所述散热盖230用于将封装结构内部的热量散发至外界环境中。
所述金属导热层220的材料为铟、铟合金或银合金，选择这些材料的好处包括：业界导热性能优越的散热材料为铟、铟合金或银合金。
所述金属导热层220的作用包括：将芯片210在工作时产生的热量传导至散热盖230。
本实施例中，所述封装结构为BGA(ball grid Array)结构，所述封装结构还包括：位于基板连接层200底部的焊球240。所述焊球240的材料为锡、锡银合金、锡银铜合金或锡铅合金。
所述焊球240的材料选择锡、锡银合金或锡银铜合金的好处包括：绿色环保，可靠性好等。所述焊球240的材料选择锡铅合金的好处是：浸润性好，工艺温度低等。
本实施例的封装结构中，散热盖230和基板连接层200的边缘区域并不是完全封死的，而是在部分区域留有一些小开口(即封装结构的排气口)，这样利于高温回炉焊中残留在金属导热层220中的助焊剂挥发排出至外界环境。
相应的，本实施例还提供一种焊接方法，包括：提供上述封装结构(参考图2)；对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点。
具体的，本实施例中，将所述焊球240焊接至PCB板上，使得封装结构和PCB板组装在一起。
由于焊球240的熔点大于金属导热层220的熔点，因此需要使高温回流焊的温度大于金属导热层220的熔点，具体的，所述高温回流焊采用的温度为217摄氏度～220摄氏度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种封装结构，其特征在于，包括：
基板连接层；
位于所述基板连接层部分表面的芯片；
位于所述芯片顶部表面的金属导热层；
位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；
所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域具有朝向金属导热层的第一表面，第一表面与所述金属导热层表面接触，所述非镀金区域具有朝向基板连接层的第二表面，第二表面与所述金属导热层表面不接触，所述第二表面的粗糙度小于所述第一表面的粗糙度。
2.根据权利要求1所述的封装结构，其特征在于，所述镀金区域朝向所述金属导热层的表面具有第一镀层，第一镀层与所述金属导热层表面接触，所述第一镀层的材料为金；所述非镀金区域朝向基板连接层的表面具有第二镀层，所述第二镀层的材料为镍。
3.根据权利要求1所述的封装结构，其特征在于，所述第一表面的粗糙度为0.4微米～0.6微米；所述第二表面的粗糙度为0.1微米～0.3微米。
4.根据权利要求1所述的封装结构，其特征在于，所述芯片投影至所述散热盖的形状呈矩形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域的表面形状呈矩形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；
所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
5.根据权利要求1所述的封装结构，其特征在于，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；
所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
6.根据权利要求4或5所述的封装结构，其特征在于，所述最大位置误差为0.3mm～0.4mm。
7.一种焊接方法，其特征在于，包括：
提供如权利要求1至6任意一项所述的封装结构；
对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点。
CN201810356746.4A 2018-04-19 2018-04-19 封装结构及焊接方法 Active CN108550558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810356746.4A CN108550558B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810356746.4A CN108550558B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Publications (2)

Publication Number Publication Date
CN108550558A true CN108550558A (zh) 2018-09-18
CN108550558B CN108550558B (zh) 2020-05-15

Family

ID=63515686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810356746.4A Active CN108550558B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Country Status (1)

Country Link
CN (1) CN108550558B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887891A (zh) * 2019-03-08 2019-06-14 苏州通富超威半导体有限公司 封装结构及其形成方法
CN110416097A (zh) * 2019-06-12 2019-11-05 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN112701087A (zh) * 2020-12-17 2021-04-23 苏州通富超威半导体有限公司 一种封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026133A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 具有散热片的半导体封装结构及其制造方法
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026133A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 具有散热片的半导体封装结构及其制造方法
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887891A (zh) * 2019-03-08 2019-06-14 苏州通富超威半导体有限公司 封装结构及其形成方法
CN109887891B (zh) * 2019-03-08 2021-01-22 苏州通富超威半导体有限公司 封装结构及其形成方法
US11450732B2 (en) 2019-03-08 2022-09-20 Suzhou Tf-Amd Semiconductor Co. Ltd. Structure for capacitor protection, package structure, and method of forming package structure
CN110416097A (zh) * 2019-06-12 2019-11-05 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN110416097B (zh) * 2019-06-12 2021-05-11 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN112701087A (zh) * 2020-12-17 2021-04-23 苏州通富超威半导体有限公司 一种封装结构及封装方法
CN112701087B (zh) * 2020-12-17 2024-02-06 苏州通富超威半导体有限公司 一种封装结构及封装方法

Also Published As

Publication number Publication date
CN108550558B (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN108520867A (zh) 封装结构及焊接方法
CN108493165A (zh) 封装结构及焊接方法
JP6578900B2 (ja) 半導体装置及びその製造方法
TWI230104B (en) Electronic device
CN108550558A (zh) 封装结构及焊接方法
JP4626517B2 (ja) 半導体レーザアセンブリ
CN104993040B (zh) 一种倒装焊接芯片及其焊接方法
CN110416097A (zh) 防止铟金属溢出的封装结构及封装方法
JP2015138818A (ja) プリント回路板及び積層型半導体装置
TWI623988B (zh) 凸點電極、凸點電極基板以及其製造方法
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
CN111128912A (zh) 封装结构及其制备方法
TW201244035A (en) Package substrate and fabricating method thereof
CN112701087B (zh) 一种封装结构及封装方法
JP2013089795A (ja) プリント配線板およびそれを用いた電子部品の実装構造
CN103201829A (zh) 电路装置及其制造方法
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220278026A1 (en) Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device
CN109887891A (zh) 封装结构及其形成方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
CN100454529C (zh) 用于形成互连结构的焊膏以及由焊膏形成的互连结构
CN109243987B (zh) 倒装结构及倒装方法
CN203339210U (zh) Led共晶封装基座
CN220672564U (zh) 芯片封装结构
JP2016162813A (ja) プリント基板及びハンダ付け方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant