CN102324409A - 具有散热结构的半导体封装及其制造方法 - Google Patents

具有散热结构的半导体封装及其制造方法 Download PDF

Info

Publication number
CN102324409A
CN102324409A CN201110320435A CN201110320435A CN102324409A CN 102324409 A CN102324409 A CN 102324409A CN 201110320435 A CN201110320435 A CN 201110320435A CN 201110320435 A CN201110320435 A CN 201110320435A CN 102324409 A CN102324409 A CN 102324409A
Authority
CN
China
Prior art keywords
ponding
heat
metal heat
crystal grain
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110320435A
Other languages
English (en)
Other versions
CN102324409B (zh
Inventor
皮敦庆
叶勇谊
陈建成
高仁傑
洪正辉
黄敏龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011103204350A priority Critical patent/CN102324409B/zh
Publication of CN102324409A publication Critical patent/CN102324409A/zh
Application granted granted Critical
Publication of CN102324409B publication Critical patent/CN102324409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明关于一种具有散热结构的半导体封装及其制造方法，该半导体封装包括一第一基板、一第一晶粒、一金属导热件以及一散热件，该第一基板具有一上表面，该第一晶粒设置于该第一基板的上表面，该第一晶粒具有一顶面及一第一接合层，该第一接合层形成于该顶面，该金属导热件设置于该第一晶粒的第一接合层上，该散热件设置于该金属导热件上，该散热件具有一内表面、一第二接合层及一拦坝，该第二接合层及该拦坝形成于该内表面，该第二接合层抵接该金属导热件，该拦坝围绕该该金属导热件，且该拦坝可限位该金属导热件。藉此，可确保该金属导热件在经过后高温工艺时能被限位在该拦坝内，进而可防止该金属导热件因高温而熔融的流动。

Description

具有散热结构的半导体封装及其制造方法
技术领域
本发明关于一种半导体封装及其制造方法，特别关于一种具有散热结构的半导体封装及其制造方法。
背景技术
图1A显示已知半导体封装的剖视图。该半导体封装60为了提升散热效能，会在一晶粒61上设置一散热件62，而该晶粒61与该散热件62之间亦会设置一导热胶63，以利该晶粒61的热传导至该散热件62，惟，该导热胶63受限于自身材料特性，其导热效果仍然有限。
另外，已知半导体封装60的该散热片62主要是通过一散热胶64黏合于一散热环65，经由控制该散热胶64压合后的宽度可将翘曲程度控制在适当范围内，惟，已知点胶方法通常只能控制该散热胶64压合后的覆盖面积，无法有效控制该散热胶64压合后的宽度，其接合效果控制不易。
如上所述，为符合高散热需求的半导体封装，近年来开始使用金属导热材料，例如铟片，因其具有绝佳的导热性及延展性，可大幅提升导热效果。铟片在使用上必须与具有镀金层的介质在经过特定温度，使铟片表面熔融后，才能与镀金层形成金属键结，达到有效接合效果。
图1B显示一铟片使用于已知半导体封装60的高温状态示意图。一铟片I在高温接合过程中，会因熔融态而具有流动性，而该铟片I的流动意味着其无法有效黏合于该散热片62，导热效果将大幅降低，此外，四处流动的铟片I亦可能造成半导体封装60的内部电性短路。
另外，上述半导体封装的翘曲程度亦会严重影响铟片与镀金层的接合效果，因此，使用铟片的半导体封装必须将翘曲程度控制在适当范围内。
有鉴于此，有必要提供一创新且具进步性的半导体封装及其制造方法，以解决上述问题。
发明内容
本发明于一半导体封装的散热件上形成一拦坝，围绕一金属导热件，确保该金属导热件在经过高温后工艺时，能被限位在该拦坝内，进而防止该金属导热件的流动，避免半导体封装内部的电性短路。
本发明在于提供一种半导体封装，包括一第一基板、一第一晶粒、一金属导热件以及一散热件，该第一基板具有一上表面，该第一晶粒设置于该第一基板的上表面，该第一晶粒具有一顶面及一第一接合层，该第一接合层设置于该顶面，该金属导热件设置于该第一晶粒的第一接合层上，该散热件设置于该金属导热件上，该散热件具有一内表面、一第二接合层及一拦坝，该第二接合层及该拦坝设置于该内表面，该第二接合层抵接该金属导热件，该拦坝围绕该金属导热件，且该拦坝可限位该金属导热件。
本发明另提供一种半导体封装的制造方法，该方法包括：(a)提供一第一基板及一第一晶粒，该第一基板具有一上表面，该第一晶粒设置于该第一基板的上表面，该第一晶粒具有一顶面及一第一接合层，该第一接合层形成于该顶面；(b)设置一金属导热件于该第一晶粒的第一接合层上；以及(c)设置一散热件于该金属导热件上，该散热件具有一内表面、一第二接合层及一拦坝，该第二接合层及该拦坝形成于该内表面，该第二接合层抵接该金属导热件，该拦坝围绕该金属导热件，且该拦坝可限位该金属导热件。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A显示已知半导体封装结构的结构示意图；
图1B显示铟片使用于已知半导体封装结构的状态示意图；
图2显示本发明一实施例的半导体封装的结构示意图；
图2A显示本发明一实施例的半导体封装的局部放大图；
图2B显示本发明一实施例的半导体封装的另一局部放大图；
图3显示本发明第一接合层的多种实施方式图；
图4显示本发明一实施例的拦坝的结构示意图；
图5显示本发明另一实施例的拦坝的结构示意图；
图6显示本发明又一实施例的拦坝的结构示意图；
图7A至7D显示依据本发明一实施例的半导体封装的制造流程图；
图8显示依据本发明另一实施例的半导体封装的状态示意图；
图8A显示依据本发明另一实施例的半导体封装的局部放大图；
图9显示本发明第二接合层的粗糙表面的第一种形成步骤示意图；
图10显示本发明第二接合层的粗糙表面的第二种形成步骤示意图；及
图11显示本发明第二接合层的粗糙表面的第三种形成步骤示意图。
具体实施方式
请参阅图2及图2A、2B，其分别显示本发明一实施例的半导体封装的结构示意图及局部放大图。一半导体封装10包括一第一基板11、一第一晶粒12、一第二晶粒13、一第二基板14、一散热环15、一金属导热件20、一散热件30以及一散热胶40。
第一基板11为电性中介板(Interposer)，具有一上表面11a以及至少一导通孔111做为对外电性连接结构。
第一晶粒12为逻辑晶粒(Logical Die)，具有一顶面12a及一相对于顶面12a的背面12b，在本实施例中，该背面12b具有至少一第一凸块122做为对外电性连接结构及一第一底胶123可包覆该第一凸块122，该第一晶粒12以覆晶方式，即该背面12b朝下的方式，设置于该第一基板11的上表面11a，且该第一晶粒12具有一第一接合层121，该第一接合层121形成于该顶面12a，且该第一接合层121由数个金属层堆迭形成。
第二晶粒13为存储器晶粒(Memory Die)，具有一上端面13a及一相对于该上端面13a的一下端面13b，在本实施例中，该下端面13b具有至少一第二凸决131做为对外电性连接结构及一第二底胶132可包覆该第二凸块131，该第二晶粒13以覆晶方式，即该下端面13b朝下的方式，设置于该第一基板11的上表面11a，且位于该第一晶粒12的一侧。
第二基板14具有一中间区块141及一周边区块142，在本实施例中，该第一基板11设置于该第二基板14之中间区块141。
散热环15具有一第一表面15a、一相对的第二表面15b及一沟槽结构151，该第二表面15b固定于该第二基板14的周边区块142，而该沟槽结构151凹设于该第一表面15a，较佳地，该沟槽结构151具有至少二沟槽U。
金属导热件20设置于该第一晶粒12的第一接合层121上，在本实施例中，该金属导热件20可为铟片(Indium)或其它导热性佳的金属材料，且该金属导热件20的表面积至少不小于该第一晶粒12的表面积。
散热件30设置于该散热环15及该金属导热件20上，在本实施例中，为使该散热件30固定于该散热环15上，该散热件30具有一内表面30a、一第二接合层31及一拦坝32，该内表面30a为粗糙表面，该第二接合层31及该拦坝32形成于该内表面30a，且该第二接合层31抵接该金属导热件20，在本实施例中，该第二接合层31为金(Au)，且较佳地，该第二接合层31的表面积至少不小于该金属导热件的表面积，且该第二接合层31的表面为粗糙表面，用以增加该第二接合层31与该金属导热件20的接合强度。该拦坝32围绕该第二接合层31及该金属导热件20，不会影响该金属导热件20与该第二接合层31接触的面积，亦即不会影响该金属导热件的导热效果，且该拦坝32可限位该金属导热件20，在本实施例中，该金属导热件20位于该拦坝32内，且该拦坝32与该金属导热件20之间具有一间隙Y，较佳地，该间隙Y介于50至250微米之间，该拦坝32的高度H大于该第二接合层31的厚度，且该拦坝32的高度H不小于该金属导热件20的一半厚度，较佳地，该拦坝32的高度H介于100至650微米之间，而该拦坝32的宽度W介于100至600微米之间。另外，在本实施例中，该拦坝32由胶材形成。或者，在另一实施例中，该散热件30可一体形成该拦坝32。
散热胶40可另设置于该散热环15与该散热件30之间，在本实施例中，该散热胶40具有一第一部份41及一第二部分42，该散热胶40的第一部份41位于该散热环15的沟槽结构151内，而该散热胶40的第二部份42位于该散热环15的第一表面15a与该散热件30之间。此外，由于该沟槽结构151具有该二沟槽U，因此，可将该散热胶40压合后的宽度控制在所需范围内。
图3显示本发明第一接合层121的多种实施方式图。请参阅图3，在本实施例中，该第一接合层121有以下几种实施方式：
方式A：该些金属层由下至上依序为钛(Ti)/铜(Cu)/铜(Cu)/镍(Ni)/钯(Pd)/金(Au)。其中钛(Ti)层为阻障层，第一铜(Cu)层为种子层，第二铜(Cu)层为缓冲层，镍(Ni)层为铜扩散阻障层，钯(Pd)层为黏着层，金(Au)层为焊层，较佳地，钛(Ti)层的厚度介于0.1至0.5微米之间，第一铜(Cu)层的厚度介于0.1至0.5微米之间，第二铜(Cu)层的厚度介于3至50微米之间，镍(Ni)层的厚度介于1至3微米之间，钯(Pd)层的厚度介于0.1至0.5微米之间，金(Au)层的厚度介于0.1至0.5微米之间；
方式B：该些金属层由下至上依序为钛(Ti)/铜(Cu)/铜(Cu)/镍(Ni)/钯(Pd)。方式B基本上与方式A相同，其差异处仅在于方式B省略金(Au)层(焊层)；
方式C：该些金属层由下至上依序为钛(Ti)/铜(Cu)/镍(Ni)/钯(Pd)/金(Au)。方式C基本上与方式A相同，其差异处仅在于方式C省略第二铜(Cu)层(缓冲层)；
方式D：该些金属层由下至上依序为钛(Ti)/铜(Cu)/镍(Ni)/钯(Pd)。方式D基本上与方式C相同，其差异处仅在于方式D省略金(Au)层(焊层)；
方式E：该些金属层由下至上依序为钛(Ti)/铜(Cu)/铜(Cu)/镍(Ni)/锡银(SnAg)。方式E基本上与方式B相同，其差异处仅在于方式E以锡银(SnAg)层取代钯(Pd)层；
方式F：该些金属层由下至上依序为钛(Ti)/同(Cu)/镍(Ni)/金(Au)。方式F基本上与方式D相同，其差异处仅在于方式F以金(Au)层取代钯(Pd)层；及
方式G：该些金属层由下至上依序为钛(Ti)/同(Cu)/铜(Cu)/镍(Ni)/金(Au)。方式G基本上与方式B相同，其差异处仅在于方式G以金(Au)层取代钯(Pd)层。
图4显示本发明一实施例的拦坝的结构示意图。拦坝32可为方框体。
图5显示本发明另一实施例的拦坝的结构示意图。拦坝32具有四个条状体321，该些条状体321彼此分离，且排列成一方框形状。
图6显示本发明又一实施例的拦坝的结构示意图。拦坝32具有数个点状体32a，该些点状体32a间隔排列成一方框形状。
图7A至7D显示依据本发明一实施例的半导体封装的制造流程图。
如7A图所示，提供一第一基板11、一第一晶粒12、一第二晶粒13、一第二基板14及一散热环15，在本实施例中，该第一基板11为电性中介板(Interposer)，该第一晶粒12为逻辑晶粒(Logical Die)，而该第二晶粒13为存储器晶粒(Memory Die)。该第一基板11具有一上表面11a，该第一晶粒12设置于该第一基板11的上表面11a，且该第一晶粒12具有一顶面12a及一第一接合层121，在本实施例中，该第一接合层121形成于该顶面12a，且该第一接合层121由数个金属层堆迭形成。
该第二晶粒13设置于该第一基板11的上表面11a，且位于该第一晶粒12的一侧，该第二基板14具有一中间区块141及一周边区块142，在本实施例中，该第一基板11设置于该第二基板14之中间区块141，而该散热环15固定于该第二基板14的周边区块142。此外，该散热环15具有一第一表面15a、一相对的第二表面15b及一沟槽结构151，该第二表面15b固定于该第二基板14的周边区块142，而该沟槽结构151凹设于该第一表面15a，较佳地，该沟槽结构151具有至少二沟槽U。
如图7B所示，设置一金属导热件20于该第一晶粒12的第一接合层121上，在本实施例中，该金属导热件20可为铟片(Indium)或其它导热性佳的金属材料。
如图7C所示，设置一散热件30于该金属导热件20上，在此步骤中，更包括设置该散热件30于该散热环15上，且为使该散热件30固定于该散热环15上，另可设置一散热胶40于该散热环15与该散热件30之间，在本实施例中，该散热胶40具有一第一部份41及一第二部分42，该散热胶40的第一部份41位于该散热环15的沟槽结构151内，而该散热胶40的第二部份42位于该散热环15的第一表面15a与该散热件30之间。此外，由于该沟槽结构151具有该二沟槽U，因此，可将该散热胶40压合后的宽度控制在所需范围内。
如图7C所示，该散热件30具有一内表面30a、一第二接合层31及一拦坝32，该内表面30a为粗糙表面，在本实施例中，该粗糙表面可以等离子表面处理方法或喷砂方法形成。该第二接合层31及该拦坝32形成于该内表面30a，且该第二接合层31抵接该金属导热件20，在本实施例中，该第二接合层31为金(Au)，且较佳地，该第二接合层31的表面为粗糙表面，用以增加该第二接合层31与该金属导热件20的接合强度。该拦坝32围绕该第二接合层31，且该拦坝32可限位该金属导热件20，在本实施例中，该金属导热件20位于该拦坝32内。另外，在本实施例中，该拦坝32由胶材形成。或者，在另一实施例中，该散热件30可一体形成该拦坝32。
图7D所示，另包括进行一回焊步骤，以使该金属导热件20熔融接合于该第一晶粒12的第一接合层121及该散热件30的第二接合层31，由于该拦坝32围绕该金属导热件20，因此，可确保该金属导热件20在高温回焊过程中能被限位在该拦坝32内，进而可防止该金属导热件20的流动。
图8及图8A显示依据本发明另一实施例的半导体封装的状态示意图及局部放大图。胶体50用以填补该拦坝32因该散热件30的贴合容许度所产生的间距，在本实施例中，该胶体50包覆部分该拦坝32，且该胶体50具有一包覆宽度X及一包覆高度Z，该包覆宽度X至少不小于拦坝32宽度和拦坝32与金属导热件20之间隙的总和，该包覆高度Z至少不小于第一晶粒12的一半厚度。在本实施例中，较佳地，包覆宽度X介于450微米至700微米之间，而该包覆高度Z介于250微米至400微米之间。
另外，在本实施例中，该第二接合层31的粗糙表面的形成步骤可有下列几种方式：
图9显示本发明第二接合层的粗糙表面的第一种形成步骤示意图。第二接合层31的粗糙表面的第一种形成步骤包括：粗化该散热件30的内表面30a；以及形成该第二接合层31于粗化后的该内表面30a。
图10显示本发明第二接合层的粗糙表面的第二种形成步骤示意图。第二接合层31的粗糙表面的第二种形成步骤包括：形成该第二接合层31于该内表面30a；以及粗化该第二接合层31的表面及该内表面30a。
图11显示本发明第二接合层的粗糙表面的第三种形成步骤示意图。第二接合层31的粗糙表面的第三种形成步骤包括：形成该第二接合层31于该内表面30a；以及粗化该第二接合层31的表面。
上述实施例仅为说明本发明的原理及其功效，并非限制本发明，因此习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (10)

1.一种半导体封装，包括：
一第一基板，具有一上表面；
一第一晶粒，设置于该第一基板的上表面，该第一晶粒具有一顶面；
一金属导热件，设置于该第一晶粒的顶面上，且该金属导热件的表面积至少不小于该第一晶粒的表面积；
一散热件，设置于该金属导热件上，该散热件具有一内表面；以及
一拦坝，形成于该散热件的内表面，该拦坝围绕该金属导热件，且该拦坝可限位该金属导热件。
2.如权利要求1的半导体封装，其中该金属导热件为铟片。
3.如权利要求1的半导体封装，其中该拦坝的高度不小于该金属导热件的一半厚度。
4.如权利要求1的半导体封装，其中该拦坝具有四个条状体，该些条状体彼此分离，且排列成一方框形状。
5.如权利要求1的半导体封装，其中该拦坝具有数个点状体，该些点状体间隔排列成一方框形状。
6.如权利要求1的半导体封装，其中该散热件一体形成该拦坝。
7.如权利要求1的半导体封装，更包含一第一接合层形成于该第一晶粒的顶面，且该第一接合层由数个金属层堆迭形成。
8.如权利要求7的半导体封装，其中该些金属层的材质为钛、铜、镍、钯、金或锡银。
9.如权利要求7的半导体封装，其中该些金属层由下至上依序为钛、铜、镍、金。
10.如权利要求1的半导体封装，更包括一胶体，该胶体包覆部分该拦坝。
CN2011103204350A 2011-10-11 2011-10-11 具有散热结构的半导体封装及其制造方法 Active CN102324409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103204350A CN102324409B (zh) 2011-10-11 2011-10-11 具有散热结构的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103204350A CN102324409B (zh) 2011-10-11 2011-10-11 具有散热结构的半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN102324409A true CN102324409A (zh) 2012-01-18
CN102324409B CN102324409B (zh) 2013-11-20

Family

ID=45452120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103204350A Active CN102324409B (zh) 2011-10-11 2011-10-11 具有散热结构的半导体封装及其制造方法

Country Status (1)

Country Link
CN (1) CN102324409B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856273A (zh) * 2012-09-06 2013-01-02 日月光半导体制造股份有限公司 具有散热片的半导体组装构造及其组装方法
CN102867793A (zh) * 2012-08-14 2013-01-09 日月光半导体制造股份有限公司 热界面材料及半导体封装结构
CN103441109A (zh) * 2013-06-19 2013-12-11 日月光半导体制造股份有限公司 半导体元件，半导体封装结构及其制造方法
CN106825887A (zh) * 2017-02-24 2017-06-13 东莞帕姆蒂昊宇液态金属有限公司 一种非晶合金电子产品外壳与中板的接合方法
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法
CN116314561A (zh) * 2023-03-23 2023-06-23 江苏第三代半导体研究院有限公司 可见光通信器件及其制备方法和可见光通信系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050214693A1 (en) * 2004-03-26 2005-09-29 Fuji Photo Film Co., Ltd. Pattern forming method, graft pattern material, conductive pattern forming method and conductive pattern material
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
CN101226888A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 散热型芯片封装工艺及其构造
CN101226927A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 具有功率放大器的芯片模块及其制作方法
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050214693A1 (en) * 2004-03-26 2005-09-29 Fuji Photo Film Co., Ltd. Pattern forming method, graft pattern material, conductive pattern forming method and conductive pattern material
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
CN101226888A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 散热型芯片封装工艺及其构造
CN101226927A (zh) * 2008-02-15 2008-07-23 日月光半导体制造股份有限公司 具有功率放大器的芯片模块及其制作方法
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867793A (zh) * 2012-08-14 2013-01-09 日月光半导体制造股份有限公司 热界面材料及半导体封装结构
CN102856273A (zh) * 2012-09-06 2013-01-02 日月光半导体制造股份有限公司 具有散热片的半导体组装构造及其组装方法
CN103441109A (zh) * 2013-06-19 2013-12-11 日月光半导体制造股份有限公司 半导体元件，半导体封装结构及其制造方法
CN103441109B (zh) * 2013-06-19 2016-06-08 日月光半导体制造股份有限公司 半导体封装结构的制造方法
CN106825887A (zh) * 2017-02-24 2017-06-13 东莞帕姆蒂昊宇液态金属有限公司 一种非晶合金电子产品外壳与中板的接合方法
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法
CN108550558B (zh) * 2018-04-19 2020-05-15 苏州通富超威半导体有限公司 封装结构及焊接方法
CN116314561A (zh) * 2023-03-23 2023-06-23 江苏第三代半导体研究院有限公司 可见光通信器件及其制备方法和可见光通信系统

Also Published As

Publication number Publication date
CN102324409B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
CN102324409B (zh) 具有散热结构的半导体封装及其制造方法
TWI300619B (en) Electronic device
TWI390642B (zh) 穩定之金凸塊焊料連接
CN101996897B (zh) 用于制造电路基板组件以及功率电子模块的方法
TWI538762B (zh) 銲球凸塊與封裝結構及其形成方法
US20170317036A1 (en) Cavity based feature on chip carrier
CN103715178B (zh) 双相介金属互连结构及其制作方法
CN102867793A (zh) 热界面材料及半导体封装结构
TW201705615A (zh) 用於低溫接合的結構和方法
CN101273451A (zh) 有直接接触散热片的微电子封装及其制造方法
CN203367260U (zh) 一种功率陶瓷外壳和功率芯片封装结构
US20110061848A1 (en) Heat Dissipation Module and the Manufacturing Method Thereof
CN105355610A (zh) 一种电路装置及制造方法
CN103769764A (zh) 一种软钎焊的焊片和功率模块组装结构
CN109585396A (zh) 热耦合的层叠封装半导体封装
US11948856B2 (en) Heat sink for an electronic component
TWI536516B (zh) 具有散熱結構之半導體封裝及其製造方法
CN104011843B (zh) 半导体装置
TWI650816B (zh) 半導體裝置及其製造方法
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
CN104733418A (zh) 管芯基板组装及其方法
CN202240181U (zh) 三层金属复合焊片
CN101882606B (zh) 散热型半导体封装构造及其制造方法
JP2010103206A (ja) 半導体装置及びその製造方法
US9847279B2 (en) Composite lead frame structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant