CN101051634A - 硅衬底平面led集成芯片及制造方法 - Google Patents

硅衬底平面led集成芯片及制造方法 Download PDF

Info

Publication number
CN101051634A
CN101051634A CNA2007100266908A CN200710026690A CN101051634A CN 101051634 A CN101051634 A CN 101051634A CN A2007100266908 A CNA2007100266908 A CN A2007100266908A CN 200710026690 A CN200710026690 A CN 200710026690A CN 101051634 A CN101051634 A CN 101051634A
Authority
CN
China
Prior art keywords
metal level
substrate
bottom plane
led bare
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100266908A
Other languages
English (en)
Other versions
CN101051634B (zh
Inventor
吴纬国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Nanker Integrated Electronic Co Ltd
Original Assignee
Guangzhou Nanker Integrated Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Nanker Integrated Electronic Co Ltd filed Critical Guangzhou Nanker Integrated Electronic Co Ltd
Priority to CN2007100266908A priority Critical patent/CN101051634B/zh
Publication of CN101051634A publication Critical patent/CN101051634A/zh
Application granted granted Critical
Publication of CN101051634B publication Critical patent/CN101051634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种成本低、工艺简便、散热效果好、可实现多种连接方式的硅衬底平面LED集成芯片及制造方法。该芯片包括若干个LED裸芯片(1)和硅衬底(2)，LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12)，硅衬底(2)顶面于每个LED裸芯片(1)处有两个分离的沉积金属层(3)，LED裸芯片(1)正装或倒装焊接在金属层(3)上，硅衬底(2)于每个LED裸芯片(1)处有阱区(7)，各金属层(3)与硅衬底(2)的结合区分别还有掺杂的隔离层(5)，隔离层(5)位于阱区(7)内，各LED裸芯片(1)对应的金属层(3)之间设有阻挡层(6)。该方法包括形成阻挡层、阱区、隔离层、金属层、封装LED的步骤。本发明可应用于LED集成领域。

Description

硅衬底平面LED集成芯片及制造方法
                         技术领域
本发明涉及一种硅衬底平面LED集成芯片及其制造方法。
                         背景技术
正装芯片技术是传统的微电子封装技术，其技术成熟，应用范围广泛。目前绝大多数LED均为正装LED，LED裸芯片的衬底无论是砷化镓还是碳化硅，在衬底外都镀有一层金属层作为N型电极，同时也兼作散热之用，其正装在一个带有反射杯的支架上作为阴极，其上面的P型外延层再通过金属线焊接在阳极引线上，由于此种裸芯片的上面及衬底面各作为电极的一端，故习称为“单电极芯片”。除上述单电极LED裸芯片外(芯片正反面各有一个电极)，近年来有的LED裸芯片的衬底为绝缘材料如氧化铝，所以正(P型)与负(N型)电极均需设置于裸芯片的表面，亦即所谓的“双电极芯片”。将多个LED裸芯片集成在一个线路板上称为集成芯片。无论是单电极还是双电极LED裸芯片均可应用在LED集成芯片上。由于常用的LED线路板均为铝基板，铝基板本身是导体，故在集成芯片的加工过程中极易短路，无法实现串联连接。
                         发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种成本低、工艺简便、散热效果好、可实现多种连接方式的硅衬底平面LED集成芯片。
另外，本发明还提供一种制造该硅衬底平面LED集成芯片的方法。
本发明硅衬底平面LED集成芯片所采用的第一种技术方案是：本发明硅衬底平面LED集成芯片包括若干个LED裸芯片和硅衬底，所述LED裸芯片包括衬底和N型外延层、P型外延层，所述硅衬底顶面于每个所述LED裸芯片处有两个分离的沉积金属层，若干个所述LED裸芯片正装焊接在各所述金属层上，所述硅衬底于每个所述LED裸芯片处有一个阱区，各所述金属层与所述硅衬底的结合区分别还有一个掺杂的隔离层，所述隔离层位于所述阱区内，各所述LED裸芯片对应的所述金属层之间设有阻挡层，所述金属层引出阳极接点和阴极接点。
所述衬底为砷化镓或碳化硅衬底，所述衬底直接焊接在所述金属层上、所述P型外延层通过金属线对应焊接在相邻的一个所述金属层上；或者，所述衬底为氧化铝衬底，所述衬底正装焊接或粘贴在所述金属层上，所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的所述金属层上。
所述金属线为金线或铝线或铜线。
若干个所述LED裸芯片之间并联或串联或串并联组合连接。
所述硅衬底为N型或P型，所述阱区与所述硅衬底极性相反，所述隔离层与所述硅衬底极性相同，所述金属层为金属铝或铜或硅铝合金。
本发明硅衬底平面LED集成芯片所采用的第二种技术方案是：本发明硅衬底平面LED集成芯片包括若干个LED裸芯片和硅衬底，所述LED裸芯片包括衬底和N型外延层、P型外延层，所述硅衬底顶面于每个所述LED裸芯片处有两个分离的沉积金属层，若干个所述LED裸芯片倒装焊接在各所述金属层上，所述硅衬底于每个所述LED裸芯片处有一个阱区，各所述金属层与所述硅衬底的结合区分别还有一个掺杂的隔离层，所述隔离层位于所述阱区内，各所述LED裸芯片对应的所述金属层之间设有阻挡层，所述金属层引出阳极接点和阴极接点。
所述P型外延层、所述N型外延层分别通过焊球倒装焊接在所述金属层上。
所述焊球为金球栓或铜球栓或锡球。
若干个所述LED裸芯片之间并联或串联或串并联组合连接。
所述硅衬底为N型或P型，所述阱区与所述硅衬底极性相反，所述隔离层与所述硅衬底极性相同，所述金属层为金属铝或铜或硅铝合金。
本发明硅衬底平面LED集成芯片的制造方法所采用的技术方案是：它包括以下步骤：
(a)形成阻挡层：将所述硅衬底的上表面在氧化炉管内热氧化生长出氧化层，然后在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，去除所述光刻图形部分内的氧化层，剩余的氧化层构成部分所述阻挡层；
(b)形成阱区：将与所述硅衬底极性相反的硼离子或二氟化硼或磷离子掺杂注入所述硅衬底内，形成P型或N型掺杂区，再予以高温驱入，形成P型或N型区，即形成所述阱区；
(c)形成隔离层、阻挡层：对步骤(b)中形成的氧化层进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，最终剩余的氧化层构成所述阻挡层；然后用离子注入法将与所述硅衬底极性相同的离子注入所述阱区内，再在高温下驱入，形成所述隔离层；
(d)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成并联或串联或串并联组合连接的所述金属层及阳极接点和阴极接点；
(e)LED裸芯片封装：通过超声键合的方法将若干个所述LED裸芯片的所述衬底正装直接焊接在所述金属层上，再根据串并联的需要将连接所述P型外延层焊点的金属线焊接在相邻的一个所述金属层上；或者，用超声键合或胶粘的方法将所述衬底正装焊接或粘贴在所述金属层上，再将所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的所述金属层上；或者，植焊球于所述金属层上，再通过超声键合的方法将若干个所述LED裸芯片倒装在所述焊球上。
本发明的有益效果是：由于本发明使用到集成电路的光刻、氧化蚀刻等技术，所以所述金属层的宽度比现有线路板上的金属层尺寸更小，其占用面积较小，可实现小芯片集成，以达到降低成本的目的，故本发明成本低；
由于本发明硅衬底平面LED集成芯片所述硅衬底顶面于每个所述LED裸芯片处有两个分离的沉积金属层，若干个所述LED裸芯片正装或倒装焊接在各所述金属层上，对于正装单电极芯片，所述衬底直接焊接在所述金属层上、所述P型外延层通过金属线对应焊接在相邻的一个所述金属层上，比传统的正装双电极LED减少了一根金属线，同时减少了打线的部分步骤，减少了打线工艺操作时间；即使对于传统的正装双电极芯片，本发明在相同的硅衬底结构上也可实现；对于倒装，所述P型外延层、所述N型外延层分别通过焊球倒装焊接在所述金属层上，因此工艺简便；由于所述硅衬底于每个所述LED裸芯片处有一个阱区，各所述金属层与所述硅衬底的结合区分别还有一个掺杂的隔离层，所述隔离层位于所述阱区内，各所述LED裸芯片对应的所述金属层之间设有阻挡层，即每个所述LED裸芯片处对应的所述金属层其极性不一定相同，因此每个所述LED裸芯片相互间可以产生并联或串联或串并联组合连接，避免了采用在一块金属衬底上各个LED裸芯片只能并联连接无法实现串联及串并联组合连接的弊端；所述隔离层既用于隔离所述金属层与所述硅衬底，防止所述金属层之间漏电或短路，同时所述隔离层与其所在的所述阱区之间也构成一个静电保护二极管，起到在封装过程中静电保护的作用；由于本发明硅衬底平面LED集成芯片若干个所述LED裸芯片之间并联或串联或串并联组合连接，多个所述LED裸芯片分布面积广，发光效果更好，在功率LED应用上可采用制造成本较低的小芯片集成，比采用一个LED裸芯片的功率型LED芯片的成本更低，每个所述LED裸芯片通过与其连接的所述金属线或焊球将热量传到所述金属层或直接通过所述LED裸芯片的所述衬底将热量传到所述金属层，并通过所述隔离层将热量传递给所述硅衬底，所述金属层的面积较大，热源较分散，因此散热效果好，使用寿命长，故本发明工艺简便、散热效果好、可实现多种连接方式。
                         附图说明
图1是本发明实施例一硅衬底平面LED集成芯片单电极正装全并联的结构示意图；
图2是图1所示硅衬底平面LED集成芯片的电路原理图；
图3是本发明实施例二硅衬底平面LED集成芯片单电极正装全串联的结构示意图；
图4是图3所示硅衬底平面LED集成芯片的电路原理图；
图5是本发明实施例三硅衬底平面LED集成芯片单电极正装先串联再并联的结构示意图；
图6是图5所示硅衬底平面LED集成芯片的电路原理图；
图7是本发明实施例四硅衬底平面LED集成芯片单电极正装先并联再串联的结构示意图；
图8是图7所示硅衬底平面LED集成芯片的电路原理图；
图9是本发明实施例五硅衬底平面LED集成芯片双电极倒装全并联的结构示意图；
图10是本发明实施例六硅衬底平面LED集成芯片双电极倒装全串联的结构示意图；
图11是本发明实施例七硅衬底平面LED集成芯片双电极倒装先串联再并联的结构示意图；
图12是本发明实施例八硅衬底平面LED集成芯片双电极倒装先并联再串联的结构示意图；
图13是图1所示硅衬底平面LED集成芯片的A-A断面结构示意图；
图14是图3所示硅衬底平面LED集成芯片的B-B断面结构示意图；
图15是图5、图7所示硅衬底平面LED集成芯片的C-C、D-D断面结构示意图；
图16是图9所示硅衬底平面LED集成芯片的E-E断面结构示意图；
图17是图10所示硅衬底平面LED集成芯片的F-F断面结构示意图；
图18是图11、图12所示硅衬底平面LED集成芯片的G-G、H-H断面结构示意图；
图19是本发明实施例九硅衬底平面LED集成芯片双电极正装全并联的结构示意图；
图20是本发明实施例十硅衬底平面LED集成芯片双电极正装全串联的结构示意图；
图21是本发明实施例十一硅衬底平面LED集成芯片双电极正装先串联再并联的结构示意图；
图22是本发明实施例十二硅衬底平面LED集成芯片双电极正装先并联再串联的结构示意图；
图23是图19所示硅衬底平面LED集成芯片的I-I断面结构示意图；
图24是图20所示硅衬底平面LED集成芯片的J-J断面结构示意图；
图25是图21、图22所示硅衬底平面LED集成芯片的M-M、N-N断面结构示意图；
图26是图1所示本发明硅衬底平面LED集成芯片的制造方法步骤(a)完成后的A-A断面结构示意图；
图27是图1所示本发明硅衬底平面LED集成芯片的制造方法步骤(b)完成后的A-A断面结构示意图；
图28是图1所示本发明硅衬底平面LED集成芯片的制造方法步骤(c)完成后的A-A断面结构示意图；
图29是图1所示本发明硅衬底平面LED集成芯片的制造方法步骤(d)完成后的A-A断面结构示意图。
                       具体实施方式
实施例一：
如图1、图2、图13所示，本实施例的硅衬底平面LED集成芯片为正装LED集成芯片，它包括九个LED裸芯片1和硅衬底2，所述LED裸芯片1包括砷化镓(GaAs)衬底10和N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)衬底，即所述LED裸芯片1为单电极芯片，所述硅衬底2为N型硅衬底，所述硅衬底2顶面于每个所述LED裸芯片1处有两个分离的沉积金属层3，所述LED裸芯片1正装焊接在各所述金属层3上，即所述衬底10直接焊接在所述金属层3上，所述P型外延层12通过金属线41对应焊接在相邻的一个所述金属层3上，所述硅衬底2于每个所述LED裸芯片1处有一个P型阱区7，各所述金属层3与所述硅衬底2的结合区分别还有一个掺杂磷或砷等材料的N型的隔离层5，所述隔离层5位于所述阱区7内，用于隔离所述金属层3与所述硅衬底2，防止所述金属层3之间漏电或短路，同时所述隔离层5将所述LED裸芯片1传给所述金属层3的热量再传递给所述硅衬底2，起到良好的导热、散热作用，另外所述隔离层5与其所在的所述阱区7之间也构成一个静电保护二极管，起到在封装过程中静电保护的作用，各所述LED裸芯片1对应的所述金属层3之间设有阻挡层6，防止所述金属层3之间漏电或短路，所述金属层3引出阳极接点80和阴极接点81，所述金属层3为金属铝，当然也可以采用金属铜或硅铝合金，所述金属层3既是电极、导电体，又是散热片，所述金属线41为金线，当然也可以为铝线或铜线，各所述LED裸芯片1之间通过所述金属层3相并联连接并引出阳极接点80和阴极接点81，即所述阳极接点80和所述阴极接点81之间的所有LED裸芯片1相并联。
当然，所述硅衬底2也可以为P型硅衬底，此时，所述阱区7为N型阱区，所述隔离层5为掺杂硼或二氟化硼等材料的P型隔离层。
如图13、图26～图29所示，本实施例的硅衬底平面LED集成芯片的制造方法包括以下步骤：
(a)形成阻挡层：将所述硅衬底2的上表面在氧化炉管内热氧化生长出厚度为3000埃的氧化层，所述氧化层的厚度范围可控制在1000～5000埃，然后在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，去除所述光刻图形部分内的氧化层，剩余的氧化层构成部分所述阻挡层6，此步骤最后形成的断面图如图26所示；
(b)形成阱区：将1×1012～5×1014/cm2剂量的硼离子P型掺杂在50～200keV的能量下注入所述硅衬底2内，形成P型掺杂区，再在1000～1150℃的温度下予以高温驱入30分钟至10小时，形成深度为1～5微米的所述P型阱区7，当然硼离子也可以采用二氟化硼替代，此步骤最后形成的断面图如图27所示；
(c)形成隔离层、阻挡层：对步骤(b)中形成的氧化层进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，最终剩余的氧化层构成所述阻挡层6；然后用离子注入机在50～200keV的能量下将1×1014～5×1015/cm2剂量的砷离子或磷离子注入所述阱区7内，再在800～1000℃的温度下予以高温驱入30分钟至5小时，形成深度为0.2～2微米的N+重掺杂区，即形成所述隔离层5，此步骤最后形成的断面图如图28所示；
(d)形成金属层：以溅射或蒸镀的方法沉积厚度为12000埃的金属层，所述金属层的厚度范围可控制在5000～40000埃，然后在光刻机上利用金属光刻掩模版进行光刻，再用半导体工艺习用的干法蚀刻工艺对金属层进行蚀刻，当然，也可以采用湿法蚀刻对金属层进行蚀刻，蚀刻后剩余的金属层构成并联连接的所述金属层3及阳极接点80和阴极接点81，此步骤最后形成的断面图如图29所示；
(e)LED裸芯片正装：通过超声键合的方法将各所述LED裸芯片1的所述衬底10正装直接焊接在所述金属层3上，再将连接所述P型外延层12焊点的所述金属线41焊接在相邻的一个所述金属层3上，此步骤最后形成的断面图如图13所示。
实施例二：
如图3、图4、图14所示，本实施例与实施例一的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间相串联连接，即所述阳极接点80和所述阴极接点81之间的所有LED裸芯片1相串联。
本实施例其余特征与实施例一相同。
实施例三：
如图5、图6、图15所示，本实施例与实施例一的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个串联成一组，再将三组相并联连接。
本实施例其余特征与实施例一相同。
实施例四：
如图7、图8、图15所示，本实施例与实施例一的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个并联成一组，再将三组相串联连接。
本实施例其余特征与实施例一相同。
实施例五：
如图9、图2、图16所示，本实施例硅衬底平面LED集成芯片与实施例一的不同之处在于：本实施例的硅衬底平面LED集成芯片为倒装LED集成芯片，所述P型外延层12、所述N型外延层11分别通过焊球42倒装焊接在所述金属层3上，所述焊球42为金球栓，当然也可以为铜球栓或锡球。
如图16、图26～图29所示，本实施例硅衬底平面LED集成芯片的制造方法与实施例一的不同之处在于：LED裸芯片封装步骤为：植焊球42于所述金属层3上，再通过超声键合的方法将所述LED裸芯片1倒装在所述焊球42上，此步骤最后形成的断面图如图16所示。
本实施例其余特征与实施例一相同。
实施例六：
如图10、图4、图17所示，本实施例与实施例五的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间相串联连接，即所述阳极接点80和所述阴极接点81之间的所有LED裸芯片1相串联。
本实施例其余特征与实施例五相同。
实施例七：
如图11、图6、图18所示，本实施例与实施例五的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个串联成一组，再将三组相并联连接。
本实施例其余特征与实施例五相同。
实施例八：
如图12、图8、图18所示，本实施例与实施例五的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个并联成一组，再将三组相串联连接。
本实施例其余特征与实施例五相同。
实施例九：
如图19、图2、图23所示，本实施例硅衬底平面LED集成芯片与实施例一的不同之处在于：本实施例的所述衬底10为氧化铝(Al2O3)衬底，即所述LED裸芯片1为双电极芯片，所述衬底10正装焊接或粘贴在所述金属层3上，所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的所述金属层3上。
如图23、图26～图29所示，本实施例硅衬底平面LED集成芯片的制造方法与实施例一的不同之处在于：LED裸芯片封装步骤为：用超声键合或胶粘的方法将所述衬底10正装焊接或粘贴在所述金属层3上，再将所述P型外延层12、所述N型外延层11分别通过所述金属线43、45焊接在相邻的所述金属层3上，此步骤最后形成的断面图如图23所示。
本实施例其余特征与实施例一相同。
实施例十：
如图20、图4、图24所示，本实施例与实施例九的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间相串联连接，即所述阳极接点80和所述阴极接点81之间的所有LED裸芯片1相串联。
本实施例其余特征与实施例九相同。
实施例十一：
如图21、图6、图25所示，本实施例与实施例九的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个串联成一组，再将三组相并联连接。
本实施例其余特征与实施例九相同。
实施例十二：
如图22、图8、图25所示，本实施例与实施例九的不同之处在于：各所述LED裸芯片1之间通过所述金属层3的连接方式——本实施例各所述LED裸芯片1之间先每三个并联成一组，再将三组相串联连接。
本实施例其余特征与实施例九相同。
本发明硅衬底平面LED集成芯片所述LED裸芯片1的数量不限于九个，实施例中仅是举例说明。
本发明将若干个所述LED裸芯片1正装或倒装集成在一个所述硅衬底2上，散热效果好，使用寿命长，工艺简便，可实现多种连接方式。
本发明可广泛应用于LED集成领域。

Claims (9)

1、一种硅衬底平面LED集成芯片，包括若干个LED裸芯片(1)和硅衬底(2)，所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12)，其特征在于：所述硅衬底(2)顶面于每个所述LED裸芯片(1)处有两个分离的沉积金属层(3)，若干个所述LED裸芯片(1)正装或倒装焊接在各所述金属层(3)上，所述硅衬底(2)于每个所述LED裸芯片(1)处有一个阱区(7)，各所述金属层(3)与所述硅衬底(2)的结合区分别还有一个掺杂的隔离层(5)，所述隔离层(5)位于所述阱区(7)内，各所述LED裸芯片(1)对应的所述金属层(3)之间设有阻挡层(6)，所述金属层(3)引出阳极接点(80)和阴极接点(81)。
2、根据权利要求1所述的硅衬底平面LED集成芯片，其特征在于：所述衬底(10)为砷化镓或碳化硅衬底，所述衬底(10)直接焊接在所述金属层(3)上，所述P型外延层(12)通过金属线(41)对应焊接在相邻的一个所述金属层(3)上。
3、根据权利要求1所述的硅衬底平面LED集成芯片，其特征在于：所述衬底(10)为氧化铝衬底，所述衬底(10)正装焊接或粘贴在所述金属层(3)上，所述P型外延层(12)、所述N型外延层(11)分别通过金属线(43、45)焊接在相邻的所述金属层(3)上。
4、根据权利要求2或3所述的硅衬底平面LED集成芯片，其特征在于：所述金属线(41、43、45)为金线或铝线或铜线。
5、根据权利要求1所述的硅衬底平面LFD集成芯片，其特征在于：所述P型外延层(12)、所述N型外延层(11)分别通过焊球(42)倒装焊接在所述金属层(3)上。
6、根据权利要求5所述的硅衬底平面LED集成芯片，其特征在于：所述焊球(42)为金球栓或铜球栓或锡球。
7、根据权利要求1或2或3或5或6所述的硅衬底平面LED集成芯片，其特征在于：若干个所述LED裸芯片(1)之间并联或串联或串并联组合连接。
8、根据权利要求1或2或3或5或6所述的硅衬底平面LED集成芯片，其特征在于：所述硅衬底(2)为N型或P型，所述阱区(7)与所述硅衬底(2)极性相反，所述隔离层(5)与所述硅衬底(2)极性相同，所述金属层(3)为金属铝或铜或硅铝合金。
9、一种用于制造权利要求1所述的硅衬底平面LED集成芯片的方法，其特征在于：包括以下步骤：
(a)形成阻挡层：将所述硅衬底(2)的上表面在氧化炉管内热氧化生长出氧化层，然后在光刻机上利用阻挡层掩模版进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，去除所述光刻图形部分内的氧化层，剩余的氧化层构成部分所述阻挡层(6)；
(b)形成阱区：将与所述硅衬底(2)极性相反的硼离子或二氟化硼或磷离子掺杂注入所述硅衬底(2)内，形成P型或N型掺杂区，再予以高温驱入，形成P型或N型区，即形成所述阱区(7)；
(c)形成隔离层、阻挡层：对步骤(b)中形成的氧化层进行光刻，再用含HF的腐蚀液对氧化层的光刻图形部分进行蚀刻，最终剩余的氧化层构成所述阻挡层(6)；然后用离子注入法将与所述硅衬底(2)极性相同的离子注入所述阱区(7)内，再在高温下驱入，形成所述隔离层(5)；
(d)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成并联或串联或串并联组合连接的所述金属层(3)及阳极接点(80)和阴极接点(81)；
(e)LED裸芯片封装：通过超声键合的方法将若干个所述LED裸芯片(1)的所述衬底(10)正装直接焊接在所述金属层(3)上，再根据串并联的需要将连接所述P型外延层(12)焊点的所述金属线(41)焊接在相邻的一个所述金属层(3)上；或者，用超声键合或胶粘的方法将所述衬底(10)正装焊接或粘贴在所述金属层(3)上，再将所述P型外延层(12)、所述N型外延层(11)分别通过金属线(43、45)焊接在相邻的所述金属层(3)上；或者，植焊球(42)于所述金属层(3)上，再通过超声键合的方法将若干个所述LED裸芯片(1)倒装在所述焊球(42)上。
CN2007100266908A 2007-02-02 2007-02-02 硅衬底平面led集成芯片及制造方法 Expired - Fee Related CN101051634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100266908A CN101051634B (zh) 2007-02-02 2007-02-02 硅衬底平面led集成芯片及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100266908A CN101051634B (zh) 2007-02-02 2007-02-02 硅衬底平面led集成芯片及制造方法

Publications (2)

Publication Number Publication Date
CN101051634A true CN101051634A (zh) 2007-10-10
CN101051634B CN101051634B (zh) 2010-07-14

Family

ID=38782942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100266908A Expired - Fee Related CN101051634B (zh) 2007-02-02 2007-02-02 硅衬底平面led集成芯片及制造方法

Country Status (1)

Country Link
CN (1) CN101051634B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330080B (zh) * 2008-07-23 2011-09-07 广州南科集成电子有限公司 一种高导通电压正装led集成芯片及制造方法
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102738193A (zh) * 2011-04-07 2012-10-17 台湾积体电路制造股份有限公司 双基板多结发光二极管阵列结构
US8378359B2 (en) 2007-11-05 2013-02-19 Lg Innotek Co., Ltd. Light emitting device and method of fabricating the same
CN103544895A (zh) * 2013-11-01 2014-01-29 广东威创视讯科技股份有限公司 一种led显示模块及其制作方法
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
CN107223285A (zh) * 2015-02-13 2017-09-29 首尔伟傲世有限公司 发光元件以及发光二极管
US11960167B2 (en) 2020-02-17 2024-04-16 BOE MLED Technology Co., Ltd. Backplane and method for manufacturing the same, and display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378359B2 (en) 2007-11-05 2013-02-19 Lg Innotek Co., Ltd. Light emitting device and method of fabricating the same
CN101330080B (zh) * 2008-07-23 2011-09-07 广州南科集成电子有限公司 一种高导通电压正装led集成芯片及制造方法
CN102738193B (zh) * 2011-04-07 2016-05-04 晶元光电股份有限公司 双基板多结发光二极管阵列结构
CN102738193A (zh) * 2011-04-07 2012-10-17 台湾积体电路制造股份有限公司 双基板多结发光二极管阵列结构
CN102324409B (zh) * 2011-10-11 2013-11-20 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN105594000A (zh) * 2013-09-30 2016-05-18 艾利迪公司 具有发光二极管的光电子器件
KR20160064109A (ko) * 2013-09-30 2016-06-07 알레디아 발광 다이오드를 포함하는 광전자 디바이스
JP2016539493A (ja) * 2013-09-30 2016-12-15 アルディア 発光ダイオードを含む光電デバイス
CN105594000B (zh) * 2013-09-30 2018-12-04 艾利迪公司 具有发光二极管的光电子器件
US10937777B2 (en) 2013-09-30 2021-03-02 Aledia Opto-electronic device with light-emitting diodes
CN103544895A (zh) * 2013-11-01 2014-01-29 广东威创视讯科技股份有限公司 一种led显示模块及其制作方法
CN107223285A (zh) * 2015-02-13 2017-09-29 首尔伟傲世有限公司 发光元件以及发光二极管
US11960167B2 (en) 2020-02-17 2024-04-16 BOE MLED Technology Co., Ltd. Backplane and method for manufacturing the same, and display device

Also Published As

Publication number Publication date
CN101051634B (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
CN101051634A (zh) 硅衬底平面led集成芯片及制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN101051665A (zh) 具有阳极化绝缘层的发光二极管封装及其制造方法
CN1877875A (zh) Led及制造方法
CN1154185C (zh) 多层布线结构及其制造方法
CN100508186C (zh) 贴片式发光二极管及制造方法
CN1702880A (zh) 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺
CN1734803A (zh) 半导体发光器件及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN101614333A (zh) 高效散热led照明光源及制造方法
CN100414704C (zh) 平面倒装led集成芯片及制造方法
CN1877833A (zh) U槽led集成芯片及制造方法
CN1925141A (zh) 晶片封装结构
CN101075654A (zh) 纯金Au的合金键合LED倒装工艺方法
CN1641851A (zh) 半导体装置
CN101345235B (zh) 带静电保护功能的led芯片的制造方法
CN1719609A (zh) 带有防静电二极管的金属化硅芯片
CN1240255C (zh) 电源模块和其制造方法
CN1210789C (zh) 具有散热结构的半导体封装元件
CN101330078B (zh) 带静电保护的高导通电压led集成芯片及制造方法
CN201022077Y (zh) 硅衬底平面led集成芯片
CN101043061A (zh) 可防止静电破坏的发光器封装结构及其制造方法
CN201412705Y (zh) 高效散热led照明光源
CN101030612A (zh) 封装结构与封装方法
CN201069771Y (zh) 贴片式发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
DD01 Delivery of document by public notice

Addressee: Chen Shirong

Document name: patent for invention

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100714

Termination date: 20140202