CN101330080B - 一种高导通电压正装led集成芯片及制造方法 - Google Patents

一种高导通电压正装led集成芯片及制造方法 Download PDF

Info

Publication number
CN101330080B
CN101330080B CN 200810029698 CN200810029698A CN101330080B CN 101330080 B CN101330080 B CN 101330080B CN 200810029698 CN200810029698 CN 200810029698 CN 200810029698 A CN200810029698 A CN 200810029698A CN 101330080 B CN101330080 B CN 101330080B
Authority
CN
China
Prior art keywords
layer
metal level
heat conductive
chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810029698
Other languages
English (en)
Other versions
CN101330080A (zh
Inventor
吴俊纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Nanker Integrated Electronic Co Ltd
Original Assignee
Guangzhou Nanker Integrated Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Nanker Integrated Electronic Co Ltd filed Critical Guangzhou Nanker Integrated Electronic Co Ltd
Priority to CN 200810029698 priority Critical patent/CN101330080B/zh
Publication of CN101330080A publication Critical patent/CN101330080A/zh
Application granted granted Critical
Publication of CN101330080B publication Critical patent/CN101330080B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Abstract

本发明公开了一种成本低、易于集成、散热效果好、耐高压性能好的高导通电压正装LED集成芯片及制造方法。该集成芯片包括若干个LED裸芯片(1)和硅衬底(2)，所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12)，所述硅衬底(2)的正面生成有导热绝缘层，所述导热绝缘层上沉积有金属层(6)，若干个所述LED裸芯片(1)正装在各所述金属层(6)上并通过所述金属层(6)相连接组成电路，所述金属层(6)引出阳极接点(80)和阴极接点(81)。该制造方法包括形成导热绝缘层、金属层及LED裸芯片封装的步骤。本发明可广泛应用于LED集成芯片领域。

Description

一种高导通电压正装LED集成芯片及制造方法
技术领域
本发明涉及一种高导通电压正装LED集成芯片；另外，本发明还涉及一种该高导通电压正装LED集成芯片的制造方法。
背景技术
正装芯片技术是传统的微电子封装技术，其技术成熟，应用范围广泛。目前绝大多数LED均为正装LED，LED裸芯片的衬底无论是砷化镓还是碳化硅，在衬底外都镀有一层金属层作为N型电极，同时也兼作散热之用，其正装在一个带有反射杯的支架上作为阴极，其上面的P型外延层再通过金属线焊接在阳极引线上，由于此种裸芯片的上面及衬底面各作为电极的一端，故习称为“单电极芯片”，目前，黄光和红光LED较多采用这种单电极芯片。除上述单电极LED裸芯片外(芯片正反面各有一个电极)，近年来有的LED裸芯片的衬底为绝缘材料如氧化铝，所以正(P型)与负(N型)电极均需设置于裸芯片的表面，亦即所谓的“双电极芯片”，目前，蓝光和绿光LED较多采用这种双电极芯片。将多个LED裸芯片集成在一个线路板上称为集成芯片。无论是单电极LED裸芯片还是双电极LED裸芯片均可应用在LED集成芯片上。由于常用的LED线路板均为铝基板，铝基板本身是导体，同时电路的光刻解析度较差，故在集成芯片的加工过程中极易短路，难以实现高集成度串联连接。
现有的照明用LED单颗芯片大多采用面积较大的功率型LED芯片，其成本较高，由于芯片面积较大，热源集中，因此散热效果不好；同时，这种正装LED较难实现多芯片集成。目前还出现了用扩散隔离法制造的在硅衬底上带有静电保护二极管的正装LED集成芯片，当LED集成芯片的裸芯片串联的集成度较高时，即LED集成芯片的裸芯片串联数量较多时，整个LED集成芯片的额定电压较高，此时硅衬底内与LED正负极相联接的扩散层与硅衬底内的阱区及硅衬底之间形成的寄生晶闸管易发生发射极与集电极之间导通漏电而产生耐压不足的现象，同时也会使本应绝缘的硅衬底也带有电位，因此当整个集成芯片二次封装在金属壳内以后，金属壳也容易产生电位，难以再进一步将已二次封装好的集成芯片再进行串联应用，以上几点使得整个LED集成芯片在高压时容易出现不稳定，甚至根本达不到额定电压，致使芯片的亮度达不到设计要求。尤其是当将单个或数个芯片设计成两极直接接于220V或110V的交流电源应用时，即若干个LED裸芯片串联或串并联组合连接时，漏电现象更是严重。因此，现有的LED集成芯片的耐高压性能不好。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种成本低、易于集成、散热效果好、耐高压性能好的高导通电压正装LED集成芯片。
另外，本发明还提供一种该高导通电压正装LED集成芯片的制造方法。
本发明的高导通电压正装LED集成芯片所采用的技术方案是：本发明高导通电压正装LED集成芯片包括若干个LED裸芯片和硅衬底，所述LED裸芯片包括衬底和N型外延层、P型外延层，所述高导通电压正装LED集成芯片是平面型芯片，所述硅衬底的正面生成有导热绝缘层，所述导热绝缘层上沉积有金属层，若干个所述LED裸芯片正装在各所述金属层上并通过所述金属层相连接组成电路，所述金属层引出阳极接点和阴极接点。
进一步，所述硅衬底的正面向内扩散有一层N+扩散层。
所述LED裸芯片为单电极芯片，所述衬底为砷化镓或碳化硅衬底，所述衬底用银浆或锡粘合在所述金属层上，所述LED裸芯片的电极接点通过金属线焊接在相邻的一个所述金属层上。
或者，所述LED裸芯片为双电极芯片，所述衬底为氧化铝衬底，所述衬底用银浆或锡粘合在所述金属层上，所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的两个所述金属层上。
所述硅衬底的背面还设有由一层或多层金属构成的散热层。
所述导热绝缘层由二氧化硅层或氮化硅层或氮化硅层与二氧化硅层组合构成。
所述金属层的外表面为反光面，所述硅衬底为P型或N型，所述金属层为铝或铜或硅铝合金，若干个所述LED裸芯片之间串联或并联或串并联组合连接。
本发明的高导通电压正装LED集成芯片的制造方法所采用的技术方案是：包括以下步骤：
(a)形成导热绝缘层：将所述硅衬底在氧化炉管内采用湿氧法热氧化生长出厚度为300～8000埃的二氧化硅层，即形成第一导热绝缘层，所述第一导热绝缘层单独构成所述导热绝缘层；
或者，采用低压气相法在所述硅衬底的正面沉积氮化硅或二氧化硅或二者都沉积，形成厚度为2000～6000埃的氮化硅层或厚度为3000～8000埃的二氧化硅层，或先形成400～8000埃的二氧化硅层再形成厚度为1000～6000埃的氮化硅层，或先形成1000～6000埃的氮化硅层再形成厚度为1500～8000埃的二氧化硅层，即形成第二导热绝缘层，所述第二导热绝缘层单独构成所述导热绝缘层；
或者，先将所述硅衬底在氧化炉管内采用湿氧法热氧化生长出厚度为400～8000埃的二氧化硅层，即形成第一导热绝缘层；然后采用低压气相法在所述硅衬底的正面沉积氮化硅或二氧化硅，形成厚度为1000～6000埃的氮化硅层或厚度为1500～8000埃的二氧化硅层，即形成第二导热绝缘层，所述第一导热绝缘层与所述第二导热绝缘层共同构成所述导热绝缘层；
(b)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成串联或并联或串并联组合连接的所述金属层及阳极接点和阴极接点；
(c)LED裸芯片封装：将所述LED裸芯片的所述衬底用银浆或锡粘合在所述金属层上，再根据串并联的需要将连接所述LED裸芯片的电极接点通过金属线焊接在相邻的一个所述金属层上；或者，将所述LED裸芯片的所述衬底用银浆或锡粘合在所述金属层上，再将所述P型外延层、所述N型外延层分别通过金属线焊接在相邻的两个所述金属层上。
进一步，在所述步骤(a)之前还包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷，或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底中再在高温下驱入，形成内阻为10～40Ω/□的所述N+扩散层；
进一步，在所述步骤(b)与所述步骤(c)之间还包括以下步骤：
(b′)形成散热层：先将所述硅衬底的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底的背面，形成所述散热层。
本发明的有益效果是：由于本发明的高导通电压正装LED集成芯片若干个所述LED裸芯片之间通过所述金属层相连接组成电路，若干个所述LED裸芯片之间可以串联或并联或串并联组合连接，多个所述LED裸芯片分布面积广，发光效果更好，且制造成本比采用单颗面积较大的功率型LED芯片更低；另外，本发明使用到集成电路的光刻、氧化、蚀刻等技术，所以所述金属层的尺寸比现有技术在线路板上直接安装若干个LED的金属层尺寸更小，其占用面积较小，可实现小芯片集成，以达到降低成本的目的，故本发明成本低、易于集成；
由于本发明的高导通电压正装LED集成芯片的所述硅衬底的正面生成有导热绝缘层(所述第一导热绝缘层及所述第二导热绝缘层)，所述导热绝缘层上沉积有金属层，若干个所述LED裸芯片正装在各所述金属层上并通过所述金属层相连接组成电路，所述金属层引出阳极接点和阴极接点，每个所述LED裸芯片通过所述衬底及金属线将热量传到所述金属层，并通过所述导热绝缘层将热量传给所述硅衬底及所述散热层，所述导热绝缘层由二氧化硅层或氮化硅层或氮化硅层与二氧化硅层组合构成，其导热系数比一般导热胶高数10倍至100多倍，同时所述导热绝缘层的厚度薄，因此导热性好，所述金属层及所述散热层的面积较大，热源较分散，散热效果好，使用寿命长，故本发明的高导通电压正装LED集成芯片导热性好、散热效果好、使用寿命长；
由于本发明的高导通电压正装LED集成芯片所述硅衬底和所述金属层之间有导热绝缘层，所述导热绝缘层在保证导热性良好的同时，提供了满足需要的绝缘性能，经试验，当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时，本发明能够满足耐高压要求不漏电，故本发明的高导通电压正装LED集成芯片耐高压性能好，为LED集成芯片直接接于市电应用提供了广阔的前景；
由于本发明的高导通电压正装LED集成芯片所述金属层下为导热绝缘层，所述导热绝缘层上各所述LED裸芯片对应的所述金属层的极性不一定相同，因此各个所述LED裸芯片相互间可以产生串联或并联或串并联组合连接的多种电路连接方式，避免了现有的采用在一块金属衬底上各个LED裸芯片只能并联连接无法实现串联及串并联组合连接的弊端，故本发明的高导通电压正装LED集成芯片可实现多种连接方式；
由于本发明的高导通电压正装LED集成芯片所述金属层的外表面为反光面，所述LED裸芯片的PN结在底面发出的光线遇到所述金属层会发生反射，反射的光线又从正面射出，这样从所述LED裸芯片的PN结的底面发出的光得到了有效利用，减少了底面光的浪费，提高了发光效率，故本发明的高导通电压正装LED集成芯片发光效率高、正面出光强度高；
同理，采用本发明的制造方法制造的高导通电压正装LED集成芯片具有 上述优点，且该方法工艺简便，产品质量好。
附图说明
图1是本发明实施例一及实施例三高导通电压正装LED集成芯片的正面结构示意图；
图2是本发明实施例二及实施例四高导通电压正装LED集成芯片的正面结构示意图；
图3是图1及图2所示的高导通电压正装LED集成芯片的电路原理图；
图4是图1所示本发明实施例一的高导通电压正装LED集成芯片的A-A断面结构示意图；
图5是图2所示本发明实施例二的高导通电压正装LED集成芯片的B-B断面结构示意图；
图6是本发明实施例一及实施例二高导通电压正装LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图；
图7、图8是本发明实施例一及实施例二高导通电压正装LED集成芯片的制造方法中步骤(b)过程的断面结构示意图；
图9是本发明实施例一及实施例二高导通电压正装LED集成芯片的制造方法中步骤(b′)完成后的断面结构示意图；
图10是图1所示本发明实施例三的高导通电压正装LED集成芯片的A-A断面结构示意图；
图11是图2所示本发明实施例四的高导通电压正装LED集成芯片的B-B断面结构示意图；
图12是本发明实施例三及实施例四高导通电压正装LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图；
图13是本发明实施例三及实施例四高导通电压正装LED集成芯片的制造方法中步骤(b)完成后的断面结构示意图
图14是本发明实施例三及实施例四高导通电压正装LED集成芯片的制造方法中步骤(b′)完成后的断面结构示意图
图15是本发明实施例三及实施例四高导通电压正装LED集成芯片的制造方法中步骤(c)过程的断面结构示意图
图16是本发明实施例三及实施例四高导通电压正装LED集成芯片的制造方法中步骤(c′)完成后的断面结构示意图。
具体实施方式
实施例一：
如图1、图3、图4所示，本实施例的高导通电压正装LED集成芯片包括九个LED裸芯片1和硅衬底2，所述LED裸芯片1为单电极芯片，所述LED裸芯片1包括砷化镓(GaAs)衬底10和N型外延层11、P型外延层12，当然，所述衬底10也可以为碳化硅(SiC)等其他材料的衬底，所述硅衬底2为P型硅衬底，所述硅衬底2的正面生成有导热绝缘层，所述导热绝缘层单独由沉积形成的第二导热绝缘层5构成，所述第二导热绝缘层5由氮化硅层构成，氮化硅的导热系数很高，其导热系数比一般导热胶高100多倍，同时所述第二导热绝缘层5的厚度薄，因此导热性好，能够起到良好的导热及散热作用，同时氮化硅的绝缘性好，使得本发明的集成芯片的耐高压性好，所述导热绝缘层上沉积有金属层6，所述金属层6的外表面为反光面，所述金属层6为铝，当然也可以采用铜或硅铝合金，所述金属层6既是电极、导电体，又是LED的散热片，还是底面光线的反光体，所述硅衬底2的背面还有由包含钛、镍、银材料构成的散热层7，当然所述散热层7也可以由一层金属铝构成，各所述LED裸芯片1正装在各所述金属层6上并通过所述金属层6相连接组成全串联的电路，所述衬底10用银浆或锡粘合在所述金属层6上，所述LED裸芯片1的电极接点通过金属线41焊接在相邻的一个所述金 属层6上，所述金属层6引出阳极接点80和阴极接点81。
当然，所述LED裸芯片1的数量不限于九个，实施例中仅是举例说明，所述硅衬底2也可以为N型硅衬底，所述第二导热绝缘层5也可以由沉积的二氧化硅层构成，其导热系数比一般导热胶高数10倍，或者由氮化硅层与二氧化硅层组合构成，各所述LED裸芯片1之间也可以通过所述金属层6相连接组成并联或串并联组合连接的电路。
每个所述LED裸芯片1通过所述衬底10及所述金属线41将热量传到所述金属层6，并通过所述导热绝缘层将热量传给所述硅衬底2及所述散热层7，所述金属层6及所述散热层7的面积较大，热源较分散，散热效果好，使用寿命长；所述导热绝缘层在保证导热性良好的同时，提供了满足需要的绝缘性能，经试验，当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时，本发明的高导通电压正装LED集成芯片能够满足耐高压要求不漏电，为LED集成芯片直接接于市电应用提供了广阔的前景。
如图4、图6～图9所示，本实施例的高导通电压正装LED集成芯片的制造方法包括以下步骤：
(a)形成导热绝缘层：采用低压气相法在所述硅衬底2的正面沉积厚度为3500埃的氮化硅层，即形成所述第二导热绝缘层5，所述氮化硅层的厚度范围可控制在1000～6000埃，所述氮化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1000埃的所述氮化硅层进行控制，此步骤最后形成的断面图如图6所示；当然，所述第二导热绝缘层5也可以通过沉积二氧化硅形成，二氧化硅层的厚度范围可控制在1500～8000埃，所述二氧化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制；同理，所述第二导热绝缘层5也可以由氮化硅层与二氧化硅层组合构成，其厚度范围可按照上述规律进行控制，比如先沉积形成400～8000埃的二氧化硅层再沉积形成厚度为1000～6000埃的氮化硅层，或者先形成1000～6000埃的氮化硅层再形成厚度为1500～8000 埃的二氧化硅层；
(b)形成金属层：以溅射或蒸镀的方法沉积厚度为12000埃的金属层，如图7所示，所述金属层的厚度范围可控制在5000～40000埃，然后在光刻机上利用金属光刻掩模版进行光刻，再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻，当然，也可以采用湿法蚀刻对金属层进行蚀刻，蚀刻后剩余的金属层构成所述金属层6及阳极接点80和阴极接点81，此步骤最后形成的断面图如图8所示；
(b′)形成散热层：先将所述硅衬底2的背面用研磨的方法减薄，将所述硅衬底2的厚度由400～650微米减薄至200～250微米，以提高散热能力，再用金属溅射或蒸镀的方法沉积包含钛、镍、银材料的多层金属层或一层铝金属层于所述硅衬底2的背面，形成所述散热层7，此步骤最后形成的断面图如图9所示；
(c)LED裸芯片封装：将各所述LED裸芯片1的所述衬底10用银浆或锡粘合在所述金属层6上，再根据串并联的需要将连接所述LED裸芯片1的电极接点通过金属线41焊接在相邻的一个所述金属层6上，此步骤最后形成的断面图如图4所示。
实施例二：
如图2、图3、图5～图9所示，本实施例与实施例一的不同之处在于：所述LED裸芯片1为双电极芯片，所述衬底10为氧化铝(蓝宝石，Al2O3)衬底，所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的两个所述金属层6上。
本实施例其余特征同实施例一。
实施例三：
如图1、图3、图10所示，本实施例的高导通电压正装LED集成芯片与实施例一的不同之处在于：本实施例中所述硅衬底2的正面向内扩散有一层 N+扩散层3，所述N+扩散层3上生长有一层第一导热绝缘层4，所述第一导热绝缘层4上沉积有第二导热绝缘层5，所述第二导热绝缘层5上沉积有金属层6，即所述导热绝缘层由生长形成的所述第一导热绝缘层4与沉积形成所述第二导热绝缘层5共同构成，所述第一导热绝缘层4由二氧化硅构成，所述第二导热绝缘层5由氮化硅构成，二氧化硅及氮化硅的导热系数较高，其导热系数比一般导热胶高数10倍至100多倍，同时所述第一导热绝缘层4及所述第二导热绝缘层5的厚度薄，因此导热性好，能够起到良好的导热及散热作用，同时二氧化硅及氮化硅的绝缘性好，使得本发明的集成芯片的耐高压性好。
如图10、图12～图16所示，本实施例的高导通电压正装LED集成芯片的制造方法包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内在900℃～1000℃下对所述硅衬底2的正面掺杂N型杂质磷，形成内阻为10～40Ω/□的所述N+扩散层3，当然，也可以用离子注入法将杂质磷离子或砷离子注入所述硅衬底2中，再在高温下驱入所述硅衬底2，此步骤最后形成的断面图如图12所示；
(a)形成导热绝缘层：先将所述硅衬底2的正面在氧化炉管内在900℃～1100℃下采用湿氧法热氧化生长出厚度为6000埃的二氧化硅层，即形成第一导热绝缘层4，二氧化硅层的厚度范围可控制在400～8000埃，二氧化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1500埃的二氧化硅层的进行控制，此时形成的断面图如图13所示；
然后采用低压气相法在所述硅衬底2的正面沉积厚度为1500埃的氮化硅层，即形成所述第二导热绝缘层5，所述氮化硅层的厚度范围可控制在1000～6000埃，所述氮化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1000埃的所述氮化硅层进行控制，此步骤最后形成的断面图如图14所示；
当然，所述第二导热绝缘层5也可以通过沉积二氧化硅形成，二氧化硅 层的厚度范围可控制在1500～8000埃，所述二氧化硅层的厚度随耐压要求的提高而增加，厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制；
(b)形成金属层：以溅射或蒸镀的方法沉积厚度为12000埃的金属层，所述金属层的厚度范围可控制在5000～40000埃，然后在光刻机上利用金属光刻掩模版进行光刻，再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻，当然，也可以采用湿法蚀刻对金属层进行蚀刻，蚀刻后剩余的金属层构成所述金属层6及阳极接点80和阴极接点81，此步骤最后形成的断面图如图15所示；
(c′)形成散热层：先将所述硅衬底2的背面用研磨的方法减薄，将所述硅衬底2的厚度由400～650微米减薄至200～250微米，以提高散热能力，再用金属溅射或蒸镀的方法沉积包含钛、镍、银材料的多层金属层或一层铝金属层于所述硅衬底2的背面，形成所述散热层7，此步骤最后形成的断面图如图16所示；
(c)LED裸芯片封装：将所述LED裸芯片1的所述衬底10用银浆或锡粘合在所述金属层6上，再将所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的两个所述金属层6上，此步骤最后形成的断面图如图10所示。
当然，所述第二导热绝缘层5也可以省略，即所述导热绝缘层由生长形成的所述第一导热绝缘层4单独构成，在所述第一导热绝缘层4上直接沉积金属层6。
本实施例其余特征同实施例一。
实施例四：
如图2、图3、图11～图16所示，本实施例与实施例三的不同之处在于：所述LED裸芯片1为双电极芯片，所述衬底10为氧化铝(蓝宝石，Al2O3) 衬底，所述P型外延层12、所述N型外延层11分别通过金属线43、45焊接在相邻的两个所述金属层6上。
本实施例其余特征同实施例三。
本发明的高导通电压正装LED集成芯片将若干个所述LED裸芯片1集成在一个所述硅衬底2上，散热效果好、使用寿命长，提高了发光效率，成本低，易于实现多芯片集成，耐高压性能好，尤其能耐220V或110V的交流市电电压，为LED集成芯片的应用提供了广阔的前景；同理，采用本发明的制造方法制造的高导通电压正装LED集成芯片具有上述优点，且该方法工艺简便，产品质量好。
本发明可广泛应用于LED集成芯片领域。

Claims (7)

1.一种高导通电压正装LED集成芯片的制造方法，所述高导通电压正装LED集成芯片包括若干个LED裸芯片(1)和硅衬底(2)，所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12)，所述高导通电压正装LED集成芯片是平面型芯片，所述硅衬底(2)的正面生成有导热绝缘层，所述导热绝缘层上沉积有金属层(6)，若干个所述LED裸芯片(1)正装在各所述金属层(6)上并通过所述金属层(6)相连接组成电路，所述金属层(6)引出阳极接点(80)和阴极接点(81)，所述导热绝缘层由两层二氧化硅层或氮化硅层与二氧化硅层组合构成，所述高导通电压正装LED集成芯片用于接于220V或110V的交流电源，其特征在于：所述高导通电压正装LED集成芯片的制造方法包括以下步骤：
(a)形成导热绝缘层：采用低压气相法在所述硅衬底(2)的正面沉积氮化硅及二氧化硅，先形成400～8000埃的二氧化硅层再形成厚度为1000～6000埃的氮化硅层，或先形成1000～6000埃的氮化硅层再形成厚度为1500～8000埃的二氧化硅层，即形成第二导热绝缘层(5)，所述第二导热绝缘层(5)单独构成所述导热绝缘层；或者，先将所述硅衬底(2)在氧化炉管内采用湿氧法热氧化生长出厚度为400～8000埃的二氧化硅层，即形成第一导热绝缘层(4)；然后采用低压气相法在所述硅衬底(2)的正面沉积氮化硅或二氧化硅，形成厚度为1000～6000埃的氮化硅层或厚度为1500～8000埃的二氧化硅层，即形成第二导热绝缘层(5)，所述第一导热绝缘层(4)与所述第二导热绝缘层(5)共同构成所述导热绝缘层；
(b)形成金属层：以溅射或蒸镀的方法沉积金属层，然后在光刻机上利用金属光刻掩模版进行光刻，再用湿法或干法蚀刻工艺对金属层进行蚀刻，蚀刻后剩余的金属层构成所述金属层(6)及阳极接点(80)和阴极接点(81)；
(c)LED裸芯片封装：将各所述LED裸芯片(1)的所述衬底(10)用银浆或锡粘合在所述金属层(6)上，再根据串并联的需要将连接所述LED裸芯片(1)的电极接点通过金属线(41)焊接在相邻的一个所述金属层(6)上；或者，将所述LED裸芯片(1)的所述衬底(10)用银浆或锡粘合在所述金属层(6)上，再将所述P型外延层(12)、所述N型外延层(11)分别通过金属线(43、45)焊接在相邻的两个所述金属层(6)上。
2.根据权利要求1所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述硅衬底(2)的正面向内扩散有一层N+扩散层(3)，在所述步骤(a)之前还包括以下步骤：
(a0)形成N+扩散层：在高温扩散炉管内对所述硅衬底(2)的正面掺杂N型杂质磷，或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底(2)中再在高温下驱入，形成内阻为10～40Ω/□的所述N+扩散层(3)。
3.根据权利要求1所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7)，在所述步骤(b)与所述步骤(c)之间还包括以下步骤：
(b′)形成散热层：先将所述硅衬底(2)的背面用研磨的方法减薄，再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底(2)的背面，形成所述散热层(7)。
4.根据权利要求1或2或3所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述LED裸芯片(1)为单电极芯片，所述衬底(10)为砷化镓或碳化硅衬底，所述衬底(10)用银浆或锡粘合在所述金属层(6)上，所述LED裸芯片(1)的电极接点通过金属线(41)焊接在相邻的一个所述金属层(6)上。
5.根据权利要求1或2或3所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述LED裸芯片(1)为双电极芯片，所述衬底(10)为氧化铝衬底，所述衬底(10)用银浆或锡粘合在所述金属层(6)上，所述P型外延层(12)、所述N型外延层(11)分别通过金属线(43、45)焊接在相邻的两个所述金属层(6)上。
6.根据权利要求1或2或3所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述硅衬底(2)的背面还设有由一层或多层金属构成的散热层(7)。
7.根据权利要求1或2或3所述的高导通电压正装LED集成芯片的制造方法，其特征在于：所述金属层(6)的外表面为反光面，所述硅衬底(2)为P型或N型，所述金属层(6)为铝或铜或硅铝合金，若干个所述LED裸芯片(1)之间串联或并联或串并联组合连接。
CN 200810029698 2008-07-23 2008-07-23 一种高导通电压正装led集成芯片及制造方法 Expired - Fee Related CN101330080B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810029698 CN101330080B (zh) 2008-07-23 2008-07-23 一种高导通电压正装led集成芯片及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810029698 CN101330080B (zh) 2008-07-23 2008-07-23 一种高导通电压正装led集成芯片及制造方法

Publications (2)

Publication Number Publication Date
CN101330080A CN101330080A (zh) 2008-12-24
CN101330080B true CN101330080B (zh) 2011-09-07

Family

ID=40205784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810029698 Expired - Fee Related CN101330080B (zh) 2008-07-23 2008-07-23 一种高导通电压正装led集成芯片及制造方法

Country Status (1)

Country Link
CN (1) CN101330080B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7862342B2 (en) * 2009-03-18 2011-01-04 Eaton Corporation Electrical interfaces including a nano-particle layer
CN102374406A (zh) * 2010-08-26 2012-03-14 杭州创元光电科技有限公司 用显示类芯片制作的led芯片光源模块
CN211555869U (zh) * 2019-12-13 2020-09-22 深圳市绎立锐光科技开发有限公司 陶瓷基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2819478Y (zh) * 2005-07-06 2006-09-20 潍坊华光新能电器有限公司 一种多芯片功率发光二极管的封装结构
CN1967883A (zh) * 2005-11-17 2007-05-23 上海蓝光科技有限公司 大功率led倒装芯片及其制作方法
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2819478Y (zh) * 2005-07-06 2006-09-20 潍坊华光新能电器有限公司 一种多芯片功率发光二极管的封装结构
CN1967883A (zh) * 2005-11-17 2007-05-23 上海蓝光科技有限公司 大功率led倒装芯片及其制作方法
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法

Also Published As

Publication number Publication date
CN101330080A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN101308838B (zh) 一种高导通电压倒装led集成芯片及制造方法
CN102683534B (zh) 垂直式交流发光二极管器件及其制作方法
CN107146840A (zh) 一种倒装led芯片阵列结构及其制备方法
CN103219352A (zh) 阵列式结构的led组合芯片及其制作方法
CN102751415B (zh) 具有垂直结构的发光器件及其制造方法
CN105489727B (zh) 倒装led芯片的键合电极结构及制作方法
CN100392855C (zh) U槽led集成芯片及制造方法
CN107293535A (zh) 一种基于倒装封装的led芯片结构
CN100414704C (zh) 平面倒装led集成芯片及制造方法
CN103915557A (zh) 一种使用陶瓷散热的高功率led灯具
CN101330080B (zh) 一种高导通电压正装led集成芯片及制造方法
CN103647010B (zh) 一种大功率led芯片的制作方法
CN101345235B (zh) 带静电保护功能的led芯片的制造方法
CN109891610A (zh) 一种发光二极管元件及其制作方法
CN101026215B (zh) 具有垂直结构的发光器件及其制造方法
CN101330078B (zh) 带静电保护的高导通电压led集成芯片及制造方法
CN100353576C (zh) 倒装氮化镓基发光二极管芯片的制作方法
CN207925512U (zh) 一种高可靠性led芯片
CN201262957Y (zh) 一种高导通电压正装led集成芯片
CN102214746B (zh) 一种氮化镓基功率型led芯片制作方法
CN201022077Y (zh) 硅衬底平面led集成芯片
CN201222499Y (zh) 一种高导通电压倒装led集成芯片
CN201266609Y (zh) 带静电保护功能的led芯片
CN201262955Y (zh) 带静电保护的高导通电压led集成芯片
CN206864498U (zh) 一种倒装led芯片阵列结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907

Termination date: 20180723

CF01 Termination of patent right due to non-payment of annual fee