CN102738193B - 双基板多结发光二极管阵列结构 - Google Patents

双基板多结发光二极管阵列结构 Download PDF

Info

Publication number
CN102738193B
CN102738193B CN201210093766.XA CN201210093766A CN102738193B CN 102738193 B CN102738193 B CN 102738193B CN 201210093766 A CN201210093766 A CN 201210093766A CN 102738193 B CN102738193 B CN 102738193B
Authority
CN
China
Prior art keywords
metal
led
layer
substrate
transparency carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210093766.XA
Other languages
English (en)
Other versions
CN102738193A (zh
Inventor
余致广
陈其贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN102738193A publication Critical patent/CN102738193A/zh
Application granted granted Critical
Publication of CN102738193B publication Critical patent/CN102738193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

本发明提供了发光结构的一实施例。发光结构包括：载具基板，具有第一金属部件；透明基板，具有第二金属部件；多个发光二极管(LED)，与载具基板和透明基板接合，夹置在载具基板和透明基板之间；以及金属柱，与载具基板和透明基板接合，将金属柱中的每个设置在多个LED中的相邻两个之间，其中，将第一金属部件、第二金属部件、以及金属柱配置为电连接多个LED。

Description

双基板多结发光二极管阵列结构
相关申请的交叉参考
本发明涉及下文通常指定的美国专利申请，其全部内容结合于此作为参考：由发明人Yu，Chih-Kuang等人于2011年3月17日提交的名称为：“制造发光二极管封装件的方法”的美国专利申请序列号13/050,549(代理人卷号TSMC2010-1285)。
技术领域
本发明涉及半导体领域，更具体地，涉及双基板多结发光二极管阵列结构。
背景技术
当将电压施加在P/N结上时，发光二极管(LED)发光。在装配期间，将LED结合至LED封装基板。传统的LED封装件使用线结合，该线结合需要封装件的确定高度和距离。在LED、封装基板、以及配线的上方，通常模制透镜。因此，LED的透镜模造需要大体积(形成因素)。此外，当将多个LED管芯封装在阵列中时，将每个管芯个别地接合至封装基板。互连装配工艺是有顺序的。对于更大的LED封装基板，其中，封装上千个或者更多LED，封装的成本和时间较高。因为扩大了LED器件的应用范围，所以另一问题是可靠性。在较高电压应用中，具有平面互连结构的多LED管芯阵列具有高电压击穿的危险。因此，需要解决以上问题的发光结构和制造该发光结构的方法。
发明内容
为解决上述问题，本发明提供了一种发光结构，包括：载具基板，具有第一金属部件；透明基板，具有第二金属部件；多个发光二极管LED，与载具基板和透明基板接合，被夹置在载具基板和透明基板之间；以及金属柱，与载具基板和透明基板接合，将金属柱中的每一个设置在多个LED的两个相邻LED之间，其中，第一金属部件、第二金属部件、以及金属柱被配置为电连接多个LED。
其中，LED具有垂直连接件，包括：p型掺杂的半导体层，与载具基板的第一金属部件电连接件；以及n型掺杂的半导体层，与透明基板的第二金属部件电连接件。
其中，多个LED中的每一个进一步包括：设置在p型掺杂的半导体层上的高反射金属层。
其中，n型掺杂的半导体层包括：n型掺杂的氮化镓GaN(n-GaN)层；以及p型掺杂的半导体层包括：p型掺杂的氮化镓(p-GaN)层。
其中，透明基板包括：具有背离多个LED的粗糙表面的玻璃基板。
该发光结构进一步包括：设置在粗糙表面上的荧光体。
该发光结构进一步包括：设置在透明基板和多个LED之间的荧光体。
其中，透明基板包括其中散布有荧光体的硅树脂基板。
其中，多个LED包括多个子组，其中，并联连接子组并且串联连接子组中的LED。
此外，还提供了一种方法，包括：在第一基板上形成发光二极管(LED)；在第一基板上形成金属柱，其中，将金属柱中的每一个介于两个相邻的LED之间；将第二基板接合至LED；去除第一基板；以及将透明基板接合至LED，从而使得将LED夹置在第二基板和透明基板之间。
其中，形成LED包括：生长外延层，外延层具有：p型掺杂的半导体层；多量子阱(MQW)；以及n型掺杂的半导体层；以及图案化外延层，从而形成LED。
该方法进一步包括：刻绘第一基板。
其中，形成金属柱包括：在第一基板上形成图案化晶种层；以及此后，对图案化晶种层实施电镀工艺，从而形成金属柱。
其中，第一基板为蓝宝石基板；第二基板为硅基板；以及透明基板为玻璃基板。
该方法进一步包括：在第二基板上形成第一金属部件；以及在透明基板上形成第二金属部件，从而使得将第一金属部件、第二金属部件、以及金属柱配置为电连接至少一子组串联的LED。
该方法进一步包括：按以下配置之一设置发光材料：配置在透明基板的外表面上；配置在透明基板和LED之间；以及配置在透明基板中。
其中，接合第二基板以及接合透明基板利用了共晶接合。
该方法进一步包括：通过选自由抛光、蚀刻、及其组合所构成的组中的工艺来制作透明基板的粗糙表面。
此外，本发明还提供了一种方法，包括：将多个发光二极管LED接合在硅基板上；以及将透明基板接合至多个LED，使得将多个LED夹置在硅基板和透明基板之间，其中，硅基板和透明基板进一步分别包括：第一金属部件和第二金属部件，电连接多个LED。
其中，接合多个LED包括：在蓝宝石基板上形成外延半导体层；图案化外延半导体层，从而在蓝宝石基板上形成多个LED；以及将具有蓝宝石基板的多个LED接合至硅基板。
该方法进一步包括：在蓝宝石基板上形成金属柱，从而使得在图案化外延半导体层以后，将第一金属部件、第二金属部件、以及金属柱配置为电连接至少一子组串联的多个LED。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的多个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1为用于根据一个或多个实施例制造发光结构的方法的流程图；
图2-18示出了根据本发明的一个或多个实施例所构成的各种制造阶段的发光结构的截面图；以及
图19-21示出了根据本发明的各种实施例所构成的发光结构的截面图。
具体实施方式
据了解为了实施多个实施例的不同部件，以下发明提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本公开。当然这些仅仅是示例并不打算限定。本发明可在各个示例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。
图1为用于根据一个或多个实施例制造发光构件的方法50的流程图。图2-18示出了在方法50的各种制造阶段处的发光构件100的截面图。图19-21示出了根据本发明的各种实施例所构成的具有荧光体(phosphor)的发光构件100的截面图。参照图1至图21，共同描述了发光构件100和制造该发光构件的方法50。
参照图1和图2，通过在第一基板102上生长各种外延半导体层(或者外延层)110，方法50在步骤52处开始。在本实施例中，第一基板102为蓝宝石基板。将外延层110设计为形成一种或多种发光二极管(LED)。在一实施例中，外延层110包括：n型掺杂半导体层和p型掺杂半导体层，当在外延层上传导电压时，这两个掺杂半导体层发光。在另一实施例中，外延层110进一步包括多量子阱(MQW)结构，将该结构插入n型掺杂半导体层和p型掺杂半导体层之间。MQW结构包括：交替n型和p型掺杂半导体层。可以调节MQW结构从而发出特定波长或者较窄范围的波长的光。在一实施例中，外延层110为氮化镓(GaN)基半导体材料。在各种实例中，这些GaN基LED发蓝光、红光、绿光、或者紫外线(UV)光。以下描述了具有GaN基半导体材料的外延层110的特定结构。
外延层110包括：在第一基板102上外延生长的缓冲层112。在一实例中，缓冲层112包括未掺杂的GaN，所以也称作未掺杂GaN层(或者un-GaN)112。在实例深入中，缓冲层112具有在约1微米和约4微米范围内变动的厚度。
外延层110包括在缓冲层112上外延生长的n型掺杂GaN层(n-GaN层)114。n-GaN层114包括通过诸如硅的n型掺杂物所掺杂的氮化镓半导体层。在一实例中，n-GaN层114具有在约1微米和约4微米的范围内变动的厚度。
外延层110包括通过各种外延生长形成在n-GaN层114上的MQW结构116。MQW结构116包括多对半导体膜。在一实例中，MQW结构116包括约5对至约15对半导体膜。在另一实例中，MQW结构116具有在1nm和约4nm范围内变动的厚度。在一实施例中，每对半导体膜包括氮化铟镓膜和氮化镓膜(InGaN/GaN)。在一实例中，InGaN/GaN膜交替地掺杂有n型掺杂物和p型掺杂物。在另一实施例中，每对半导体膜包括氮化铝镓膜和氮化镓膜(AlGaN/GaN)。在一实例中，AlGaN/GaN膜交替地掺杂有n型掺杂物和p型掺杂物。
外延层110包括：在MQW结构116上外延生长的p型掺杂的GaN层(p-GaN层)118。在一实施例中，p-GaN层118包括通过p型掺杂物，例如镁、锌、或者其组合所掺杂的氮化镓半导体层。在一实例中，p-GaN层118具有在约1微米和约4微米范围内变动的厚度。
可以通过金属有机物气相外延(MOVPE或者MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)、其他适当技术来外延生长位于外延层110中的多种材料。在一实例中，可以使用含镓前体(precursor)和含氮前体外延生长GaN层(例如，缓冲层112、n-GaN层114、p-GaN层118、或者位于MQW结构116中的GaN膜)。含镓前体包括：三甲基镓(TMG)、三乙基化镓(TEG)、或者其他适当化学制剂。含氮前体包括：氨(NH3)、三丁胺(TBAm)、苯肼、或者其他适当化学制剂。在另一实例中，可以使用含铝前体、含镓前体、以及含氮前体外延生长位于MQW结构116中的AlGaN膜。含铝前体包括：TMA、TEA、或者其他适当化学制剂。含镓前体包括TMG、TEG、或者其他适当化学制剂。含氮前体包括：氨(NH3)、TBAm、苯肼、或者其他适当化学制剂。
参照图1、2、以及3，通过图案化外延层110(或者外延层110的子组)从而形成多个发光二极管(LED)，方法50前进至步骤54。在一实施例中，在步骤54处图案化外延层110包括：形成第一硬掩模120；以及使用第一硬掩模120作为蚀刻掩膜蚀刻外延层110。
首先，如图2所示，在外延层110上形成电介质材料层(硬掩模层，为了简单，还标示为120)。电介质材料层120包括氧化硅。可以通过化学气相沉积(CVD)在外延层110上沉积电介质材料层120。在一实例中，通过高温等离子体增强CVD(高温PECVD)来形成氧化硅。在另一实例中，使用包括硅烷(SiH4)和氧(O2)的前体通过高温PECVD来形成氧化硅。在另一实例中，形成氧化硅的前体可以包括：六氯乙硅烷(HCD或者Si2Cl6)、二氯硅烷(DCS或者SiH2Cl2)、二(叔丁基氨基)硅烷(BTBAS或者C8H22N2Si)、或者乙硅烷(DS或者Si2H6)。如果其他电介质材料可以在随后的蚀刻工艺期间用作有效蚀刻掩模，则可以将该其他电介质材料用于电介质材料层120。在其他实施例中，备选的，电介质材料层120包括：氮化硅、氮氧化硅、或者碳化硅。在一实施例中，电介质材料层120具有足够厚的边缘的适当厚度，从而经受住用于去除外延层110的随后的蚀刻工艺。例如，电介质材料层120具有在约0.5微米和约1微米之间变动的厚度。
进一步图案化电介质材料层120，从而形成硬掩模120。例如，使用光刻工艺在硬掩模层120上形成第一图案化光刻胶层122。图案化光刻胶层122包括限定各种区域的各种开口，其中，在随后的蚀刻工艺期间要蚀刻该外延层110。例如，光刻工艺包括：自旋涂覆、烘焙、曝光、曝光后烘焙(PEB)、以及显影。然后，通过第一图案化光刻胶层122的开口，将第一蚀刻工艺应用于蚀刻硬掩模层120，形成硬掩模120具有从图案化光刻胶层122的开口转印的开口。在一实施例中，第一蚀刻工艺包括：湿蚀刻工艺，例如，氟化氢(HF)或者缓冲氟化氢(BHF)，从而去除在图案化光刻胶层122的开口中的氧化硅的硬掩模层120。在形成硬掩模120以后，可以通过湿法剥离或者等离子体灰化(ashing)去除图案化光刻胶层122。在另一实施例中，图案化光刻胶层122使用干膜抗蚀剂。在这种情况下，可以将光刻工艺调节为与干膜抗蚀剂兼容。例如，代替自旋涂覆，在硬掩模层120上层压干膜抗蚀剂。
使用硬掩模作为蚀刻掩模通过硬掩模120的开口将第二蚀刻工艺应用于外延层110。第二蚀刻工艺包括：干蚀刻、湿蚀刻、或者其组合。第二蚀刻工艺可以包括各种蚀刻步骤，通过特定蚀刻剂设计每一蚀刻步骤，从而有效地去除一个或多个各自材料层。在一实施例中，第二蚀刻工艺包括：干蚀刻工艺，例如，反应式感应耦合电浆离子蚀刻(ICP-RIE)。在本实施例中，在第二蚀刻工艺期间去除在硬掩模120的开口中的n-GaN层114、MQW层116、以及p-GaN层118。在一备选实施例中，可以在第二蚀刻工艺期间或者在第二蚀刻工艺以后，去除图案化光刻胶层122。在另一实施例中，在第二蚀刻工艺以后通过适当的蚀刻剂去除硬掩模120。例如，将BHF或HF用作蚀刻剂，从而去除氧化硅的硬掩模120。备选地，在第二蚀刻工艺以后保留硬掩模120并且在以后步骤中去除该硬掩模。
通过在步骤54中图案化外延层110，图案化外延层110从而在第一基板102上形成多个发光二极管(LED)124。为了说明，图3示出了两个示例性LED124a和124b。在备选实施例中，在第二蚀刻工艺期间，多个LED124的形成可以避免使用第一硬掩模120并且直接使用图案化光刻胶层122作为蚀刻掩模，从而去除外延层110。在这种情况下，在用于去除外延层110的第二蚀刻工艺期间，将图案化光刻胶层122设计为具有足够的蚀刻边缘。
参照图1和图4至8，通过在第一基板102上形成多个金属柱，该方法50前进至步骤56。在步骤56处，如图4所示，在第一基板102上形成第二硬掩模层(或者介电层)126。在本实施例中，将第二硬掩模层126设置在LED124上并且还设置在LED124之间的间隙中的缓冲层112上。在特定实例中，第二掩模层126与发光结构100的表面轮廓完全相同并且覆盖LED124a和124b的侧壁。位于侧壁上的第二掩模层126密封LED124并且防止其泄露。在一实施例中，第二掩模层126在组成和形成方面基本上与第一掩模层120类似。例如，第二掩模层126包括通过高温PECVD所形成的氧化硅。
如图5所示，通过与用于形成第一图案化光刻胶层122的光刻工艺类似的光刻工艺在第二硬掩模层126上形成第二图案化光刻胶层128。第二图案化光刻胶层128包括开口130。
如图6所示，将蚀刻工艺应用于第二硬掩模层126从而选择地去除在开口130中的第二硬掩模层126。在该蚀刻工艺期间将第二图案化光刻胶层128用作蚀刻掩模。为了图案化第一硬掩模120，该蚀刻工艺与应用于第一硬掩模层120的蚀刻工艺类似。例如，可以将BHF或者HF用作蚀刻剂，从而选择地去除在开口130中的第二掩模层。在本实施例中，在该蚀刻工艺以后，可以在开口130中暴露缓冲层112。
如图7所示，在开口130中的第一基板120上形成晶种层132。在本实施例中，将晶种层132设置在开口130中的缓冲层112上。还将晶种层设置在第二图案化光刻胶层128上。为了随后的电镀工艺，设计晶种层132，其中，在其上形成金属柱。在一实施例中，晶种层132包括钛铜(TiCu)。备选地，晶种层132可以包括其他适当金属或金属合金。在本实施例中，通过物理气相沉积(PVD)来形成晶种层132。在一实例中，晶种层132包括在约3000埃和7000埃之间变动的厚度。通过湿法剥离或者等离子体灰化来去除第二图案化光刻胶层128。在去除第二图案化光刻胶层128期间，剥离设置在第二图案化光刻胶层128上和其侧壁上的晶种层。
通过与用于形成第一图案化光刻胶层122的光刻工艺类似的光刻工艺在第二硬掩模层126上形成第三图案化光刻胶层134。在本实施例中，如图8所示，将第三图案化光刻胶层134部分设置在晶种层132上。在本实施例深入中，为了减小未对准和相关未对准问题，第三图案化光刻胶层134在尺寸上与第二图案化光刻胶层128类似，但具有偏移量，从而部分覆盖晶种层132。第三图案化光刻胶层134包括限定用于金属柱的区域的开口136。在本实施例中，开口136的宽度小于开口130的宽度。
如图8所示，实施电镀工艺从而在第三图案化光刻胶层134的开口136中的晶种层132上形成金属柱138。在本实施例中，电镀工艺形成与晶种层132自对准的金属柱138。在一实施例中，金属柱138具有金属柱138的顶面基本上与LED124的顶面的共面的厚度。在一实例中，金属柱138具有在约5微米和约7微米范围内变动的厚度。金属柱138可以包括任何适当金属或金属合金。在本实施例中，金属柱138包括通过Cu电镀所形成的铜(Cu)。将金属柱138配置为接近LED124，从而提供用于电连接LED124的互连路径。在一实施例中，将金属柱138配置为将每个金属柱设置在两个相邻LED124之间。
备选地，可以根据多种其他实施例通过其他技术/程序来形成金属柱138。在一实施例中，将平面化工艺施加给发光结构100从而减小金属柱138的厚度，从而使得LED124的顶面和金属柱138的顶面基本上共面。在一实例中，平面化工艺包括化学机械工艺(CMP)。在另一实例中，可以在去除第三图案化光刻胶层134以后，实施平面化工艺。仍在另一实例中，将平面化工艺设计为和调节为适当停止在第二硬掩模层126。在另一实施例中，通过诸如化学镀的技术来形成晶种层。仍在另一实施例中，可以形成金属柱138而没有晶种层从而去除晶种层132。在一实例中，通过诸如金属蒸发的适当技术来沉积金属柱138。在去除第三图案化光刻胶层134期间，剥离位于第三图案化光刻胶134层上的蒸发金属。在另一实例中，通过化学镀来沉积金属柱138。如果没有选择化学镀但也在第三图案化光刻胶134上沉积该金属柱，则在去除第三图案化光刻胶层134期间剥离位于第三图案化光刻胶层134上的电镀金属。仍在另一实例中，化学镀工艺包括两个被覆金属步骤，其中，调节第一化学镀步骤从而在开口130中的缓冲层112上选择性地被覆第一金属，并且调节第二化学镀步骤从而在被覆的第一金属上选择性地被覆第二金属。
参照图1和图9至图12，通过在LED124上形成p型欧姆反射金属，方法50前进至步骤58。通过湿法剥离或等离子体灰化来去除第三图案化光刻胶层134。如图9所示，在第一基板102上形成第四图案化光刻胶层140。第四图案化光刻胶层140覆盖金属柱138并且部分覆盖第二硬掩模层126。第四图案化光刻胶层140包括与LED124所对准的开口。对于蚀刻暴露位于LED124的顶面上和在第四图案化光刻胶层140的开口中的第二硬掩模层126的一部分。在顶视图中，第四图案化光刻胶层140的开口小于LED124，从而根据一实施例减少未对准和相关未对准的问题。在本实施例中，第四图案化光刻胶层140在组成和形成方面与第三图案化光刻胶层134类似。在一实例中，通过自旋涂覆在发光结构100上形成光刻胶层，然后通过光刻图案化工艺来图案化该光刻胶层。在另一实例中，在发光结构100上层压干膜抗蚀剂，并且然后通过相应的光刻图案化工艺来图案化该干膜抗蚀剂。
如图10所示，施加蚀刻工艺，从而选择性地去除在第四图案化光刻胶层140的开口中的第二硬掩模层126。在蚀刻工艺期间将第四图案化光刻胶层140用作蚀刻掩模。施加给第二硬掩模层126的蚀刻工艺与施加给第一硬掩模层120的蚀刻工艺类似。例如，可以将BHF或HF用作蚀刻剂，从而选择性地去除在第四图案化光刻胶层140的开口中的第二硬掩模层126。在本实施例中，在蚀刻工艺以后，在相应开口中暴露LED124的p-GaN层118。
如图10所示，在暴露的p-GaN层118上沉积金属层142。为了LED发光效率选择金属层142，从而具有有效反射从LED124所发出的光的高反射性，并且选择该金属层从而具有提供与LED124的p-GaN层118的电接触的高传导性。因此，还将金属层142称作p-欧姆反射金属层142。在本实施例中，金属层142包括铝(Al)。备选地，金属层142包括其他适当金属，例如银(Ag)。在一实施例中，金属层142包括：用于提高反射、传导性、以及粘合性的多金属膜。在一实例中，金属层142包括：堆叠在一起的镍、银、以及镍膜。在另一实施例中，通过诸如PVD、电子束、CVD、或者其他已知工艺的工艺来沉积金属层142。还在第四图案化光刻胶层140上形成金属层142。在一实例中，金属层142具有在约7000埃和8000埃之间变动的厚度。此后，通过湿法剥离或者等离子体灰化来去除第四图案化光刻胶层140。在去除第四图案化光刻胶层140期间剥离沉积在第四图案化光刻胶层140上的金属层142。
通过光刻工艺在第一基板102上形成第五图案化光刻胶层144。在本实施例中，如图11所示，第五图案化光刻胶层144包括：第一开口145a，以暴露金属层142，并且另外地，包括第二开口145b，以暴露金属柱138。基本上将第五图案化光刻胶层144设置在第二掩模层126上。在本实施例深入中，第五图案化光刻胶层144的第一开口大于第四图案化光刻胶层140，具有部分露出第二硬掩模层126的偏移量。
如图11所示，在第一基板102上形成接合金属层146并且将该接合金属层设计为晶圆接合。将接合金属层146设置在p欧姆反射金属层142和金属柱138上。在一实例中，接合金属层146包括：金(Au)、金锡(AuSn)、金铟(AuIn)、或者其他适当金属，从而实现共晶接合、扩散接合、或者其他适当接合机制。在一实施例中，可以通过PVD、电子束、或者其他适当技术来形成接合金属层142。在另一实施例中，接合金属层146具有在约1微米和约2微米之间的变动的厚度。接合金属层146还可以包括钛和铂。接合金属层146的一部分可以用作与金属离子移动相反的扩散势垒。
如图12所示，通过湿法剥离或者等离子体灰化来去除第五图案化光刻胶层144。在去除第五图案化光刻胶层144期间剥离设置在第五图案化光刻胶层144上的接合金属层146。通过实施刻绘工艺148从而形成较大LED阵列台面结构，方法50前进至步骤60。在一实施例中，将激光能量施加给第一基板102，从而在基板102上形成V型槽149，然后应用机械力从而通过V型槽149断开第一基板102。因此，将第一基板102划分为多个较大的LED阵列台面结构。每个LED阵列台面结构包括：通过方法50的以下步骤电连接多个LED124(还称作多结)。形成位于每个LED阵列台面结构上的多个LED124，并且通过方法50的所有步骤，将这些LED同时与另一基板接合作为一个单元。在图12中，为了简单，示出了仅具有两个LED的一个LED阵列的台面结构。
参照图1和13，通过由结合机制，例如，共晶结合、扩散结合、或者其他适当结合将第二基板(或者载具基板)150结合至多个LED124，方法50前进至步骤62。具体地，如图13所示，将第二基板150结合至多个LED124和金属柱138。
在接合至LED124以前，制备第二基板150。在一实施例中，第二基板150包括载具晶圆152，例如硅晶圆。在另一实施例中，为了隔离和钝化，第二基板150包括：形成在载具晶圆152的两个侧面的上方的介电层154。在各种实施例中，介电层154包括：电介质材料，例如氧化硅、氮化硅、碳化硅、类金刚石(DLC)、超纳米微晶钻石(UNCD)、氮化铝(AlN)、或者其组合。可以通过CVD工艺或者热氧化工艺来沉积介电层154。
在配置为互连和接合的载具晶圆152的接合侧面上形成一个或多个金属层。在一实施例中，第二基板150包括形成在介电层154上的互连金属层156。在一实例中，互连金属层156包括铜或其他适当金属。可以通过PVD或其他适当技术来形成互连金属层156。例如，可以通过电镀工艺来形成互连金属层。在这种情况下，首先，在介电层154上沉积晶种层(未示出)，然后实施电镀工艺，从而在晶种层上形成互连金属层156。晶种层可以包括：铜(Cu)、钛(Ti)、或者钛钨(TiW)，并且可以通过适当工艺，例如，PVD来形成该晶种层。
在多种实施例中，第二基板150包括形成在互连金属层156上的接合金属层158。选择能够共晶接合或者其他适当接合机制的接合金属层158。在多种实施例中，接合金属层158包括金属或金属合金，具有良好的导电性能(导电和热性能)和良好的接合性能，例如，金、金合金、铜、铜合金、镍、镍合金、铂、铂合金、钛、钛合金、或者其组合。通过适当工艺，例如，PVD或者电镀来沉积接合金属层158。
图案化互连金属层156和接合金属158，从而提供适当接合作用和互连。可以通过适当技术来实现金属层156和158的图案化。在一实施例中，在位于载具晶圆152的接合侧面上的介电层154上形成图案化光刻胶层。图案化光刻胶层包括：限定在用于互连金属层156和接合金属层158的区域中的开口。然后，在图案化光刻胶层的开口中的介电层154上和在图案化光刻胶层的顶面上沉积互连金属层156和接合金属层158。此后，去除图案化光刻胶层，并且在去除图案化光刻胶层期间剥离相应金属层156和158。可以通过PVD和电镀形成金属层156和158。当将电镀用于形成金属层156和158时，可以实施备选程序，并且包括形成图案化晶种层。然后，实施包括多个电镀步骤的电镀工艺，从而形成金属层156和158。因此，将金属层156和158与图案化晶种层112自对准。例如，铜的互连金属层156为使用诸如电化学镀层工艺的工艺在铜晶种层上方被覆的金属。可以通过使用光刻工艺形成晶种层和然后图案化晶种层，或者通过形成图案化光刻胶、沉积晶种层、然后去除图案化光刻胶层来实现图案化晶种层的形成。在这种情况下，在去除图案化光刻胶层期间剥离晶种层的不期望部分。
在制备第二基板150以后，将第二基板接合至位于第一基板102上的LED124。在接合工艺期间，将接合金属层146与接合金属158对准并且接合在该接合金属上，从而实现共晶接合或者其他适当接合工艺。在一实施例中，应用热能量和机械力，从而完成在接合金属层146和158之间的接合。在备选实施例中，转变接合金属层146的材料和接合金属层158的材料。
参照图1和14，从LED124去除第一基板102。在一实施例中，通过激光剥离(LLO)工艺来去除第一基板102。在LLO工艺期间，激光应用辐射能将第一基板102与缓冲层112分离。进一步应用蚀刻工艺，使用蚀刻技术和适当蚀刻剂从LED124和金属柱138去除缓冲层。可以实施以上蚀刻，从而确保完全去除缓冲层112。还可以通过蚀刻工艺去除在LED124和金属柱138之间的区域内的第二硬掩模层126。备选地，随后应用额外的蚀刻工艺，从而去除在LED124和金属柱138之间的区域中的第二硬掩模层126的一部分。例如，可以实施使用含氯蚀刻剂的诸如RIE的干蚀刻工艺，从而去除第二硬掩模层126的一部分。
参照图1和图15至17，通过在n-GaN层114上方形成接触金属层(n-金属)，方法50前进至步骤64。首先，如图15所示，在发光结构100的LED侧面上形成第三硬掩模层160。第三硬掩模层160在组成和形成方面与第一硬掩模层120类似。例如，第三掩模层160包括通过高温PECVD所形成的氧化硅。如图15所示，第三硬掩模层160与发光结构100的LED侧面轮廓完全相同，基本上覆盖LED124和金属柱138。
然后，图案化第三硬掩模层160，从而在LED124和金属柱138上形成各种开口，如图16所示，暴露LED124和金属柱138的顶面。图案化第三硬掩模层160与图案化第一硬掩模层120类似。在一实施例中，图案化第三硬掩模层160包括光刻工艺和蚀刻工艺。在一实例中，通过与用于形成第一图案化光刻胶层122的光刻工艺类似的光刻工艺在第三硬掩模层160上形成图案化光刻胶层。图案化光刻胶层包括与LED124和金属柱138对准的各种开口。将蚀刻工艺应用于第三硬掩模层160，从而选择地去除在图案化光刻胶层的开口中的第三硬掩模层160。应用于第三硬掩模层160的该蚀刻工艺与用于图案化第一硬掩模层120的施加给第一硬掩模层120的蚀刻工艺类似。例如，可以将BHF和HF用作蚀刻剂，从而选择性地去除在开口中的第三硬掩模层160。
然后，如图17所示，在n-GaN层114上形成接触金属层162并且在金属柱138上形成该接触金属层。还将接触金属层162称作n金属162。通过与形成p欧姆型金属层142的程序类似的程序来形成接触金属层162。在一实施例中，该程序包括：形成具有开口的图案化光刻胶层；在图案化光刻胶层上和在图案化光刻胶层的开口中的n-GaN层114上沉积金属层；以及去除图案化光刻胶层，并且剥离在图案化光刻胶层上的金属层。在各种实例中，通过PVD、电子束、或者其他适当工艺来沉积金属层。n金属162包括适当金属，例如，钛、铂、金、铬、或者铝。图案化n金属162，从而提供用于电连接在LED阵列台面结构中的LED124的适当布线路径。在一实例中，n金属162包括：设置在LED124中的每个上的两个分离金属部件，用于电连接两个相邻金属柱138，从而连接串联的LED阵列台面结构的LED124。n金属162还用于接合作用。在各种实施例中，n金属162包括：为了互连和接合所集成的多个金属膜。在一实施例中，金属层168包括：用于互连的设置在n-GaN层114上的第一金属膜和用于接合的设置在第一金属膜上的第二金属膜。在这种情况下，选择第二金属膜，从而实现共晶接合、扩散接合、或者其他适当接合机制。
参照图1和图18，通过将第三基板166接合至位于较大LED阵列台面结构上的LED124，方法500前进至步骤66。第三基板166对于从LED124的发出的光是透明的。还将第三基板166接合至金属柱138。在一实施例中，第三基板166为玻璃的(参照玻璃罩)。在将第三基板166接合至LED124以前，在第三基板166上形成金属层168。金属层168用于接合和互连。在各种实施例中，金属层168包括：为了互连和接合所集成的多个金属层。在一实施例中，金属层168包括用于互连的第一金属层和用于接合的第二金属层。在另一实施例中，金属层168包括用于粘结的第一金属层和用于接合的第二金属层。仍在另一实施例中，金属层168仅包括对于粘结、互连、以及接合所选择的一金属层。在一实例中，金属层168包括：金(Au)、金锡(AuSn)、金铟(AuIn)、或者其他适当金属，从而实现共晶接合、扩散接合、或者其他适当接合机制。在一实施例中，可以通过PVD或者其他适当技术来形成金属层168。进一步图案化金属层168，从而与n金属162对准并且提供适当电连接。
在本实施例中，通过金属柱138、第三基板166的金属层168、金属层156/158、n金属162、以及p欧姆反射金属层142串联电连接在LED阵列台面结构中的LED124。LED阵列台面结构的串联LED124提供用于高压LED应用的结构。在另一实施例中，设计各种金属部件并且将各种金属部件配置为提供与LED阵列台面结构的LED124的电连接，从而使得LED为串联和并联结构的电连接。例如，将LED阵列台面结构的LED124分组为两个或多个子组。串联电连接位于每个子组中的LED124并且并联电连接这些子组。备选地，并联电连接位于每个子组中的LED124，并且串联电连接这些子组。代替使用平面互连，通过将LED124的p-GaN层118直接电连接至位于第二基板150上的金属部件156和158并且将LED124的n-GaN层114连接至位于第三基板166上的金属部件168来实现LED124之间的垂直互连，而没有使用布线。此外，通过金属柱138，实现各种电连接(串联、并联、或者组合)。
在实施例中，第三基板166包括：粗糙表面170。可以在制备第三基板166期间形成粗糙表面170。在一实例中，通过蚀刻、抛光、或者其组合来形成粗糙表面170。具体地，如果将玻璃罩用于第三基板166，则将HF或BHF用于蚀刻从而形成粗糙表面。
参照图1和19至21，通过将荧光体172设置至第三基板166，方法50前进至步骤68。在一实施例中，如图19所示，将荧光体172分布在第三基板166上，并且分别与LED124对准。荧光体172为用于改变发光的波长的发光材料。在一实施例中，在第三基板166的粗糙表面170上形成在载体材料(或者涂覆材料)中所嵌入的荧光体。可以使用掩膜或通过丝网印刷术沉积荧光体涂覆，从而在第三基板166的粗糙表面170上形成表面荧光体层。备选地，可以通过喷涂工艺沉积荧光体涂覆，从而形成荧光体层。在另一实施例中，可以通过成型在粗糙表面170上形成荧光体和载体材料，从而形成与LED124对准的图案化的荧光体层，该LED具有用于增强发光作用的透镜作用的适当几何结构。
在另一实施例中，如图20所示，将荧光体174设置在第三基板166和LED124的之间。在实施例深入中，可以将荧光体载体材料设置为导电的。因此，具有其载体材料的荧光体不仅用作发光材料，而且用于将LED与金属层168电连接的互连。例如，荧光体载体材料和相应的形成方法与图19中的荧光体172的材料类似，但将材料设计为导电或者将其他导电胶用作载体。作为特定实例，在硅树脂中含有荧光体，其中，通过用于期望导电性的银功率(power)扩散该荧光体。在实施例的深入中，将导电荧光体载体材料用于提高在金属168和n金属162之间的互连，改善了性能和可靠性。
在另一实施例中，如图21所示，将荧光体分布在第三基板166中，将该基板共同称作荧光体嵌入式基板176。在一实例中，第三基板包括具有扩散在其中的荧光体的硅树脂基板。可以将荧光体均匀地分布在硅树脂基板中。在另一实例中，可以进一步处理硅树脂基板176，从而形成粗糙表面170。仍在另一实例中，可以通过例如成型的适当技术来进一步成型该硅树脂基板176，从而为了提高发光作用，形成的在外表面上的透镜。在另一实例中，将金属层168嵌入硅树脂基板中，从而使得金属层168的暴露表面基本上与硅树脂基板的相应表面共面。
通过实施本发明中的方法50和发光结构100，可以在各种实施例和实例中具有各种优点和优势。例如，由于不是独立封装LED，所以同时(而不是顺序)形成和封装位于较大LED阵列台面结构中的LED124。降低了制作成本，并且改善了LED的质量。因此，所形成的发光结构包括：用于高压LED应用的具有串联或者至少部分串联电连接的多个LED的较大LED阵列台面结构。通过金属柱138和在第二基板150和第三基板166上的金属迹线(诸如156、158、以及168)实现电连接。将透明基板用于覆盖LED阵列台面结构的LED124。
本发明提供了紧凑的垂直多结LED阵列结构。将双基板结构用于更好的电性能和光学性能。金属柱138和第二基板和第三基板的金属迹线提供了电互连介质并且防止高压击穿。该方法和发光结构100还实现了更短的互连距离和更小的封装形成因素。在本实施例中，替换了蓝宝石的第一基板102。将LED阵列台面结构夹置在双基板中，其中，基板166是透明的。将扩散在表面中或者设置在该表面上的荧光体与透明基板集成为一体。
虽然根据本发明的实施例描述了具有集成在较大LED阵列台面结构中的并且夹置在双基板中的多个LED的发光结构和制造该发光结构的方法，但是在不背离本发明的主旨的范围内，可以进行其他选择、替换、或者修改。在一实施例中，在LED阵列台面结构中的LED可以包括不同于GaN基LED的LED。在另一实施例中，为了某些应用，荧光体172可以包括用于将光改变为多种波长的一种或多种类型的发光材料。例如，为了发白光的应用，可以将两种发光材料用于生成红光和绿光。在另一实施例中，在将第二基板和第三基板接合至LED以后，可以实施刻绘(scribe)。因此，为了进一步降低制造成本，以晶圆级实施方法50的各种步骤。仍在LED的另一实施例中，可以转换n-GaN层和p-GaN层，而没有改变发光结构100的功能性。
因此，本发明提供了发光结构。发光结构包括：载具基板，具有第一金属部件；透明基板，具有第二金属部件；多个发光二极管(LED)，与载具基板和透明基板接合，夹置在载具基板和透明基板之间；以及金属柱，与载具基板和透明基板接合，将每个金属柱设置在多个LED中的相邻两个之间，其中，将第一金属部件、第二金属部件、以及金属柱配置为与多个LED电连接。
在发光结构的一实施例中，LED具有垂直连接，包括：与载具基板的第一金属部件电连接的p型掺杂半导体层；和与透明基板的第二金属部件电连接的n型掺杂半导体层。在另一实施例中，多个LED中的每个进一步包括：设置在p型掺杂半导体层上的高反射金属层。在另一实施例中，n型掺杂半导体层包括：n型掺杂的氮化镓GaN(n-GaN)层；并且p型掺杂半导体层包括：p型掺杂的氮化镓(p-GaN)层。仍在另一实施例中，透明基板包括：具有远离多个LED的粗糙表面的玻璃基板。仍在另一实施例中，发光结构进一步包括：设置在粗糙表面上的荧光体。仍在另一实施例中，将荧光体设置在透明基板和多个LED之间。仍在另一实施例中，透明基板包括：具有分散在其中的荧光体的硅树脂基板。仍在另一实施例中，发光结构进一步包括：设置在多个LED的侧壁上的介电层，从而防止泄露。
本发明还提供了方法的另一实施例。该方法包括：在第一基板上形成发光二极管(LED)；在第一基板上形成金属柱，其中，将金属柱中的每个插入LED中的相邻两个之间；将第二基板接合至LED；去除第一基板；并且将透明基板接合至LED，从而使得将LED夹置在第二基板和透明基板之间。
在方法的一实施例中，形成LED包括生长外延层，该外延层具有n型掺杂半导体层、多量子阱(MQW)、以及p型掺杂半导体层；并且图案化外延层，从而形成LED。在另一实施例中，该方法进一步包括：在将第二基板接合至LED以前，刻绘第一基板从而形成多个LED阵列台面结构。在另一实施例中，形成金属柱包括：在第一基板上形成图案化晶种层；以及此后，对于图案化晶种层实施电镀工艺，形成金属柱。仍在另一实施例中，第一基板为蓝宝石基板，第二基板为硅基板，以及透明基板为玻璃基板。仍在另一实施例中，该方法进一步包括：在第二基板上形成第一金属部件；并且在透明基板上形成第二金属部件，从而使得将第一金属部件、第二金属部件、以及金属柱配置为至少电连接串联LED的子组。仍在另一实施例中，方法进一步包括：以多个结构之一设置发光材料；设置在透明基板的外表面上；设置在透明基板和LED之间；以及在透明基板中。仍在另一实施例中，接合第二基板和接合透明基板利用共晶接合。仍在另一实施例中，方法进一步包括：通过选择由抛光、蚀刻、以及其组合所构成的组的工艺制造透明基板的粗糙表面。
本发明还提供了方法的另一实施例。方法包括：将多个发光二极管(LED)接合在硅基板上；以及将透明基板接合至多个LED，从而使得将多个LED夹置在硅基板和透明基板之间，其中，硅基板和透明基板进一步地分别包括：第一金属部件和第二金属部件，从而电连接多个LED。在一实施例中，接合多个LED包括：在蓝宝石基板上形成外延半导体层；图案化外延半导体层，从而在蓝宝石基板上形成多个LED；以及将具有蓝宝石基板的多个LED接合至硅基板。在另一实施例中，方法进一步包括：在蓝宝石基板上形成金属柱，从而使得在图案化外延半导体层以后，将第一金属部件、第二金属部件、以及金属柱配置为至少电连接多个串联LED的子组。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解以下详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的主旨和范围，并且在不背离本发明的主旨和范围的情况下，可以进行多种变化、替换以及改变。

Claims (16)

1.一种发光结构，包括：
载具基板，具有第一金属部件；
透明基板，具有第二金属部件；
多个发光二极管(LED)，其中各LED透过接合金属层与接触金属层分别与所述载具基板的所述第一金属部件和所述透明基板的所述第二金属部件接合，而夹置在所述载具基板和所述透明基板之间；以及
多个金属柱，其中各金属柱透过接合金属层与接触金属层分别与所述载具基板的所述第一金属部件和所述透明基板的所述第二金属部件接合，而夹置在所述载具基板和所述透明基板之间，且从一截面看，所述多个LED中的任两个相邻LED之间均设有所述金属柱；
其中，所述多个LED透过所述第一金属部件、所述第二金属部件、以及所述多个金属柱形成电连接；
其中，从一截面看，与所述金属柱连接的接合金属层的宽度及与所述金属柱连接的接触金属层的宽度皆小于所连接的所述金属柱的宽度；以及
其中，所述金属柱与连接所述金属柱的接触金属层之间还包括晶种层。
2.根据权利要求1所述的发光结构，其中，所述各LED与连接所述各LED的接合金属层之间还包括高反射金属层，且从一截面看，所述高反射金属层的宽度小于所连接的所述LED的宽度与所连接的所述接合金属层的宽度。
3.根据权利要求1所述的发光结构，其中，所述各LED包括：
n型掺杂的半导体层，其中连接所述各LED的接触金属层设置于所述n型掺杂的半导体层与所述透明基板的所述第二金属部件之间；以及
p型掺杂的半导体层，其中连接所述各LED的接合金属层设置于所述p型掺杂的半导体层与所述载具基板的所述第一金属部件之间。
4.根据权利要求1所述的发光结构，其中，所述透明基板为具有背离所述多个LED的粗糙表面的玻璃基板。
5.根据权利要求1所述的发光结构，其中，所述透明基板具有背离所述多个LED的粗糙表面，且在所述粗糙表面上设置有荧光体分别与所述各LED相对。
6.根据权利要求1所述的发光结构，其中，在所述透明基板和所述各LED之间设置有荧光体，且从一截面看，介于所述透明基板和所述各LED之间的荧光体的边缘小于所连接的所述LED的边缘。
7.根据权利要求1所述的发光结构，其中，所述透明基板为硅树脂基板，且在所述硅树脂基板内散布有荧光体。
8.根据权利要求1所述的发光结构，其中，所述多个LED包括多个子组，所述电连接包括并联连接所述子组并且串联连接子组中的LED。
9.一种制造发光结构的方法，包括：
在第一基板上形成多个发光二极管(LED)；
在所述第一基板上的所述多个LED之间形成晶种层；
在所述第一基板上的晶种层上形成多个金属柱，其中，从一截面看，所述多个LED中的任两个相邻LED之间均设有所述金属柱；
在所述多个LED上与所述多个金属柱上形成接合金属层；
将第二基板接合至所述多个LED与所述多个金属柱，其中所述第二基板具有第一金属部件，所述第一金属部件透过所述接合金属层分别连接所述多个LED与所述多个金属柱；
去除所述第一基板并暴露所述晶种层与所述多个LED；
在所述晶种层暴露的面上与所述多个LED暴露的面上形成接触金属层；以及
将透明基板接合至所述多个LED与所述多个金属柱，从而使所述多个LED与多个金属柱夹置在所述第二基板和所述透明基板之间，其中所述透明基板具有第二金属部件，所述第二金属部件透过所述接触金属层分别连接所述多个LED与所述多个金属柱。
10.根据权利要求9所述的方法，其中，所述接触金属层在所述多个LED上具有图案化结构。
11.根据权利要求9所述的方法，其中，形成所述晶种层包括：
在所述第一基板上形成图案化晶种层；以及
此后，对所述图案化晶种层实施电镀工艺，从而形成所述金属柱。
12.根据权利要求9所述的方法，其中，
所述第一基板为蓝宝石基板；
所述第二基板为硅基板；以及
所述透明基板为玻璃基板。
13.根据权利要求9所述的方法，其中，所述多个LED包括多个子组，且至少一个子组内的LED透过所述第一金属部件、所述第二金属部件、以及所述多个金属柱的一部份形成串联的电连接。
14.根据权利要求9所述的方法，进一步包括：按以下配置之一设置发光材料：
配置在所述透明基板的外表面上并分别与所述各LED相对；
配置在所述透明基板和所述各LED之间，且从一截面看，介于所述透明基板和所述各LED之间的荧光体的边缘小于所连接的所述LED的边缘；以及
配置在所述透明基板中。
15.根据权利要求9所述的方法，其中，从一截面看，与所述金属柱连接的接合金属层的宽度及与所述金属柱连接的接触金属层的宽度皆小于所连接的所述金属柱的宽度。
16.根据权利要求9所述的方法，其中，所述各LED与连接所述各LED的接合金属层之间还包括高反射金属层，且从一截面看，所述高反射金属层的宽度小于所连接的所述LED的宽度与所连接的所述接合金属层的宽度。
CN201210093766.XA 2011-04-07 2012-03-31 双基板多结发光二极管阵列结构 Active CN102738193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/082,238 US8962358B2 (en) 2011-03-17 2011-04-07 Double substrate multi-junction light emitting diode array structure
US13/082,238 2011-04-07

Publications (2)

Publication Number Publication Date
CN102738193A CN102738193A (zh) 2012-10-17
CN102738193B true CN102738193B (zh) 2016-05-04

Family

ID=46965392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210093766.XA Active CN102738193B (zh) 2011-04-07 2012-03-31 双基板多结发光二极管阵列结构

Country Status (3)

Country Link
US (2) US8962358B2 (zh)
CN (1) CN102738193B (zh)
TW (1) TWI442602B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US9299899B2 (en) 2013-07-23 2016-03-29 Grote Industries, Llc Flexible lighting device having unobtrusive conductive layers
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
CN103928581B (zh) * 2014-05-05 2016-11-02 聚灿光电科技股份有限公司 Led芯片及其倒封装制作方法
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
US9985190B2 (en) * 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
KR20160124375A (ko) * 2015-04-17 2016-10-27 삼성전자주식회사 반도체 발광 소자 패키지의 제조 방법
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
KR101725193B1 (ko) * 2015-08-19 2017-04-11 주식회사 썬다이오드코리아 디스플레이 구동 방법
TWI676285B (zh) * 2017-05-04 2019-11-01 國立交通大學 無電極遮光之發光二極體顯示器的結構及其製程
KR102385938B1 (ko) * 2017-06-22 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
KR20190001050A (ko) * 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
US10984702B2 (en) * 2018-06-22 2021-04-20 Epistar Corporation Display apparatus with array of light emitting diodes and method of manufacturing the same
US11121299B2 (en) * 2018-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2021036575A (ja) 2018-12-17 2021-03-04 東芝ホクト電子株式会社 発光装置、接合部の保護方法、発光装置の製造方法、及び、車両用灯具
US10910433B2 (en) * 2018-12-31 2021-02-02 Lumileds Llc Pixelated LED array with optical elements
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
TWI773587B (zh) * 2021-11-17 2022-08-01 友達光電股份有限公司 燈板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
CN101145570A (zh) * 2006-09-13 2008-03-19 海立尔股份有限公司 发光二极管结构
CN101203966A (zh) * 2005-06-22 2008-06-18 首尔Opto仪器股份有限公司 发光装置及其制造方法
CN101840972A (zh) * 2009-03-19 2010-09-22 先进开发光电股份有限公司 倒装芯片式半导体光电元件的结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361826B2 (ja) 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
US8241932B1 (en) 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203966A (zh) * 2005-06-22 2008-06-18 首尔Opto仪器股份有限公司 发光装置及其制造方法
CN101145570A (zh) * 2006-09-13 2008-03-19 海立尔股份有限公司 发光二极管结构
CN101051634A (zh) * 2007-02-02 2007-10-10 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
CN101840972A (zh) * 2009-03-19 2010-09-22 先进开发光电股份有限公司 倒装芯片式半导体光电元件的结构及其制造方法

Also Published As

Publication number Publication date
US20120256187A1 (en) 2012-10-11
TWI442602B (zh) 2014-06-21
US20150162315A1 (en) 2015-06-11
US9349712B2 (en) 2016-05-24
CN102738193A (zh) 2012-10-17
TW201242087A (en) 2012-10-16
US8962358B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
CN102738193B (zh) 双基板多结发光二极管阵列结构
US11563158B2 (en) Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US11784294B2 (en) Vertical solid-state transducers having backside terminals and associated systems and methods
CN102637784B (zh) 发光二极管封装基板及其制作方法
US8653542B2 (en) Micro-interconnects for light-emitting diodes
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
CN103403889A (zh) 半导体发光二极管
JP2006005369A (ja) 裏側ビアを持った透明サブマウント付き発光デバイス
JP2014515560A (ja) 支持基板に接合された発光デバイス
JP2018191016A (ja) 封止された半導体発光デバイス
KR20080002264A (ko) 발광 다이오드 및 이의 제조 방법
KR20140108545A (ko) 두꺼운 금속층들을 가진 반도체 발광 디바이스
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150925

Address after: Hsinchu, Taiwan, China

Applicant after: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Address before: Hsinchu, Taiwan, China

Applicant before: Taiwan Semiconductor Manufacturing Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151231

Address after: Taiwan, China Hsinchu Science Park Road, No. five, No. 5

Applicant after: Jingyuan Optoelectronics Co., Ltd.

Address before: Hsinchu, Taiwan, China

Applicant before: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant