TWI442602B - 發光結構及其製造方法 - Google Patents

發光結構及其製造方法 Download PDF

Info

Publication number
TWI442602B
TWI442602B TW100139545A TW100139545A TWI442602B TW I442602 B TWI442602 B TW I442602B TW 100139545 A TW100139545 A TW 100139545A TW 100139545 A TW100139545 A TW 100139545A TW I442602 B TWI442602 B TW I442602B
Authority
TW
Taiwan
Prior art keywords
substrate
light
layer
metal
light emitting
Prior art date
Application number
TW100139545A
Other languages
English (en)
Other versions
TW201242087A (en
Inventor
Chih Kuang Yu
Chyi Shyuan Chern
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201242087A publication Critical patent/TW201242087A/zh
Application granted granted Critical
Publication of TWI442602B publication Critical patent/TWI442602B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Description

發光結構及其製造方法
本發明係有關於一種發光結構及其製造方法，特別係有關於一種高電壓應用的發光結構及其製造方法。
當施加一電壓跨過一P/N接面時，會使一發光二極體(LED)發光。在發光二極體封裝體的組裝製程期間，發光二極體會接合至一封裝基板上。習知的發光二極體封裝體係使用打線封裝，其在封裝基板上需要一定的高度和距離。在發光二極體、封裝基板和打金線的上方通常會模鑄一透鏡。因此，發光二極體的模鑄透鏡需要大的體積(外觀尺寸(form factor))。此外，當多個發光二極體晶粒封裝為一陣列，每一個晶粒係分別連接至封裝基板。內連線結構組裝製程係依照順序。對於較大面積的發光二極體封裝基板而言，其上會封裝有數千個以上的發光二極體，製程成本和時間會非常高。另一個問題是會擴大發光二極體元件應用的可靠度。在高電壓應用方面，具有平面之內連線結構的一多顆發光二極體晶粒陣列會有高電壓崩潰的風險。因此，有需要一種發光結構及其製造方法，以克服習知技術的缺點。
有鑑於此，本發明一實施例係提供一種發光結構。上述發光結構包括一載板，其具有第一金屬物；一透明基板，其具有第二金屬物；複數個發光二極體，與上述載板和上述透明基板接合，且夾設於上述載板和上述透明基板之間；金屬柱，與上述載板和上述透明基板接合，每一個上述金屬柱設置於兩個相鄰的上述發光二極體之間，其中上述第一金屬物、上述第二金屬物和上述金屬柱係配置電性連接上述發光二極體。
本發明另一實施例係提供一種發光結構的製造方法，包括於一第一基板上形成發光二極體；於上述第一基板上形成金屬柱，其中每一個上述金屬柱設置於兩個相鄰的上述發光二極體之間；將一第二基板接合至上述發光二極體；移除上述第一基板；以及將一透明基板接合至上述發光二極體，以使上述發光二極體夾設於上述第二基板和上述透明基板之間。
本發明又另一實施例係提供一種發光結構的製造方法，包括將複數個發光二極體接合至一矽基板；以及將一透明基板接合至上述發光二極體，以使上述發光二極體夾設於上述第二基板和上述透明基板之間，其中上述矽基板和上述透明基板更分別包括第一金屬物和第二金屬物，電性連接上述發光二極體。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
第1圖為本發明一實施例之形成發光結構的方法50的製程流程圖。第2至18圖為依據本發明一個或多個實施例之發光結構100在方法50的不同製程步驟的剖面圖。第19至21圖為依據本發明不同實施例之具有磷粉的發光結構100的剖面圖。可藉由第1至21圖一起說明發光結構100及其製造方法50。
請參考第1和2圖，方法50起始於步驟52，於一第一基板102上成長不同的磊晶半導體層(或磊晶層)110。在本實施例中，第一基板102為一藍寶石基板。磊晶層110係設計以形成一個或多個發光二極體(LEDs)。在本發明一實施例中，磊晶層110包括一n型摻雜半導體層和一p型摻雜半導體層，當傳導一電壓穿過於其中時會發出輻射光。在本發明另一實施例中，磊晶層110更包括一多重量子井(MQW)結構，設置於n型摻雜半導體層和p型摻雜半導體層之間。上述多重量子井(MQW)結構包括n型摻雜半導體層或p型摻雜半導體層的兩者之一。可調整上述多重量子井(MQW)結構以發射具有一特定波長或窄波長範圍的輻射光。在本發明一實施例中，磊晶層110為氮化鎵(GaN)基礎的半導體材料。在本發明不同實施例中，這些氮化鎵發光二極體會發出藍光、紅光、綠光、或紫外光(UV)。如下所述的磊晶層110為具有氮化鎵(GaN)基礎半導體材料的一特殊結構。
磊晶層110包括一阻障層112，磊晶成長於第一基板102上。在本發明一實施例中，阻障層112包括未摻雜的氮化鎵(GaN)，所以也可視為未摻雜氮化鎵層112。在本發明其他實施例中，阻障層112的厚度可介於1μm至4μm之間。
磊晶層110包括一n型摻雜氮化鎵層114，磊晶成長於阻障層112上。n型摻雜氮化鎵(n-GaN)層114包括摻雜例如矽之n型摻質的氮化鎵半導體層。在本發明一實施例中，n型摻雜氮化鎵層114的厚度可介於1μm至4μm之間。
磊晶層110包括一多重量子井(MQW)結構116，藉由不同磊晶成長方式，形成於n型摻雜氮化鎵層114上。多重量子井結構116包括複數對半導體薄膜。在本發明一實施例中，多重量子井結構116包括5至15對半導體薄膜。在本發明另一實施例中，多重量子井結構116的厚度介於1μm至4μm之間。在本發明一實施例中，每一對半導體層包括一氮化銦鎵(InGaN)薄膜和一氮化鎵(GaN)薄膜(以下簡稱InGaN/GaN薄膜)。在本發明一實施例中，以一n型摻質和一p型摻質的兩者之一摻雜InGaN/GaN薄膜。在本發明另一實施例中，每一對半導體層包括一氮化鋁鎵(AlGaN)薄膜和一氮化鎵(GaN)薄膜(以下簡稱AlGaN/GaN薄膜)。在本發明一實施例中，以一n型摻質和一p型摻質的兩者之一摻雜AlGaN/GaN薄膜。
磊晶層110包括一p型摻雜氮化鎵(p-GaN)層118，磊晶成長於多重量子井結構116上。包括摻雜例如鎂、鋅或上述組合之p型摻質的氮化鎵半導體層。在本發明一實施例中，p型摻雜氮化鎵層118的厚度可介於1μm至4μm之間。
可利用金屬有機物化學氣相磊晶/沉積法(MOVPE/MOCVD)、混合氣氣相磊晶法(HVPE)、分子束磊晶法(MBE)或其他適當方式磊晶成長磊晶層110的不同材料。在本發明一實施例中，可利用含鎵前驅物和含氮前驅物，以磊晶成長一氮化鎵層(例如阻障層112、n型摻雜氮化鎵層114、p型摻雜氮化鎵層118或多重量子井結構116中的氮化鎵薄膜)。含鎵前驅物可包括三甲基鎵(trimethylgallium,TMG)、三乙基鎵(triethylgallium,TEG)或其他適當化學製品。含氮前驅物可包括氨氣(NH3 )、第三丁胺(tertiarybutylamine,TBAm)、苯胼(phenylhydrazine)或其他適當化學製品。在本發明其他實施例中，可利用含鋁前驅物、含鎵前驅物和含氮前驅物，以磊晶成長多重量子井結構116中的氮化鋁鎵(AlGaN)薄膜。含鋁前驅物可包括三甲基鋁(TMA)、三乙基鋁(TEA)或其他適當化學製品。含鎵前驅物可包括三甲基鎵(trimethylgallium,TMG)、三乙基鎵(triethylgallium,TEG)或其他適當化學製品。含氮前驅物可包括氨氣(NH3 )、第三丁胺(tertiarybutylamine,TBAm)、苯胼(phenylhydrazine)或其他適當化學製品。
請參考第1、2、3圖，進行方法50的步驟54，圖案化磊晶層110(或磊晶層110的一子群組)，以形成複數個發光二極體(LEDs)。在本發明一實施例中，步驟54之圖案化磊晶層110的方式包括形成一第一硬遮罩層120，且使用第一硬遮罩層120做為蝕刻遮罩，蝕刻磊晶層110。
首先，如第2圖所示，可於磊晶層110上形成一介電材料層(一硬遮罩層，為簡單起見也可標示為介電材料層120)。介電材料層120包括氧化矽。可利用化學氣相沉積法(CVD)於磊晶層上沉積介電材料層120。在本發明一實施例中，可利用高溫電漿增強型化學氣相沉積法(high temperature PECVD)形成氧化矽。在本發明另一實施例中，可使用包括矽烷(SiH4 )和氧氣(O2 )的前驅物，以高溫電漿增強型化學氣相沉積法(high temperature PECVD)形成氧化矽。在在本發明其他實施例中，形成氧化矽的前驅物可包括六氯矽烷(hexachlorodisilane(HCD或Si2 Cl6 ))、二氯矽烷(dichlorosilane(DCS或SiH2 Cl2 ))、雙(叔丁胺基)矽烷(bis(tertiarybutylamino)silane(BTBAS或C8 H22 N2 Si))或乙矽烷(disilane(DS or Si2 H6 ))。在後續製程期間，如果其他介電材料能具有等效蝕刻遮罩功效，也可使用於介電材料層120。在本發明其他實施例中，介電材料層120可包括氮化矽、氮氧化矽或碳化矽。在本發明一實施例中，介電材料層120可具有一適當厚度，且具有厚度邊緣能抵抗用於移除磊晶層110的後續蝕刻製程。舉例來說，介電材料層120的厚度可介於0.5μm至1μm之間。
可進一步圖案化介電材料層120以形成硬遮罩120。舉例來說，可使用一微影製程，以於硬遮罩120上形成一第一圖案化光阻層122。第一圖案化光阻層122包括不同的開口，定義出磊晶層110中會被後續蝕刻製程移除的不同區域。在本發明一實施例中，上述微影製程可包括旋轉塗佈、軟烤、曝光、曝光後烘烤(PEB)和光阻顯影。然後使用一第一蝕刻製程以藉由第一圖案化光阻層122的開口蝕刻硬遮罩120，形成具有開口的硬遮罩120，上述開口從第一圖案化光阻層122的開口轉移而成。在本發明一實施例中，第一蝕刻製程可包括濕蝕刻，例如氫氟酸(HF)或緩衝氫氟酸(BHF)，以移除第一圖案化光阻層122的開口中的氧化矽硬遮罩120。形成硬遮罩120之後，可藉由濕式剝除或電漿灰化等方式移除第一圖案化光阻層122。在本發明其他實施例中，第一圖案化光阻層122可使用一乾膜光阻。在此實施例中，可調整微影製程以適用於乾膜光阻。舉例來說，乾膜光阻可堆疊於硬遮罩120上來取代旋轉塗佈。
使用硬遮罩120為一蝕刻遮罩，藉由硬遮罩120的開口以對磊晶層110進行一第二蝕刻製程。第二蝕刻製程可包括乾蝕刻、濕蝕刻或上述組合。第二蝕刻製程可包括不同蝕刻步驟，係設計具有一特定蝕刻劑的蝕刻製程以有效移一個或多個各別的材料層。在本發明一實施例中，第二蝕刻製程可包括乾蝕刻，例如感應耦合電漿反應式離子蝕刻(ICP-RIE)。在本實施例中，在第二蝕刻製程期間，位於硬遮罩120開口中的n型摻雜氮化鎵層114、多重量子井結構116和p型摻雜氮化鎵層118。在本發明一其中實施例中，可在第二蝕刻製程期間或於第二蝕刻製程之後移除第一圖案化光阻層122。在本發明另一實施例中，於第二蝕刻製程之後，可藉由一適當蝕刻劑移除硬遮罩120。舉例來說，可使用氫氟酸(HF)或緩衝氫氟酸(BHF)做為蝕刻劑，以移除氧化矽硬遮罩120。在本發明其他實施例中，第二蝕刻製程之後仍殘留有硬遮罩120，並於後續步驟移除。
於步驟54藉由圖案化磊晶層110，係圖案化磊晶層110以形成於第一基板102上形成複數個發光二極體(LEDs)124。第3圖係顯示本發明實施例的兩個發光二極體124a和124b。在本發明另一實施例中，發光二極體124的形成方式可避免於第二蝕刻製程期間使用硬遮罩120和直接使用第一圖案化光阻層122做為蝕刻遮罩，以移除磊晶層110。在本實施例中，可設計使第一圖案化光阻層122具有足夠的蝕刻邊緣容許值，以於第二蝕刻製程期間移除磊晶層110。
請參考第1、4、8圖，進行方法50的步驟56，於第一基板102上形成複數個金屬柱。在步驟56中，於第一基板102上形成如第4圖所示的一第二硬遮罩層(或一介電層)126。在本實施例中，第二硬遮罩層126係設置於發光二極體124上且位於發光二極體124之間空隙的阻障層112上。在本發明一特定實施例中，第二硬遮罩層126與發光結構100的表面形貌一致，且覆蓋發光二極體124a和124b的側壁。位於發光二極體側壁上的第二硬遮罩層126可密封和保護發光二極體124避免漏電。在本發明一實施例中，第二硬遮罩層126的組成和形成方式係類似於第一硬遮罩層120。舉例來說，第二硬遮罩層126包括氧化矽，且可利用高溫電漿增強型化學氣相沉積法(high temperature PECVD)形成第二硬遮罩層126。
如第5圖所示，可利用一微影製程，於第二硬遮罩層126上形成一第二圖案化光阻層128，上述微影製程可類似於用於形成第一圖案化光阻層122的微影製程。第二圖案化光阻層128可包括開口130。
如第6圖所示，對第二硬遮罩層126進行一蝕刻製程，以選擇性移除開口130中的第二硬遮罩層126。在蝕刻製程期間，第二圖案化光阻層128可做為一蝕刻遮罩。此蝕刻製程可類似於用於第一硬遮罩層120以圖案化第一硬遮罩層120的蝕刻製程舉例來說，可利用氫氟酸(HF)或緩衝氫氟酸(BHF)做為一蝕刻劑，以選擇性移除開口130中的第二硬遮罩層126。在本實施例中，進行蝕刻製程之後會暴露出開口130中的阻障層112。
如第7圖所示，於開口130中的第一基板102上形成一種晶層132。在本實施例中，種晶層132係沉積於開口130中的阻障層112上。種晶層132也會沉積於第二圖案化光阻層128。種晶層132係設計用於後續電鍍製程，其中會於其上形成金屬柱。在本發明一實施例中，種晶層132可包括TiCu。在本發明其他實施例中，種晶層132可包括其他適當的金屬或合金。在本實施例中，可利用物理氣相沉積(PVD)法形成種晶層132。在本發明一實施例中，種晶層132的厚度可介於3000至7000之間。可藉由濕式剝除或電漿灰化等方式移除第二圖案化光阻層128。在移除第二圖案化光阻層128期間，也會剝離沉積於第二圖案化光阻層128和其側壁上的種晶層。
可利用一微影製程，於第二硬遮罩層126上形成一第三圖案化光阻層134，上述微影製程可類似於用於形成第一圖案化光阻層122的微影製程。如第8圖所示，在本實施例中，第三圖案化光阻層134係部分設置於種晶層132上。在本實施例中，第三圖案化光阻層134在尺寸上與第二圖案化光阻層128類似，但為了降低對準誤差和減少對準誤差問題，第三圖案化光阻層134會具有偏移量以部分覆蓋種晶層132。第三圖案化光阻層134可包括開口136以定義出金屬柱的區域。在本實施例中，開口136的寬度小於開口130的寬度。
如第8圖所示，可進行一電鍍製程，以於第三圖案化光阻層134的開口136中的種晶層132上形成金屬柱。在本實施例中，電鍍製程係形成自對準(self-aligned)於種晶層132的金屬柱138。在本發明一實施例中，金屬柱138具有一厚度，以使金屬柱138的頂面大體上與發光二極體124的頂面共平面。在本發明一實施例中，金屬柱138的厚度可介於5μm至7μm之間。金屬柱138可包括任何適當的金屬或合金。在本實施例中，可利用電鍍銅製程形成包括銅的金屬柱138。金屬柱138可設置接近於發光二極體124，以提供發光二極體124的內連線路徑。在本發明一實施例中，金屬柱138可設置使每一個位於兩個相鄰的發光二極體124之間。
在本發明其他實施例中，可利用其他製程/步驟來形成金屬柱138。在本發明一實施例中，可對發光結構100可進行一平坦化製程，以降低金屬柱138的厚度，使發光二極體124的頂面大體上與金屬柱138的頂面共平面。在本發明一實施例中，上述平坦化製程可包括化學機械研磨(CMP)製程。在本發明另一實施例中，可於移除第三圖案化光阻層134之後再進行上述平坦化製程。在本發明又另一實施例中，可設計或調整上述平坦化製程，以剛好停止在第二硬遮罩層126上。在本發明另一實施例中，可利用例如無電鍍法之一製程形成種晶層。在本發明又另一實施例中，不需種晶層即可形成金屬柱138，因此可以不需要種晶層。在本發明一實施例中，可利用適當的製程形成金屬柱138，例如金屬蒸鍍法。第三圖案化光阻層134上的上述蒸鍍金屬可於移除第三圖案化光阻層134的期間被移除。在本發明另一實施例中，可利用無電鍍製程沉積金屬柱138。如果無電鍍製程為非選擇性且也會沉積於第三圖案化光阻層134上，第三圖案化光阻層134上的上述電鍍金屬可於移除第三圖案化光阻層134的期間被移除。在本發明又另一實施例中，上述無電鍍製程可包括兩個步驟，其中第一無電鍍步驟係調整以選擇性於開口130中的阻障層112上電鍍一第一金屬，且第二無電鍍步驟係調整以選擇性於上述電鍍第一金屬上電鍍一第二金屬。
請參考第1和9至12圖，進行方法50的步驟58，於發光二極體124上形成p型歐姆(p-ohmic)反射金屬層。可藉由濕式剝除或電漿灰化等方式移除第三圖案化光阻層134。如第9圖所示，可於第一基板102上形成一第四圖案化光阻層140。第四圖案化光阻層140係覆蓋金屬柱138，且部分覆蓋第二硬遮罩層126。第四圖案化光阻層140可包括對準於發光二極體124的開口。位於發光二極體124的頂面和第四圖案化光阻層140的開口中的部分第二硬遮罩層126會暴露出來而被蝕刻。在本發明一實施例中，在上視圖中，第四圖案化光阻層140的開口會小於發光二極體124，以降低對準誤差和減少對準誤差問題。在本實施例中，第四圖案化光阻層140的組成和形成方式係類似於第三圖案化光阻層134。在本發明一實施例中，可利用旋轉塗佈(spin-on coating)法於發光結構100上形成一光阻層，接著利用一微影圖案化製程圖案化上述光阻層。在本發明其他實施例中，可於發光結構100上堆疊一乾膜光阻，接著利用一微影圖案化製程圖案化上述乾膜光阻。
如第10圖所示，進行一蝕刻製程，以選擇性移除第四圖案化光阻層140的開口中的第二硬遮罩層126。在蝕刻製程期間，第四圖案化光阻層140可做為一蝕刻遮罩。此蝕刻製程可類似於用於第一硬遮罩層120以圖案化第一硬遮罩層120的蝕刻製程。舉例來說，可利用氫氟酸(HF)或緩衝氫氟酸(BHF)做為一蝕刻劑，以選擇性移除第四圖案化光阻層140的開口中的第二硬遮罩層126。在本實施例中，在進行上述蝕刻製程之後，發光二極體124的p型摻雜氮化鎵層118會從開口中暴露出來。
如第10圖所示，於p型摻雜氮化鎵層118上沉積一金屬層142。為了發光二極體的發光效率，係選擇金屬層142具有高反射率，以有效反射發光二極體124發出的光，且金屬層142具有高導電率以提供對發光二極體124的p型摻雜氮化鎵層118的電性接觸。因此，金屬層142也可視為一p型歐姆(p-ohmic)反射金屬層142。在本實施例中，金屬層142可包括鋁(Al)。在本發明其他實施例中，金屬層142可包括例如銀(Ag)之其他適當的金屬。在本發明一實施例中，金屬層142可包括多重金屬薄膜以增強反射、導電率和黏著性。在本發明一實施例中，金屬層142可包括鎳(Ni)、銀(Ag)和堆疊在一起的鎳(Ni)薄膜。在本發明另一實施例中，可藉由例如物理氣相沉積(PVD)法、電子束沉積法、化學氣相沉積(CVD)法、或其他適合的方法沉積金屬層142。金屬層142也會形成於第四圖案化光阻層140上。在本發明一實施例中，金屬層142的厚度可介於7000至8000之間。之後，可藉由濕式剝除或電漿灰化等方式移除第四圖案化光阻層140。在移除第四圖案化光阻層140期間，也會剝離沉積於第四圖案化光阻層140上的金屬層142。
如第11圖所示，可利用一微影製程，於第一基板102上形成一第五圖案化光阻層144，第五圖案化光阻層144可包括第一開口145a以暴露金屬層142，且額外包括第二開口145b以暴露金屬柱138。第五圖案化光阻層144可大體上沉積於第二硬遮罩層126上。在本實施例中，第五圖案化光阻層144的第一開口大於第四圖案化光阻層140的開口，且具有一偏移量，以部分暴露出第二硬遮罩層126。
如第11圖所示，於第一基板102上形成設計用做為晶片接合的一接合金屬層146。接合金屬層146係設置於p型歐姆(p-ohmic)反射金屬層142和金屬柱138上。在本發明一實施例中，接合金屬層146可包括金(Au)、金錫(AuSn)、金銦(AuIN)或其他適合的金屬以達到共晶接合法(eutectic bonding)、擴散接合法(diffusion bonding)或其他適合的接合法的一接合方式。在本發明一實施例中，可藉由例如物理氣相沉積(PVD)法、電子束沉積法或其他適合的方法形成接合金屬層146。在本發明另一實施例中，接合金屬層146的厚度可介於1μm至2μm之間。接合金屬層146也可包括鈦或鉑。接合金屬層146的一部分也可視為一擴散阻障物以阻擋金屬離子遷移。
如第12圖所示，可藉由濕式剝除或電漿灰化等方式移除第五圖案化光阻層144。在移除第五圖案化光阻層144期間，也會剝離沉積於第五圖案化光阻層144上的接合金屬層146。接著進行方法50的步驟60，可藉由進行一刻紋製程148，以形成大型發光二極體陣列臺地。在本發明一實施例中，對第一基板102施加一雷射能量，以於第一基板102上形成V型溝槽149，然後對第一基板102施加一機械力，從V型溝槽149處將第一基板102分離。因此，第一基板102係分離成複數個大型發光二極體陣列臺地。每一個二極體陣列臺地包括多個發光二極體124(也可視為多重接面)，其藉由方法50的後續步驟電性連接。經過方法50的所有步驟之後，係形成每一個二極體陣列臺地上的多個發光二極體124且同時接合至另一基板，而成為一單元。在第12圖中，為了簡單說明起見，僅顯示一個發光二極體陣列臺地，其具有兩個發光二極體。
請參考第1和13圖，進行方法50的步驟62，可利用例如共晶接合法(eutectic bonding)、擴散接合法(diffusion bonding)或其他適合的接合法的一接合方式，將一第二基板(或載板)150接合至複數個發光二極體124。如第13圖所示，在本發明一特定實施例中，特別來說，第二基板150係接合至複數個發光二極體124和金屬柱138。
第二基板150係於接合至複數個發光二極體124之前已製備完成。在本發明一實施例中，第二基板150可包括一承載晶圓152，例如矽晶圓。在本發明另一實施例中，第二基板150可包括一介電層154，形成於承載晶圓152兩側的上方，介電層154係用以隔離和保護。在本發明不同實施例中，介電層154可包括例如氧化矽、氮化矽、氮氧化矽、類鑽石碳(DLC)、超奈米結晶鑽石(UNCD)、氧化鋁或上述組合之一介電材料。可利用化學氣相沉積法(CVD)或一熱氧化法沉積介電層154。
可於承載晶圓152接合側上形成做為內連線和接合用途的一或多層金屬層。在本發明一實施例中，第二基板150可包括形成於介電層154上的一內連線金屬層156。在本發明一實施例中，內連線金屬層156可包括或其他適合的材料。可利用物理氣相沉積(PVD)法或其他適合的製程形成內連線金屬層156。舉例來說，可利用一電鍍製程形成內連線金屬層156。在本實施例中，首先於介電層154上沉積一種晶層(圖未顯示)，接著進行一電鍍製程，以於種晶層上形成內連線金屬層156。種晶層可包括銅(Cu)、鈦(Ti)或鎢化鈦(TiW)，且可利用例如物理氣相沉積(PVD)法之適合的製程形成種晶層。
在本發明不同實施例中，第二基板150可包括一設置於內連線金屬層156的一接合金屬層158。可選擇接合金屬層158以使其能夠具有共晶接合法(eutectic bonding)或其他適合的接合法。在本發明不同實施例中，接合金屬層158可包括具有良好傳導特性(導電和導熱兩者)的金屬或合金，例如金、金合金、銅、銅合金、鎳、鎳合金、鉑、鉑合金、鈦、鈦合金或上述組合。可藉由例如物理氣相沉積(PVD)法或電鍍方法形成接合金屬層158。
圖案化內連線金屬層156和接合金屬層158以提供接合和內連線功效。可利用一適合的製程圖案化內連線金屬層156和接合金屬層158。在本發明一實施例中，在位於承載晶圓152接合側上的介電層154上形成一圖案化光阻層。上述圖案化光阻層包括定義做為內連線金屬層156和接合金屬層158之區域的開口。然後，於圖案化光阻層開口中的介電層154上和圖案化光阻層的頂面上沉積內連線金屬層156和接合金屬層158。之後，移除圖案化光阻層，且於移除圖案化光阻層的期間，也會剝離其頂面上的內連線金屬層156和接合金屬層158。可利用物理氣相沉積(PVD)法或電鍍法形成內連線金屬層156和接合金屬層158。當使用電鍍法形成內連線金屬層156和接合金屬層158時，可進行包括形成一圖案化種晶層的另一個步驟。接著，進行包括多個電鍍步驟的一電鍍製程，以形成內連線金屬層156和接合金屬層158。因此，內連線金屬層156和接合金屬層158係自對準(self-aligned)圖案化種晶層。舉例來說，可利用例如電化學電鍍製程，於銅種晶層上方電鍍銅內連線金屬層156。可包括利用形成一種晶層，然後用一微影製程圖案化種晶層之方式，或者利用形成一圖案化光阻層、沉積一種晶層且之後移除圖案化光阻層之方式圖案化種晶層。在本實施例中，在移除圖案化光阻層的期間，會剝離種晶層之不想要的部分。
第二基板150製備完成之後，會接合至位於第一基板102上的發光二極體124。在接合製程期間，接合金屬層146會對準且位於接合金屬層158上以達到共晶接合(eutectic bonding)或其他適合的接合方式。在本發明一實施例中，可施加一熱能或一機械力以完成接合金屬層146和接合金屬層158之間的接合。在本發明另一實施例中，成接合金屬層146的材質和接合金屬層158的材質可互換。
請參考第1和14圖，可從發光二極體124移除第一基板102。在本發明一實施例中，可利用一雷射剝離(LLO)製程移除第一基板102。在移除第一基板102的期間，一雷射會施加一輻射能以從阻障層112分離第一基板102。可更進行一蝕刻製程，利用蝕刻步驟和一適合的蝕刻劑，以從發光二極體124移除阻障層112。可進行一過蝕刻步驟，以確保完全移除阻障層112。也可利用上述蝕刻製程移除位於發光二極體124金屬柱138和之間的第二硬遮罩層126。在本發明另一實施例中，上述蝕刻製程之後可進行一額外的蝕刻製程，以移除位於發光二極體124和金屬柱138之間的部分第二硬遮罩層126。舉例來說，可進行例如離子反應蝕刻法之使用含氟蝕刻劑的一乾蝕刻製程，以移除第二硬遮罩層126。
請參考第1和15至17圖，進行方法50的步驟64，於n型摻雜氮化鎵層114上形成一接觸金屬層(n-metal)。首先，如第15圖所示，於發光結構100的發光二極體側形成一第三硬遮罩層160。在本發明一實施例中，第三硬遮罩層160的組成和形成方式係類似於第一硬遮罩層120。舉例來說，第三硬遮罩層160包括利用高溫電漿增強型化學氣相沉積法(high temperature PECVD)形成的氧化矽。如第15圖所示，第三硬遮罩層160係順應發光結構100的發光二極體側的表面形貌且大體上覆蓋發光二極體124和金屬柱138。
之後，如第16圖所示，可圖案化第三硬遮罩層160，以於發光二極體124和金屬柱138上形成不同開口，暴露出發光二極體124和金屬柱138的頂面。圖案化第三硬遮罩層160的方式可類似於圖案化第一硬遮罩層120的方式。在本發明一實施例中，圖案化第三硬遮罩層160的方式可包括一微影製程和一蝕刻製程。在本發明一實施例中，可利用一微影製程於第三硬遮罩層160上形成一圖案化光阻層，上述微影製程可類似用以形成第一圖案化光阻層122的微影製程。上述圖案化光阻層包括對準發光二極體124和金屬柱138的不同開口。對第三硬遮罩層160進行一蝕刻製程，以選擇性移除上述圖案化光阻層開口中的第三硬遮罩層160。對第三硬遮罩層160進行的蝕刻製程係類似於用以圖案化第一硬遮罩層120之對第一硬遮罩層120的蝕刻製程。舉例來說，可利用氫氟酸(HF)或緩衝氫氟酸(BHF)做為一蝕刻劑，以選擇性移除上述圖案化光阻層開口中的第三硬遮罩層160。
然後，如第17圖所示，於n型摻雜氮化鎵層114和金屬柱138上形成一接觸金屬層162。接觸金屬層162可視為n型金屬層(n-metal)162。可利用類似於形成p型歐姆(p-ohmic)反射金屬層142的製程步驟形成接觸金屬層162。在本發明一實施例中，上述製程步驟包括形成具有開口的圖案化光阻層；於上述圖案化光阻層和位於上述圖案化光阻層開口中的n型摻雜氮化鎵層114上形沉積一金屬層；以及移除上述圖案化光阻層且剝除位於上述圖案化光阻層上的金屬層。在本發明不同實施例中，可藉由例如物理氣相沉積(PVD)法、電子束沉積法或其他適合的方法形成上述金屬層。n型金屬層(n-metal)162可包括一適合的金屬，例如鈦、鉻或鋁。係圖案化n型金屬層(n-metal)162以提供適合的導線路徑，以電性連接在發光二極體陣列臺地中的發光二極體124。在本發明一實施例中，n型金屬層(n-metal)162可包括兩個分離的金屬物，位於每一個發光二極體124上，用以電性連接兩個相鄰的金屬柱138以串接發光二極體陣列臺地的發光二極體124。n型金屬層(n-metal)162也具有接合功能。在本發明不同實施例中，n型金屬層(n-metal)162可包括具有內連線和接合功用的多個堆疊的金屬薄膜。在本發明一實施例中，n型金屬層(n-metal)162可包括設置於n型摻雜氮化鎵層114上之做為內連線的一第一金屬薄膜，和設置於第一金屬薄膜上之用以接合的一第二金屬薄膜。在本實施例中，可選擇第二金屬薄膜以達到共晶接合(eutectic bonding)、擴散接合(diffusion bonding)或其他適合的接合功能的一接合功能。
請參考第1和18圖，進行方法50的步驟66，將一第三基板166接合至大型發光二極體陣列臺地上的發光二極體124。第三基板166對發光二極體124發出的光來說為透明。第三基板166也會接合至金屬柱138。在本發明一實施例中，第三基板166為玻璃(可視為一玻璃蓋)。將第三基板166接合至金屬柱138之前，可於第三基板166上形成一金屬層168。金屬層168可具內連線和接合功用。本發明不同實施例中，金屬層168可包括具有內連線和接合功用的多個堆疊的金屬薄膜。在本發明一實施例中，金屬層168可包括做為內連線的一第一金屬薄膜和用來接合的一第二金屬薄膜。在本發明另一實施例中，金屬層168可包括用來黏著的一第一金屬薄膜和用來接合的一第二金屬薄膜。在本發明又另一實施例中，金屬層168包括具有黏著、內連線和接合功用的單一金屬薄膜。在本發明一實施例中，金屬層168可包括金(Au)、金錫(AuSn)、金銦(AuIN)或其他適合的金屬以達到共晶接合(eutectic bonding)、擴散接合(diffusion bonding)或其他適合的接合方式。在本發明一實施例中，可藉由例如物理氣相沉積(PVD)法、電子束沉積法或其他適合的方法形成金屬層168。可進一步圖案化金屬層168，以對準n型金屬層(n-metal)162且提供適當的電性連接。
在本實施例中，可藉由金屬柱138、第三基板166的金屬層168、內連線金屬層/接合金屬層156/158、n型金屬層(n-metal)162和p型歐姆(p-ohmic)反射金屬層142來串聯發光二極體陣列臺地中的發光二極體124。二極體陣列臺地的串聯發光二極體124可提供應用於高電壓發光二極體的一結構。在本發明另一實施例中，可設計和設置不同的金屬物以提供二極體陣列臺地的發光二極體124的電性連接，使發光二極體為串聯或並聯。舉例來說，發光二極體陣列臺地中的發光二極體124可分組為兩個或多個子群組。每一個子群組中的發光二極體124可為串聯，而子群組可為並聯。在本發明其他實施例中，每一個子群組中的發光二極體124可為並聯，而子群組可為串聯。為了代替使用平面內連線，可藉由直接將發光二極體124的p型摻雜氮化鎵層118接觸第二基板150的內連線金屬層156和接合金屬層158，且將連接發光二極體124的n型摻雜氮化鎵層114接觸第三基板166的金屬層168的方式，以不需打線來完成發光二極體124之間的一垂直內連線。可更藉由金屬柱138和不同電性耦合方式(串聯、並聯或上述組合)來完成上述垂直內連線。
在本發明一實施例中，第三基板166可包括一粗糙表面170。可於製備第三基板166的期間形成上述粗糙表 面170。在本發明一實施例中，可利用蝕刻法、研磨法或上述組合形成上述粗糙表面170。在本發明一特定實施例中，如果第三基板166為一玻璃蓋，可藉由利用氫氟酸(HF)或緩衝氫氟酸(BHF)的蝕刻法形成上述粗糙表面170。
請參考第1和19至21圖，進行方法50的步驟68，對第三基板166設置一磷粉172。在如第19圖所示之本發明一實施例中，磷粉172係分佈於第三基板166上且分別對準發光二極體124。磷粉172為一發光材料，用以改變發出光線的波長。在本發明一實施例中，磷粉172可內嵌於一承載材料(塗佈材料)中，其形成於第三基板166的粗糙表面170上。可利用一遮罩或使用網版印刷法(screen printing)以於第三基板166的粗糙表面170上形成一磷粉表面層之方式，來沉積磷粉塗層。在本發明其他實施例中，可利用噴塗製程以形成一磷粉層的方式，來沉積磷粉塗層。在本發明另一實施例中，可藉由模鑄製程(molding process)，於粗糙表面170上形成磷粉和承載材料，以形成圖案化且對準於發光二極體124的一磷粉層，其具有適當的幾何形狀以具有透鏡功能，以增強發光效果。
在如第20圖所示之本發明另一實施例中，磷粉174係設置於第三基板166和發光二極體124之間。在本實施例中，可設計磷粉承載材料具有導電性。因此，磷粉與其承載材料不但具有發光材料的功能，而且具有內連線的功能，以將發光二極體電性耦接至金屬層168。舉例來說，磷粉承載材料與其相應的形成方法係類似於第19圖中的磷粉172，但更設計為具有導電性，或使用其他導電膠來做為一承載物。在本發明一特定實施例中，磷粉可被承載於一矽樹脂(silicone)中，上述矽樹脂具有分散於其中的銀粉，以具有理想的導電率。在本發明一實施例中，導電磷粉承載材料係用以增強金屬層168和n型金屬層162之間的內連線效果。
在如第21圖所示之本發明另一實施例中，磷粉可分佈於第三基板166中，而一起視為一內嵌磷粉基板176。在本發明一實施例中，第三基板可包括磷粉分散於其中的一矽樹脂基板。磷粉可均勻分佈於矽樹脂基板中。在本發明另一實施例中，可進一步製作內嵌磷粉基板176以形成粗糙表面170。在本發明又另一實施例中，可利用例如模鑄製程(molding process)之一適合的製程塑形內嵌磷粉基板176，以於其外表面上形成增強發光效果的透鏡。在本發明另一實施例中，金屬層168可內嵌於矽樹脂基板中，使金屬層168暴露出來的表面大體上與矽樹脂基板的對應表面共平面。
藉由使用本發明實施例的方法50和發光結構100，可於不同實施例中產生不同的優點和益處。舉例來說，因為發光二極體並沒有各別封裝，所以可同時形成和封裝大型發光二極體陣列臺地中的發光二極體124以代替依序形成和封裝。可降低製造成本且可改善發光二極體的品質。因此，包括大型發光二極體陣列臺地之製作完成的發光結構係具有串聯或至少一部分串聯的多個型發光二極體，以應用於高壓發光二極體。可藉由位於第二基板150和第三基板166上的金屬柱138和金屬線(例如內連線金屬層158、158和金屬層168)來完成電性連接。透明基板係用於覆蓋發光二極體陣列臺地的發光二極體124。
本發明實施例係提供一種小型垂直多接面發光二極體結構。為了較佳的電性和光學性能，係使用雙重基板結構。第二基板和第三基板的金屬柱138和金屬線係提供電性內連線媒介以防止高電壓崩潰。本發明實施例的方法50和發光結構100也可達到較短的內連線距離和較小的封裝外觀尺寸(packaging form factor)。在本實施例中，藍寶石基板之第一基板102可被替代。發光二極體陣列臺地可夾設於雙重基板之間，其中第三基板166為透明。磷粉可與透明基板整合，磷粉可設置於透明基板內或透明基板的表面上。
雖然本發明不同實施例係說明具有整合於發光二極體陣列臺地中且夾設於雙基板之間的多個發光二極體及其製造方法，但是在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。在本發明一實施例中，發光二極體陣列臺地中的發光二極體可包括除了氮化鎵發光二極體的其他發光二極體。在本發明另一實施例中，為了某些應用，磷粉172可包括一種或多種發光材料以改變光為不同的波長。舉例來說，為了白光應用，可使用兩種發光材料以產生紅光和綠光。在本發明另一實施例中，可於第二基板和第三基板黏結至發光二極體之後進行刻紋製程。因此方法50的不同步驟可於晶片階段進行，以進一步降低製造成本。在本發明又另一實施例的發光二極體，n型摻雜氮化鎵層和p型摻雜氮化鎵層可以互換而不改變發光結構100的功能。
因此，本發明提供一種發光結構。上述發光結構包括一載板，其具有第一金屬物；一透明基板，其具有第二金屬物；複數個發光二極體，與上述載板和上述透明基板接合，且夾設於上述載板和上述透明基板之間；金屬柱，與上述載板和上述透明基板接合，每一個上述金屬柱設置於兩個相鄰的上述發光二極體之間，其中上述第一金屬物、上述第二金屬物和上述金屬柱係配置電性連接上述發光二極體。
在本發明一實施例中，上述發光二極體為垂直連接，包括一p型摻雜半導體層，電性連接上述載板的上述第一金屬物；以及一n型摻雜半導體層，電性連接上述透明基板的上述第二金屬物。在本發明另一實施例中，每一個上述發光二極體包括一高反射金屬層，設置於上述p型摻雜半導體層上。在本發明另一實施例中，上述n型摻雜半導體層包括一n型摻雜氮化鎵層，且上述p型摻雜半導體層包括一p型摻雜氮化鎵層。在本發明又另一實施例中，上述透明基板包括一玻璃基板，其具有遠離於上述發光二極體的一粗糙表面。在本發明又另一實施例中，發光結構更包括一磷粉設置於上述粗糙表面上。在本發明又另一實施例中，磷粉設置於上述透明基板和上述發光二極體之間。在本發明又另一實施例中，上述透明基板包括具有一磷粉分散於其內部的一矽樹脂基板。在本發明又另一實施例中，發光結構更包括一介電層，設置於上述發光二極體的側壁上，以避免產生漏電。
本發明另一實施例係提供一種發光結構的製造方法，包括於一第一基板上形成發光二極體；於上述第一基板上形成金屬柱，其中每一個上述金屬柱設置於兩個相鄰的上述發光二極體之間；將一第二基板接合至上述發光二極體；移除上述第一基板；以及將一透明基板接合至上述發光二極體，以使上述發光二極體夾設於上述第二基板和上述透明基板之間。
在本發明一實施例中，形成上述發光二極體包括成長磊晶層，每一個上述磊晶層具有一p型摻雜半導體層；一多重量子井；以及一n型摻雜半導體層；以及圖案化上述磊晶層，以形成上述發光二極體。在本發明另一實施例中，發光結構的製造方法更包括於上述第一基板上刻紋。在本發明又另一實施例中，形成上述金屬柱包括於上述第一基板上形成一圖案化種晶層；以及然後對上述圖案化種晶層進行一電鍍製程，以形成上述金屬柱。在本發明又另一實施例中，上述第一基板為一藍寶石基板，上述第二基板為一矽基板，且上述透明基板為一玻璃基板。在本發明又另一實施例中，發光結構的製造方法更包括於上述第二基板上形成第一金屬物；以及於上述透明基板上形成第二金屬物，以使上述第一金屬物、上述第二金屬物和上述金屬柱係配置電性連接串聯的上述發光二極體的至少一子群組。在本發明又另一實施例中，發光結構的製造方法更包括於包含上述透明基板的一外表面、上述透明基板與上述發光二極體之間和上述透明基板中的一位置的其中之一設置一發光材料。在本發明又另一實施例中，利用一共熔接合製程將上述第二基板接合至上述發光二極體，以及將上述透明基板接合至上述發光二極體。在本發明又另一實施例中，發光結構的製造方法更包括藉由擇自由研磨、蝕刻和其組合組成的族群的一製程，對上述透明基板形成一粗糙表面。
本發明另一實施例係提供一種發光結構的製造方法，包括將複數個發光二極體接合至一矽基板；以及將一透明基板接合至上述發光二極體，以使上述發光二極體夾設於上述第二基板和上述透明基板之間，其中上述矽基板和上述透明基板更分別包括第一金屬物和第二金屬物，電性連接上述發光二極體。在本發明一實施例中，將上述發光二極體接合至上述矽基板包括於一藍寶石基板上形成磊晶半導體層；圖案化上述磊晶半導體層，以於上述藍寶石基板上形成上述發光二極體；以及將些發光二極體與上述藍寶石基板接合至上述矽基板。在本發明另一實施例中，圖案化上述磊晶半導體層之後更包括於上述藍寶石基板上形成金屬柱，以使上述第一金屬物、上述第二金屬物和上述金屬柱串聯上述發光二極體的至少一子群組。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
50．．．方法
52、54、56、58、60、62、64、66、68．．．步驟
100．．．發光結構
102．．．第一基板
110．．．磊晶半導體層
112．．．阻障層
114．．．n型摻雜氮化鎵層
116．．．多重量子井結構
118．．．p型摻雜氮化鎵層
120．．．第一硬遮罩層
122．．．第一圖案化光阻層
124、124a、124b．．．發光二極體
126．．．第二硬遮罩層
128．．．第二圖案化光阻層
130、136．．．開口
132．．．種晶層
134‧‧‧第三圖案化光阻層
138‧‧‧金屬柱
140‧‧‧第四圖案化光阻層
142、168‧‧‧金屬層
144‧‧‧第五圖案化光阻層
145a‧‧‧第一開口
145b‧‧‧第二開口
146、158‧‧‧接合金屬層
149‧‧‧V型溝槽
148‧‧‧刻紋製程
150‧‧‧第二基板
152‧‧‧承載晶圓
154‧‧‧介電層
156‧‧‧內連線金屬層
162‧‧‧接觸金屬層
160‧‧‧第三硬遮罩層
166‧‧‧第三基板
170‧‧‧粗糙表面
172、174‧‧‧磷粉
176‧‧‧內嵌磷粉基板
第1圖為本發明一實施例之發光結構的製造方法的製程流程圖。
第2至18圖為依據本發明一個或多個實施例之發光結構在不同製程步驟的剖面圖。
第19至21圖為依據本發明不同實施例之發光結構的剖面圖。
100．．．發光結構
114．．．n型摻雜氮化鎵層
116．．．多重量子井結構
118．．．p型摻雜氮化鎵層
126．．．第二硬遮罩層
132．．．種晶層
138．．．金屬柱
142．．．金屬層
146．．．接合金屬層
150．．．第二基板
152．．．承載晶圓
154．．．介電層
156．．．內連線金屬層
158．．．接合金屬層
160．．．第三硬遮罩層
162．．．接觸金屬層
168．．．金屬層
170．．．粗糙表面
176．．．內嵌磷粉基板

Claims (12)

  1. 一種發光結構，包括：一載板，其具有第一金屬物；一透明基板，其具有第二金屬物；複數個發光二極體，與該載板和該透明基板接合，且夾設於該載板和該透明基板之間；以及金屬柱，與該載板和該透明基板接合，每一個該些金屬柱設置於相鄰兩個的該些發光二極體之間；其中該些第一金屬物、該些第二金屬物和該些金屬柱係配置電性連接該些發光二極體。
  2. 如申請專利範圍第1項所述之發光結構，其中該些發光二極體為垂直連接，包括：一p型摻雜半導體層，電性連接該載板的該些第一金屬物；以及一n型摻雜半導體層，電性連接該透明基板的該些第二金屬物。
  3. 如申請專利範圍第1項所述之發光結構，其中該透明基板包括一玻璃基板，其具有遠離於該些發光二極體的一粗糙表面。
  4. 如申請專利範圍第3項所述之發光結構，更包括一磷粉設置於該粗糙表面上或該透明基板和該些發光二極體之間。
  5. 如申請專利範圍第1項所述之發光結構，其中該些發光二極體包括複數個子群組，其中該些子群組為並連，且位於該些子群組的其中之一中的該些發光二極體 為串聯。
  6. 一種發光結構的製造方法，包括下列步驟：於一第一基板上形成複數個發光二極體；於該第一基板上形成複數個金屬柱，其中每一個該些金屬柱設置於兩個相鄰的該些發光二極體之間；將一第二基板接合至該些發光二極體；移除該第一基板；以及將一透明基板接合至該些發光二極體，以使該些發光二極體夾設於該第二基板和該透明基板之間。
  7. 如申請專利範圍第6項所述之發光結構的製造方法，其中形成該些發光二極體包括下列步驟：成長複數個磊晶層，該些磊晶層具有：一p型摻雜半導體層；一多重量子井；以及一n型摻雜半導體層；以及圖案化該些磊晶層，以形成該些發光二極體。
  8. 如申請專利範圍第6項所述之發光結構的製造方法，更包括於該第一基板上刻紋。
  9. 如申請專利範圍第6項所述之發光結構的製造方法，其中形成該些金屬柱包括下列步驟：於該第一基板上形成一圖案化種晶層；以及然後對該圖案化種晶層進行一電鍍製程，以形成該些金屬柱。
  10. 如申請專利範圍第6項所述之發光結構的製造方法，其中該第一基板為一藍寶石基板，該第二基板為一 矽基板，且該透明基板為一玻璃基板。
  11. 如申請專利範圍第6項所述之發光結構的製造方法，更包括：於該第二基板上形成複數個第一金屬物；以及於該透明基板上形成複數個第二金屬物，以使該些第一金屬物、該些第二金屬物和該些金屬柱係配置電性串聯至該些發光二極體的至少一個子群組。
  12. 如申請專利範圍第6項所述之發光結構的製造方法，更包括於多個位置的其中之一設置一發光材料，該些位置包含：該透明基板的一外表面上；該透明基板與該些發光二極體之間；以及該透明基板中。
TW100139545A 2011-04-07 2011-10-31 發光結構及其製造方法 TWI442602B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/082,238 US8962358B2 (en) 2011-03-17 2011-04-07 Double substrate multi-junction light emitting diode array structure

Publications (2)

Publication Number Publication Date
TW201242087A TW201242087A (en) 2012-10-16
TWI442602B true TWI442602B (zh) 2014-06-21

Family

ID=46965392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100139545A TWI442602B (zh) 2011-04-07 2011-10-31 發光結構及其製造方法

Country Status (3)

Country Link
US (2) US8962358B2 (zh)
CN (1) CN102738193B (zh)
TW (1) TWI442602B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US9299899B2 (en) * 2013-07-23 2016-03-29 Grote Industries, Llc Flexible lighting device having unobtrusive conductive layers
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
CN103928581B (zh) * 2014-05-05 2016-11-02 聚灿光电科技股份有限公司 Led芯片及其倒封装制作方法
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
US9985190B2 (en) * 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
KR20160124375A (ko) * 2015-04-17 2016-10-27 삼성전자주식회사 반도체 발광 소자 패키지의 제조 방법
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
KR101725193B1 (ko) * 2015-08-19 2017-04-11 주식회사 썬다이오드코리아 디스플레이 구동 방법
TWI676285B (zh) * 2017-05-04 2019-11-01 國立交通大學 無電極遮光之發光二極體顯示器的結構及其製程
KR102385938B1 (ko) * 2017-06-22 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
KR20190001050A (ko) * 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
US10984702B2 (en) * 2018-06-22 2021-04-20 Epistar Corporation Display apparatus with array of light emitting diodes and method of manufacturing the same
US11121299B2 (en) * 2018-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2021036575A (ja) 2018-12-17 2021-03-04 東芝ホクト電子株式会社 発光装置、接合部の保護方法、発光装置の製造方法、及び、車両用灯具
US10910433B2 (en) * 2018-12-31 2021-02-02 Lumileds Llc Pixelated LED array with optical elements
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
TWI773587B (zh) * 2021-11-17 2022-08-01 友達光電股份有限公司 燈板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361826B2 (ja) 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
KR100691497B1 (ko) * 2005-06-22 2007-03-09 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
CN100544014C (zh) * 2006-09-13 2009-09-23 海立尔股份有限公司 发光二极管结构
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
CN101051634B (zh) * 2007-02-02 2010-07-14 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
CN101840972B (zh) * 2009-03-19 2012-08-29 荣创能源科技股份有限公司 倒装芯片式半导体光电元件的结构及其制造方法
US8241932B1 (en) 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages

Also Published As

Publication number Publication date
US8962358B2 (en) 2015-02-24
CN102738193A (zh) 2012-10-17
US20150162315A1 (en) 2015-06-11
US20120256187A1 (en) 2012-10-11
US9349712B2 (en) 2016-05-24
CN102738193B (zh) 2016-05-04
TW201242087A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI442602B (zh) 發光結構及其製造方法
TWI552387B (zh) 製作發光二極體封裝結構的方法以及發光二極體封裝結構
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US20120241809A1 (en) Manufacturing process for solid state lighting device on a conductive substrate
US9461204B2 (en) Light-emitting devices on textured substrates
EP2408025A1 (en) Light emitting diode and manufacturing method thereof
CN109994586B (zh) 密封的半导体发光器件
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
US20130087763A1 (en) Light emitting diode and method of manufacturing the same
JP2011142231A (ja) 半導体発光素子及びｌｅｄランプ、並びに半導体発光素子の製造方法
TW201547053A (zh) 形成發光裝置的方法
KR20230013072A (ko) 직시형 디스플레이용 서브픽셀 발광 다이오드 및 이의 제조 방법
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
WO2022011635A1 (zh) 半导体结构及其制作方法
US20210210656A1 (en) Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer
KR101650021B1 (ko) 발광 소자