KR20160124375A - 반도체 발광 소자 패키지의 제조 방법 - Google Patents

반도체 발광 소자 패키지의 제조 방법 Download PDF

Info

Publication number
KR20160124375A
KR20160124375A KR1020150054630A KR20150054630A KR20160124375A KR 20160124375 A KR20160124375 A KR 20160124375A KR 1020150054630 A KR1020150054630 A KR 1020150054630A KR 20150054630 A KR20150054630 A KR 20150054630A KR 20160124375 A KR20160124375 A KR 20160124375A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
light
phosphor
emitting device
Prior art date
Application number
KR1020150054630A
Other languages
English (en)
Inventor
김형근
김시한
김유승
김정진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150054630A priority Critical patent/KR20160124375A/ko
Priority to US14/993,066 priority patent/US20160308089A1/en
Publication of KR20160124375A publication Critical patent/KR20160124375A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

본 발명의 반도체 발광 소자 패키지의 제조 방법은 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계, 상기 제1 도전형 반도체층 상에 형광체층 및 봉지층(encapsulation layer)을 형성하는 단계, 상기 봉지층의 상면을 식각하여 텍스쳐(texture)를 형성하는 단계, 및 상기 복수의 발광 다이오드 칩을 서로 분리하는 단계를 포함한다.

Description

반도체 발광 소자 패키지의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE PACKAGE}
본 발명의 기술적 사상은 반도체 발광 소자 패키지의 제조 방법에 관한 것이다.
반도체 발광 소자는 전자와 정공의 재결합에 의해 빛을 방출하는 광원으로서, 낮은 소비전력, 고휘도, 소형화 등의 여러 장점 때문에 다양한 분야에 널리 사용되고 있다.
반도체 발광 소자로부터 발산된 빛이 반도체 발광 소자 패키지를 구성하는 각 층들을 통과할 수 있다. 빛이 높은 굴절률을 가진 층으로부터 낮은 굴절률을 가진 층을 통과할 때, 빛은 반도체 발광 소자 패키지 내부로 전반사할 수 있다. 상기 내부 전반사는 반도체 발광 소자의 광추출 효율을 감소시킬 수 있다.
그러므로, 반도체 발광 소자 패키지의 광추출 효율을 개선하기 위한 방안이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제 중 하나는 반도체 발광 소자의 광추출 효율을 상승시키는 제조 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예는, 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 형광체층 및 봉지층(encapsulation layer)을 형성하는 단계와, 상기 봉지층의 상면을 식각하여 텍스쳐(texture)를 형성하는 단계와, 상기 복수의 발광 다이오드 칩을 서로 분리하는 단계를 포함하는 반도체 발광 소자 패키지의 제조 방법을 제공한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 텍스쳐를 형성하는 단계는 건식 식각에 의하여 수행될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층 및 봉지층을 형성하는 단계는 상기 제1 도전형 반도체층 상에 상기 형광체층을 형성하는 단계와, 상기 형광체층 상에 상기 봉지층을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층을 형성하는 단계 전에, 상기 제1 도전형 반도체층 상에 투명 삽입층을 형성하는 단계를 더 포함하며, 상기 투명 삽입층의 굴절률은 상기 형광체층의 굴절률보다 크고, 상기 제1 도전형 반도체층의 굴절률보다 작을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 투명 삽입층은 실리콘층(silicone layer)일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층은 형광체 입자를 포함하고, 상기 투명 삽입층의 두께는 상기 형광체 입자의 지름보다 작을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층의 두께에 대한 상기 봉지층의 두께의 비는 1:2 내지 1:4 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층 및 봉지층을 형성하는 단계는 상기 제1 도전형 반도체층 상에 상기 봉지층을 형성하는 단계와, 상기 봉지층 상에 상기 형광체층을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층의 상면은 상기 봉지층의 상면의 형상과 실질적으로 대응되는 형상을 가질 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층 상에 렌즈를 형성하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 봉지층의 두께에 대한 상기 형광체층의 두께의 비는 1:2 내지 1:4 일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층은 제1 형광체층 및 제2 형광체층을 포함하고, 상기 제1 형광체층을 상기 제1 도전형 반도체층 상에 형성하고, 상기 제2 형광체층을 상기 제1 형광체층 상에 형성하고, 상기 제1 형광체층에 의해 변환되는 빛의 파장은 상기 제2 형광체층에 의해 변환되는 빛의 파장보다 길 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 복수의 발광 다이오드 칩은 청색광을 발산하며, 상기 제1 형광체층은 적색광을 발산하고, 상기 제2 형광체층은 녹색광을 발산할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 형광체층의 두께는 상기 제2 형광체층의 두께보다 작고, 상기 제1 형광체층은 요철이 형성된 상면을 가질 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 제1 형광체층을 형성하는 단계 전에, 상기 제1 도전형 반도체층 상에 투명 삽입층을 형성하는 단계를 더 포함하며, 상기 투명 삽입층의 굴절률은 상기 제1 형광체층의 굴절률보다 크고, 상기 제1 도전형 반도체층의 굴절률보다 작을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 형광체층은 제1 형광체층, 제2 형광체층 및 제3 형광체층을 포함하고, 상기 제1 형광체층을 상기 제1 도전형 반도체층 상에 형성하고, 상기 제2 형광체층을 상기 제1 형광체층 상에 형성하고, 상기 제3 형광체층을 상기 제2 형광체층 상에 형성하고, 상기 제1 형광체층에 의해 변환되는 빛의 파장은 상기 제2 형광체층에 의해 변환되는 빛의 파장보다 길고, 상기 제2 형광체층에 의해 변환되는 빛의 파장은 상기 제3 형광체층에 의해 변환되는 빛의 파장보다 길 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 복수의 발광 다이오드 칩은 자외선(UV) 광을 발산하며, 상기 제1 형광체층은 적색광을 발산하고, 상기 제2 형광체층은 황색광을 발산하고, 상기 제3 형광체층은 녹색광을 발산할 수 있다.
본 발명의 기술적 사상의 일 실시예는 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 형광체층 및 봉지층을 형성하는 단계와, 블레이드를 사용하여 상기 봉지층의 상면에 텍스쳐를 형성하는 단계와, 상기 복수의 발광 다이오드 칩을 서로 분리하는 단계를 포함하는 반도체 발광 소자 패키지의 제조 방법을 제공할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 텍스쳐는 피라미드 형상일 수 있다.
본 발명의 기술적 사상의 일 실시예는 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계와, 상기 제1 도전형 반도체층 상에 봉지층을 형성하는 단계와, 상기 봉지층 상에 개구부를 갖는 식각 저지층을 형성하는 단계와, 상기 식각 저지층을 식각 마스크로 이용하여 상기 봉지층을 선택적으로 식각하는 단계와, 상기 복수의 발광 다이오드 칩을 서로 분리하는 단계를 포함하는 반도체 발광 소자 패키지의 제조 방법을 제공할 수 있다.
본 발명의 기술적 사상에 의한 반도체 발광 소자 패키지 제조 방법은 반도체 발광 소자 패키지의 광추출 효율을 증가시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 사시도이다.
도 2는 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 선에 따른 단면도이다.
도 3a 내지 도 3l은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 제조 방법을 나타낸 공정도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 사시도이다.
도 5 내지 도 9는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용될 수 있는 상호 연결용 범프(interconnected bump)의 단면도이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백색 광원 모듈의 개략도이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용 가능한 양자점의 단면도이다.
도 14는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백라이트 유닛의 사시도이다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 16은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 광원 배치를 나타낸 단면도이다.
도 17은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 18은 본 발명의 일 실시예에 따른 발광 소자 패키지를 채용한 광학 소자이다.
도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 20, 21a 및 21b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백라이트 유닛의 단면도이다.
도 22는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 디스플레이 장치의 분해 사시도이다.
도 23은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 평판 조명 장치의 사시도이다.
도 24는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 25는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 26은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 바(bar) 타입의 램프의 분해 사시도이다.
도 27은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 실내용 조명 제어 네트워크 시스템의 개략도이다.
도 28은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 개방형 네트워크 시스템의 개략도이다.
도 29는 도 28에 도시된 스마트 엔진과 모바일 기기 간의 통신 동작을 설명하는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 "제1", "제2" 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 반도체 발광 소자 패키지는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 사시도이다.
도 1을 참조하면, 상기 반도체 발광 소자 패키지(100)는 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함하는 발광 적층체(120) 상에 순차적으로 투명 삽입층(140), 형광체층(150) 및 봉지층(160)이 적층된 구조를 가질 수 있다. 발광 적층체(120) 하에 제1 및 제2 금속 포스트(127a, 127b)가 배치될 수 있다. 측면 봉지(lateral encapsulation)(128)가 발광 다이오드 칩(120)과 제1 및 제2 금속 포스트(127a, 127b)의 측면을 둘러쌀 수 있다.
봉지층(160)의 상면에는 텍스쳐(texture)가 형성될 수 있다. 즉, 봉지층(160)은 봉지 베이스층(encapsulation base layer)(161)과 상기 봉지 베이스층(161) 상에 배치된 복수의 패턴들(162)을 포함할 수 있다. 상기 복수의 패턴들(162)은 각각 원뿔 구조일 수 있다. 상기 원뿔 구조의 밑변 직경 및 높이 중 적어도 하나는 서로 상이할 수 있다.
상기 제1 도전형 반도체층(121)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 실리콘(Si)일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(121)은 n형 GaN을 포함할 수 있다.
상기 활성층(122)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자 우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자 우물층과 양자 장벽층은 서로 다른 조성을 갖는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 예를 들어, 상기 양자 우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자 장벽층은 GaN 또는 AlGaN일 수 있다. 양자 우물층과 양자 장벽층의 두께는 각각 1 nm ~ 50 nm 범위일 수 있다. 상기 활성층(115)은 다중 양자 우물 구조에 한정되지 않고, 단일 양자 우물 구조일 수 있다.
상기 제2 도전형 반도체층(123)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 마그네슘(Mg)일 수 있다.
상기 투명 삽입층(140)의 굴절률은 형광체층(150)의 굴절률보다 크고 제1 도전형 반도체층(121)의 굴절률보다 작을 수 있다. 따라서, 발광 적층체(120)로부터 발산된 빛의 내부 전반사가 감소될 수 있다. 투명 삽입층(140)의 두께는 형광체층(150)에 함유된 형광체 입자의 지름보다 작을 수 있다. 투명 삽입층(140)의 두께가 형광체 입자의 지름보다 크면 발광 적층체(120)로부터 발산된 빛이 투명 삽입층(140) 내부에서 전반사할 수 있다. 상기 투명 삽입층(140)은, 예를 들어, 실리콘 층(silicone layer)일 수 있다.
형광체층(150)은 투명 수지에 형광체 입자가 분산된 것일 수 있다. 형광체 입자에 대해서는 도 12에 관한 설명에서 자세히 기술한다.
봉지층(160)의 굴절률은 형광체층(150)의 굴절률과 공기의 굴절률 사이의 값을 가질 수 있다. 따라서, 형광체층(150)의 형광체 입자와 부딪혀 산란된 빛이 공기로 잘 발산될 수 있다. 봉지 베이스층(161) 상에 형성된 복수의 패턴들(162)에 의하여 발광 적층체(120)로부터 발산된 빛의 추출 효율이 증가될 수 있다. 봉지층(160)은, 예를 들어, 에폭시 수지 또는 실리콘(silicone) 수지일 수 있다. 더욱 구체적으로, 봉지층(160)은 폴리다이메틸실록산(polydimethylsiloxane)일 수 있다.
측면 봉지(128)는 발광 다이오드 칩을 지지할 수 있어야 하기 때문에 높은 영률(Young’s modulus)을 가질 수 있다. 측면 봉지(128)는 발광 적층체(120)에서 발생하는 열을 방출하기 위하여 높은 열전도도를 가질 수 있다. 측면 봉지(128)는 발광 적층체(120)의 측면으로 발산되는 빛을 반사시키기 위하여 광반사 물질을 포함할 수 있다. 상기 광반사 물질은, 예를 들어, 이산화 티타늄(titanium dioxide, TiO2), 산화 알루미늄(aluminum oxide, Al2O3)일 수 있다.
도 2는 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 선에 따른 단면도이다. 이하 도 1에 기재된 것과 중복되는 설명은 생략한다.
도 2를 참조하면, 제1 도전형 반도체층(121)와 전기적으로 접속되는 제1 전극부(125a)가 제1 도전형 반도체층(121) 상에 배치될 수 있다. 제1 패드(126a)는 제2 도전형 반도체층(123) 및 활성층(122)을 관통하여 제1 전극부(125a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(127a)는 제1 패드(126a) 하에 배치되고, 제1 패드(126a)와 전기적으로 접속될 수 있다. 상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(124)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(124)은 제1, 제2 및 제3 절연층(124a, 124b, 124c)으로 이루어질 수 있다. 이에 대한 자세한 설명은 후술한다.
제1 전극부(125a)와 활성층(122) 및 제2 도전형 반도체층(123)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 측면에 제1 절연층(124a)이 배치될 수 있다. 제2 도전형 반도체층(123) 하에 제2 도전형 반도체층(123)과 전기적으로 접속되는 제2 전극부(125b)가 배치될 수 있다. 제2 전극부(125b)는 제1 도전형 반도체층(121) 및 활성층(122)과 전기적으로 절연되도록 제2 도전형 반도체층(123)의 일부분 하에만 배치될 수 있다. 제2 패드(126b)는 제2 전극부(125b) 하에 배치되고, 제2 전극부(125b)와 전기적으로 접속될 수 있다. 제1 패드(126a)와 제2 패드(126b)가 전기적으로 절연되도록 제2 절연층(124b)이 제1 패드(126a)와 제2 패드(126b) 사이에 배치될 수 있다. 제2 금속 포스트(127b)는 제2 패드(126b) 하에 배치되고, 제2 패드(126b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(127a)와 제2 금속 포스트(127b)가 전기적으로 절연되도록 제1 금속 포스트(127a) 및 제2 금속 포스트(127b) 사이에 제3 절연층(124c)이 배치될 수 있다. 제3 절연층(124c)은 발광 적층체(120)의 측면 상에도 배치될 수 있다.
도 3a 내지 도 3l은 도 1 및 도 2에 도시된 반도체 발광 소자 패키지의 제조 방법을 나타낸 공정도이다. 이하 도 1 및 도 2에 기재된 것과 중복되는 설명은 생략한다.
도 3a를 참조하면, 기판(110) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)이 순차적으로 적층된 발광 적층체(120)를 웨이퍼 레벨로 형성할 수 있다.
상기 기판(110)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(110)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 도 3b를 참조하면, 발광 적층체(120)에 제1 도전형 반도체층(121)의 일부가 노출되도록 개구부(E)가 형성되고, 그 후 제1 절연층(124a)이 증착될 수 있다. 개구부(E)는 각 발광 소자 패키지당 1개 또는 복수개 형성될 수 있다.
도 3c를 참조하면, 제1 절연층(124a)의 일부가 제거된 부분에 도전성 오믹 물질로 이루어진 제1 및 제2 전극부(125a, 125b)가 증착될 수 있다. 제1 전극부(125a)는 제1 도전형 반도체층(121)과 전기적으로 접속되도록 제1 도전형 반도체층(121) 상에 증착될 수 있다. 제2 전극부(125b)는 제2 도전형 반도체층(123)과 전기적으로 접속되도록 제2 도전형 반도체층(123) 상에 증착될 수 있다. 그 후, 상기 제1 전극부(125a)와 제2 전극부(125b)가 전기적으로 절연되도록 제2 절연층(124b)이 제1 전극부(125a)와 제2 전극부(125b) 사이에 형성될 수 있다.
상기 제1 및 제2 전극부(125a, 125b)는 Ag Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들을 포함하는 합금 물질 중 적어도 하나를 포함하는 반사성 전극일 수 있다.
도 3d를 참조하면, 제1 패드(126a) 및 제2 패드(126b)가 제1 전극부(125a) 및 제2 전극부(125b)와 각각 전기적으로 접속될 수 있도록 제1 전극부(125a) 및 제2 전극부(125b) 상에 각각 형성될 수 있다.
도 3e를 참조하면, 발광 적층체(120)를 복수의 발광 다이오드 칩으로 분리하기 위하여 아이솔레이션(I)을 형성할 수 있다. 아이솔레이션(I)은 제1 패드(126a) 및 제2 패드(126b) 사이에서 기판(110)을 제외하고 제2 절연층(124b), 제2 전극부(125b) 및 발광 적층체(120)를 관통하도록 형성될 수 있다. 아이솔레이션(I)의 측면을 덮도록 제3 절연층(124c)이 배치될 수 있다.
아이솔레이션(I) 형성공정은 블레이드에 의해 수행될 수 있으나, 반드시 이에 한정되는 것은 아니다. 상기 공정을 통하여 발광 적층체(120)는 개별 발광 다이오드 칩으로 분리되어 기판(110)에 지지될 수 있다. 상기 아이솔레이션(I) 형성공정에 의해 얻어지는 발광 적층체(120)의 측단면 형상은 상부가 하부보다 짧은 사다리꼴 모양이 될 수 있으며, 발광 적층체(120)의 측면에는 경사면이 형성될 수 있다.
도 3f를 참조하면, 제1 금속 포스트(127a) 및 제2 금속 포스트(127b)가 제1 패드(126a) 및 제2 패드(126b)와 각각 전기적으로 접속될 수 있도록 제1 패드(126a) 및 제2 패드(126b) 상에 각각 형성될 수 있다. 제1 금속 포스트(127a) 및 제2 금속 포스트(127b)는 제3 절연층(124c)에 의해 전기적으로 절연될 수 있다.
도 3g를 참조하면, 제1 및 제2 금속 포스트(127a, 127b)의 사이 및 제2 개구부(I)(도 3e 참조)에 측면 봉지(128)가 형성될 수 있다.
측면 봉지(128)는 다음과 같은 공정에 의해 형성될 수 있다: i)제1 및 제2 금속 포스트(127a, 127b)의 상면을 덮도록 봉지 재료를 도포함. ii)제1 및 제2 금속 포스트(127a, 127b)가 노출되도록 상기 도포된 봉지 재료를 평탄화함.
도 3h를 참조하면, 기판(110)(도 3g 참조)이 본딩된 면과 대향하는 면에 본딩층(130)이 개재되어 지지 기판(115)이 본딩될 수 있다. 상기 본딩층(130)은, 예를 들어, 자외선 경화성 물질(UV curable material)로 이루어질 수 있다. 이후, 상기 기판(110)(도 3g 참조)은 그라인딩 또는 레이저 리프트 오프와 같은 방법으로 제거될 수 있다. 필요에 따라, 광추출 효율을 증대시키기 위하여 제1 도전형 반도체층(121)의 상면에 텍스쳐가 형성될 수 있다.
도 3i를 참조하면, 제1 도전형 반도체층(121) 상에 투명 삽입층(140), 형광체층(150) 및 봉지층(160)이 순차적으로 적층될 수 있다. 형광체층(150)은 형광체 입자를 함유할 수 있다. 형광체층(150)의 두께(h1)에 대한 봉지층(160)의 두께(h2)의 비는 1:2 내지 1:4일 수 있으며, 바람직하게는, 1:3 일 수 있다. 형광체층(150)에 함유된 형광체 입자에 발광 적층체(120)로부터 발산된 빛이 부딪혀 산란되어도, 형광체층(150)의 두께(h1)가 봉지층(160)의 두께(h2)보다 크기 때문에 상기 빛이 발광 적층체(120)에 재입사하는 것을 억제할 수 있다.
도 3j를 참조하면, 봉지층(160) 상에 마스크 패턴(180)이 형성된 후 상기 봉지층(160)의 상면에 건식 식각이 수행될 수 있다. 상기 마스크 패턴(180)은 포토레지스트(photoresist)를 봉지층(160) 상에 도포하고, 마스크를 사용하여 상기 도포된 포토레지스트를 노광 및 현상하여 형성될 수 있다.
마스크 패턴(180)사이의 간격 및 높이를 조절함으로써 건식 식각에 의하여 형성될 복수의 패턴들(162)(도 3k 참조)의 모양 및 크기가 결정될 수 있다.
건식 식각은, 예를 들어, 불소 계열의 가스 및 산소의 혼합 가스를 사용하여 반응성 이온 에칭(reactive ion etching)의 방법으로 수행될 수 있으나, 반드시 이에 제한되는 것은 아니다. 습식 식각에 의하여 복수의 패턴들(162)(도 3k 참조)을 형성한다면, 마스크 패턴(180)과 봉지층(160)사이의 적당한 식각 선택비(etch selectivity)를 확보하기 곤란하며, 또한 발광 다이오드 칩에 대한 화학적 열화의 우려가 있다. 건식 식각의 방법을 사용한다면 상기 문제점이 해결될 수 있다.
도 3k를 참조하면, 봉지층(160)의 상면에 복수의 패턴들(162)이 형성될 수 있다. 상기 복수의 패턴들(162)은 봉지 베이스층(161) 상에 형성될 수 있다. 복수의 패턴들(162)에 의하여 발광 적층체(120)로부터 발산된 빛의 추출 효율이 증가될 수 있다.
도 3l을 참조하면, 발광 다이오드 칩 별로 절단하여 반도체 발광 소자 패키지를 형성하는 공정이 수행될 수 있다. 상기 공정은 지지 기판(115)(도 3k 참조)을 제거하고 점착성 테이프(170)를 부착한 후, 블레이드를 사용하여 절단하는 방법에 의해 수행될 수 있다.
상기와 같은 공정을 통하여 얻어진 칩 스케일 패키지(chip scale package)는 실질적으로 반도체 발광소자(즉 LED 칩)과 동일한 패키지 사이즈를 달성할 수 있기 때문에 단일 면적당 높은 광량을 얻을 수 있다. 또한, 웨이퍼 레벨로 모든 공정이 이루어지기 때문에 대량 생산에 적합하며, LED 칩과 함께, 형광체와 같은 파장 변환 물질과 렌즈와 같은 광학 구조를 일체형으로 제조할 수 있다는 장점도 갖고 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 사시도이다.
도 4를 참조하면, 상기 반도체 발광 소자 패키지(200)는 제1 도전형 반도체층(221), 활성층(222) 및 제2 도전형 반도체층(223)을 포함하는 발광 적층체(220) 상에 순차적으로 투명 삽입층(240), 형광체층(250) 및 봉지층(260)이 적층된 구조를 가질 수 있다. 발광 적층체(220) 하에 제1 및 제2 금속 포스트(227a, 227b)가 배치될 수 있다. 측면 봉지(lateral encapsulation)(228)가 발광 다이오드 칩(220)과 제1 및 제2 금속 포스트(227a, 227b)의 측면을 둘러쌀 수 있다.
봉지층(260)의 상면에는 텍스쳐(texture)가 형성될 수 있다. 즉, 봉지층(260)은 봉지 베이스층(encapsulation base layer)(261)과 상기 봉지 베이스층(261) 상에 배치된 복수의 패턴들(262)을 포함할 수 있다. 상기 복수의 패턴들(262)은 피라미드 형상일 수 있다. 피라미드 형상의 복수의 패턴들(262)은 봉지층(260)의 상면을 블레이드로 절삭함으로써 형성될 수 있다.
상기 제1 도전형 반도체층(221), 활성층(222), 제2 도전형 반도체층(223), 형광체층(250), 봉지층(260) 및 측면 봉지(228)는 도 1에 도시된 반도체 발광 소자 패키지의 대응되는 요소와 동일하거나 유사한 물질로 이루어질 수 있다.
하기 표 1은 도 1에 도시된 반도체 발광 소자 패키지(100)와 도 4에 도시된 반도체 발광 소자 패키지(200)의 휘도(luminance)를 전산 모사한 결과이다. 도 1에 도시된 반도체 발광 소자 패키지(100)의 봉지 베이스층(161)(도 1 참조)의 상면에 지름이 0.01 ㎛~ 0.09 ㎛, 0.1 ㎛ ~ 0.9 ㎛, 또는 1.0 ㎛ ~ 10 ㎛인 원뿔형 패턴들(162)(도 1 참조)이 적어도 하나 이상으로 특정한 비율로 무작위로 배치되었다. 상기 원뿔형 패턴들(162)(도 1 참조)의 높이는 0.1 ㎛ ~ 50 ㎛ 중 적어도 하나 이상의 높이를 가지는 원뿔형 패턴들을 가질 수 있으며, 상기 이웃하는 원뿔의 중심간 거리(pitch)도 0.1 ㎛ ~ 50 ㎛ 중 적어도 하나 이상의 거리를 가질 수 있다. 예들 들어 높이는 1.7 ㎛이고, 이웃하는 원뿔의 중심간 거리(pitch)는 2.7 ㎛이다. 도 4에 도시된 반도체 발광 소자 패키지(200)의 봉지 베이스층(261)(도 4 참조)의 상면에 밑변의 지름이 2.2 ㎛인 피라미드 형상의 패턴들(262)(도 4 참조)이 배치되었다. 상기 피라미드 형상의 패턴들(262)(도 4 참조)의 높이는 1.7 ㎛이고, 이웃하는 피라미드 형상의 밑면의 중심간 거리(pitch)는 2.7 ㎛이다. 상기 패턴들(262)(도 4 참조)은 피라미드 형상 외에 원뿔, 삼각뿔, 오각뿔, 육각뿔 등의 다양한 형태일 수 있다. 표 1에서 표준(reference)은 도 1에 도시된 발광 소자 패키지(100)와 봉지층(160)(도 1 참조)의 상면에 복수의 패턴들(161)(도 1 참조)이 형성된 것을 제외하고 동일한 것이다.
반도체 발광 소자 패키지 휘도
표준 100 %
도 1에 도시된 반도체 발광 소자 패키지 103 %
도 4에 도시된 반도체 발광 소자 패키지 104 ~ 104.5 %
표 1에서 확인할 수 있는 바와 같이, 봉지층의 상부에 텍스쳐를 형성한 반도체 발광 소자 패키지의 휘도가 텍스쳐가 없는 반도체 발광 소자 패키지의 휘도보다 높은 것으로 나타났다. 또한, 피라미드 형상의 패턴들이 형성된 반도체 발광 소자 패키지의 휘도가 원뿔형의 패턴들이 형성된 반도체 발광소자 패키지의 휘도보다 높게 나타났으며, 서로 다른 피라미드 형상의 패턴에 의해 광추출 개선효과가 더 크게 나타났음을 확인할 수 있었다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다. 도 5는 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 단면과 동일한 위치에서 본 단면도이다.
도 5를 참조하면, 상기 반도체 발광 소자 패키지(300)는 제1 도전형 반도체층(321), 활성층(322) 및 제2 도전형 반도체층(323)을 포함하는 발광 적층체(320) 상에 순차적으로 봉지층(360) 및 형광체층(350)이 적층된 구조를 가질 수 있다.
봉지층(360)의 상면에는 텍스쳐(texture)가 형성될 수 있다. 즉, 봉지층(360)은 봉지 베이스층(encapsulation base layer)(361)과 상기 봉지 베이스층(361) 상에 배치된 복수의 패턴들(362)을 포함할 수 있다. 상기 복수의 패턴들(362)은 동일한 지름 및 높이를 갖거나 또는 서로 다른 지름 및 높이를 갖는 원뿔 형상일 수 있다.
형광체층(350)이 봉지층(360) 상에 형성될 수 있다. 봉지층(360)의 두께에 대한 형광체층(350)의 두께의 비는 1:2 내지 1:4 일 수 있으며, 바람직하게는, 1:3일 수 있다. 발광 적층체(320)로부터 발산된 빛이 형광체층(350)에 함유된 형광체 입자에 부딪혀 산란되어도, 발광 적층체(320)와 형광체층(350) 사이에 형광체층(350)의 두께보다 큰 두께를 갖는 봉지층(360)이 배치되기 때문에 상기 빛이 발광 적층체(320)에 재입사하기 어렵다.
형광체층(350)의 상면은 복수의 패턴들(362)이 형성된 봉지층(360)의 상면의 형상과 실질적으로 대응되는 형상을 가질 수 있다.
제1 도전형 반도체층(321)와 전기적으로 접속되는 제1 전극부(325a)가 제1 도전형 반도체층(321) 상에 배치될 수 있다. 제1 패드(326a)는 제2 도전형 반도체층(323) 및 활성층(322)을 관통하여 제1 전극부(325a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(327a)는 제1 패드(326a) 하에 배치되고, 제1 패드(326a)와 전기적으로 접속될 수 있다. 상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(324)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(324)은 제1, 제2 및 제3 절연층(324a, 324b, 324c)으로 이루어질 수 있다.
제1 전극부(325a)와 활성층(322) 및 제2 도전형 반도체층(323)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 측면에 제1 절연층(324a)이 배치될 수 있다.
제2 도전형 반도체층(323) 하에 제2 도전형 반도체층(323)과 전기적으로 접속되는 제2 전극부(325b)가 배치될 수 있다. 제2 전극부(325b)는 제1 도전형 반도체층(321) 및 활성층(322)과 전기적으로 절연되도록 제2 도전형 반도체층(323)의 일부분 하에만 배치될 수 있다. 제2 패드(326b)는 제2 전극부(325b) 하에 배치되고, 제2 전극부(325b)와 전기적으로 접속될 수 있다. 제1 패드(326a)와 제2 패드(326b)가 전기적으로 절연되도록 제2 절연층(324b)이 제1 패드(326a)와 제2 패드(326b) 사이에 배치될 수 있다. 제2 금속 포스트(327b)는 제2 패드(326b) 하에 배치되고, 제2 패드(326b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(327a)와 제2 금속 포스트(327b)가 전기적으로 절연되도록 제1 금속 포스트(327a) 및 제2 금속 포스트(327b) 사이에 제3 절연층(324c)이 배치될 수 있다. 제3 절연층(324c)은 발광 적층체(320)의 측면 상에도 배치될 수 있다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다. 도 6은 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 단면과 동일한 위치에서 본 단면도이다.
도 6을 참조하면, 상기 반도체 발광 소자 패키지(400)는 제1 도전형 반도체층(421), 활성층(422) 및 제2 도전형 반도체층(423)을 포함하는 발광 적층체(420) 상에 순차적으로 형광체층(450) 및 봉지층(460)이 적층된 구조를 가질 수 있다. 형광체층(450)의 두께에 대한 봉지층(460)의 두께의 비는 1:2 내지 1:4일 수 있으며, 바람직하게는, 1:3 일 수 있다.
형광체층(450)은 제1 형광체층(451) 및 제2 형광체층(452)이 순차적으로 적층된 구조일 수 있다.
제1 형광체층(451)에 의해 변환되는 빛의 파장은 제2 형광체층(452)에 의해 변환되는 빛의 파장보다 길 수 있다. 제1 형광체층(451)에 의해 변환되는 빛의 파장이 제2 형광체층(452)에 의해 변환되는 빛의 파장보다 작으면, 제2 형광체층(452)이 갖는 고유의 파장대가 발산되지 않을 수 있다. 예를 들어, 발광 적층체(420)가 청색 광을 발하는 경우, 제1 형광체층(451)은 적색 형광체층일 수 있고, 제2 형광체층(452)은 녹색 형광체층일 수 있다.
제1 형광체층(451)의 두께는 제2 형광체층(452)의 두께보다 작을 수 있다. 제1 형광체층(451)의 상부 표면에는 제1 형광체층(451)에 함유된 형광체 입자가 위치하여 텍스쳐가 형성될 수 있다. 상기 텍스쳐에 의하여 제2 형광체층(452)에 함유된 형광체 입자에 부딪혀 제1 형광체층(451)으로 재입사하는 빛이 제1 형광체층(451)의 표면에서 산란될 수 있다. 이에 의하여 광추출 효율이 증가할 수 있다.
봉지층(460)의 상면에는 텍스쳐가 형성될 수 있다. 즉, 봉지층(460)은 봉지 베이스층(encapsulation base layer)(461)과 상기 봉지 베이스층(461) 상에 배치된 복수의 패턴들(462)을 포함할 수 있다. 상기 복수의 패턴들(462)은 동일한 지름 및 높이를 갖거나 또는 서로 다른 지름 및 높이를 갖는 원뿔 형상일 수 있다.
제1 도전형 반도체층(421)와 전기적으로 접속되는 제1 전극부(425a)가 제1 도전형 반도체층(421) 상에 배치될 수 있다. 제1 패드(426a)는 제2 도전형 반도체층(423) 및 활성층(422)을 관통하여 제1 전극부(425a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(427a)는 제1 패드(426a) 하에 배치되고, 제1 패드(426a)와 전기적으로 접속될 수 있다.
상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(424)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(424)은 제1, 제2 및 제3 절연층(424a, 424b, 424c)으로 이루어질 수 있다.
제1 전극부(425a)와 활성층(422) 및 제2 도전형 반도체층(423)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 측면에 제1 절연층(424a)이 배치될 수 있다.
제2 도전형 반도체층(423) 하에 제2 도전형 반도체층(423)과 전기적으로 접속되는 제2 전극부(425b)가 배치될 수 있다. 제2 전극부(425b)는 제1 도전형 반도체층(421) 및 활성층(422)과 전기적으로 절연되도록 제2 도전형 반도체층(423)의 일부분 하에만 배치될 수 있다. 제2 패드(426b)는 제2 전극부(425b) 하에 배치되고, 제2 전극부(425b)와 전기적으로 접속될 수 있다. 제1 패드(426a)와 제2 패드(426b)가 전기적으로 절연되도록 제2 절연층(424b)이 제1 패드(426a)와 제2 패드(426b) 사이에 배치될 수 있다. 제2 금속 포스트(427b)는 제2 패드(426b) 하에 배치되고, 제2 패드(426b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(427a)와 제2 금속 포스트(427b)가 전기적으로 절연되도록 제1 금속 포스트(427a) 및 제2 금속 포스트(427b) 사이에 제3 절연층(424c)이 배치될 수 있다. 제3 절연층(424c)은 발광 적층체(420)의 측면 상에도 배치될 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다. 도 7은 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 단면과 동일한 위치에서 본 단면도이다.
도 7을 참조하면, 상기 반도체 발광 소자 패키지(500)는 제1 도전형 반도체층(521), 활성층(522) 및 제2 도전형 반도체층(523)을 포함하는 발광 적층체(520) 상에 순차적으로 형광체층(550) 및 봉지층(560)이 적층된 구조를 가질 수 있다. 형광체층(550)의 두께에 대한 봉지층(560)의 두께의 비는 1:2 내지 1:4일 수 있으며, 바람직하게는, 1:3 일 수 있다.
형광체층(550)은 제1 형광체층(551), 제2 형광체층(552) 및 제3 형광체층(553)이 순차적으로 적층된 구조일 수 있다.
제1 형광체층(551)에 의해 변환되는 빛의 파장은 제2 형광체층(552)에 의해 변환되는 빛의 파장보다 길고, 제2 형광체층(552)에 의해 변환되는 빛의 파장은 제3 형광체층(553)에 의해 변환되는 빛의 파장보다 길 수 있다. 제1 형광체층(551)에 의해 변환되는 빛의 파장이 제2 형광체층(552)에 의해 변환되는 빛의 파장보다 작고, 제2 형광체층(552)에 의해 변환되는 빛의 파장이 제3 형광체층(553)에 의해 변환되는 빛의 파장보다 작으면, 제1 및 제2 형광체층(551, 552)이 갖는 고유의 파장대가 발산되지 않을 수 있다. 예를 들어, 발광 적층체(520)가 UV 광을 발하는 경우, 제1 형광체층(551)은 적색 형광체층일 수 있고, 제2 형광체층(552)은 녹색 형광체층일 수 있고, 제3 형광체층(553)은 청색 형광체층일 수 있다.
제1 형광체층(551)의 두께는 제2 및 제3 형광체층(552, 553)의 두께보다 작을 수 있다. 제1 형광체층(551)의 상부 표면에는 제1 형광체층(551)에 함유된 형광체 입자가 위치하여 텍스쳐가 형성될 수 있다. 상기 텍스쳐에 의하여 제2 및 제3 형광체층(552, 553)에 함유된 형광체 입자에 부딪혀 제1 형광체층(551)으로 재입사하는 빛이 제1 형광체층(551)의 표면에서 산란될 수 있다. 이에 의하여 광추출 효율이 증가할 수 있다.
봉지층(560)의 상면에는 텍스쳐가 형성될 수 있다. 즉, 봉지층(560)은 봉지 베이스층(encapsulation base layer)(561)과 상기 봉지 베이스층(561) 상에 배치된 복수의 패턴들(562)을 포함할 수 있다. 상기 복수의 패턴들(562)은 동일한 지름 및 높이를 갖거나 또는 서로 다른 지름 및 높이를 갖는 원뿔 형상일 수 있다.
제1 도전형 반도체층(521)와 전기적으로 접속되는 제1 전극부(525a)가 제1 도전형 반도체층(521) 상에 배치될 수 있다. 제1 패드(526a)는 제2 도전형 반도체층(523) 및 활성층(522)을 관통하여 제1 전극부(525a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(527a)는 제1 패드(526a) 하에 배치되고, 제1 패드(526a)와 전기적으로 접속될 수 있다.
상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(524)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(524)은 제1, 제2 및 제3 절연층(524a, 524b, 524c)으로 이루어질 수 있다.
제1 전극부(525a)와 활성층(522) 및 제2 도전형 반도체층(523)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 측면에 제1 절연층(524a)이 배치될 수 있다.
제2 도전형 반도체층(523) 하에 제2 도전형 반도체층(523)과 전기적으로 접속되는 제2 전극부(525b)가 배치될 수 있다. 제2 전극부(525b)는 제1 도전형 반도체층(521) 및 활성층(522)과 전기적으로 절연되도록 제2 도전형 반도체층(523)의 일부분 하에만 배치될 수 있다. 제2 패드(526b)는 제2 전극부(525b) 하에 배치되고, 제2 전극부(525b)와 전기적으로 접속될 수 있다. 제1 패드(526a)와 제2 패드(526b)가 전기적으로 절연되도록 제2 절연층(524b)이 제1 패드(526a)와 제2 패드(526b) 사이에 배치될 수 있다. 제2 금속 포스트(527b)는 제2 패드(526b) 하에 배치되고, 제2 패드(526b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(527a)와 제2 금속 포스트(527b)가 전기적으로 절연되도록 제1 금속 포스트(527a) 및 제2 금속 포스트(527b) 사이에 제3 절연층(524c)이 배치될 수 있다. 제3 절연층(524c)은 발광 적층체(520)의 측면 상에도 배치될 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다. 도 8은 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 단면과 동일한 위치에서 본 단면도이다.
도 8을 참조하면, 상기 반도체 발광 소자 패키지(600)는 제1 도전형 반도체층(621), 활성층(622) 및 제2 도전형 반도체층(623)을 포함하는 발광 적층체(620) 상에 순차적으로 봉지층(660), 형광체층(650) 및 렌즈(690)가 적층된 구조를 가질 수 있다.
봉지층(660)의 상면에는 텍스쳐(texture)가 형성될 수 있다. 즉, 봉지층(660)은 봉지 베이스층(encapsulation base layer)(661)과 상기 봉지 베이스층(661) 상에 배치된 복수의 패턴들(662)을 포함할 수 있다. 상기 복수의 패턴들(662)은 동일한 지름 및 높이를 갖거나 또는 서로 다른 지름 및 높이를 갖는 원뿔 형상일 수 있다.
형광체층(650)이 봉지층(660) 상에 형성될 수 있다. 봉지층(660)의 두께에 대한 형광체층(650)의 두께의 비는 1:2 내지 1:4 일 수 있으며, 바람직하게는, 1:3일 수 있다.
형광체층(650)의 상면의 형상은 복수의 패턴들(662)이 형성된 봉지층(660)의 상면의 형상과 동일한 것일 수 있다.
제1 도전형 반도체층(621)와 전기적으로 접속되는 제1 전극부(625a)가 제1 도전형 반도체층(621) 상에 배치될 수 있다. 제1 패드(626a)는 제2 도전형 반도체층(623) 및 활성층(622)을 관통하여 제1 전극부(625a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(627a)는 제1 패드(626a) 하에 배치되고, 제1 패드(626a)와 전기적으로 접속될 수 있다.
상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(424)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(424)은 제1, 제2 및 제3 절연층(424a, 424b, 424c)으로 이루어질 수 있다.
제1 전극부(625a)와 활성층(622) 및 제2 도전형 반도체층(623)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 양 측면에 제1 절연층(624a)이 배치될 수 있다.
제2 도전형 반도체층(623) 하에 제2 도전형 반도체층(623)과 전기적으로 접속되는 제2 전극부(625b)가 배치될 수 있다. 제2 전극부(625b)는 제1 도전형 반도체층(621) 및 활성층(622)과 전기적으로 절연되도록 제2 도전형 반도체층(623)의 일부분 하에만 배치될 수 있다. 제2 패드(626b)는 제2 전극부(625b) 하에 배치되고, 제2 전극부(625b)와 전기적으로 접속될 수 있다. 제1 패드(626a)와 제2 패드(626b)가 전기적으로 절연되도록 제2 절연층(624b)이 제1 패드(626a)와 제2 패드(626b) 사이에 배치될 수 있다. 제2 금속 포스트(627b)는 제2 패드(626b) 하에 배치되고, 제2 패드(626b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(627a)와 제2 금속 포스트(627b)가 전기적으로 절연되도록 제1 금속 포스트(627a) 및 제2 금속 포스트(627b) 사이에 제3 절연층(624c)이 배치될 수 있다. 제3 절연층(624c)은 발광 적층체(620)의 측면 상에도 배치될 수 있다.
형광체층(650) 상에 렌즈(690)가 배치될 수 있다. 렌즈(690)는 볼록한 돔 형상의 구조를 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 렌즈(690)의 표면 형상을 다르게 하여 방출되는 빛의 지향각을 조절할 수 있다. 렌즈(690)는 얇은 두께로 인하여 손상될 수 있는 위험으로부터 형광체층(650)을 보호할 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다. 도 9는 도 1에 도시된 반도체 발광 소자 패키지의 A-A` 단면과 동일한 위치에서 본 단면도이다.
도 9를 참조하면, 상기 반도체 발광 소자 패키지(700)는 제1 도전형 반도체층(721), 활성층(722) 및 제2 도전형 반도체층(723)을 포함하는 발광 적층체(720) 상에 순차적으로 투명 삽입층(740), 형광체층(750) 및 봉지층(760)이 적층된 구조를 가질 수 있다. 형광체층(750)의 두께에 대한 봉지층(760)의 두께의 비는 1:2 내지 1:4일 수 있으며, 바람직하게는, 1:3 일 수 있다.
제1 도전형 반도체층(721)은 제1 도전형 반도체 컨택층(721a)와 전류 확산층(721b)을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층(721a)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층(721a)의 두께는 1 ㎛ 내지 5 ㎛일 수 있다. 상기 전류 확산층(721b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층(721b)은 1 nm 내지 500 nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x+y+z≠0)으로 이루어진 조성이 다른 2 이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(721b)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다. 필요에 따라, 상기 전류 확산층(721b)은 절연 물질층이 추가적으로 도입될 수 있다.
제2 도전형 반도체층(723)은 전자 차단층(EBL)(723a)과 저농도 p형 GaN층(723b)과 컨택층으로 제공되는 고농도 p형 GaN층(723c)을 포함할 수 있다. 예를 들어, 상기 전자 차단층(723a)은 5 nm ~ 100 nm 사이인 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 적층된 구조이거나, AlyGa(1-y)N (0<y≤1)으로 구성된 단일층일 수 있다. 상기 전자 차단층(723a)의 에너지 밴드갭은 활성층(722)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자 차단층(723a)의 Al 조성은 활성층(722)으로부터 멀어질수록 감소할 수 있다.
봉지층(760)의 상면에는 텍스쳐가 형성될 수 있다. 즉, 봉지층(760)은 봉지 베이스층(encapsulation base layer)(761)과 상기 봉지 베이스층(761) 상에 배치된 복수의 패턴들(762)을 포함할 수 있다. 상기 복수의 패턴들(762)은 동일한 지름 및 높이를 갖거나 또는 서로 다른 지름 및 높이를 갖는 원뿔 형상일 수 있다.
제1 도전형 반도체층(721)와 전기적으로 접속되는 제1 전극부(725a)가 제1 도전형 반도체층(721) 상에 배치될 수 있다. 제1 패드(726a)는 제2 도전형 반도체층(723) 및 활성층(722)을 관통하여 제1 전극부(725a)와 전기적으로 접속될 수 있다. 제1 금속 포스트(727a)는 제1 패드(726a) 하에 배치되고, 제1 패드(726a)와 전기적으로 접속될 수 있다.
상기 언급된 전극부들, 패드들 및 금속 포스트들을 서로 전기적으로 절연시키기 위하여 절연 물질층(724)을 상기 전극부들, 패드들 및 금속 포스트들 사이에 배치할 수 있다. 상기 절연 물질층(724)은 제1, 제2 및 제3 절연층(724a, 724b, 724c)으로 이루어질 수 있다.
제1 전극부(725a)와 활성층(722) 및 제2 도전형 반도체층(723)을 전기적으로 절연시키기 위하여 개구부(E)(도 3b 참조)의 측면에 제1 절연층(724a)이 배치될 수 있다.
제2 도전형 반도체층(723) 하에 제2 도전형 반도체층(723)과 전기적으로 접속되는 제2 전극부(725b)가 배치될 수 있다. 제2 전극부(725b)는 제1 도전형 반도체층(721) 및 활성층(722)과 전기적으로 절연되도록 제2 도전형 반도체층(723)의 일부분 하에만 배치될 수 있다. 제2 패드(726b)는 제2 전극부(725b) 하에 배치되고, 제2 전극부(725b)와 전기적으로 접속될 수 있다. 제1 패드(726a)와 제2 패드(726b)가 전기적으로 절연되도록 제2 절연층(724b)이 제1 패드(726a)와 제2 패드(726b) 사이에 배치될 수 있다. 제2 금속 포스트(727b)는 제2 패드(726b) 하에 배치되고, 제2 패드(726b)와 전기적으로 접속될 수 있다. 제1 금속 포스트(727a)와 제2 금속 포스트(727b)가 전기적으로 절연되도록 제1 금속 포스트(727a) 및 제2 금속 포스트(727b) 사이에 제3 절연층(724c)이 배치될 수 있다. 제3 절연층(724c)은 발광 적층체(720)의 측면 상에도 배치될 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용될 수 있는 상호 연결용 범프(interconnected bump)의 단면도이다. 상기 상호 연결용 범프는 도 1에 도시된 제1 및 제2 금속 포스트(127a, 127b)의 하에 형성될 수 있다.
도 10을 참조하면, UBM 층(under bump metallurgy layer)(10)은 반도체 소자의 전극(A)과 솔더 범프(30)간의 계면 접합력을 증대시키고, 전기적인 통로를 제공할 수 있다. 본 실시예에서 상기 반도체 소자의 전극(A)은 제1 및 제2 금속 포스트(127a, 127b)일 수 있다. 또한, UBM 층(10)은 리플로우(reflow) 과정에서 솔더가 전극으로 확산되는 것을 방지할 수 있다. 즉, 솔더를 구성하는 성분이 상기 전극(A)으로 스며드는 것을 차단할 수 있다.
상기 UBM 층(10)은 상기 전극(A)의 표면과 반대에 위치하며 상기 전극(A)의 상부에서 금속간 화합물(20)과 접하도록 배치되는 제1 면(10a) 및 상기 제1 면(10a)의 가장자리에서 연장되어 상기 전극(A)과 연결되는 제2 면(10b)을 가질 수 있다.
상기 제1 면(10a)은 전체적으로 평평한 구조를 가지며, 상기 UBM 층(10)의 상면을 정의할 수 있다. 상기 제2 면(10b)은 상기 제1 면(10a)에서 상기 전극(A)을 향해 완만하게 경사진 구조를 가지며, 상기 UBM 층(10)의 측면을 정의할 수 있다.
상기 UBM 층(10)은 상기 전극(A)과의 전기적 접속을 위해 금속 재질로 이루어질 수 있다. 예를 들어, 상기 UBM 층(10)은 상기 전극(A)과 접촉하는 티타늄(Ti) 층(11) 및 상기 티타늄(Ti) 층(11) 상에 배치되는 니켈(Ni) 층(12)의 다층막 구조를 가질 수 있다. 이와 달리, 상기 UBM 층(10)은 상기 니켈 층(12) 대신에 상기 티타늄(Ti) 층(11) 상에 배치되는 구리(Cu) 층을 포함하는 다층 구조를 가질 수도 있다.
본 실시 형태에서는 상기 UBM 층(10)이 티타늄(Ti)-니켈(Ni)의 다층 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM 층(10)은 상기 전극(A)과 접촉하는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 니켈(Ni) 층을 포함하는 다층 구조, 또는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 구리(Cu) 층을 포함하는 다층 구조를 가질 수 있다.
또한, 본 실시 형태에서는 상기 UBM 층(10)이 다층 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM 층(10)은 니켈(Ni) 층 또는 구리(Cu) 층을 포함하는 단일층 구조를 가지는 것도 가능하다.
상기 UBM 층(10)은, 예를 들어, 스퍼터링(sputtering), 전자빔(e-beam) 증착, 도금(plating)과 같은 공정으로 형성될 수 있다.
상기 금속간 화합물(intermetallic compound)(IMC)(20)은 상기 UBM 층(10)의 제1 면(10a) 상에 형성될 수 있다. 상기 금속간 화합물(20)은 솔더 범프(30)를 형성하는 리플로우 과정에서 형성될 수 있다. 상기 금속간 화합물(20)은, 예를 들어, 솔더 내의 주석(Sn) 성분이 UBM 층(10)의 금속, 예를 들어, 니켈(Ni)과 반응하여 형성되며, 주석-니켈의 2원계 합금을 이룰 수 있다.
상기 솔더 범프(30)는 상기 금속간 화합물(20)을 매개로 상기 UBM 층(10)과 결속(bonding)될 수 있다. 즉, 일종의 접착제 역할을 하는 상기 금속간 화합물(20)에 의해 상기 UBM 층(10) 상에 견고하게 결합될 수 있다.
상기 솔더 범프(30)는 상기 UBM 층(10) 상에 놓이는 솔더를 리플로우하여 형성될 수 있다. 상기 솔더는, 예를 들어, 일반적인 SAC305(Sn96 .5Ag3 .0Cu0 .5)가 사용될 수 있다.
상기 배리어 층(40)은 상기 UBM 층(10)의 제2 면(10b)을 덮도록 형성될 수 있다. 상기 배리어 층(40)은 상기 솔더 범프(30)에 대한 젖음성(wettability)을 최소화하여 상기 금속간 화합물(20) 및 상기 솔더 범프(30)가 상기 제2 면(10b)으로 확산되는 것을 차단할 수 있다. 이는 상기 배리어 층(40)의 상기 금속간 화합물(20) 및 상기 솔더 범프(30)에 대한 젖음성이 충분히 작도록 물질을 구성함으로써 달성할 수 있다.
상기 배리어 층(40)은 상기 UBM 층(10)의 구성원소 중 적어도 하나를 함유한 산화막일 수 있다. 예를 들어, 상기 배리어 층(40)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막일 수 있다. 상기 배리어 층(40)은 상기 UBM 층(10)의 제2 면(10b)을 산화시켜 형성될 수 있으며, 예를 들어, 열 산화(thermal oxidation) 또는 플라스마 산화(plasma oxidation) 공정을 수행하여 상기 UBM 층의 제2 면(10b)을 산화시키는 방식으로 형성될 수 있다.
한편, 상기 패시베이션 층(50)은 상기 전극(A) 상에서 상기 UBM 층(10) 주위에 배치될 수 있다. 상기 패시베이션 층(50)은, 예를 들어, SiO2로 이루어질 수 있다.
상기 패시베이션 층(50)은 상기 전극(A) 상에서 상기 UBM 층(10)과 소정 간격으로 이격되어 상기 UBM 층(10)과 접촉하지 않는 구조로 배치될 수 있다. 그리고, 상기 패시베이션 층(50)은 박막 구조를 가지며, 상기 UBM 층(10)보다 낮은 높이를 가질 수 있다. 즉, 상기 전극(A)의 표면을 기준으로 상기 UBM 층(10)의 제1 면(10a)은 상기 패시베이션 층(50)의 상면보다 높은 위치에 배치될 수 있다.
본 실시 형태에서는 상기 패시베이션 층(50)이 상기 UBM 층(10) 주위에 배치되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 패시베이션 층(50)은 선택적으로 구비될 수 있다. 이러한 범프 구조는 앞선 설명된 다른 패키지에도 유용하게 적용될 수 있다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백색 광원 모듈의 개략도이다.
도 11을 참조하면, 광원모듈은 각각 회로 기판 상에 탑재된 복수의 발광 소자 패키지를 포함할 수 있다. 하나의 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 11의 (a)를 참조하면, 백색 광원 모듈은 색온도 4,000 K 와 3,000 K인 백색 발광 소자 패키지와 적색 발광 소자 패키지를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3,000 K ~ 4,000 K 범위로 조절 가능하고 연색성 Ra도 105 ~ 100 범위인 백색광을 제공할 수 있다.
도 11의 (b)를 참조하면, 백색 광원 모듈은, 백색 발광 소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 색온도 2,700 K인 백색 발광 소자 패키지와 색온도 5,000 K인 백색 발광 소자 패키지를 조합하여 색온도 2,700 K ~ 5,000 K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4,000 K 부근의 조명장치라면 4,000 K에 해당하는 패키지의 개수가 색온도 3,000 K 또는 적색 발광 소자 패키지 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광 소자 패키지는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(color rendering index, CRI)을 조절하도록 할 수 있다.
상술된 백색 광원 모듈은 벌브형 조명장치(도 24의 '4200' 또는 도 25의 '4300')의 광원모듈(4240)로 사용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨 등(sodium lamp)에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1,500 K에서 20,000 K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
도 12는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도 12에 도시된 CIE 1931 좌표계를 참조하면, UV 또는 청색 LED에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 LED의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 2,000 K ~ 20,000 K사이에 해당한다.
반도체 발광소자로부터 방출되는 광의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
불화물(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +(예를 들어, Mn의 조성비는 0<z≤0.17일 수 있음)
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 불화물계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 불화물계 적색 형광체의 경우 기타 형광체와 달리 40 nm 이하의 협반치폭(narrow FWHM)을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 2는 청색 LED 칩(440 ~ 460nm) 또는 UV LED 칩(380 ~ 440nm)을 사용한 백색 발광 소자의 응용분야별 형광체 종류이다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
Side View
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
전장
(Head Lamp, etc.)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(quantum dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지에 채용 가능한 양자점의 단면도이다.
도 13을 참조하면, 양자점(QD)은 II-VI족 또는 III-V족 화합물반도체로 이루어진 코어(core)-쉘(shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다. 예를 들어, 상기 코어 직경은 1 ~ 30 nm, 나아가 3 ~ 10 nm일 수 있다, 상기 쉘 두께는 0.1 ~ 20 nm, 나아가 0.5 ~ 2 nm일 수 있다.
상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35 nm)을 구현할 수 있다.
상기 파장 변환 물질은 봉지재에 함유된 형태로 구현될 수 있으나, 이와 달리, 필름 형상으로 미리 제조되어 LED 칩 또는 도광판과 같은 광학 구조의 표면에 부착해서 사용할 수도 있으며, 이 경우에, 상기 파장 변환 물질은 균일한 두께의 구조로 원하는 영역에 용이하게 적용할 수 있다.
도 14는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백라이트 유닛의 사시도이다.
도 14를 참조하면, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 15를 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다.
도 16은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 광원 배치를 나타낸 단면도이다.
본 실시 형태에 따른 직하형 백라이트 유닛(2200)은 기판(2201)상에 배열된 복수의 광원(2205)을 갖추어 구성된다.
상기 광원(2205)들의 배열 구조는 행과 열로 배열된 매트릭스 구조로서 각각의 행과 열은 지그재그 형태를 갖는다. 이는, 복수의 광원(2205)이 일직선상에 행과 열로 배열된 제1 매트릭스의 내부에 동일한 형태의 제2 매트릭스가 배치된 구조로서 상기 제1 매트릭스에 포함된 인접한 4개의 광원(2205)이 이루는 사각형의 내부에 상기 제2 매트릭스의 각 광원(2205)이 위치하는 것으로 이해될 수 있다.
다만, 상기 직하형 백라이트 유닛에 있어서 휘도의 균일성 및 광효율을 보다 향상시키기 위해 필요에 따라서는, 상기 제1 및 제2 매트릭스는 그 배치 구조 및 간격을 서로 다르게 할 수도 있다. 또한, 이러한 복수의 광원 배치 방법 외에, 휘도 균일도를 확보할 수 있도록 인접한 광원간의 거리(S1, S2)를 최적화할 수 있다.
이와 같이, 광원(2205)들로 구성된 행과 열을 일직선상에 배치하지 않고, 지그재그로 배치함에 따라, 동일한 발광 면적에 대하여 약 15% ~ 25% 정도 광원(2205)의 수를 줄일 수 있는 장점이 있다.
도 17은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 17을 참조하면, 본 실시예에 따른 백라이트 유닛(2300)은 광학시트(2320) 및 상기 광학시트(2320) 하부에 배열된 광원모듈(2310)을 포함할 수 있다.
상기 광학시트(2320)는 확산시트(2321), 집광시트(2322), 보호시트(2323) 등을 포함할 수 있다.
상기 광원모듈(2310)은 회로 기판(2311), 상기 회로 기판(2311) 상에 실장된 광학 소자(2313)를 포함할 수 있다. 상기 광학 소자(2313)는 복수의 광원 및 상기 복수의 광원 상부에 배치되는 광학 부재를 포함할 수 있다. 상기 복수의 광원은 도 1 및 도 4 내지 도 9의 백색광 광원 모듈일 수 있다.
상기 광학 부재는, 굴절을 통해 광의 지향각을 조절할 수 있으며, 특히 광원의 빛을 넓은 영역으로 확산시키는 광지향각 렌즈가 주로 사용될 수 있다. 이러한 광학 부재가 부착된 광원은 더 넓은 광 분포를 갖게 되기 때문에 백라이트, 평판 조명 등에 광원모듈이 사용되는 경우, 동일 면적당 필요한 광원의 개수를 절약할 수 있다.
도 18은 본 발명의 일 실시예에 따른 발광 소자 패키지를 채용한 광학 소자(2320)이다.
도 18을 참조하면, 상기 광학 소자(2320)는 광원(2322) 및 상기 광원(2322) 상에 배치되는 광학 부재(2323)를 포함할 수 있다. 상기 광학 소자(2320)는 도 17에 도시된 광학 소자(2313)로서 채용될 수 있다.
상기 광학 부재 (2323)는 상기 광원(2322) 상에 배치되는 바닥면(2323a)과, 상기 광원(2322)의 광이 입사되는 입사면(2323b)과, 상기 광이 외부로 방출되는 출사면(2323c)을 포함할 수 있다.
상기 바닥면(2323a)은 상기 광원(2322)의 광축(Z)이 지나는 중앙에 상기 출사면(2323c) 방향으로 함몰된 홈부(2323d)가 구비될 수 있다. 상기 홈부(2323d)는 그 표면이 상기 광원(2322)의 광이 입사되는 입사면(2323b)으로 정의될 수 있다. 즉, 상기 입사면(2323b)은 상기 홈부(2323d)의 표면을 이룰 수 있다.
상기 바닥면(2323a)은 상기 입사면(2323b)과 연결되는 중앙 영역이 상기 광원(2322)으로 부분적으로 돌출되어 전체적으로 비평판형 구조를 가질 수 있다. 즉, 바닥면(2323a) 전체가 평평한 일반적인 구조와 달리 상기 홈부(2323d) 둘레를 따라서 부분적으로 돌출된 구조를 가질 수 있다. 상기 바닥면(2323a)에는 복수의 지지부(2323f)가 구비될 수 있으며, 상기 광학소자(2323)가 상기 회로 기판(2321) 상에 장착되는 경우 상기 광학소자(2323)를 고정 및 지지할 수 있다.
상기 출사면(2323c)은 상기 바닥면(2323a)과 연결되는 테두리로부터 상부 방향(광출사 방향)으로 돔 형태로 돌출되며, 상기 광축(Z)이 지나는 중앙이 상기 홈부(2323d)를 향해 오목하게 함몰되어 변곡점을 가지는 구조를 가질 수 있다.
상기 출사면(2323c)에는 상기 광축(Z)에서 상기 테두리 방향으로 복수의 요철부(2323e)가 주기적으로 배열될 수 있다. 상기 복수의 요철부(2323e)는 상기 광학소자(2323)의 수평 단면 형상에 대응하는 링 형상을 가질 수 있으며, 상기 광축(Z)을 기준으로 동심원을 이룰 수 있다. 그리고, 상기 광축(Z)을 중심으로 상기 출사면(2323c)의 표면을 따라 주기적인 패턴을 이루며 방사상으로 확산되는 구조로 배열될 수 있다.
상기 복수의 요철부(2323e)는 각각 일정한 주기(pitch)(P)로 이격되어 패턴을 이룰 수 있다. 이 경우, 상기 복수의 요철부(2323e) 사이의 주기(P)는 0.01mm 내지 0.04mm 사이의 범위를 가질 수 있다. 상기 복수의 요철부(2323e)는 광학 부재(2323)를 제조하는 과정에서 발생할 수 있는 미세한 가공 오차로 인하여 광학 부재들 간의 성능의 차이를 상쇄할 수 있으며, 이를 통해 광 분포의 균일도를 향상시킬 수 있다.
도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 직하형 백라이트 유닛의 단면도이다.
도 19를 참조하면, 백라이트 유닛(2400)은 회로기판(2401) 상에 광원(2405)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(2406)를 구비한다.
상기 광원(2405)은 본 발명에 따른 적색 형광체를 함유한 백색 발광장치이며, 상기 광원(2405)이 회로기판(2401) 상에 실장된 모듈은 상기 도 15 및 도 16에 예시된 광원 모듈일 수 있다.
본 실시예에 채용된 회로기판(2401)은 메인 영역에 해당되는 제1 평면부(2401a)와 그 주위에 배치되어 적어도 일부가 꺾인 경사부(2401b)와, 상기 경사부(2401b)의 외측인 회로 기판(2401)의 모서리에 배치된 제2 평면부(2401c)를 가질 수 있다. 상기 제1 평면부(2401a) 상에는 제1 간격(d1)에 따라 광원(2405)이 배열되며, 상기 경사부(2401b) 상에도 제2 간격(d2)으로 하나 이상의 광원(2405)이 배열될 수 있다. 상기 제1 간격(d1)은 상기 제2 간격(d2)과 동일할 수 있다. 상기 경사부(2401b)의 폭(또는 단면에서는 길이)는 제1 평면부(2401a)의 폭보다 작으며 제2 평면부(2401c)의 폭에 비해서는 길게 형성될 수 있다. 또한, 제2 평면부(2401c)에도 필요에 따라 적어도 하나의 광원(2405)이 배열될 수 있다.
상기 경사부(2401b)의 기울기는 제1 평면부(2401a)를 기준으로 0°보다는 크며 90°보다는 작은 범위 안에서 적절하게 조절할 수 있다. 회로기판(2401)은 이러한 구조를 취함으로써 광학 시트(2406)의 가장자리 부근에서도 균일한 밝기를 유지할 수 있다.
도 20, 21a 및 21b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 백라이트 유닛의 단면도이다.
도 20 및 도 21a와 도 21b의 백라이트 유닛들(2500, 2600, 2700)은 파장변환부(2550, 2650, 2750)가 광원(2505, 2605, 2705)에 배치되지 않고, 광원(2505, 2605, 2705)의 외부에서 백라이트 유닛들(2500, 2600, 2700) 내에 배치되어 광을 변환시킬 수 있다.
도 20을 참조하면, 백라이트 유닛(2500)은 직하형 백라이트 유닛으로, 파장변환부(2550), 상기 파장변환부(2550)의 하부에 배열된 광원모듈(2510) 및 상기 광원모듈(2510)을 수용하는 바텀케이스(2560)를 포함할 수 있다. 또한, 광원모듈(2510)은 인쇄회로기판(2501) 및 상기 인쇄회로기판(2501) 상면에 실장된 복수의 광원(2505)을 포함할 수 있다.
본 실시예의 백라이트 유닛(2500)에서는, 바텀케이스(2560) 상부에 파장변환부(2550)가 배치될 수 있다. 따라서, 광원모듈(2510)로부터 방출되는 광의 적어도 일부가 파장변환부(2550)에 의해 파장 변환될 수 있다. 상기 파장변환부(2550)는 별도의 필름으로 제조되어 적용될 수 있으나, 도시되지 않은 광확산판과 일체로 결합된 형태로 제공될 수 있다.
도 21a 및 도 21b를 참조하면, 백라이트 유닛(2600, 2700)은 에지형 백라이트 유닛으로, 파장변환부(2650, 2750), 도광판(2640, 2740), 상기 도광판(2640, 2740)의 일 측에 배치되는 반사부(2620, 2720) 및 광원(2605, 2705)을 포함할 수 있다.
상기 광원(2605, 2705)에서 방출되는 광은 상기 반사부(2620, 2720)에 의해 상기 도광판(2640, 2740)의 내부로 안내될 수 있다. 도 21a의 백라이트 유닛(2600)에서, 파장변환부(2650)는 도광판(2640)과 광원(2605)의 사이에 배치될 수 있다. 도 21b의 백라이트 유닛(2700)에서, 파장변환부(2750)는 도광판(2740)의 광 방출면 상에 배치될 수 있다.
상기 도 20과 도 21a 및 도 21b에서의 파장변환부(2550, 2650, 2750)에는 통상적인 형광체가 포함될 수 있다. 특히, 광원으로부터의 열 또는 수분에 취약한 양자점의 특성을 보완하기 위하여 양자점 형광체를 사용하는 경우, 도 20 내지 도 21b에 개시된 파장변환부(2550, 2650, 2750) 구조를 백라이트 유닛(2500, 2600, 2700)에 활용할 수 있다.
도 22는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 디스플레이 장치의 분해 사시도이다.
도 22를 참조하면, 디스플레이 장치(3000)는, 백라이트 유닛(3100), 광학시트(3200) 및 액정 패널과 같은 화상 표시 패널(3300)을 포함할 수 있다.
백라이트 유닛(3100)은 바텀케이스(3110), 반사판(3120), 도광판(3140) 및 도광판(3140)의 적어도 일 측면에 제공되는 광원모듈(3130)을 포함할 수 있다. 광원모듈(3130)은 인쇄회로기판(3131) 및 광원(3132)을 포함할 수 있다. 특히, 광원(3105)은 광방출면에 인접한 측면으로 실장된 사이드뷰 타입 발광소자일 수 있다.
광학시트(3200)는 도광판(3140)과 화상 표시 패널(3300)의 사이에 배치될 수 있으며, 확산시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다.
화상 표시 패널(3300)은 광학시트(3200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(3300)은 어레이 기판(3320), 액정층(3330) 및 컬러 필터 기판(3340)을 포함할 수 있다. 어레이 기판(3320)은 매트릭스 형태로 배치된 화소 전극들, 상기 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 상기 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다. 컬러 필터 기판(3340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 상기 컬러 필터는 백라이트 유닛(3100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(3330)은 상기 화소 전극 및 상기 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(3340)의 상기 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(3300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다.
본 실시예의 디스플레이 장치(3000)에 따르면, 상대적으로 작은 반치폭을 가지는 청색광, 녹색광 및 적색광을 방출하는 광원(3132)을 사용하므로, 방출된 광이 컬러 필터 기판(3340)을 통과한 후 높은 색순도의 청색, 녹색 및 적색을 구현할 수 있다.
도 23은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 평판 조명 장치의 사시도이다.
도 23을 참조하면, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4030)을 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있고, 전원공급장치(4120)는 발광소자 구동부를 포함할 수 있다.
광원모듈(4110)은 발광소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 본 발명의 예시적 실시예에 따라, 발광소자 어레이는 발광소자 및 발광소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다.
전원공급장치(4120)는 광원모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원모듈(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원모듈(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 24는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 24를 참조하면, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다.
도 25는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 25를 참조하면, 본 실시예에 따른 조명 장치(4300)에서 상기 도 24에서 개시하는 조명 장치(4200)와의 차이점은 광원 모듈(4240)의 상부에 반사판(4310)이 포함되어 있으며, 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 상기 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
상기 반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다.
도 26은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 바(bar) 타입의 램프의 분해 사시도이다.
도 26을 참조하면, 조명 장치(4400)는 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 27은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 실내용 조명 제어 네트워크 시스템의 개략도이다.
본 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 27을 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300~5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)는 텔레비젼(5310)이나 냉장고(5320)과 같은 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300~5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300~5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12,000 K 이하의 색 온도, 예를 들면 5,000 K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
도 28은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자 패키지를 채용한 개방형 네트워크 시스탬의 개략도이다.
도 28을 참조하면, 본 실시예에 따른 네트워크 시스템(5000`)은 통신 연결 장치(5100`), 소정의 간격마다 설치되어 통신 연결 장치(5100`)와 통신 가능하도록 연결되는 복수의 조명 기구(5200`, 5300`), 서버(5400`), 서버(5400`)를 관리하기 위한 컴퓨터(5500`), 통신 기지국(5600`), 통신 가능한 상기 장비들을 연결하는 통신망(5700`), 및 모바일 기기(5800`) 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(5200`, 5300`) 각각은 스마트 엔진(5210`, 5310`)을 포함할 수 있다. 스마트 엔진(5210`, 5310`)은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 상기 통신 모듈에 의해 스마트 엔진(5210`, 5310`)은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(5210`)은 다른 스마트 엔진(5310`)과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(5210`, 5310`) 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(5210`)은 통신망(5700`)에 연결되는 통신 연결 장치(5100`)와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(5210`, 5310`)을 하나의 그룹으로 묶어 하나의 통신 연결 장치(5100`)와 연결할 수 있다.
통신 연결 장치(5100`)는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(5700`)과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(5100`)는 유/무선 방식 중 적어도 하나에 의해 통신망(5700`)과 연결될 수 있으며, 일례로 조명 기구(5200`, 5300`) 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(5100`)는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(5800`)와 연결될 수 있다. 모바일 기기(5800`)의 사용자는 인접한 주변의 조명 기구(5200`)의 스마트 엔진(5210`)과 연결된 통신 연결 장치(5100`)를 통해, 복수의 스마트 엔진(5210`, 5310`)이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(5800`)는 통신 기지국(5600`)을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(5700`)에 연결될 수도 있다.
한편, 통신망(5700`)에 연결되는 서버(5400`)는, 각 조명 기구(5200`, 5300`)에 장착된 스마트 엔진(5210`, 5310`)이 수집하는 정보를 수신함과 동시에, 각 조명 기구(5200`, 5300`)의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(5200`, 5300`)의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(5200`, 5300`)를 관리하기 위해, 서버(5400`)는 관리 시스템을 제공하는 컴퓨터(5500`)와 연결될 수 있다. 컴퓨터(5500`)는 각 조명 기구(5200`, 5300`), 특히 스마트 엔진(5210`, 5310`)의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
도 29는 도 28에 도시된 스마트 엔진과 모바일 기기 간의 통신 동작을 설명하는 블록도이다.
도 29를 참조하면, 스마트 엔진(5210`)은 신호 처리부(5211`), 제어부(5212`), LED 드라이버(5213`), 광원부(5214`), 센서(5215`) 등을 포함할 수 있다. 스마트 엔진(5210`)과 가시광 무선통신에 의해 연결되는 모바일 기기(5800`)는, 제어부(5801`), 수광부(5802`), 신호처리부(5803`), 메모리(5804`), 입출력부(5805`) 등을 포함할 수 있다.
가시광 무선통신(LiFi) 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 발광 패키지로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.
스마트 엔진(5210`)의 신호 처리부(5211`)는, 가시광 무선통신에 의해 송수신하고자 하는 데이터를 처리할 수 있다. 일 실시예로, 신호 처리부(5211`)는 센서(5215`)에 의해 수집된 정보를 데이터로 가공하여 제어부(5212`)에 전송할 수 있다. 제어부(5212`)는 신호 처리부(5211`)와 LED 드라이버(5213`) 등의 동작을 제어할 수 있으며, 특히 신호 처리부(5211`)가 전송하는 데이터에 기초하여 LED 드라이버(5213`)의 동작을 제어할 수 있다. LED 드라이버(5213`)는 제어부(5212`)가 전달하는 제어 신호에 따라 광원부(5214`)를 발광시킴으로써, 데이터를 모바일 기기(5800`)로 전달할 수 있다.
모바일 기기(5800`)는 제어부(5801`), 데이터를 저장하는 메모리(5804`), 디스플레이와 터치스크린, 오디오 출력부 등을 포함하는 입출력부(5805`), 신호 처리부(5803`) 외에 데이터가 포함된 가시광을 인식하기 위한 수광부(5802`)를 포함할 수 있다. 수광부(5802`)는 가시광을 감지하여 이를 전기 신호로 변환할 수 있으며, 신호 처리부(5803`)는 수광부에 의해 변환된 전기 신호에 포함된 데이터를 디코딩할 수 있다. 제어부(5801`)는 신호 처리부(5803`)가 디코딩한 데이터를 메모리(5804`)에 저장하거나 입출력부(5805`) 등을 통해 사용자가 인식할 수 있도록 출력할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400, 500, 600, 700: 반도체 발광 소자 패키지
120, 220, 320, 420, 520, 620, 720: 발광 적층체
150, 250, 350, 450, 550, 650, 750: 형광체층
160, 260, 360, 460, 560, 660, 760: 봉지층
125a, 225a, 325a, 425a, 525a, 625a, 725a: 제1 전극부
125b, 225b, 325b, 425b, 525b, 625b, 725b: 제2 전극부
126a, 226a, 326a, 426a, 526a, 626a, 726a: 제1 패드
126b, 226b, 326b, 426b, 526b, 626b, 726b: 제2 패드
127a, 227a, 327a, 427a, 527a, 627a, 727a: 제1 금속 포스트
127b, 227b, 327b, 427b, 527b, 627b, 727b: 제2 금속 포스트
128, 228, 328, 428, 528, 628, 728: 측면 봉지층
124a, 224a, 324a, 424a, 524a, 624a, 724a: 제1 절연층
124b, 224b, 324b, 424b, 524b, 624b, 724b: 제2 절연층
124c, 224c, 324c, 424c, 524c, 624c, 724c: 제3 절연층

Claims (10)

  1. 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 형광체층 및 봉지층(encapsulation layer)을 형성하는 단계;
    상기 봉지층의 상면을 식각하여 텍스쳐(texture)를 형성하는 단계; 및
    상기 복수의 발광 다이오드 칩을 서로 분리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  2. 제1 항에 있어서,
    상기 텍스쳐를 형성하는 단계는 건식 식각에 의하여 수행되는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  3. 제1 항에 있어서,
    상기 형광체층 및 봉지층을 형성하는 단계는
    상기 제1 도전형 반도체층 상에 상기 형광체층을 형성하는 단계와, 상기 형광체층 상에 상기 봉지층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  4. 제3 항에 있어서,
    상기 형광체층을 형성하는 단계 전에, 상기 제1 도전형 반도체층 상에 투명 삽입층을 형성하는 단계를 더 포함하며,
    상기 투명 삽입층의 굴절률은 상기 형광체층의 굴절률보다 크고, 상기 제1 도전형 반도체층의 굴절률보다 작은 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  5. 제3 항에 있어서,
    상기 형광체층의 두께에 대한 상기 봉지층의 두께의 비(a ratio of a thickness of the encapsulation layer to a thickness of the phosphor layer)는 1:2 내지 1:4인 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  6. 제1 항에 있어서,
    상기 형광체층 및 봉지층을 형성하는 단계는
    상기 제1 도전형 반도체층 상에 상기 봉지층을 형성하는 단계와, 상기 봉지층 상에 상기 형광체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  7. 제1 항에 있어서,
    상기 형광체층은 상기 제1 도전형 반도체층 상에 배치된 제1 형광체층과, 상기 제1 형광체층 상에 배치된 제2 형광체층을 포함하고,
    상기 제1 형광체층에 의해 변환되는 빛의 파장은 상기 제2 형광체층에 의해 변환되는 빛의 파장보다 긴 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  8. 제7 항에 있어서,
    상기 복수의 발광 다이오드 칩은 청색광을 발산하며, 상기 제1 형광체층은 적색광을 발산하고, 상기 제2 형광체층은 녹색광을 발산하는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  9. 웨이퍼 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 복수의 발광 다이오드 칩을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 형광체층 및 봉지층(encapsulation layer)을 형성하는 단계;
    블레이드(blade)를 사용하여 상기 봉지층의 상면에 텍스쳐(texture)를 형성하는 단계; 및
    상기 복수의 발광 다이오드 칩을 서로 분리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
  10. 제9 항에 있어서,
    상기 텍스쳐는 피라미드 형상인 것을 특징으로 하는 반도체 발광 소자 패키지의 제조 방법.
KR1020150054630A 2015-04-17 2015-04-17 반도체 발광 소자 패키지의 제조 방법 KR20160124375A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150054630A KR20160124375A (ko) 2015-04-17 2015-04-17 반도체 발광 소자 패키지의 제조 방법
US14/993,066 US20160308089A1 (en) 2015-04-17 2016-01-11 Method of manufacturing semiconductor light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150054630A KR20160124375A (ko) 2015-04-17 2015-04-17 반도체 발광 소자 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160124375A true KR20160124375A (ko) 2016-10-27

Family

ID=57129205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150054630A KR20160124375A (ko) 2015-04-17 2015-04-17 반도체 발광 소자 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US20160308089A1 (ko)
KR (1) KR20160124375A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR20190139745A (ko) * 2018-06-08 2019-12-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11251071B2 (en) 2017-01-26 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Raised via for terminal connections on different planes
US11444020B2 (en) 2018-02-14 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11855246B2 (en) 2018-06-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657885B1 (ko) * 2015-10-19 2024-04-17 루미리즈 홀딩 비.브이. 텍스처화된 기판을 갖는 파장 변환된 발광 디바이스
JP7007923B2 (ja) * 2018-01-16 2022-01-25 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
FR3083371B1 (fr) * 2018-06-28 2022-01-14 Aledia Dispositifs émetteurs, écran d'affichage associé et procédés de fabrication d'un dispositif émetteur
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
US10910433B2 (en) * 2018-12-31 2021-02-02 Lumileds Llc Pixelated LED array with optical elements
WO2020146318A1 (en) * 2019-01-07 2020-07-16 Glint Photonics, Inc. Antireflective structures for light emitting diodes
JP2023130977A (ja) * 2022-03-08 2023-09-21 スタンレー電気株式会社 半導体発光素子、半導体発光装置及び半導体発光装置モジュール
US20230317896A1 (en) * 2022-03-31 2023-10-05 Nichia Corporation Light-emitting device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638868B1 (ko) * 2005-06-20 2006-10-27 삼성전기주식회사 금속 반사 층을 형성한 엘이디 패키지 및 그 제조 방법
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
US8783915B2 (en) * 2010-02-11 2014-07-22 Bridgelux, Inc. Surface-textured encapsulations for use with light emitting diodes
KR101662010B1 (ko) * 2010-05-20 2016-10-05 엘지이노텍 주식회사 발광 소자
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
US9773950B2 (en) * 2012-04-06 2017-09-26 Ctlab Co. Ltd. Semiconductor device structure
US20150200336A1 (en) * 2014-01-10 2015-07-16 Cree, Inc. Wafer level contact pad standoffs with integrated reflector

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251071B2 (en) 2017-01-26 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Raised via for terminal connections on different planes
US11646220B2 (en) 2017-01-26 2023-05-09 Taiwan Semiconductor Manufacturing Company Raised via for terminal connections on different planes
WO2018174434A1 (ko) * 2017-03-23 2018-09-27 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
US11018285B2 (en) 2017-03-23 2021-05-25 Seoul Semiconductor Co., Ltd. Display device and manufacturing method thereof
US20210265547A1 (en) 2017-03-23 2021-08-26 Seoul Semiconductor Co., Ltd. Display device and manufacturing method thereof
US11728465B2 (en) 2017-03-23 2023-08-15 Seoul Semiconductor Co., Ltd. Display device including a light emitting diode chip
US11444020B2 (en) 2018-02-14 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US11961800B2 (en) 2018-02-14 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
KR20190139745A (ko) * 2018-06-08 2019-12-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11855246B2 (en) 2018-06-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20160308089A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
KR20160124375A (ko) 반도체 발광 소자 패키지의 제조 방법
US10770436B2 (en) Light-emitting diode (LED) device
US9887332B2 (en) Semiconductor light-emitting device package
KR102476137B1 (ko) 발광소자 패키지의 제조 방법
US9379288B2 (en) Semiconductor light emitting device, manufacturing method thereof, and semiconductor light emitting device package using the same
US9691954B2 (en) Light-emitting diode (LED) package
US20160351755A1 (en) Light emitting device package and method of manufacturing the same
KR20180068588A (ko) 멀티 컬러를 구현할 수 있는 발광 소자
US9905739B2 (en) Light emitting packages
KR102374268B1 (ko) 발광소자 패키지
KR102427641B1 (ko) 반도체 발광소자
KR20170075897A (ko) 발광 다이오드 패키지
KR20170099650A (ko) 발광 소자 패키지 및 그 제조 방법
KR20170106044A (ko) 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
US9716214B2 (en) Light-emitting diode package
KR20160149363A (ko) 반도체 발광소자
KR20160130919A (ko) 발광다이오드 패키지
KR20170052738A (ko) 반도체 발광소자
US9887330B2 (en) Light-emitting apparatus and light-emitting module including the same
KR20160141362A (ko) 반도체 발광 소자
KR20160144567A (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
KR20160113892A (ko) 발광 소자 패키지 제조 방법
KR20170111458A (ko) 발광 소자 패키지
KR20170024921A (ko) 발광 소자 제조 방법