KR20160130919A - 발광다이오드 패키지 - Google Patents

발광다이오드 패키지 Download PDF

Info

Publication number
KR20160130919A
KR20160130919A KR1020150062721A KR20150062721A KR20160130919A KR 20160130919 A KR20160130919 A KR 20160130919A KR 1020150062721 A KR1020150062721 A KR 1020150062721A KR 20150062721 A KR20150062721 A KR 20150062721A KR 20160130919 A KR20160130919 A KR 20160130919A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
electrodes
package substrate
disposed
Prior art date
Application number
KR1020150062721A
Other languages
English (en)
Inventor
김형근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150062721A priority Critical patent/KR20160130919A/ko
Priority to US14/990,124 priority patent/US20160329376A1/en
Publication of KR20160130919A publication Critical patent/KR20160130919A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Abstract

본 발명은 복수의 칩 실장영역을 갖는 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면과 상기 제2 면을 전기적으로 연결하며 복수의 칩 실장 영역에 각각 배치된 복수의 제1 및 제2 관통전극을 구비하는 패키지 기판; 상기 패키지 기판의 제1 면의 복수의 칩 실장영역에 각각 배치되며, 제1 및 제2 전극이 배치된 일면을 가지고 상기 제1 및 제2 전극은 각각 칩 실장영역에 위치한 제1 및 제2 관통전극에 접속된 복수의 발광다이오드 칩; 및 상기 패키지 기판의 제1 면 및 제2 면 중 적어도 한 면에 배치되며 상기 복수의 발광다이오드 칩이 직렬 또는 병렬로 연결되도록 인접한 칩 실장영역의 제1 및 제2 관통전극을 서로 연결하는 연결전극을 포함하는 발광다이오드 패키지를 제공한다.

Description

발광다이오드 패키지{LIGHT EMITTING DIODE PACKAGE}
본 발명의 기술적 사상은 발광다이오드 패키지에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 백라이트, 자동차 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이에 따라, 더욱 광량이 증가된 발광다이오드 패키지가 요청되고 있으며, 발광다이오드 패키지의 대량생산을 위하여 제조비용을 감소시키고 제조시간을 단축시키기 위한 방법이 요청되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 광량이 더욱 증가된 발광다이오드 패키지를 제공하는 것에 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 제조공정이 간편하여 제조비용이 감소된 발광다이오드 패키지를 제공하는 것에 있다.
본 발명의 일 실시예는 복수의 칩 실장영역을 갖는 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면과 상기 제2 면을 전기적으로 연결하며 복수의 칩 실장 영역에 각각 배치된 복수의 제1 및 제2 관통전극을 구비하는 패키지 기판; 상기 패키지 기판의 제1 면의 복수의 칩 실장영역에 각각 배치되며, 제1 및 제2 전극이 배치된 일면을 가지고 상기 제1 및 제2 전극은 각각 칩 실장영역에 위치한 제1 및 제2 관통전극에 접속된 복수의 발광다이오드 칩; 및 상기 패키지 기판의 제1 면 및 제2 면 중 적어도 한 면에 배치되며 상기 복수의 발광다이오드 칩이 직렬 또는 병렬로 연결되도록 인접한 칩 실장영역의 제1 및 제2 관통전극을 서로 연결하는 연결전극을 포함하는 발광다이오드 패키지를 제공한다.
상기 패키지 기판의 제2 면에 배치되며, 적어도 하나의 제1 및 제2 관통전극을 각각 덮는 제1 및 제2 패드전극을 더 포함할 수 있다.
상기 제1 및 제2 패드전극과 상기 연결전극은 실질적으로 동일한 두께를 가지며, 동일한 조성의 물질로 이루어질 수 있다.
상기 복수의 발광다이오드 칩을 덮도록 상기 패키지 기판의 제1 면에 배치된 봉지부를 더 포함할 수 있다.
상기 복수의 발광다이오드 칩은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광구조물을 포함하며, 상기 제2 도전형 반도체층은 상기 제1 및 제2 전극이 배치된 상기 일 면을 제공하고, 상기 제1 전극은 상기 제2 도전형 반도체층 및 활성층과 전기적으로 절연되어 상기 제1 도전형 반도체층의 일 영역까지 연장된 하나 이상의 도전성 비아를 포함할 수 있다.
상기 복수의 발광다이오드 칩은 상기 패키지 기판의 제1 면에 복수의 행과 복수의 열을 따라 배열될 수 있다.
상기 패키지 기판의 제2 면에 부착된 히트싱크를 더 포함할 수 있다.
상기 히트싱크와 상기 패키지 기판의 사이에 배치된 절연층을 더 포함할 수 있다.
상기 히트싱크와 상기 패키지 기판이 접하는 영역 중 일부 영역에는 회로기판이 배치되며, 상기 회로기판은 상기 복수의 발광다이오드 칩 중 적어도 2개에 전기적으로 접속될 수 있다.
본 발명의 다른 실시예는 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지는 패키지 기판; 상기 패키지 기판을 두께 방향으로 관통하는 복수의 제1 및 제2 관통전극; 상기 복수의 제1 및 제2 관통전극에 전기적으로 연결되어, 상기 패키지 기판의 제1 면에 실장된 복수의 발광다이오드 칩; 및 상기 복수의 발광다이오드 칩 중 어느 하나에 전기적으로 연결된 제1 및 제2 관통전극 중 적어도 하나는, 그와 인접한 발광다이오드 칩에 전기적으로 연결된 제1 및 제2 관통전극 중 어느 하나에 전기적으로 연결된 것을 특징으로 하는 발광다이오드 패키지를 제공한다.
본 발명의 기술적 사상에 의한 발광다이오드 패키지는 광량이 증가되고, 제조비용이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 의한 발광다이오드 패키지의 사시도이다.
도 2는 도 1의 발광다이오드 패키지를 A-A'를 기준으로 도시한 단면도이다.
도 3(a)는 도 1의 발광다이오드 패키지를 상부에서 바라본 평면도이다.
도 3(b)는 도 3(a)의 회로도이다.
도 4는 본 발명의 일 실시예에 채용될 수 있는 발광다이오드 칩의 다른 예를 나타내는 측단면도이다.
도 5는 본 발명의 일 실시예의 변형예이다.
도 6 내지 도 14는 도 1의 발광다이오드 패키지의 제조공정을 설명하기 위한 개략적인 도면이다.
도 15a 내지 도 15h는 본 발명의 다른 실시예에 의한 발광다이오드 패키지의 제조공정을 설명하기 위한 개략적인 도면이다.
도 16은 본 발명의 일 실시예에 따른 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
도 17은 본 발명의 일 실시예에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
도 18(a) 및 도 18(b)는 조명 장치에 채용 가능한 백색 광원 모듈을 나타내는 개략도이다.
도 19는 본 발명의 일 실시예에 따른 조명 장치가 방출하는 광을 CIE 1931 좌표계에 표시한 것이다.
도 20은 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
도 21은 개방적인 공간에 적용된 네트워크 시스템의 일 실시예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 발광다이오드 패키지는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 일 실시예에 의한 발광다이오드 패키지의 사시도이고, 도 2는 도 1의 발광다이오드 패키지를 A-A'를 기준으로 도시한 단면도이며, 도 3(a)는 도 1의 발광다이오드 패키지를 상부에서 바라본 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 발광다이오드 패키지(10)는 복수의 제1 및 제2 관통전극(160, 170)을 구비하는 패키지 기판(180), 상기 복수의 제1 및 제2 관통전극(160, 170)에 실장된 복수의 발광다이오드 칩(120) 및 상기 복수의 발광다이오드 칩(120)을 직렬 또는 병렬로 연결하는 연결전극(210)을 포함할 수 있다.
상기 패키지 기판(180)은, 상기 제1 및 제2 관통전극(160, 170)을 갖는다. 상기 발광다이오드 칩(120)의 제1 및 제2 전극(140, 150)은 각각 상기 제1 및 제2 관통전극(160, 170)에 솔더 범프(solder bump) 등과 같은 도전성 접속수단에 의해 전기적으로 연결될 수 있다. 또한, 상기 패키지 기판(180)의 상면 중 상기 제1 및 제2 전극(140, 150)이 접하는 영역을 제외한 영역에는 절연층(151)이 배치될 수 있다.
구체적으로, 상기 패키지 기판(180)에는 상기 발광다이오드 칩(120)이 실장되는 제1 면과, 그와 대향한 제2 면을 두께 방향으로 관통하는 복수의 제1 및 제2 관통전극(160, 170)이 형성될 수 있다. 또한, 상기 패키지 기판(180) 중 복수의 제1 및 제2 관통전극(160, 170)의 일 단부가 노출되는 제2 면에는 복수의 제1 및 제2 패드전극(190, 200)이 형성되어, 상기 패키지 기판(180)의 전기적 접속을 용이하게 할 수 있다. 상기 패키지 기판(180)은 이른바 칩 스케일 패키지(Chip Scale Package, CSP)를 제조하기 위한 기판일 수 있다.
여기서 상기 패키지 기판(180)은, 에폭시, 트리아진, 실리콘, 폴리이미드 등을 함유하는 유기 수지 소재 및 기타 유기 수지 소재로 형성될 수 있다. 상기 패키지 기판(180)은 제1 및 제2 관통전극(160, 170)을 발광다이오드 칩(120)에 부착한 후 수지를 몰딩하여 형성할 수 있으며, 별도로 제조한 후 발광다이오드 칩(120)을 실장하는 것도 가능하다.
또한, 패키지 기판(180)은 방열 특성 및 발광 효율의 향상을 위해, 고내열성, 우수한 열도전성, 고반사효율 등의 특성을 갖는 세라믹(ceramic) 재질, 예를 들어, Al2O3, AlN 등과 같은 물질로 이루어질 수 있다. 다만, 패키지 기판(180)의 재질이 이에 국한되는 것은 아니며, 발광다이오드 패키지(10)의 방열 특성 및 전기적 연결 관계 등을 고려하여 다양한 재질의 물질이 이용될 수 있다.
또한 상술한 수지나 세라믹 이외에도, 인쇄회로기판(printed circuit board) 또는 리드 프레임(lead frame) 등도 본 실시예의 패키지 기판(180)으로 이용될 수 있다.
상기 복수의 제1 및 제2 관통전극(160, 170) 중 적어도 하나에는, 그와 이웃하는 제1 또는 제2 관통전극(160, 170)의 사이를 전기적으로 연결하는 연결전극(210)이 배치되어, 상기 제1 및 제2 관통전극(160, 170)에 실장된 복수의 발광다이오드 칩(120)이 직렬 및/또는 병렬로 연결되도록 할 수 있다. 이에 관하여 도 3(a) 및 도 3(b)를 참조하여 자세히 설명한다. 이후에서는 설명의 편의를 위하여, 발광다이오드 패키지 중 하나의 발광다이오드 칩(120)이 실장된 영역을 "단위소자(101)"로 정의하고, 이러한 단위소자가 복수개 인접하여 배치된 것을 "단위소자 어레이(102)"로 정의한다.
도 3(a)는 도 1의 발광다이오드 패키지를 상부에서 바라본 평면도로서, 후술할 파장변환부(220)와 봉지부(230)가 제거되어 발광다이오드 칩(120)이 노출된 상태로 도시되어 있다. 도 3(b)는 도 3(a)에 도시된 복수의 발광다이오드 칩(120)의 전기적 연결관계를 도시한 회로도이다.
어느 하나의 발광다이오드 칩과 직접 접속된 제1 및 제2 패드전극(190, 200) 중 적어도 하나는, 그와 인접한 다른 발광다이오드 칩과 직접 접속된 제1 또는 제2 패드전극(190, 200) 중 어느 하나와 연결전극(210)을 통해 전기적으로 연결될 수 있다.
이러한 제1 및 제2 패드전극(190, 200)은 패키지 기판(180) 상에 실장되는 발광다이오드 칩(120)이 복수의 행과 열을 따라 배열되도록 배치될 수 있다. 이와 같은 제1 및 제2 패드전극(190, 200)의 배치는 특정한 배열로 한정되는 것은 아니며, 격자 배열, 벌집(honeycomb) 배열 등과 같이 다양하게 변형될 수 있다. 본 실시예는 3행 3열을 이루는 9개의 단위소자(101)가 하나의 단위소자 어레이(102)를 구성하는 경우를 예를 들어 설명한다.
도 2 및 도 3(a)에 도시된 바와 같이, 상기 패키지 기판(180)의 제1 면 및/또는 제2 면에는, 복수의 제1 및 제2 관통전극(160, 170)을 전기적으로 연결하도록, 제1 및 제2 패드전극(190, 200)과 연결전극(210)이 배치될 수 있다. 상기 복수의 제1 및 제2 관통전극(160, 170)의 각각에 제1 및 제2 패드전극(190, 200)이 배치된 경우에는 상기 연결전극(210)은 제1 및 제2 패드전극(190, 200)에 전기적으로 연결되도록 배치될 수 있다. 이 경우, 제1 및 제2 패드전극(190, 200)과 연결전극(210)이 일체를 이루도록 하나의 공정으로 제조할 수도 있다. 따라서, 제1 및 제2 패드전극(190, 200)과 연결전극(210)이 실질적으로 동일한 두께를 가질 수 있으며, 동일한 조성의 물질로 이루어질 수 있다.
도 3(a)에 도시된 바와 같이, 상기 연결전극(210)은 어느 하나의 단위소자(101) 내에 배치된 제1 및 제2 패드전극(190, 200)이, 인접한 단위소자(101) 내에 배치된 제1 및 제2 패드전극(190, 200)과 직접 전기적으로 연결되도록 배치될 수 있다. 따라서, 단위소자 어레이(102)에 배열된 발광다이오드 칩(120)은 복수의 제1 및 제2 패드전극(190a~190i, 200a~200f)에 연결되는 연결전극(210)의 배치에 따라, 직렬 및/또는 병렬 회로를 이룰 수 있다.
단위소자 어레이(102) 내에 포함된 발광다이오드 칩(120)을 행과 열에 따라 Ca~Ci로 정의하면, 단위소자 어레이(102)는 도 3(b)의 회로도와 같이, 각 행을 이루는 발광다이오드 칩(Ca~Cc, Cd~Cf, Cg~Ci)들은 직렬 회로를 구성하고, 열을 이루는 발광다이오드 칩들은 서로 병렬 회로를 구성하도록 배치된 것을 알 수 있다.
따라서, 도 3(b)의 Vin과 Vout에만 전원을 인가하면 단위소자 어레이(102) 내의 모든 발광다이오드 칩(Ca~Ci)에 전원이 인가될 수 있다. 그러므로, 각각의 발광다이오드 칩(Ca~Ci)에 개별적으로 전원을 인가할 필요가 없으므로, 발광다이오드 패키지에 전원을 인가하기 위한 회로배선이 간단하게 될 수 있다. 또한, 각각의 단위소자(101)를 별도로 실장할 필요없이 하나의 단위소자 어레이(102)를 실장함으로써, 복수의 단위소자(101)를 한번에 실장할 수 있으므로, 제조 시간이 단축되어 제조공정이 간편해지는 효과를 기대할 수 있다.
상기 발광다이오드 칩(120)은 상기 패키지 기판(180)에 실장되며, 제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124)이 적층된 발광구조물(121)을 포함할 수 있다. 상기 제1 및 제2 도전형 반도체층(122, 124)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 본 실시예의 경우, 제1 및 제2 도전형 반도체층(122, 124)은 각각 n형 및 p형 반도체층을 의미하는 것으로 이해될 수 있으나, 이에 한정되는 것은 아니며, 각각 p형 및 n형 반도체층을 의미할 수도 있다. 제1 및 제2 도전형 반도체층(122, 124)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대 GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(123)은 자외광 및/또는 가시광(약 350㎚∼680㎚ 파장범위)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 우물(multiple quantum well, MQW)구조를 갖는 도프 및/또는 언도프된 질화물 반도체층으로 구성될 수 있다. 상기 활성층(123)은 예를 들어 AlxInyGa(1-x-y)N (0≤x<1, 0≤y<1, 0≤x+y<1)의 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물구조로　형성되어 소정의 밴드갭을 가지는 구조를 사용할 수 있다. 이와 같은 양자우물에 의해 전자 및 정공이 재결합되어 발광한다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 제1 및 제2 도전형 반도체층(122, 124)과 활성층(123)은 MOCVD, MBE, HVPE 등과 같은 결정 성장 공정을 이용하여 형성될 수 있을 것이다.
상기 발광다이오드 칩(120)은 제1 및 제2 전극(140, 150)이 서로 동일한 방향으로 배치되는, 소위 에피업(epi-up) 또는 플립 칩(flip-chip)구조의 발광다이오드 칩이 사용될 수 있다. 또한, 발광다이오드 칩(120)에는 반도체층의 성장과정에서 결정결함을 감소시키기 위한 버퍼층, 초격자층(superlattice layer), 및/또는 중간층(interlayer)이 더 포함될 수도 있다.
상기 제1 및 제2 전극(140, 150)은 각각 제1 및 제2 도전형 반도체층(122, 124)에 전원을 인가하기 위한 것으로, 상기 제1 및 제2 도전형 반도체층(122, 124)과 각각 오믹 접속을 하도록 구비될 수 있다.
상기 제1 및 제2 전극(140, 150)은 각각 제1 및 제2 도전형 반도체층(122, 124)과 오믹 접속 및 광반사의 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 예컨대, Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd, Pt, 투명 도전성 산화물(TCO) 등의 물질 중 하나 이상을 증착시키거나 스퍼터링하는 공정으로 형성될 수 있다. 상기 제1 및 제2 전극(140, 150)은 상기 패키지 기판(180)에 상기 발광다이오드 칩(120)이 실장되는 면에 배치되도록 할 수 있다.
도 4는 본 발명의 일 실시예에 채용될 수 있는 발광다이오드 칩의 다른 예를 나타내는 측단면도이다.
도 4에 도시된 발광다이오드 칩(400)은 기판(411)과, 상기 기판(411) 상에 순차적으로 배치된 제1 도전형 반도체층(414), 활성층(415) 및 제2 도전형 반도체층(416)을 포함한다. 상기 기판(411)과 상기 제1 도전형 반도체층(414) 사이에 버퍼층(412)을 배치시킬 수 있다.
상기 기판(411)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(411)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(411)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 버퍼층(412)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일수 있다. 예를 들어, 상기 버퍼층(412)은 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
상기 제1 도전형 반도체층(414)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(414)은 n형 GaN을 포함할 수 있다.
본 실시예에서, 상기 제1 도전형 반도체층(414)은 제1 도전형 반도체 컨택층(414a)와 전류확산층(414b)을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층(414a)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층(414a)의 두께는 1㎛ 내지 5㎛일 수 있다. 상기 전류확산층(414b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류확산층(414b)은 1nm 내지 500nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x=y=z=0제외)으로 이루어진 조성이 다른 2이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(414b)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다. 필요에 따라, 상기 전류확산층(414b)은 절연물질층이 추가적으로 도입될 수 있다.
상기 제2 도전형 반도체층(416)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(416)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 도 4에 도시된 바와 같이, 상기 제2 도전형 반도체층(416)은 전자차단층(EBL)(416a)과 저농도 p형 GaN층(416b)과 컨택층으로 제공되는 고농도 p형 GaN층(416c)을 포함할 수 있다. 예를 들어, 상기 전자차단층(416a)은 5nm ~ 100nm사이인 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 적층된 구조이거나, AlyGa(1-y)N (0<y≤1)으로 구성된 단일층일 수 있다. 상기 전자차단층(416a)의 에너지 밴드갭(Eg)은 활성층(415)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자차단층(416a)의 Al 조성은 활성층(415)으로부터 멀어질수록 감소할 수 있다.
상기 활성층(415)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다. 양자우물층과 양자장벽층의 두께는 각각 1nm ~ 50nm 범위일 수 있다. 상기 활성층(415)은 다중양자우물구조에 한정되지 않고, 단일양자우물 구조일 수 있다.
상기 발광다이오드 칩(400)은, 상기 제1 도전형 반도체층(414)에 배치된 제1 전극(419a)과, 상기 제2 도전형 반도체층(416) 상에 순차적으로 배치된 오믹컨택층(418)과 제2 전극(419b)을 포함할 수 있다.
상기 제1 전극(419a)은 이에 한정되지 않지만, Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 제1 전극(419a) 상에 패드전극층을 더 포함할 수 있다. 상기 패드전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 층일 수 있다.
상기 오믹컨택층(418)은 칩 구조에 따라 다양하게 구현될 수 있다. 예를 들어 플립칩 구조인 경우에, 상기 오믹컨택층(418)은 Ag, Au, Al등과 같은 금속, ITO, ZIO, GIO등과 같은 투명 도전성 산화물을 포함할 수 있다. 이와 반대로 배치되는 구조인 경우에, 상기 오믹컨택층(418)은 투광성 전극으로 이루어질 수 있다. 상기 투광성 전극은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 오믹컨택층(418)은 그래핀(graphene)을 포함할 수도 있다. 상기 제2 전극(419b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
도 2를 참조하면, 이러한 발광다이오드 칩(120)의 상면에는 파장변환부(220)가 배치될 수 있다. 상기 파장변환부(220)는 실질적으로 일정한 두께를 가지는 시트(sheet) 형상으로 형성될 수 있으며, 상온에서 반경화 상태이고, 가열시 유동 가능한 수준으로 상 변화하는 반경화성(B-stage) 물질에 형광체와 같은 물질이 분산된 필름일 수 있다. 또한, 상기 파장변환부(220)는 유리 조성물에 형광체 또는 양자점(Quantum Dot, QD)과 같은 파장변환물질을 혼합한 후 소성하여 형성할 수도 있다.
구체적으로, 상기 반경화성 물질은 B-stage 실리콘일 수 있다. 이때, 상기 파장변환부(220)는 하나의 층이 적층된 구조일 수 있으나, 다층으로 형성될 수도 있다. 상기 파장변환부(220)를 다층으로 형성한 경우에는 각각의 층은 서로 다른 종류의 형광체 등을 포함할 수도 있다.
상기 파장변환부(220)는 반경화된 수지물질에 형광체가 혼합되어 이루어지며, 예를 들어, 수지, 경화제 및 경화 촉매 등으로 이루어진 폴리머 바인더에 형광체가 혼합되고 반경화된(B-stage) 복합재일 수 있다.
형광체로는 가넷(garnet) 계열 형광체(YAG, TAG, LuAG), 실리케이트 계열 형광체, 질화물계 형광체, 황화물계 형광체, 산화물계 형광체 등이 사용될 수 있으며, 단일종으로 구성되거나 또는 소정 비율로 혼합된 복수종으로 구성될 수 있다. 본 실시예에서는 적어도 적색 형광체가 포함될 수 있다.
아래의 표 1은 파장변환부(220)에 사용될 수 있는 형광체를 응용분야 별로 나열한 것으로서, 발광구조물이 청색광(440 ~ 460nm) 또는 UV(380 ~ 440nm) 광을 방출하는 경우에 채용될 수 있다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
Side View
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +
전장
(Head Lamp, etc.)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
또한, 파장변환부(220)는 형광체를 대체하거나 형광체와 혼합하여 양자점과 같은 파장변환물질들이 사용될 수 있다.
상기 파장변환부(220)에 사용되는 수지는 고 접착성, 고 광투과성, 고 내열성, 고 광굴절율, 내습성 등을 만족할 수 있는 수지인, 에폭시(epoxy) 계열이나 무기계 고분자인 실리콘(silicone)이 사용될 수 있다. 고 접착성 확보를 위해서는 접착력 향상을 도모하는 첨가제로서, 예를 들어, 실란(silane)계 물질이 채용될 수 있다.
상기 봉지부(230)는 상기 복수의 발광다이오드 칩(120) 및 상기 복수의 파장변환부(220)를 모두 덮도록 상기 패키지 기판(180)의 제1 면에 배치될 수 있다. 상기 봉지부(230)는 상기 발광다이오드 칩(120) 및 파장변환부(220)를 봉지하여 수분 및 열로부터 보호할 수 있으며, 표면 형상을 조절하여 상기 발광다이오드 칩(120)에서 방출된 빛의 지향각을 조절하도록 할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 봉지부(230)의 상면은 상기 파장변환부(220)와 실질적으로 평행한 평탄면을 가지도록 형성될 수 있으며, 상기 봉지부(230)의 적어도 일 영역에는 단위소자(101) 단위로 복수의 경사부(231)가 형성될 수 있다.
상기 봉지부(230)는 광투과성 물질로 형성될 수 있으며, 구체적으로, 실리콘, 변형 실리콘, 에폭시, 우레탄, 옥세탄, 아크릴, 폴리카보네이트, 폴리이미드 및 이들의 조합으로 구성된 조성물 등과 같은 투광성을 갖는 절연수지로 형성될 수 있다. 그러나, 이에 한정하는 것은 아니며 유리, 실리카겔 등의 내광성이 뛰어난 무기물이 사용될 수도 있다.
도 1 및 도 2에 도시된 바와 같이, 상기 패키지 기판(180)은 히트싱크(300) 상에 배치될 수 있다.
상기 히트싱크(300)와 상기 패키지 기판(180)이 접하는 면에는 절연층(310)을 배치하여, 금속과 같은 도전성 물질로 형성된 히트싱크(300)에 의해 상기 패키지 기판(180)의 제1 및 제2 패드전극(190, 200)이 서로 단락되는 것을 방지할 수 있다.
또한, 상기 히트싱크(300)의 일부 영역에는 상기 패키지 기판(180)의 제1 및 제2 패드전극(190, 200)에 각각 전원을 인가할 수 있는 회로 기판(320)을 배치할 수 있다. 상기 회로 기판(320)은 적어도 하나씩의 제1 및 제2 패드전극(190, 200)에 각각 접속되는 제1 및 제2 회로 기판(321, 322)을 포함할 수 있다. 상기 제1 및 제2 회로 기판(321, 322)과 히트싱크(300)의 사이에는 절연층(310)을 더 배치하여, 상기 제1 및 제2 회로 기판(321, 322)과 히트싱크(300)가 서로 단락되는 것을 방지할 수 있다. 절연층(310)을 배치한 경우에는, 상기 제1 및 제2 회로 기판(321, 322)의 상부에 배치된 제1 및 제2 패드전극(190, 200)에만 전원을 인가할 수 있다. 이렇게 인가된 전원은 연결전극(210)을 통하여 상기 패키지 기판(180)에 실장된 모든 발광다이오드 칩(120)에 인가될 수 있다.
따라서, 단위소자(101) 각각에 전원을 인가하지 않더라도, 연결전극(210)을 통해 단위소자 어레이(102)를 이루는 복수의 발광다이오드 칩(120) 각각에 전원이 인가될 수 있으므로, 발광소자 패키지(10)에 전원을 인가하기 위한 제1 및 제2 회로 기판(321, 322)을 더욱 간단하게 구성할 수 있다. 아울러, 종래에 비해 제1 및 제2 패드전극(190, 200)과 히트싱크(300)가 접하는 면적이 더 넓어지므로 방열효과가 더욱 상승되는 효과를 기대할 수 있다.
이러한 구성의 발광다이오드 패키지(10)는 웨이퍼 레벨의 패키지 기판(180)을 단위소자(101) 단위로 아이솔레이션하지 않고, 복수개의 단위소자(101)를 포함하는 단위소자 어레이(102) 단위로 아이솔레이션하므로, 단위소자(101) 단위로 아이솔레이션하는 경우에 비하여 소자를 분리하는데 소요되는 시간이 절감될 수 있다. 따라서, 제조시간이 단축될 수 있다.
또한, 본 실시예의 발광다이오드 패키지는 기존의 칩 스케일 패키지에 비해, 단위면적당 광량이 향상되는 효과가 있다. 도 5를 참조하여 이에 대하여, 설명한다. 도 5는 본 발명의 일 실시예의 변형예이다.
앞서 설명한 발광다이오드 패키지(10)는 하나의 히트싱크(300)에 하나의 단위소자 어레이(102)가 배치된 경우이다. 반면에, 도 5에 도시된 변형예는 하나의 히트싱크(300')에 복수의 단위소자 어레이(A1, A3)가 배치된 발광다이오드 모듈(10’)이 실장된 차이점이 있다. 본 변형예의 경우, 히트싱크(300’)의 중앙에 3행 3열의 단위소자(101c)가 배열된 단위소자 어레이(A1)가 배치되고, 그 주위에는 1행 2열 또는 2행 1열의 단위소자 어레이(A3)가 배치되므로, 앞서 설명한 실시예에 비하여, 단위소자들(101a, 101b, 101c)이 전체적으로 원형에 가까운 형태로 배치될 수 있다. 따라서, 앞서 설명한 실시예에 비하여, 광조사면에 조사되는 빛이 원형에 가까운 형태를 가질 수 있다.
도 5를 참조하면, 단위소자 어레이(A3)를 구성하는 각각의 단위소자(101a, 101b)의 사이(d1)는 간격 없이 접하여 있음을 볼 수 있다. 반면에, 단위소자 어레이(A1, A3)의 사이(d2)는 소정의 간격을 두고 이격된 것을 볼 수 있다. 따라서, 각각의 단위소자들을 모두 아이솔레이션하여 배치하는 경우에 비해 단위소자 어레이(A1, A3)를 이루는 단위소자(101a, 101b, 101c) 사이의 간격이 제거되는 효과가 있음을 알 수 있다.
이와 같이, 단위소자 사이에 존재하였던 간격이 제거되므로, 종래에 비해, 동일한 단위면적 내에 더 많은 단위소자(101)를 배치할 수 있으며, 단위면적당 방출되는 광량이 증가하는 효과를 기대할 수 있다.
다음으로, 본 발명의 일 실시예의 발광다이오드 패키지의 제조공정에 대해 설명한다. 도 6 내지 도 14는 도 1의 발광다이오드 패키지의 제조공정을 설명하기 위한 개략적인 도면이다.
구체적으로, 도 6은 성장기판(110)에 발광구조물(121)이 배치된 것을 도시한 것이며, 도 7은 도 6의 B-B'를 따라 절개한 단면도이다.
먼저, 성장기판(110) 상에 제1 도전형 반도체층(122), 활성층(123) 및 제2 도전형 반도체층(124)으로 구성된 발광구조물(121)을 형성한다. 발광구조물(121)의 일 영역을 식각하여 성장기판(110)이 노출된 소자분리영역(ISO)을 형성할 수 있다.
상기 성장기판(110)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 성장기판(110)으로 Si을 사용하는 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. 또한, 도시되지는 않았으나, 상기 발광구조물(121)을 형성하기 전에, 성장기판(110) 상에 버퍼층, 초격자층, 중간층 등이 더 형성될 수 있다.
상기 제1 및 제2 도전형 반도체층(122, 124)은 질화물 반도체, 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1 임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 각각 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN일 수 있다. 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. 상기 제1 및 제2 도전형 반도체층(122, 124)의 경우, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 성장될 수 있다. 구체적으로, 일 실시예에서는 제1 및 제2 도전형 반도체층(122, 124)은 GaN으로 형성되되, 앞서 설명한 Si을 사용한 성장기판(110) 상에 형성될 수 있다.
다음으로, 도 8에 도시된 바와 같이, 상기 발광구조물(121)의 상부에 지지기판(130)을 부착하고, 성장기판(110)을 제거할 수 있다. 상기 지지기판(130)을 부착하기 전에 상기 발광구조물(121)상에 접착제(131)를 더 도포할 수도 있다. 상기 지지기판(130)은 후속 제조 공정에서 발광구조물(121)이 손상되는 것을 방지하기 위한 지지체로서 다양한 기판이 부착될 수 있으나, 본 실시예에서는 Si기판이 부착될 수 있다.
상기 지지기판(130)을 부착한 후에는 상기 성장기판(110)을 상기 발광구조물(121)로부터 분리할 수 있다. 상기 성장기판(110)이 사파이어와 같이 투명 기판일 경우, 상기 성장기판(110)은 레이저 리프트 오프(Laser Lift-Off, LLO)를 통하여 발광구조물(121)로부터 분리될 수 있다. 이러한 상기 레이저 리프트 오프 공정에 사용되는 레이저는 193㎚ 엑시머 레이저, 248㎚ 엑시머 레이저 및 308㎚ 엑시머 레이저, Nd:YAG 레이저, He-Ne 레이저 및 Ar 이온 레이저 중 적어도 어느 하나가 이용될 수 있다. 또한, 상기 성장기판(110)이 Si과 같은 불투명한 기판일 경우, 상기 성장기판(110)은 그라인딩(Grinding), 폴리싱(Polishing) 또는 랩핑(Lapping)과 같은 물리적 방법에 의해 제거될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 상기 발광구조물(121)의 노출된 면을 덮도록 절연층(151)을 형성한 후, 일부 영역을 에칭하여 상기 발광구조물(121)의 복수 영역을 노출시킬 수 있다. 이어, 노출된 영역 중 일부에 비아(V)를 형성하고, 도전성 오믹 물질을 증착하여 비아전극(141)을 형성할 수 있다. 또한, 절연층(151)이 제거된 영역에 도전성 오믹 물질을 증착하여 제1 및 제2 전극(140, 150)을 형성할 수 있다. 상기 제1 및 제2 전극(140, 150)은 Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn, TCO(투명 도전성 산화물) 및 이들을 포함하는 도전성 물질 중 적어도 하나를 포함하는 투명 또는 반사성 전극일 수 있다. 이와 같은 공정을 거치면, 발광다이오드 칩(120)이 제조되며, 이후의 공정에서는 제조된 발광다이오드 칩(120) 상에 패키지 기판(180)을 배치한다.
다음으로, 도 10에 도시된 바와 같이, 상기 제1 및 제2 전극(140, 150) 상에 제1 및 제2 관통전극(160, 170)을 도금하여 형성한다. 제1 및 제2 관통전극(160, 170)은 Cu로 형성될 수 있으나, 이에 한정하는 것은 아니며 그 외의 도전성 물질로 형성될 수 있다.
다음으로, 도 11에 도시된 바와 같이, 제1 및 제2 관통전극(160, 170)의 측면을 몰딩하여 패키지 기판(180)을 형성할 수 있다. 몰딩에 사용되는 재료는 발광구조물(121)을 지지할 수 있을 정도로 높은 영률(Young’s modulus)을 가지며, 발광구조물(121)에서 발생하는 열을 방출수 있도록 높은 열 전도도를 갖는 수지와 같은 물질이 사용될 수 있다. 필요한 경우에, 몰딩에 사용되는 재료에는 빛을 반사시키기 위한 광반사물질이 포함될 수 있다. 이러한 광반사 물질로는 TiO2, Al2O3가 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 패키지 기판(180) 형성공정은 상기 제1 및 제2 관통전극(160, 170)의 상부까지 덮도록 몰딩 재료를 도포하는 공정과, 그라인딩 등과 같은 평탄화 공정을 이용하여 상기 제1 및 제2 관통전극(160, 170)의 단부를 노출시키는 공정으로 구현될 수 있다. 그 후, 지지기판(130)을 상기 발광구조물(121)로부터 분리할 수 있다. 상기 지지기판(130)은 앞서 설명한 레이저 리프트 오프(Laser Lift-Off, LLO)를 통하여 분리될 수 있으나, 그라인딩(Grinding), 폴리싱(Polishing) 또는 랩핑(Lapping)과 같은 물리적 방법에 의해 제거될 수도 있다.
다음으로 도 12에 도시된 바와 같이, 상기 제1 및 제2 관통전극(160, 170)의 노출된 단부에 도전성 오믹 물질을 증착하여 제1 및 제2 패드전극(190, 200) 및 연결전극(210)을 형성한다. 상기 제1 및 제2 패드전극(190, 200)과 연결전극(210)은 각각 별도의 공정을 통해 증착될 수도 있으나, 하나의 공정을 통해 제1 및 제2 패드전극(190, 200)과 연결전극(210)을 일체된 하나의 층으로 형성할 수 있다. 또한, 발광구조물(121) 상부에 파장변환부(220)를 형성하는 공정이 수행될 수 있다. 상기 파장변환부(220)는 형광체 및 양자점과 같은 다양한 파장변환물질이 사용될 수 있다.
다음으로, 도 13에 도시된 바와 같이, 상기 파장변환부(220)와 발광구조물(121)을 덮도록 봉지부(230)가 형성될 수 있다. 상기 봉지부(230)의 상면에는 블레이드(B1)를 이용하여 단위소자(101) 단위로 경사부(231)를 형성할 수도 있다.
다음으로, 도 14에 도시된 바와 같이, 최종적으로 단위 소자 어레이(A1, A2, A3)단위로 절단하는 공정이 수행될 수 있다. 본 절단 공정은 예를 들어, 점착성 테이프를 부착한 후에 블레이드 절단 방식을 통하여 개별 패키지로 분리하는 방식으로 수행될 수 있다.
도 15a 내지 도 15h은 본 발명에서 채용 가능한 다른 실시예의 발광다이오드 패키지의 제조공정의 일 예를 나타낸다.
도 15a에 도시된 바와 같이, 기판(901)상에 발광구조물(S)을 웨이퍼 레벨로 형성하는 공정을 수행한다. 상기 발광구조물(S)은 전술한 제1 도전형 반도체층(904), 활성층(905) 및 제2 도전형 반도체층(906)이 순차적으로 형성될 수 있다. 상기 기판(901)은 Si 기판일 수 있으나, 이에 한정되는 것은 아니다.
이어, 상기 발광구조물(S)에 제1 도전형 반도체층(904)의 일부가 노출되도록 메사 에칭 영역(E1)을 형성한 후 제1 절연층(907a)을 증착할 수 있다. 본 에칭 공정에 의해 메사는 개별 발광다이오드 패키지당 1개 또는 복수개 형성될 수 있다.
도 15b에 도시된 바와 같이, 상기 제1 절연층(907a) 중 일부를 에칭한 후 도전성 오믹 물질을 증착하여 제1 및 제2 전극부(908, 909)를 형성한다. 상기 제2 전극부(909)는 컨택 전극층(909a)과 접합 전극층(909b)을 포함할 수 있다.
이어, 상기 제1 절연층(907a), 제1 및 제2 전극부(908, 909) 상에 제2 절연층(907b)을 형성한 후, 에칭을 통해 상기 제1 및 제2 전극부(908, 909) 중 일부를 노출시킬 수 있다.
상기 제1 및 제2 전극부(908,909)는 Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn, TCO 및 이들을 포함하는 합금물질 중 적어도 하나를 포함하는 반사성 및/또는 투과성 전극일 수 있다.
도 15c를 참조하면, 상기 제1 및 제2 전극부(908, 909) 상부에 제1 및 제2 패드(918, 919)를 형성할 수 있다. 상제 제1 및 제2 패드(918, 919)는 각각 제1 및 제2 전극부(908, 909)와 전기적으로 연결될 수 있다.
상기 제2 패드(918)의 일 영역은 상기 제1 도전형 반도체층(904)과 전기적으로 연결되는 도전성 비아(V)를 형성한다. 상기 도전성 비아(V)는 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 도전형 반도체층(904)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며, 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 상기 도전성 비아(V)와 제1 도전형 반도체층(904)가 접하는 면적은 발광구조물(S)의 평면 면적의 0.1% 내지 20%의 범위가 되도록 도전성 비아(V)의 개수 및 접촉 면적이 조절될 수 있다. 예를 들어 0.5% 내지 15%이며, 나아가, 1% 내지 10%일 수 있다. 상기 면적이 0.1%보다 작으면 전류 분산이 균일하지 않아 발광 특성이 떨어지며 또한 20% 이상으로 전극 면적이 증가하면 상대적으로 발광 면적의 감소로 발광 특성 및 휘도가 감소하는 문제가 발생할 수 있다.
상기 제1 도전형 반도체층(904)과 접촉하는 영역의 도전성 비아(V)의 반경은 예를 들어, 1㎛ 내지 50㎛의 범위일 수 있으며, 도전성 비아(V)의 개수는 발광구조물의 넓이에 따라 1개 내지 48000개일 수 있다. 도전성 비아(V)는 발광구조물의 넓이에 따라 다르지만, 예를 들어 2개 내지 45000개이며, 나아가 5개 내지 40000개이며, 더 나아가 10개 내지 35000개일 수 있다. 각 도전성 비아(V) 간의 거리는 10㎛ 내지 1000㎛ 범위의 행과 열을 가지는 격자 구조일 수 있으며, 예를 들어 50㎛ 내지 700㎛ 범위일 수 있으며, 나아가 100㎛ 내지 500㎛범위일 수 있고, 더 나아가 150㎛ 내지 400㎛범위 일 수 있다.
각 도전성 비아(V) 간의 거리가 10㎛보다 작으면 도전성 비아(V)의 개수가 증가하게 되고 상대적으로 발광면적이 줄어들어 발광 효율이 떨어지며, 거리가 1000㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어지는 문제점이 있을 수 있다. 도전성 비아(V)의 깊이는 제2 도전형 반도체층(906) 및 활성층(905)의 두께에 따라 다르게 형성될 수 있고, 예컨대, 0.1㎛ 내지 5.0㎛의 범위일 수 있다.
이어, 도 15c에 도시된 바와 같이, 개별 칩 단위로 분리하는 아이솔레이션 공정이 진행될 수 있다. 상기 아이솔레이션 공정은 블레이드를 이용하여 분리 영역(E2)을 형성하는 공정으로 이루어질 수 있으나 이에 한정되는 것은 아니고, 기판(901)은 절단하지 않고 발광구조물(S)을 절단할 수 있는 방식이면 된다. 상기 공정을 통하여 발광구조물(S)은 개별 칩으로 분리되어 기판(901)에 지지되게 된다. 상기 분리 공정에 의해 얻어지는 발광구조물(S)의 형상은 상부가 하부보다 좁은 사다리꼴 모양이 될 수 있으며, 이에 의해 발광구조물(S)의 측면에는 경사면이 형성될 수 있다.
이어, 상기 발광구조물(S)의 경사면, 상기 제1, 제2 패드(918, 919), 제2 절연층(907b) 상에 제3 절연층(907c)이 형성될 수 있으며, 이후 제1 및 제2 패드(918, 919)의 일부가 노출될 수 있다. 상기 제3 절연층(907c)은 이전 공정에서 형성되어 잔류한 제1 및 제2 절연층(907a, 907b)과 함께 페시베이션(907)을 제공할 수 있다.
도 15d를 참조하면, 상기 제1 및 제2 패드(918, 919) 상부에 제1 및 제2 관통전극(928, 929)이 형성될 수 있다. 상기 제1 및 제2 관통전극(928, 929)은 Cu로 형성될 수 있으나, 이에 한정되는 것은 아니며 도전성 물질로 형성될 수 있다.
도 15e를 참조하면, 상기 제1 및 제2 관통전극(928, 929)의 사이 및 상기 관통전극(928, 929)과 인접 다른 발광구조물(S)의 관통전극(928, 929) 사이를 메우기 위한 측면 몰딩부(927) 형성 공정이 진행될 수 있다.
측면 몰딩부(927) 형성공정을 진행할 때, 몰딩 재료가 발광구조물(S)을 지지할 수 있어야 하기 때문에 높은 영률을 가져야 하며, 발광구조물(S)에서 발생하는 열을 방출하기 위하여 높은 열 전도도를 갖는 재료를 사용할 수 있다. 또한, 상기 측면 몰딩부(927)에는 하방으로의 빛을 반사시키기 위한 광반사물질이 포함될 수 있다. 상기 광반사 물질로는 TiO2, Al2O3가 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 측면 몰딩부(927) 형성공정은 상기 제1 및 제2 관통전극(928, 929)의 상부까지 덮도록 인캡슐레이션 재료로 도포하는 공정과, 그라인딩 등과 같은 평탄화 공정을 이용하여 상기 제1 및 제2 관통전극(928, 929)의 단부를 노출시키는 공정으로 구현될 수 있다.
이어, 노출된 제1 및 제2 관통전극(928, 929)의 단부에 제1 및 제2 패드전극(941, 942)과 연결전극(943)이 형성될 수 있다. 이러한, 제1 및 제2 패드전극(941, 942)과 연결전극(943)은 상기 제1 및 제2 관통전극(928, 929)과 동일한 조성의 물질을 사용하여 형성될 수 있으며, 각각을 별도로 만들 수도 있으나, 하나의 공정에 의해 제조할 수 있다. 상기 연결전극(943)의 배치는 앞서 설명한 일 실시예와 같으므로 반복되는 설명을 방지하기 위해 생략한다.
이어, 도 15f에 도시된 바와 같이, 기판(901)을 제거하는 공정을 진행할 수 있다. 본 공정은, 우선 상기 제1 및 제2 패드전극(941, 942)과 연결전극(943)이 배치된 면에 임시로 지지 기판(931)을 본딩하는 단계를 진행할 수 있다. 지지 기판(931)의 본딩을 위해 자외선 경화성 물질과 같은 본딩재료(932)가 이용될 수 있다. 이후, 상기 기판(901)을 그라인딩 또는 레이저 리프트 오프와 같은 공정으로 제거할 수 있다. 필요에 따라, 광방출 효율을 증대시키기 위하여 제1 도전형 반도체층(904)의 일부에 텍스쳐(P)를 형성하는 공정을 추가할 수 있다. 필요에 따라서는 기판(901) 제거 공정은 생략 할 수도 있다.
이어, 도 15g에 도시된 바와 같이, 발광구조물(S) 상부에 파장변환부(937)를 형성하는 공정이 수행될 수 있다. 상기 파장변환부(937)는 형광체 및 양자점과 같은 다양한 파장변환물질이 사용될 수 있다. 필요에 따라, 광학렌즈와 같은 다양한 광학구조물을 사용될 수 있다. 도 15e의 기판(901)이 제거되지 않은 구조에서는 상기 기판(901) 상에 파장변환부(937)가 형성될 수 있다.
이어, 도 15h에 도시된 바와 같이, 최종적으로 개별 패키지별로 절단하는 공정이 수행될 수 있다. 본 절단 공정은 예를 들어, 상기 지지 기판 (931)을 제거한 후 점착성 테이프(944)를 부착한 후에 블레이드 절단 방식을 통하여 개별 패키지로 분리하는 방식으로 수행될 수 있다.
상기와 같은 공정을 통하여 얻어진 칩 스케일 패키지(Chip Scale Package)는 실질적으로 반도체 발광소자(즉, LED 칩)와 동일한 패키지 사이즈를 달성할 수 있기 때문에 단위 면적당 높은 광량을 얻을 수 있다. 또한, 웨이퍼 레벨로 모든 공정이 이루어지기 때문에 대량 생산에 적합하며, LED 칩과 함께, 형광체와 같은 파장변환물질과 렌즈와 같은 광학 구조를 일체형으로 제조할 수 있다는 장점도 갖고 있다.
도 16은 본 발명의 일 실시예에 따른 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
구체적으로, 조명 장치(3200)는 소켓(3210), 전원부(3220), 방열부(3230), 광원모듈(3240) 및 광학부(3250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(3240)은 발광소자 어레이를 포함할 수 있고, 전원부(3220)는 발광소자 구동부를 포함할 수 있다.
소켓(3210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(3200)에 공급되는 전력은 소켓(3210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(3220)는 제1 전원부(3221) 및 제2 전원부(3222)로 분리되어 조립될 수 있다. 방열부(3230)는 내부 방열부(3231) 및 외부 방열부(3232)를 포함할 수 있고, 내부 방열부(3231)는 광원모듈(3240) 및/또는 전원부(3220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(3232)로 열이 전달되게 할 수 있다. 광학부(3250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(3240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(3240)은 전원부(3220)로부터 전력을 공급받아 광학부(3250)로 빛을 방출할 수 있다. 광원모듈(3240)은 하나 이상의 발광소자(3241), 회로기판(3242) 및 컨트롤러(3243)를 포함할 수 있고, 컨트롤러(3243)는 발광소자(3241)들의 구동 정보를 저장할 수 있다.
도 17은 본 발명의 일 실시예에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 조명 장치(4400)는 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 18(a) 및 도 18(b)는 조명 장치에 채용 가능한 백색 광원 모듈을 나타내는 개략도이다.
도 18(a) 및 도 18(b)에 도시된 광원모듈은 각각 회로 기판 상에 탑재된 복수의 발광 소자 패키지를 포함할 수 있다. 하나의 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 18(a)를 참조하면, 백색 광원 모듈은 색온도 4000K 와 3000K인 백색 발광 소자 패키지(40, 30)와 적색 발광 소자 패키지(赤)를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3000K ~ 4000K 범위로 조절 가능하고 연색성 Ra도 85 ~ 100 범위인 백색광을 제공할 수 있다.
다른 실시예에서, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 도 18(b)에 도시된 바와 같이, 색온도 2700K인 백색 발광 소자 패키지(27)와 색온도 5000K인 백색 발광 소자 패키지(50)를 조합하여 색온도 2700K ~ 5000K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4000K 부근의 조명장치라면 4000K에 해당하는 패키지의 개수가 색온도 3000K 또는 적색 발광 소자 패키지 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광 소자 패키지는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(Color Rendering Index: CRI)을 조절하도록 할 수 있다. 상술된 백색 광원모듈은 벌브형 조명장치(도 16의 ‘3200’)의 광원모듈(3240)로 사용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 2000K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광 소자에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광 소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 19에 도시된 바와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 2000K ~ 20000K 사이에 해당한다.
도 20은 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
본 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 20을 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300~5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)는 텔레비젼(5310)이나 냉장고(5320)과 같은 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300~5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300~5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12000K 이하의 색 온도, 예를 들면 5000K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정, 오피스 또는 건물 등과 같이 폐쇄적인 공간은 물론, 거리나 공원 등의 개방적인 공간에도 적용될 수 있다. 물리적 한계가 없는 개방적인 공간에 네트워크 시스템(5000)을 적용하고자 하는 경우, 무선 통신의 거리 한계 및 각종 장애물에 따른 통신 간섭 등에 따라 네트워크 시스템(5000)을 구현하기가 상대적으로 어려울 수 있다. 각 조명 기구에 센서와 통신 모듈 등을 장착하고, 각 조명 기구를 정보 수집 수단 및 통신 중개 수단으로 사용함으로써, 상기와 같은 개방적인 환경에서 네트워크 시스템(5000)을 좀 더 효율적으로 구현할 수 있다. 이하, 도 21를 참조하여 설명한다.
도 21은 개방적인 공간에 적용된 네트워크 시스템(5000`)의 일 실시예를 나타낸다. 도 21을 참조하면, 본 실시예에 따른 네트워크 시스템(5000`)은 통신 연결 장치(5100`), 소정의 간격마다 설치되어 통신 연결 장치(5100`)와 통신 가능하도록 연결되는 복수의 조명 기구(5200`, 5300`), 서버(5400`), 서버(5400`)를 관리하기 위한 컴퓨터(5500`), 통신 기지국(5600`), 통신 가능한 상기 장비들을 연결하는 통신망(5700`), 및 모바일 기기(5800`) 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(5200`, 5300`) 각각은 스마트 엔진(5210`, 5310`)을 포함할 수 있다. 스마트 엔진(5210`, 5310`)은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 상기 통신 모듈에 의해 스마트 엔진(5210`, 5310`)은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(5210`)은 다른 스마트 엔진(5310`)과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(5210`, 5310`) 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(5210`)은 통신망(5700`)에 연결되는 통신 연결 장치(5100`)와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(5210`, 5310`)을 하나의 그룹으로 묶어 하나의 통신 연결 장치(5100`)와 연결할 수 있다.
통신 연결 장치(5100`)는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(5700`)과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(5100`)는 유/무선 방식 중 적어도 하나에 의해 통신망(5700`)과 연결될 수 있으며, 일례로 조명 기구(5200`, 5300`) 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(5100`)는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(5800`)와 연결될 수 있다. 모바일 기기(5800`)의 사용자는 인접한 주변의 조명 기구(5200`)의 스마트 엔진(5210`)과 연결된 통신 연결 장치(5100`)를 통해, 복수의 스마트 엔진(5210`, 5310`)이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(5800`)는 통신 기지국(5600`)을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(5700`)에 연결될 수도 있다.
한편, 통신망(5700`)에 연결되는 서버(5400`)는, 각 조명 기구(5200`, 5300`)에 장착된 스마트 엔진(5210`, 5310`)이 수집하는 정보를 수신함과 동시에, 각 조명 기구(5200`, 5300`)의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(5200`, 5300`)의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(5200`, 5300`)를 관리하기 위해, 서버(5400`)는 관리 시스템을 제공하는 컴퓨터(5500`)와 연결될 수 있다. 컴퓨터(5500`)는 각 조명 기구(5200`, 5300`), 특히 스마트 엔진(5210`, 5310`)의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 발광다이오드 패키지
10’: 발광다이오드 모듈
101: 단위소자
102: 단위소자 어레이
120: 발광다이오드 칩
140: 제1 전극
150: 제2 전극
151: 절연층
160: 제1 관통전극
170: 제2 관통전극
180: 패키지 기판
190: 제1 패드전극
200: 제2 패드전극
210: 연결전극
220: 파장변환부
230: 봉지부
300: 히트싱크

Claims (10)

  1. 복수의 칩 실장영역을 갖는 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지며, 상기 제1 면과 상기 제2 면을 전기적으로 연결하며 복수의 칩 실장 영역에 각각 배치된 복수의 제1 및 제2 관통전극을 구비하는 패키지 기판;
    상기 패키지 기판의 제1 면의 복수의 칩 실장영역에 각각 배치되며, 제1 및 제2 전극이 배치된 일면을 가지고 상기 제1 및 제2 전극은 각각 칩 실장영역에 위치한 제1 및 제2 관통전극에 접속된 복수의 발광다이오드 칩; 및
    상기 패키지 기판의 제1 면 및 제2 면 중 적어도 한 면에 배치되며 상기 복수의 발광다이오드 칩이 직렬 또는 병렬로 연결되도록 인접한 칩 실장영역의 제1 및 제2 관통전극을 서로 연결하는 연결전극을 포함하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 패키지 기판의 제2 면에 배치되며, 적어도 하나의 제1 및 제2 관통전극을 각각 덮는 제1 및 제2 패드전극을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  3. 제2항에 있어서,
    상기 제1 및 제2 패드전극과 상기 연결전극은 실질적으로 동일한 두께를 가지며, 동일한 조성의 물질로 이루어진 것을 특징으로 하는 발광다이오드 패키지.
  4. 제1항에 있어서,
    상기 복수의 발광다이오드 칩을 덮도록 상기 패키지 기판의 제1 면에 배치된 봉지부를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  5. 제1항에 있어서,
    상기 복수의 발광다이오드 칩은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 적층된 발광구조물을 포함하며, 상기 제2 도전형 반도체층은 상기 제1 및 제2 전극이 배치된 상기 일 면을 제공하고,
    상기 제1 전극은 상기 제2 도전형 반도체층 및 활성층과 전기적으로 절연되어 상기 제1 도전형 반도체층의 일 영역까지 연장된 하나 이상의 도전성 비아를 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  6. 제1항에 있어서,
    상기 복수의 발광다이오드 칩은 상기 패키지 기판의 제1 면에 복수의 행과 복수의 열을 따라 배열된 것을 특징으로 하는 발광다이오드 패키지.
  7. 제1항에 있어서,
    상기 패키지 기판의 제2 면에 부착된 히트싱크를 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  8. 제7항에 있어서,
    상기 히트싱크와 상기 패키지 기판의 사이에 배치된 절연층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  9. 제7항에 있어서,
    상기 히트싱크와 상기 패키지 기판이 접하는 영역 중 일부 영역에는 회로기판이 배치되며,
    상기 회로기판은 상기 복수의 발광다이오드 칩 중 적어도 2개에 전기적으로 접속된 것을 특징으로 하는 발광다이오드 패키지.
  10. 제1 면 및 상기 제1 면에 대향하는 제2 면을 가지는 패키지 기판;
    상기 패키지 기판을 두께 방향으로 관통하는 복수의 제1 및 제2 관통전극;
    상기 복수의 제1 및 제2 관통전극에 전기적으로 연결되어, 상기 패키지 기판의 제1 면에 실장된 복수의 발광다이오드 칩; 및
    상기 복수의 발광다이오드 칩 중 어느 하나에 전기적으로 연결된 제1 및 제2 관통전극 중 적어도 하나는, 그와 인접한 발광다이오드 칩에 전기적으로 연결된 제1 및 제2 관통전극 중 어느 하나에 전기적으로 연결된 것을 특징으로 하는 발광다이오드 패키지.






KR1020150062721A 2015-05-04 2015-05-04 발광다이오드 패키지 KR20160130919A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150062721A KR20160130919A (ko) 2015-05-04 2015-05-04 발광다이오드 패키지
US14/990,124 US20160329376A1 (en) 2015-05-04 2016-01-07 Light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150062721A KR20160130919A (ko) 2015-05-04 2015-05-04 발광다이오드 패키지

Publications (1)

Publication Number Publication Date
KR20160130919A true KR20160130919A (ko) 2016-11-15

Family

ID=57223320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062721A KR20160130919A (ko) 2015-05-04 2015-05-04 발광다이오드 패키지

Country Status (2)

Country Link
US (1) US20160329376A1 (ko)
KR (1) KR20160130919A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056262A (ko) 2018-11-14 2020-05-22 삼성전기주식회사 카메라 모듈

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201725763A (zh) * 2015-06-26 2017-07-16 億光電子工業股份有限公司 發光裝置及其製造方法
TWI563490B (en) * 2015-12-04 2016-12-21 Ind Tech Res Inst Display pixel and display panel
US10256389B1 (en) * 2016-01-06 2019-04-09 Andrey Zykin LS grid core LED connector system and manufacturing method
TWI646680B (zh) * 2017-01-10 2019-01-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體晶片以及顯示面板
US11705440B2 (en) * 2017-06-26 2023-07-18 PlayNitride Inc. Micro LED display panel
US11101410B2 (en) * 2018-05-30 2021-08-24 Creeled, Inc. LED systems, apparatuses, and methods
CN113690265B (zh) * 2021-06-29 2023-01-17 河源市众拓光电科技有限公司 一种用于通信的led的器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056262A (ko) 2018-11-14 2020-05-22 삼성전기주식회사 카메라 모듈

Also Published As

Publication number Publication date
US20160329376A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
US9954142B2 (en) Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element
KR102300560B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102374268B1 (ko) 발광소자 패키지
US9887332B2 (en) Semiconductor light-emitting device package
KR102443694B1 (ko) 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
US9905739B2 (en) Light emitting packages
KR20160130919A (ko) 발광다이오드 패키지
KR20170116296A (ko) 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
KR102427641B1 (ko) 반도체 발광소자
KR20170100704A (ko) 발광소자 패키지의 제조 방법
KR20170075897A (ko) 발광 다이오드 패키지
KR20170099650A (ko) 발광 소자 패키지 및 그 제조 방법
KR20170014558A (ko) 발광 소자 패키지
KR20160149363A (ko) 반도체 발광소자
US9716214B2 (en) Light-emitting diode package
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR20170104031A (ko) 패키지 기판 및 발광소자 패키지
KR20170052738A (ko) 반도체 발광소자
KR20170000045A (ko) 반도체 발광소자
KR20170016544A (ko) 반도체 발광소자 및 그 제조 방법
US20160284927A1 (en) Method of manufacturing semiconductor device package such as light-emitting diode package
KR20160141362A (ko) 반도체 발광 소자
KR20160145888A (ko) 발광소자 패키지