CN102176438A - 双面封装结构及应用其的无线通信系统 - Google Patents

双面封装结构及应用其的无线通信系统 Download PDF

Info

Publication number
CN102176438A
CN102176438A CN2011100568410A CN201110056841A CN102176438A CN 102176438 A CN102176438 A CN 102176438A CN 2011100568410 A CN2011100568410 A CN 2011100568410A CN 201110056841 A CN201110056841 A CN 201110056841A CN 102176438 A CN102176438 A CN 102176438A
Authority
CN
China
Prior art keywords
substrate
electrical assembly
encapsulating structure
dam
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100568410A
Other languages
English (en)
Other versions
CN102176438B (zh
Inventor
廖国宪
蔡志青
孙于翔
陈子康
史馥毓
陈建成
郑民耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102176438A publication Critical patent/CN102176438A/zh
Application granted granted Critical
Publication of CN102176438B publication Critical patent/CN102176438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明关于一种双面封装结构，其包括一基板、至少一第一电性组件、一第二晶粒、一阻隔坝及一填料。该第一电性组件邻接于该基板的第一表面。该第二晶粒位于与该基板的该第一表面相对的第二表面。该阻隔坝环绕该第二晶粒。该填料位于该阻隔坝所定义的空间中且包覆该第二晶粒。藉此，该第二晶粒及该第一电性组件间可减少电性噪声干扰，而且该阻隔坝及该填料的使用可以保护该第二晶粒。

Description

双面封装结构及应用其的无线通信系统
技术领域
本发明关于一种半导体封装结构，详言之，关于一种具有双面封装结构的半导体封装结构。
背景技术
半导体产业致力于制造轻薄短小的产品。特言之，电子产品通常必须在有限空间内容置高密度的电子组件。在一习知半导体封装结构中，数个半导体组件(例如：晶粒及被动组件)被置放于一基板的表面上。由于这些半导体组件以并列方式排列，因此它们会占据较大的空间。再者，这样的排列方式必须考虑电性噪声干扰(Noise Interference)。例如，射频组件(RF Components)会具有噪声而干扰数字基带(Digital Baseband)或一些敏感的模拟组件(Analog Component)。
发明内容
本发明提供一种封装结构，其包括一基板、至少一第一电性组件、一第二晶粒、一阻隔坝(Dam)、一填料(Fill)。该基板具有一第一表面及一第二表面，其中该第二表面相对该第一表面。该第一电性组件邻接于该基板的第一表面。该第二晶粒位于该基板的第二表面。该阻隔坝位于该基板的第二表面且环绕该第二晶粒。该填料位于该阻隔坝所定义的空间中且包覆该第二晶粒。
在本发明中，该第二晶粒及该第一电性组件位于该基板的不同表面，因此其不会在一个表面上占据太多空间，而且彼此之间可减少电性噪声干扰。此外，该阻隔坝及该填料的使用可以保护该第二晶粒。
本发明另提供一种封装结构，其包括一基板、至少一第一电性组件、数个外埠端子、一第二晶粒、一阻隔坝及一填料。该基板具有一第一表面、一第二表面、数个第一焊垫、数个第二焊垫，其中该第二表面相对该第一表面，这些第一焊垫邻接于该基板的第一表面，这些第二焊垫邻接于该基板的第二表面。该第一电性组件电性连接于这些第一焊垫。这些外埠端子位于该基板的第二表面，且电性连接于这些第二焊垫。该第二晶粒位于该基板的第二表面。该阻隔坝位于该基板的第二表面且环绕该第二晶粒。该填料位于该阻隔坝所定义的空间中且包覆该第二晶粒。
本发明另提供一种无线通信系统，其包括一封装结构及一承载件。该封装结构包括一基板、至少一第一电性组件、一第二晶粒、至少一外埠端子、一阻隔坝、一填料。该基板具有一第一表面及一第二表面，其中该第二表面相对该第一表面。该第一电性组件邻接于该基板的第一表面。该第二晶粒位于该基板的第二表面。该阻隔坝位于该基板的第二表面且环绕该第二晶粒。该填料位于该阻隔坝所定义的空间中且包覆该第二晶粒。该外埠端子位于该基板的第二表面，该承载件承载该封装结构，且该封装结构经由该外埠端子电性连接至该承载件。
附图说明
图1至图6显示本发明一实施例的封装结构的制造方法的示意图；
图7显示本发明一实施例的无线通信系统的示意图；
图8至图13显示本发明另一实施例的封装结构的示意图；
图14显示本发明另一实施例的封装结构的示意图；
图15至图20显示本发明另一实施例的封装结构的制造方法的示意图；及
图21至图26显示本发明另一实施例的封装结构的制造方法的示意图。
具体实施方式
参考图1至图6，显示本发明一实施例的封装结构的制造方法的示意图。参考图1，提供一基板10。该基板10具有一第一表面101、一第二表面102，其中该第二表面102相对该第一表面101。在本实施例中，该基板10更具有数个第一焊垫103，106、数个第二焊垫104、至少一导电层105及至少一连通柱107。这些第一焊垫103，106邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。该导电层105嵌于该基板10内，该第一焊垫106经由该连通柱107电性连接至该导电层105。
一第二晶粒11利用一黏着层12附着至该基板10的第二表面102。接着，形成数个条导线13以电性连接该第二晶粒11及该基板10的第二表面102。
参考图2及图3，形成一阻隔坝(Dam)14于该基板10的第二表面102以环绕该第二晶粒11。该阻隔坝14具有一第一高度H1。接着，形成一填料(Fill)15于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。该阻隔坝14的材质为树脂或金属，该填料15的材质为树脂，该阻隔坝14的材质与该填料15的材质不同。亦即，该阻隔坝14的材质的粘着性实质上较该填料15的材质的粘着性高，也就是说该填料15的材质的流动性较该阻隔坝14的材质的流动性为高。因此可以沿着该阻隔坝14以螺旋状的方式涂布该填料15，或是涂布一固定容量的填料15于该阻隔坝14所界定的空间中，该填料15因为毛细现象(Capillarity)而扩散填充整个空间。
参考图4，附着至少一第一电性组件至该基板10的第一表面101。在本实施例中，该至少一第一电性组件为一第一被动组件18及一第一晶粒16。该至少一第一电性组件(例如：该第一被动组件18及该第一晶粒16)附着至该基板10的第一焊垫103以电性连接至该基板10的第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。
参考图5，附着一金属盖19于该基板10的第一表面101以覆盖该第一电性组件。在本实施例中，该金属盖19电性连接至与该导电层105电性连接的第一焊垫106。该金属盖19可以利用焊料电性连接至该第一焊垫106。
参考图6，形成数个外埠端子191(例如凸块)于该基板10的第二焊垫104，以形成一封装结构1。每一这些外埠端子191具有一第二高度H2。在其它实施例中，这些外埠端子191可以形成于图1或图2的步骤。亦即，这些外埠端子191可以形成在该第二晶粒11附着至该基板10第二表面102之后(图1)，或者这些外埠端子191可以形成在该填料15填入该阻隔坝14所定义的空间中之后(图2)。
较佳地，为避免不需要的电性连接，该阻隔坝14的高度(该第一高度H1)实质上约为这些外埠端子191的高度(该第二高度H2)的7/10。例如：当这些外埠端子191的高度为0.75mm时，该阻隔坝14的高度可以介于0.45mm与0.55mm之间。然此非用以限制本发明，亦即除了这些外埠端子191为凸块以外，其它可用与外部组件电性连接的外埠端子皆可实施，唯其限制在于外埠端子191的高度至少需要大于该阻隔坝14的高度。
参考图6，显示本发明一实施例的封装结构的示意图。该封装结构1包括一基板10、至少一第一电性组件(例如：第一被动组件18及第一晶粒16)、一金属盖19、一第二晶粒11、数个条导线13、一阻隔坝14、一填料15及数个外埠端子191(例如凸块)。
该基板10具有一第一表面101及一第二表面102，其中该第二表面102相对该第一表面101。在本实施例中，该基板10更具有数个第一焊垫103，106、数个第二焊垫104、至少一导电层105及至少一连通柱107。这些第一焊垫103，106邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。这些外埠端子191附着至这些第二焊垫104。该第一电性组件(例如：该第一被动组件18及该第一晶粒16)附着至这些第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。该导电层105嵌于该基板10内，该第一焊垫106经由该连通柱107电性连接至该导电层105。该金属盖19电性连接至该第一焊垫106。
该金属盖19位于该基板10的第一表面101以覆盖该至少一第一电性组件(例如：该第一被动组件18及该第一晶粒16)。该二晶粒11利用一黏着层12附着至该基板10的第二表面102。这些导线13电性连接该第二晶粒11及该基板10。该阻隔坝14位于该基板10的第二表面102且环绕该第二晶粒11。该填料15位于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。该阻隔坝14的材质为树脂或金属，该填料15的材质为树脂，且该阻隔坝14的材质与该填料15的材质不同。这些外埠端子191位于该基板10的第二表面102。在本实施例中，这些外埠端子191电性连接至这些第二焊垫104。
在本实施例中，该第二晶粒11及该第一电性组件(例如：该第一被动组件18及该第一晶粒16)位于该基板10的不同表面，因此其不会在一个表面上占据太多空间。再者，该第二晶粒11及该第一电性组件(例如：该第一被动组件18及该第一晶粒16)间因为该基板10的该导电层105可以减少电性噪声干扰。而且，该阻隔坝14及该填料15的使用可以保护该第二晶粒11的导线连接。
参考图7，显示本发明一实施例的无线通信系统的示意图。该无线通信系统2包括一封装结构1及一承载件20。该封装结构1为图6的封装结构1。该承载件20承载该封装结构1，且该封装结构1电性连接至该承载件20。在本实施例中，该承载件20为一电路板，其一表面具有数个第三焊垫201。该封装结构1经由这些外埠端子191电性连接至该承载件20，然此非用以限制本发明，亦即除了该外埠端子191为凸块以外，其它可用与外部组件电性连接的外埠端子皆可实施。
参考图8至图13，显示本发明另一实施例的封装结构的制造方法的示意图。参考图8，提供一基板10。该基板10具有一第一表面101、一第二表面102，其中该第二表面102相对该第一表面101。在本实施例中，该基板10更具有数个第一焊垫103、数个第二焊垫104、数个导电层105及数个连通柱(Vias)306。这些第一焊垫103邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。这些连通柱306设置于该基板10的内以电性连接这些导电层105，且并未显露于该基板10的第一表面101或第二表面102，然此非用以限制本发明，这些连通柱306亦可贯穿该基板10的第一表面101与第二表面102，以电性连接这些导电层105。
一第二晶粒11利用一黏着层12附着至该基板10的第二表面102。接着，形成数个条导线13以电性连接该第二晶粒11及该基板10的第二表面102。
参考图9，形成一阻隔坝14于该基板10的第二表面102以环绕该第二晶粒11。在本实施例中，该阻隔坝14为一环侧壁以环绕该第二晶粒11。接着，形成一填料15于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。
参考图10，附着至少一第一电性组件至该基板10的第一表面101。在本实施例中，该至少一第一电性组件为一第一被动组件18及一第一晶粒16。该至少一第一电性组件(例如：该第一被动组件18及该第一晶粒16)附着至该基板10的第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。
参考图11，形成一封胶材料39于该基板10的第一表面101以包覆该至少一第一电性组件。该封胶材料39的材质与该填料15及该阻隔坝14的材质不同。
参考图12，形成数个外埠端子191(例如凸块)于该基板10的第二表面102上的第二焊垫104。参考图13，较佳地，形成一外金属层392于该封胶材料39上，以形成一封装结构3。该外金属层392位于该封胶材料39的上表面与侧表面。该外金属层392用以作为减少电磁波干扰(Electromagnetic Interference，EMI)的屏蔽(Shielding)。形成该金属层392的方式例如有溅镀(Sputter)、电镀及涂布技术等。该外金属层392延伸至该基板10的第二表面102且接触这些连通柱306。较佳地，该外金属层392实质上与该基板10的第二表面102共平面，且这些连通柱306为接地图案且具有一显露于该基板10侧面的接触面。该接触面与该基板10侧面齐平，如此该外金属层392便能与该连通柱306的接触面电性连接，以提供电磁波接地的路径与平整的封装结构外观。
参考图13，显示本发明另一实施例的封装结构的示意图。该封装结构3包括一基板10、至少一第一电性组件(例如：该第一被动组件18及该第一晶粒16)、一封胶材料39、一第二晶粒11、数个条导线13、一阻隔坝14、一填料15及数个外埠端子191。
该基板10具有一第一表面101、一第二表面102、数个第一焊垫103及数个第二焊垫104、数个导电层105及数个连通柱306。该第二表面102相对该第一表面101。这些第一焊垫103邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。这些连通柱306电性连接这些导电层105。
该第一电性组件(例如：该第一被动组件18及该第一晶粒16)邻接于该基板10的第一表面101。在本实施例中，这些第一电性组件附着至这些第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。
该封胶材料39位于该基板10的第一表面101且包覆该至少一第一电性组件。该第二晶粒11利用一黏着层12附着至该基板10的第二表面102。这些导线13电性连接该第二晶粒11及该基板10。该阻隔坝14位于该基板10的第二表面102且环绕该第二晶粒11。该填料15位于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。该阻隔坝14的材质为树脂或金属，该填料15的材质为树脂，该阻隔坝14的材质与该填料15的材质不同，且该封胶材料39的材质与该阻隔坝14及该填料15的材质不同。
这些外埠端子191位于该基板10的第二表面102。在本实施例中，这些外埠端子191附着至这些第二焊垫104以电性连接至这些第二焊垫104。该阻隔坝14的高度(第一高度H1)实质上约为这些外埠端子191的高度(第二高度H2)的7/10。
此外，该封胶材料39上更具有一外金属层392，其用以作为减少电磁波感扰的屏蔽，且其材质可以是铜、银、不锈钢或镍。
参考图14，显示本发明另一实施例的封装结构的示意图。本实施例的封装结构3A与图13的封装结构3大致相同，其中相同的组件赋予相同的编号。在该封装结构3A中，该基板10更具有至少一接地焊垫103a，其位于该基板10的第一表面101。该封装结构3A更包括一金属框393，其位于该接地焊垫103a上且嵌于该封胶材料39内。该金属框393的剖面为倒L形。在该外金属层392还未形成之前的切割步骤中，该封胶材料39并未完全被切断而形成一凹槽且显露该金属框393。当该外金属层392形成于该封胶材料39上之后，该外金属层392的底部为L形且接触该金属框393。因此，该金属框393电性连接该接地焊垫103a，且该外金属层392与该金属框393电性连接。
参考图15至图20，显示本发明另一实施例的双面封装结构的制造方法的示意图。参考图15，提供一基板10。该基板10具有一第一表面101、一第二表面102，其中该第二表面102相对该第一表面101。在本实施例中，该基板10更具有数个第一焊垫103、数个第二焊垫104、数个导电层105及数个连通柱306。这些第一焊垫103邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。这些连通柱306设置于该基板10的内且电性连接这些导电层105，且并未显露于该基板10的第一表面101或第二表面102，然此非用以限制本发明，这些连通柱306亦可贯穿该基板10的第一表面101与第二表面102，以电性连接这些导电层105。
至少一第二电性组件附着至该基板10的第二表面102。在本实施例中，该第二电性组件为一第二被动组件481。该第二电性组件(例如：第二被动组件481)附着至该基板10的第二焊垫104。
参考图16，一第二晶粒11利用一黏着层12附着至该基板10的第二表面102。接着，形成数个条导线13以电性连接该第二晶粒11及该基板10的第二表面102。
参考图17，形成一阻隔坝14于该基板10的第二表面102以环绕该第二晶粒11。接着，形成一填料15于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。该第二被动组件481定义出该填料15及该阻隔坝14位于该基板10的第二表面102的位置。在本实施例中，该第二被动组件481与该阻隔坝14之间的距离D1与该阻隔坝14的宽度T1相同，例如介于0.2mm与0.3mm之间。
参考图18，附着至少一第一电性组件至该基板10的第一表面101。在本实施例中，该至少一第一电性组件为一第一被动组件18及一第一晶粒16。该至少一第一电性组件(例如：该第一被动组件18及该第一晶粒16)附着至该基板10的第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。
参考图19，形成一封胶材料39于该基板10的第一表面101以包覆该至少一第一电性组件。该封胶材料39的材质与该填料15及该阻隔坝14的材质不同。参考图20，形成数个外埠端子191(例如凸块)于这些第二焊垫104，且形成一外金属层392于该封胶材料39上，以形成一封装结构4。此外，该外金属层392与这些连通柱306的接触面电性连接，因为这些连通柱306具有一显露于该基板10侧面的接触面，而该接触面与该基板10侧面齐平，且与该外金属层392与该基板10的第二表面102齐平，故可以提供电磁波接地的路径与一平整的封装结构外观。
参考图20，显示本发明另一实施例的封装结构的示意图。本实施例的封装结构4与图13的封装结构3大致相同。在本实施例中，该封装结构4更包括至少一第二电性组件，其附着至该基板10的第二表面102。较佳地，该第二电性组件为一第二被动组件481。
参考图21至图26，显示本发明另一实施例的封装结构的制造方法的示意图。参考图21，提供一基板10。该基板10具有一第一表面101及一第二表面102，其中该第二表面102相对该第一表面101。在本实施例中，该基板10更具有数个第一焊垫103，106、数个第二焊垫104、至少一导电层105及至少一连通柱107。这些第一焊垫103，106邻接于该基板10的第一表面101，这些第二焊垫104邻接于该基板10的第二表面102。该导电层105嵌于该基板10内，该第一焊垫106经由该连通柱107电性连接至该导电层105。
至少一第二电性组件附着至该基板10的第二表面102。在本实施例中，该第二电性组件为一第二被动组件481。该第二电性组件(例如：第二被动组件481)附着至该基板10的第二焊垫104。
参考图22，一第二晶粒11利用一黏着层12附着至该基板10的第二表面102。接着，形成数个条导线13以电性连接该第二晶粒11及该基板10的第二表面102。
参考图23，形成一阻隔坝14于该基板10的第二表面102以环绕该第二晶粒11。接着，形成一填料15于该阻隔坝14所定义的空间中以包覆该第二晶粒11及这些导线13。该阻隔坝14的材质为树脂或金属，该填料15的材质为树脂，该阻隔坝14的材质与该填料15的材质不同。该第二被动组件481定义出该填料15及该阻隔坝14位于该基板10的第二表面102的位置。在本实施例中，该第二被动组件481与该阻隔坝14之间的距离D1与该阻隔坝14的宽度T1相同。
参考图24，附着至少一第一电性组件及至少一第三电性组件至该基板10的第一表面101。在本实施例中，该至少一第一电性组件为一第一被动组件18及一第一晶粒16，其附着至这些第一焊垫103。该第一晶粒16具有数个第一凸块17，且该第一晶粒16覆晶接合至该基板10。该至少一第三电性组件为一第三晶粒561，其附着至这些第一焊垫103。
参考图25，附着一金属盖19于该基板10的第一表面101以覆盖该至少一第一电性组件及该至少一第三电性组件。在本实施例中，该金属盖19电性连接至这些第一焊垫106。该金属盖19具有一隔板192，以区隔出一第一屏蔽空间193及一第二屏蔽空间194。该第一电性组件位于该第一屏蔽空间193，且该第三电性组件位于该第二屏蔽空间194。因而该隔板192可以同时提供该第一电性组件及该第三电性组件之间电磁波感扰的屏蔽。
参考图26，形成数个外埠端子191(例如凸块)于该基板10第二表面102的第二焊垫104，以形成一封装结构5。在其它实施例中，这些外埠端子191可以形成于图21或图23的步骤。亦即，这些外埠端子191可以形成在该第二电性组件附着至该基板10第二表面102之后(图21)，或者这些外埠端子191可以形成在该填料15填入该阻隔坝14所定义的空间中之后(图23)。
参考图26，显示本发明另一实施例的封装结构的示意图。本实施例的封装结构5与图6的封装结构1大致相同。在本实施例中，该封装结构5更包括至少一第二电性组件及至少一第三电性组件。该第二电性组件附着至该基板10的第二表面102，较佳地，该第二电性组件为一第二被动组件481。该第三电性组件附着至该基板10的第一表面101，较佳地，该第三电性组件为一第三晶粒561。该金属盖19具有一隔板192，以区隔出一第一屏蔽空间193及一第二屏蔽空间194。该第一电性组件位于该第一屏蔽空间193，且该第三电性组件位于该第二屏蔽空间194。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (20)

1.一种封装结构，包括：
一基板，具有一第一表面及一第二表面，其中该第二表面相对该第一表面；
至少一第一电性组件，邻接于该基板的第一表面，且与该基板电性连接；
一第二晶粒，位于该基板的第二表面，且与该基板电性连接；
一阻隔坝，位于该基板的第二表面且环绕该第二晶粒；及
一填料，位于该阻隔坝所定义的空间中且包覆该第二晶粒。
2.如权利要求1的封装结构，其中该阻隔坝的材质为树脂或金属，该填料的材质为树脂，该阻隔坝的材质与该填料的材质不同，且该封胶材料的材质与该阻隔坝及该填料的材质不同。
3.如权利要求1的封装结构，更包括一封胶材料，位于该基板的第一表面且包覆该至少第一电性组件。
4.如权利要求3的封装结构，更包括一外金属层，位于该封胶材料的上表面与侧表面。
5.如权利要求4的封装结构，其中该基板更具有至少一导电层，且该外金属层与该导电层电性连接。
6.如权利要求1的封装结构，更包括一金属盖，附着至该基板的第一表面以覆盖该至少第一电性组件。
7.如权利要求6的封装结构，更包括至少一第三电性组件，该金属盖更包括一第一屏蔽空间及一第二屏蔽空间，该第一电性组件位于该第一屏蔽空间且该第三电性组件位于该第二屏蔽空间。
8.一种封装结构，包括：
一基板，具有一第一表面、一第二表面、数个第一焊垫，其中该第二表面相对该第一表面，这些第一焊垫邻接于该基板的第一表面；
至少一第一电性组件，电性连接于这些第一焊垫；
至少一外埠端子，位于该基板的第二表面，且电性连接于该基板；
一第二晶粒，位于该基板的第二表面，且电性连接于该基板；
一阻隔坝，位于该基板的第二表面且环绕该第二晶粒；及
一填料，位于该阻隔坝所定义的空间中且包覆该第二晶粒。
9.如权利要求8的封装结构，其中该阻隔坝的材质为树脂或金属，该填料的材质为树脂，该阻隔坝的材质与该填料的材质不同，且该封胶材料的材质与该阻隔坝及该填料的材质不同。
10.如权利要求8的封装结构，更包括：
一封胶材料，位于该基板的第一表面且包覆该至少第一电性组件；以及
一外金属层，位于该封胶材料上。
11.如权利要求10的封装结构，其中该基板更具有至少一导电层及至少一连通柱，该连通柱电性连接该导电层，且该外金属层延伸至该基板的第二表面并接触这些连通柱。
12.如权利要求10的封装结构，更包括一金属框，其中该基板更具有至少一接地焊垫，位于该基板的第一表面，该金属框电性连接该接地焊垫上且嵌于该封胶材料内，该外金属层与该金属框电性连接。
13.如权利要求8的封装结构，更包括一金属盖，附着至该基板的第一表面以覆盖该至少第一电性组件。
14.如权利要求13的封装结构，更包括至少一第三电性组件，该金属盖更包括一第一屏蔽空间及一第二屏蔽空间，该第一电性组件位于该第一屏蔽空间且该第三电性组件位于该第二屏蔽空间。
15.一种无线通信系统，包括：
一封装结构，包括：
一基板，具有一第一表面及一第二表面，其中该第二表面相对该第一表面；
至少一第一电性组件，邻接于该基板的该第一表面且与该基板电性连接；
一第二晶粒，位于该基板的该第二表面且与该基板电性连接；
至少一外埠端子，位于该基板的该第二表面，且与该基板电性连接；
一阻隔坝，位于该基板的第二表面且环绕该第二晶粒；及
一填料，位于该阻隔坝所定义的空间中且包覆该第二晶体；以及
一承载件，承载该封装结构，且与该封装结构的该外埠端子电性连接。
16.如权利要求15的无线通信系统，其中该封装结构更包括：
一封胶材料，位于该基板的第一表面且包覆该至少第一电性组件；以及
一外金属层，位于该封胶材料上。
17.如权利要求16的无线通信系统，其中该基板更具有数个导电层及数个连通柱，这些连通柱电性连接这些导电层，且该外金属层延伸至该基板的第二表面且接触这些连通柱。
18.如权利要求16的无线通信系统，更包括一金属框，其中该基板更具有至少一接地焊垫，位于该基板的第一表面，该金属框位于该接地焊垫上且嵌于该封胶材料内，该外金属层的底部接触该金属框。
19.如权利要求15的无线通信系统，更包括一金属盖，附着至该基板的第一表面以覆盖该至少第一电性组件。
20.如权利要求19的无线通信系统，更包括至少一第三电性组件，该金属盖更包括一第一屏蔽空间及一第二屏蔽空间，该第一电性组件位于该第一屏蔽空间且该第三电性组件位于该第二屏蔽空间。
CN2011100568410A 2010-10-11 2011-03-01 双面封装结构及应用其的无线通信系统 Active CN102176438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39192410P 2010-10-11 2010-10-11
US61/391,924 2010-10-11

Publications (2)

Publication Number Publication Date
CN102176438A true CN102176438A (zh) 2011-09-07
CN102176438B CN102176438B (zh) 2013-07-17

Family

ID=44519584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100568410A Active CN102176438B (zh) 2010-10-11 2011-03-01 双面封装结构及应用其的无线通信系统

Country Status (2)

Country Link
CN (1) CN102176438B (zh)
TW (1) TWI523158B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102832182A (zh) * 2012-09-10 2012-12-19 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN105321830A (zh) * 2014-07-30 2016-02-10 日月光半导体制造股份有限公司 电子封装模块的制造方法
CN105845661A (zh) * 2015-02-02 2016-08-10 英飞凌科技股份有限公司 在封装结构下方具有芯片的半导体装置
WO2021135880A1 (zh) * 2019-12-30 2021-07-08 青岛歌尔智能传感器有限公司 异形tws sip模组及其制作方法
CN115775738A (zh) * 2021-09-07 2023-03-10 星科金朋私人有限公司 利用金属框架和盖的隔间型屏蔽

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
TWI647796B (zh) * 2018-04-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
EP3745457A1 (en) * 2019-05-28 2020-12-02 Mediatek Inc. Semiconductor package having discrete antenna device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079568A1 (en) * 2000-12-27 2002-06-27 Yinon Degani Stacked module package
CN1395302A (zh) * 2001-07-10 2003-02-05 北京握奇数据系统有限公司 芯片封胶方法及其双界面卡的封装方法
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
CN1929132A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 电子装置
CN101308804A (zh) * 2008-07-08 2008-11-19 日月光半导体制造股份有限公司 射频模块的封装结构及其制造方法
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US20100001390A1 (en) * 2006-05-25 2010-01-07 Samsung Electro-Mechanics Co., Ltd. System in package module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079568A1 (en) * 2000-12-27 2002-06-27 Yinon Degani Stacked module package
CN1395302A (zh) * 2001-07-10 2003-02-05 北京握奇数据系统有限公司 芯片封胶方法及其双界面卡的封装方法
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
US20100001390A1 (en) * 2006-05-25 2010-01-07 Samsung Electro-Mechanics Co., Ltd. System in package module
CN1929132A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 电子装置
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
CN101308804A (zh) * 2008-07-08 2008-11-19 日月光半导体制造股份有限公司 射频模块的封装结构及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324409A (zh) * 2011-10-11 2012-01-18 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102324409B (zh) * 2011-10-11 2013-11-20 日月光半导体制造股份有限公司 具有散热结构的半导体封装及其制造方法
CN102832182A (zh) * 2012-09-10 2012-12-19 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN105321830A (zh) * 2014-07-30 2016-02-10 日月光半导体制造股份有限公司 电子封装模块的制造方法
CN105321830B (zh) * 2014-07-30 2019-02-05 日月光半导体制造股份有限公司 电子封装模块的制造方法
CN105845661A (zh) * 2015-02-02 2016-08-10 英飞凌科技股份有限公司 在封装结构下方具有芯片的半导体装置
CN105845661B (zh) * 2015-02-02 2020-10-16 英飞凌科技股份有限公司 在封装结构下方具有芯片的半导体装置
WO2021135880A1 (zh) * 2019-12-30 2021-07-08 青岛歌尔智能传感器有限公司 异形tws sip模组及其制作方法
CN115775738A (zh) * 2021-09-07 2023-03-10 星科金朋私人有限公司 利用金属框架和盖的隔间型屏蔽

Also Published As

Publication number Publication date
TW201216417A (en) 2012-04-16
CN102176438B (zh) 2013-07-17
TWI523158B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
CN102176438B (zh) 双面封装结构及应用其的无线通信系统
CN103996670B (zh) 半导体装置
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
CN100563405C (zh) 立体电子电路装置及其中继基板和中继框
CN105304582B (zh) 封装结构及其制法
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
CN106856195B (zh) 包括侧屏蔽部件的半导体封装
CN106449602A (zh) 具有emi屏蔽部分的半导体封装及其制造方法
CN104241255B (zh) 电子组件模块及其制造方法
KR20060129519A (ko) 오버몰드 패키지 및 그 제조 방법
TW200933765A (en) Integrated circuit package system for shielding electromagnetic interference
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
CN111696963A (zh) 封装结构及其制作方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN106449440A (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
CN106711123A (zh) 半导体封装件及其制造方法
CN101145526A (zh) 具有电磁屏蔽的半导体封装结构及其制作方法
CN102446870A (zh) 具有静电放电及防电磁波干扰的封装件
CN102142403A (zh) 具有电磁屏蔽的封装结构及其制造方法
CN101887860A (zh) 电子元件制造方法及其封装结构
JP2006261622A (ja) 集積回路パッケージ構造とそのパッケージ方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant