JP2006261622A - 集積回路パッケージ構造とそのパッケージ方法 - Google Patents

集積回路パッケージ構造とそのパッケージ方法 Download PDF

Info

Publication number
JP2006261622A
JP2006261622A JP2005150652A JP2005150652A JP2006261622A JP 2006261622 A JP2006261622 A JP 2006261622A JP 2005150652 A JP2005150652 A JP 2005150652A JP 2005150652 A JP2005150652 A JP 2005150652A JP 2006261622 A JP2006261622 A JP 2006261622A
Authority
JP
Japan
Prior art keywords
conductive
substrate
integrated circuit
chip
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005150652A
Other languages
English (en)
Inventor
Kuei-Chen Liang
桂珍 梁
Chung-Ju Wu
忠儒 呉
Chung-Yin Fang
重尹 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Publication of JP2006261622A publication Critical patent/JP2006261622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】集積回路パッケージ構造とそのパッケージ方法の提供。
【解決手段】集積回路パッケージ構造は基板２１８、チップ２０２、複数の連接導線及び導電充填材料２２２を具え、基板は少なくとも一つの導電構造２０８を具え、連接導線の表面に絶縁物質があり、チップは基板上に固定され、連接導線が電気的にチップと導電構造に接続され、導電充填材料は複数の連接導線の間に固定される。集積回路パッケージ方法はチップを基板上に固定し、連接導線を介してチップと導電構造を連接し、連接導線の間に導電充填材料を形成する工程を包含する。
【選択図】図２

Description

本発明は一種の集積回路パッケージ構造とそのパッケージ方法に係り、特に、電気シールドとユニバーサル基板を具えた集積回路パッケージ構造とそのパッケージ方法に関する。
伝統的なワイヤボンディングパッケージ製品中、その信号の伝送にはワイヤボンディング技術が使用され、導体連接導線（例えば金線）がチップのパッドからパッケージ基板上のボンディングフィンガーにボンディングされ、更に基板上の配線（ｔｒａｃｅ ｒｏｕｔｉｎｇ）、導電貫通孔、下層回路等を経由して信号が基板底面のバンプに伝送され、信号伝送が完成する。
図１は伝統的なパッケージ構造の断面図であり、そのパッケージ基板１１８の表面は導電のボンディングフィンガー１０６があり、それと信号線１０８が接続された後、導電貫通孔１１０を経由してパッケージ基板１１８と下層回路１１２が接続され、最後にパッケージ基板１１８下方のバンプ１１４に接続される。ボンディングフィンガー１０６は回路レイアウトの関係によりストリップ構造とされ、その後、緊密にチップ１０２の周囲（図示せず）に区画配列され、並びに導電貫通孔１１０と相互に所定距離離間する。これにより信号線１０８によりボンディングフィンガー１０６と導電貫通孔１１０を接続し、これにより金線１０４中の信号がバンプ１１４に伝送されるようにする必要がある。チップ１０２は通常銀ペースト１１６によりパッケージ基板１１８上に接着される。金線１０４はチップ１０２のパッド（図示せず）よりボンディングフィンガー１０６に接続される。パッケージ構造完成時には、絶縁材料、例えば封止樹脂１２０で被覆して複数の金線１０４の間に導通の情況が発生するのを防止する必要がある。その後、導熱上カバー１２２で封止樹脂１２０の上を被覆する。
パッケージ製品体積が日々縮小され及び回路レイアウトが日々複雑になるに伴い、その金線密度も増加する。金線自身は不絶縁であり、ゆえに隣り合う金線或いは異なる層の金線がピッチ過密によりパッケージ作業過程中に相互に電気導通の情況を発生すると、短絡現象が発生する。短絡の確率を減らすため、現在は金線の長さを制限しボンディングフィンガーの位置分布の方式を限定する方式により、金線相互の間の接近或いは交叉重畳の機会の発生を減らしている。さらに、バンプとパッケージ基板表面のボンディングフィンガーの間の電気接続には上下層配線の方式によりレイアウトし、チップを載置する基板を顧客の要求に応じて異なった配線レイアウトの基板をカスタマーデザインできるようにする必要がある。残念ながら、このようなカスタマーデザイン基板の大半は顧客の要求する特定チップに適用されるだけであり、絶対多数のチップに適用することはできず、ゆえに一旦カスタマーデザインされた基板は全部が使用されなければ、在庫の増加を形成して全体コストをアップさせる。且つ、カスタマーデザインされた基板は、リードタイム（ｌｅａｄ ｔｉｍｅ）が長過ぎてチップ検査の時間を誤りやすく、これもコストアップの原因の一つである。このほか、周知のパッケージ技術では、金線間相互の干渉を減らすため、隣り合う各金線の間に電気シールド用ボンディングワイヤを増加する必要があるため、パッケージ製品中のボンディングワイヤ数が大幅に増加し、パッケージの困難度、及び時間とコストの浪費を形成しやすい。このほか、伝統的なパッケージ構造のワイヤボンディングは電気シールド用ボンディングワイヤを使用して金線間の短絡を防止し相互の干渉（ｃｒｏｓｓ ｔａｌｋ）を減らすが、金線の間の磁性の干渉に対しては、伝統的なパッケージ構造は大半が隔離不能である。
前述の伝統的なパッケージ基板の複雑な配線設計及び電気干渉をかんがみると、有効に電気干渉を隔離できるパッケージ構造とそのパッケージ方法、及び、本発明のパッケージ構造中に応用でき、且つ多種類のチップに適用できるユニバーサルパッケージ基板の提出が必要である。
上述の背景により、本発明の目的の一つは一種のユニバーサル基板を提供することにあり、それは、各種チップに適用できるのみならず、複雑な配線レイアウトを防止でき、複雑な配線レイアウトにより増加するパッケージの困難度とコストの問題を解決し、且つ金線短絡の問題を解決できるものとする。
本発明の別の目的は、一種のパッケージ構造を提供することにあり、それは、電気絶縁すると共に磁気絶縁し、電気干渉を有効に隔離するものとする。並びに有効に周知の技術にあって、電気干渉を隔離するために各金線間に増加される接地線による金線密度過密、ワイヤボンディング難度増加、回路レイアウトの複雑化、パッケージ難度増加及びコスト増加等の問題を解決できるものとする。
上述の目的に基づき、本発明の実施例の一つは一種のパッケージ構造とそのパッケージ方法を提供する。その基板上にはパッド（例えばボンディングフィンガー）があり、各パッドの上或いは傍らに対応する導電貫通孔が設けられて基板を貫通し、並びに対応するバンプと接続されている。チップが基板に接着された後、絶縁物質で被覆された連接導線のワイヤボンディングを行なう。これにより、本発明のパッケージ基板は各種チップのパッケージに適用可能とされ、伝統的な複雑な配線レイアウトを防止し、且つ連接導線の間の短絡を防止できる。続いて、ワイヤボンディング後のチップ及び基板上に更に導電樹脂を充填し、連接導線を電気シールドし、有効に電気干渉を隔離する。
請求項１の発明は、集積回路パッケージ構造において、
少なくとも一つの導電構造を具えた基板と、
チップ固定材料で該基板に固定されるチップと、
複数の連接導線であって、各連接導線の表面に絶縁物質があり、これら連接導線が該チップが該導電構造を電気接続する、上記複数の連接導線と、
これら連接導線の間に固定された導電充填材料と、
を包含することを特徴とする、集積回路パッケージ構造としている。
請求項２の発明は、請求項１記載の集積回路パッケージ構造において、接地構造を更に包含し、該接地構造は導電充填材料に電気接続され、且つチップ固定材料と接続され接地することを特徴とする、集積回路パッケージ構造としている。
請求項３の発明は、請求項２記載の集積回路パッケージ構造において、基板が接地開口を具え、接地構造が該接地開口に形成されたことを特徴とする、集積回路パッケージ構造としている。
請求項４の発明は、請求項１記載の集積回路パッケージ構造において、絶縁層を包含し、該絶縁層は導電構造と導電充填材料の間、及び、導電充填材料とチップの間に形成されたことを特徴とする、集積回路パッケージ構造としている。
請求項５の発明は、請求項１記載の集積回路パッケージ構造において、導電構造がピンとされたことを特徴とする、集積回路パッケージ構造としている。
請求項６の発明は、請求項１記載の集積回路パッケージ構造において、導電構造が、
少なくとも一つのパッドを具え且つ基板の一つの表面に設置された第１導電構造と、
該基板のもう一つの表面に設置された第２導電構造と、
該基板を貫通し並びに第１導電構造と第１導電構造を電気接続する連接構造と、
を具えたことを特徴とする、集積回路パッケージ構造としている。
請求項７の発明は、請求項６記載の集積回路パッケージ構造において、基板が複数の導電貫通孔を具え、連接構造がこれら導電貫通孔中に形成され、且つ第１導電構造が該導電貫通孔の傍らに対応するよう形成されたことを特徴とする、集積回路パッケージ構造としている。
請求項８の発明は、請求項６記載の集積回路パッケージ構造において、基板が複数の導電貫通孔を具え、一部の連接構造がこれら導電貫通孔中に形成され、且つパッドが導電貫通孔の上に対応するよう形成されたことを特徴とする、集積回路パッケージ構造としている。
請求項９の発明は、請求項７記載の集積回路パッケージ構造において、第２導電構造が複数のバンプを包含し、これらバンプが導電貫通孔の傍らに対応するよう形成されたことを特徴とする、集積回路パッケージ構造としている。
請求項１０の発明は、請求項７記載の集積回路パッケージ構造において、第２導電構造が導電貫通孔に対応してそれを被覆することを特徴とする、集積回路パッケージ構造としている。
請求項１１の発明は、請求項１記載の集積回路パッケージ構造において、チップ固定材料が導電性を具えたことを特徴とする、集積回路パッケージ構造としている。
請求項１２の発明は、請求項１記載の集積回路パッケージ構造において、導電充填材料が、固体、液体、ゲル状態物質及び相変化材料からなる群より選択されることを特徴とする、集積回路パッケージ構造としている。
請求項１３の発明は、請求項１記載の集積回路パッケージ構造において、基板上に形成されたスペーサ構造を包含することを特徴とする、集積回路パッケージ構造としている。
請求項１４の発明は、請求項１３記載の集積回路パッケージ構造において、スペーサ構造の上に被覆構造が設置されたことを特徴とする、集積回路パッケージ構造としている。
請求項１５の発明は、請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体の一端がチップの接地パッドに接続され、別端が導電充填材料に電気接続されたことを特徴とする、集積回路パッケージ構造としている。
請求項１６の発明は、請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体の一端が基板上の接地パッドに接続され、別端が導電充填材料中にフローティングすることを特徴とする、集積回路パッケージ構造としている。
請求項１７の発明は、請求項６記載の集積回路パッケージ構造において、第１導電構造の一部が露出して導電充填材料に接触したことを特徴とする、集積回路パッケージ構造としている。
請求項１８の発明は、請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体はチップの接地パッドと基板上の接地パッドに接続され、且つ導電充填材料に電気接続されたことを特徴とする、集積回路パッケージ構造としている。
請求項１９の発明は、パッケージ基板において、該パッケージ基板は少なくとも一つのチップ及び複数の連接導線を具えたパッケージ構造に適用され、各連接導線の表面に絶縁物質があり、該パッケージ基板は、
複数の導電貫通孔を具えた基板と、
該基板上に形成されてこれら導電貫通孔に接触する導電構造と、
を具え、少なくとも一つのこれら連接導線がチップと導電構造を接続したことを特徴とする、パッケージ基板としている。
請求項２０の発明は、請求項１９記載のパッケージ基板において、導電構造がピンとされたことを特徴とする、パッケージ基板としている。
請求項２１の発明は、請求項１９記載のパッケージ基板において、接地構造が基板内に設けられたことを特徴とする、パッケージ基板としている。
請求項２２の発明は、請求項１９記載のパッケージ基板において、接地構造が基板内に形成された接地開口とされたことを特徴とする、パッケージ基板としている。
請求項２３の発明は、請求項１９記載のパッケージ基板において、導電構造が、
少なくとも一つのパッドを具え且つ基板の一つの表面に設置された第１導電構造と、
該基板のもう一つの表面に設置された第２導電構造と、
該基板を貫通する導電貫通孔中に形成されて第１導電構造と第１導電構造を電気接続する連接構造と、
を具えたことを特徴とする、パッケージ基板としている。
請求項２４の発明は、請求項２３記載のパッケージ基板において、パッドの形状が円形とされたことを特徴とする、パッケージ基板としている。
請求項２５の発明は、請求項２３記載のパッケージ基板において、第１導電構造が導電貫通孔の上方に形成されたことを特徴とする、パッケージ基板としている。
請求項２６の発明は、請求項２３記載のパッケージ基板において、第１導電構造が導電貫通孔の傍らに形成されたことを特徴とする、パッケージ基板としている。
請求項２７の発明は、請求項２３記載のパッケージ基板において、第２導電構造が複数のバンプを包含したことを特徴とする、パッケージ基板としている。
請求項２８の発明は、請求項２３記載のパッケージ基板において、第２導電構造が導電貫通孔の下方に形成されたことを特徴とする、パッケージ基板としている。
請求項２９の発明は、請求項２３記載のパッケージ基板において、第２導電構造が導電貫通孔の傍らに形成されたことを特徴とする、パッケージ基板としている。
請求項３０の発明は、集積回路パッケージ方法において、
少なくとも一つの導電構造を具えた基板を提供する工程、
チップ固定材料を形成してチップを該基板に固定する工程、
表面が絶縁物質で被覆された複数の連接導線で該チップと該導電構造を電気接続する工程、
導電充填材料をこれら連接導線の間に形成する工程、
を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３１の発明は、請求項３０記載の集積回路パッケージ方法において、接地構造を形成して導電充填材料に接続し、且つチップ固定材料と接続する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３２の発明は、請求項３０記載の集積回路パッケージ方法において、接地構造を基板内に形成する接地開口とすることを特徴とする、集積回路パッケージ方法としている。
請求項３３の発明は、請求項３０記載の集積回路パッケージ方法において、絶縁層を導電構造と導電充填材料の間、及び、導電充填材料とチップの間に形成する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３４の発明は、請求項３０記載の集積回路パッケージ方法において、引出導体を導電充填材料と接地構造に接続する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３５の発明は、請求項３０記載の集積回路パッケージ方法において、導電構造を形成する工程が、
少なくとも一つのパッドを具えた第１導電構造を基板の一つの表面に形成する工程、
基板のもう一つの表面に第２導電構造を形成する工程、
導電貫通孔中を貫通するように連接構造を形成し、並びに該連接構造により第１導電構造と第２導電構造を電気接続する工程、
を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３６の発明は、請求項３５記載の集積回路パッケージ方法において、複数のバンプを導電貫通孔の傍らに対応するように形成して第２導電構造となす工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３７の発明は、請求項３５記載の集積回路パッケージ方法において、スペーサ構造を形成して導電充填材料の分布範囲を制限する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３８の発明は、請求項３７記載の集積回路パッケージ方法において、被覆構造をスペーサ構造の上に形成する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項３９の発明は、請求項３０記載の集積回路パッケージ方法において、引出導体の一端をチップの接地パッドに接続し、並びに引出導体の別端を導電充填材料に電気接続する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項４０の発明は、請求項３０記載の集積回路パッケージ方法において、引出導体の一端を基板上の接地パッドに接続し、並びに引出導体の別端を導電充填材料に電気接続する工程を包含することを特徴とする、集積回路パッケージ方法としている。
請求項４１の発明は、請求項３５記載の集積回路パッケージ方法において、導電充填材料と一部の露出した第２導電構造の部分を電気接続する工程を包含することを特徴とする、集積回路パッケージ方法としている。
本発明は一種のユニバーサル基板を提供し、それは、各種チップに適用できるのみならず、複雑な配線レイアウトを防止でき、複雑な配線レイアウトにより増加するパッケージの困難度とコストの問題を解決し、且つ金線短絡の問題を解決できる。
本発明はまた、一種のパッケージ構造を提供し、それは、電気絶縁すると共に磁気絶縁し、電気干渉を有効に隔離するものとする。並びに有効に周知の技術にあって、電気干渉を隔離するために各金線間に増加される接地線による金線密度過密、ワイヤボンディング難度増加、回路レイアウトの複雑化、パッケージ難度増加及びコスト増加等の問題を解決できる。
本発明のある実施例が以下に詳細に説明される。しかし、この詳細な説明のほかにも、本発明は更に広く他の実施例で実行可能である。即ち、本発明の範囲は既に提出した実施例の制限を受けず、本発明の提出する特許請求の範囲に準じる。次に、本発明の実施例の図面中の各装置或いは構造が単一装置或いは構造を以て記載、説明される時、それはその数の認知を限定するものではなく、ゆえに以下の説明で特に数上の制限を強調しない時、本発明の精神と応用範囲は複数の装置或いは構造が併存する構造と方法に及ぶ。更に、本明細書中、技術内容を十分に提示するため、各装置の異なる部分はサイズにより描かれていない。あるサイズとその他の関係サイズは誇張或いは簡易化され、これにより明らかな記述と本発明の理会を提供する。本発明が援用する既存の技術は特に記載せず、これにより記載を明確とし、ここでは僅かに重点式に引用して本発明の説明を助ける。
図２は本発明の実施例の一つのパッケージ構造の断面図である。パッケージ基板（以下、基板２１８と称する）は導電構造２０９を具えている。導電構造２０９は第１導電構造２０８、第２導電構造２１４及び連接構造２１１を包含する。本実施例では、第１導電構造２０８は基板２１８の一つの表面に形成され、それはパッドの形式（例えばボンディングフィンガー）とされるか、或いはその他の種類の導電構造（例えば柱状、円形）とされうる。第２導電構造２１４は本実施例では基板２１８の別の表面に形成される。それはバンプ或いはその他の導電性質を具えた材料及び形状とされる。本実施例では、基板２１８は複数の導電貫通孔２１２を具え、連接構造２１１が導電貫通孔２１２のなかに形成され、並びに第１導電構造２０８と第２導電構造２１４に接続される。実際の応用時は、多種類の方法で連接構造２１１を形成可能であり、例えば導電貫通孔２１２内側表面が導電物質（例えば銅或いはその他の導電金属）で被覆されるか、或いは本実施例と同様に導電物質が全体の導電貫通孔２１２に充填されて、基板２１８の表面上の第１導電構造２０８が基板２１８の別の表面の第２導電構造２１４を電気に接続する。このほか、導電貫通孔２１２は基板２１８を貫通する貫通孔とされるほか、必要により基板２１８を未貫通の貫通孔とされうる。
図示されるように、チップ２０２（ｃｈｉｐ或いはｄｉｅ）が基板２１８上に固定される。固定の方式には多種類の異なる方式があり、そのうちの一つは本実施例と同様にチップ接着材料２０６によりチップ２０２が基板２１８上に接着固定（ｄｉｅ ｂｏｎｄ、ｄｉｅ ｍｏｕｎｔ、或いはｄｉｅ ａｔｔａｃｈ）される。本実施例では、チップ接着材料２０６が導電性を具えた接着性物質とされ、例えば銀粒子が充填されたエポキシ樹脂とされ、それは一般に銀ペーストと称される。
図示されるように、基板２１８のチップ２０２との接触の表層（ｄｉｅ ｐａｄｄｌｅ）周囲に接地属性（ｇｒｏｕｎｄ ｎｅｔ）を具えた接地開口２０７（ｄｉｅ ｐａｄｄｌｅ ｏｐｅｎｉｎｇｓ）が接続される。本実施例では、チップ２０２のボンディングパッドと基板２１８の導電構造２０９の間のワイヤボンディング接合は、表面を絶縁材料で被覆した連接導線２０４、例えば表面が絶縁された金線が採用される。現在本発明に使用可能で且つ絶縁材料で被覆された金線の一例として、ＭＩｃｒｏｂｏｎｄｓ社製のＸ−ｗｉｒｅが挙げられる。チップ２０２と基板２１８の表面にはバリア層（ｂａｒｒｉｅｒ ｌａｙｅｒ）と称される絶縁層２１０が形成され、これにより連接導線２０４とチップ２０２の接続部分が被覆される且つ基板２１８のスポッティングを行ないたい領域に隔離構造２１６により辺縁を形成可能で、これにより隔離層２１０が分布する領域を制限し（本実施例では、隔離構造２１６は突起構造の絶縁液ストッパウォールとされるが、その他の実施例では凹んだ構造或いは工程制御によりストッパウォール不能とされる）、その形成範囲を制限する。
本発明の連接導線２０４の間には導電充填材料２２２、例えば銀ペーストが形成される。このほか、本実施例中、さらに導電充填材料２２２がチップ接着材料２０６に接触し、さらに基板２１８の接地開口２０７を通して接地し、電気及び電磁のシールド作用を達成する。前述の導電充填材料２２２の製造では、スペーサ構造２２０、例えばフレーム式ストッパウォールを用いて導電充填材料２２２の分布範囲を制限し、その後、被覆構造２２４、例えば導熱上カバーをスペーサ構造２２０の上に設置する。注意すべきことは、本発明はパッケージ時に伝統的な構造の配線を維持するか或いは必要に応じて基板２１８の上表面にあって一部或いは全部の伝統的配線（ｔｒａｃｅ ｒｏｕｔｉｎｇ）を省略できることである。ゆえに、実際の必要に応じて、異なるタイプのチップに同一のユニバーサル基板を使用できる。
図３から図１０は本発明のパッケージ構造のパッケージ方法を示す。まず、図３に示されるように、基板２１８を提供する。該基板２１８は少なくとも一つの導電構造２０９を具え、この実施例では、導電構造２０９は第１導電構造２０８、第２導電構造２１４、及び連接構造２１１を具えている。基板２１８の上表面には複数の第１導電構造２０８が形成され、下表面には第２導電構造２１４が形成されている。本実施例では、基板２１８の各第１導電構造２０８の傍ら或いは下方に対応する導電貫通孔２１２が形成されている。導電貫通孔２１２は基板２１８を貫通し、連接構造２１１は導電貫通孔２１２のなかに形成される。これら導電貫通孔２１２中に形成された連接構造２１１により、第１導電構造２０８は対応する第２導電構造２１４と電気に接続される。連接構造２１１を導電貫通孔２１２中に形成する方法には多種類があり、例えば導電貫通孔２１２内側表面を導電物質で被覆し、本実施例では導電貫通孔２１２中が導電物質で充満されて連接構造２１１が形成されている。このほか、基板２１８のチップ２０２と接触する表層（ｄｉｅ ｐａｄｄｌｅ）に接地属性（ｇｒｏｕｎｄ ｎｅｔ）を有する接地開口２０７（ｄｉｅ ｐａｄｄｌｅ ｏｐｅｎｉｎｇｓ）が設けられ、それは接地を形成できる性質を具えている。但しその他の実施例では全体設計によりその他の接地法が組み合わされれば、接地開口２０７を不設置とすることも可能である。
前述したように、本発明の基板２１８は伝統的な基板上表面のカスタマーデザイン配線を具備せず、これにより、一種のユニバーサル基板とされ得る。これにより、生産コストを減らし、大量在庫の増加を形成することがなく、またリードタイム（ｌｅａｄ ｔｉｍｅ）が長過ぎてチップ検査の時間を誤ることがない。
図４に示されるように、基板２１８上にチップ接着材料２０６を形成し、チップ２０２の基板２１８への接着に用いる。チップ接着材料２０６形成の方式には多くの種類があり、そのうちの一種類はスポッティング方式を利用した形成である。さらに、基板２１８内に接地属性を具えた接地開口２０７があり、且つチップ接着材料２０６は本実施例では導電性を有するため、チップ接着材料２０６を形成した後にはチップ接着材料２０６に接触することにより接地属性を具える。
図５はチップ２０２が既に基板２１８上面に固定された情況を示す。チップ接着材料２０６が常温下で自動固化する材料であるか、或いは固化工程不要でチップ２０２を限定範囲に固定できる材質とされ、即ち全体工程に合わせて、キュア、冷却等の固化工程を必要としないものとされる。本実施例では、キュア工程で固化するチップ接着材料２０６が採用され、このためキュア工程を必要とする。
図６は表面が絶縁材料で被覆された複数の連接導線２０４がチップ２０２と導電構造２０９の間に接続された状態を示す。本実施例では、連接導線２０４は導電構造２０９の第１導電構造２０８に接続されている。本実施例中の連接方式はワイヤボンディング技術を使用する。第１導電構造２０８は各方向からの連結を受けることができ、ゆえに円形或いは円形に類似の形状に設計されるが、その他の接続に便利な形状、例えば方形、中空円形、楕円形等とされうる。連接導線２０４は絶縁材料で被覆されているため、相互間に接触による短絡を形成せず、ゆえに第１導電構造２０８をチップパッドに最も接近する場所に設計する必要はない。逆に、全体工程の必要により、第１導電構造２０８を第２導電構造２１４に接近する導電貫通孔２１２の傍ら或いは上方に設計することができる。連接導線２０４をチップ２０２パッド（図示せず）により第２導電構造２１４に接続する時、直接第２導電構造２１４に対応する第１導電構造２０８に接続するすることで、伝統的な基板、ボンディングフィンガーからバンプを接続する上下層配線を省略できる。これにより、一種のユニバーサル基板を提供すれば、多種類のチップ２０２のパッド、第１導電構造２０８及び対応する第２導電構造２１４の連結に対応する変化要求を満足させられる。
続いて、図７に示されるように、基板２１８とチップ２０２の適当な部分に絶縁層２１０（或いは電気絶縁層と称する）を形成する。それは必要により絶縁したい部分、例えば連接導線２０４と導電構造２０９の接続部分にだけ形成してその他の部分には形成しないものとすることができる。或いは本実施例のように、スポッティング技術で不導電材料（通常は液状或いはゲル状）をチップ２０２、基板２１８の大部分の表面に分布させ、その後、キュアしてそれを固化させる。この絶縁層２１０をチップ２０２パッドと連接導線２０４の接続部分、連接導線２０４と第１導電構造２０８の接続部分の導体露出領域に充填することで、全体の電流通路間が相互に電気絶縁される（ｅｌｅｃｔｒｉｃａｌ ｉｎｓｕｌａｔｉｏｎ）。こうして、回路が金属露出領域により短絡を形成するのを防止できる。このほか、基板２１８の絶縁層２１０を形成する領域の外側に先にストッパ構造２１６を形成して絶縁層２１０分布の範囲を限定できる。
図８は本実施例中にあって基板２１８の表面に、次の工程で導電充填材料２２２を充填する時に導電充填材料２２２の充填分布範囲を制限するためのスペーサ構造２２０を設置した状態を示す。これにより充填の境界を画定できるほか、外界因子がチップ２０２に対して発生する影響を防止できる。例えば、スペーサ構造２２０の強度を増強してチップ２０２が外力により変形するのを防止できる。或いは絶縁材料でスペーサ構造２２０を形成して静電放電（ＥＳＤ）誘発の問題を防止できる。ある情況下では（例えば充填する導電充填材料２２２が熱硬化材料である）、更にこのスペーサ構造２２０が取り除かれ、並びに導電充填材料２２２の表面に絶縁層（図示せず）がコーティングされ、スペーサ構造２２０の絶縁機能の代わりとされる。
図９は連接導線２０４の間に導電充填材料２２２を形成する工程を示す。本発明の導電充填材料２２２は必要によりパッケージ構造完成時に固体或いは液体（例えばゲル状）であるかを選択できる。本実施例では、導電性を具えた銀ペーストが充填され並びにキュアして固化し、固体導電充填材料２２２となす方法を採用している。ただし細部は工程或いは材料の違いにより改変可能である（例えば、キュア不要で固化可能であるか、或いは常温で固化するか、或いは降温方式で固化する）。本実施例中では導電性を具えた銀ペーストを充填し、且つそれはチップ接着材料２０６と接続され、これにより接地属性を具えている。連接導線２０４相互の間は接地属性を具えた銀ペーストで包囲され、ゆえに電気干渉が遮断される。絶縁物質で被覆された連接導線２０４及び導電充填材料２２２の使用により、伝統的なワイヤボンディング時に必要なシールドワイヤが不要である。一般には本発明は少なくとも三分の１のボンディングワイヤ数を減らすことができる。
図１０に示されるように、導電充填材料２２２の上を導熱上カバー２２４で被覆し、以上でこの実施例のパッケージ工程を完成する。
電気シールドに関しては、上述した以外に、その他の実施方法がある。上述の導電充填材料は接地するため、電気シールドの作用を達成する。しかし、実際の応用時には、導電充填材料を電源に接続してそれに連接導線間で電気シールドを発生する作用を具備させることができる。且つ上述の導電充填材料は導電性を具えたチップ接着材料及び接地開口と電気接続されるが、実際の応用時には、別の方式で導電充填材料を接続可能であり、これについては以下に図１１から１９を組み合わせて説明を行ない、並びに本発明の必要により使用されるその他の特徴についても説明する。
図１１は本発明の電気シールドの別の実施例を示し、前述の実施例との違いは、チップ２０２の接地パッド（図示せず）に引出導体２０５ａがボンディングされ、その別端が基板２１８の上においてフローティングすることである。導電充填材料２２２充填の後、この引出導体２０５ａの末端の露出する金属が導電充填材料２２２と接触し、これによりチップ２０２の接地パッドが導電性を具えたチップ接着材料２０６及び接地開口２０７を通して接地する。且つ、相互に近い連接導線２０４の引出導体２０５ａにより、チップ２０２の運転時に発生する熱量が低減される。このほか、本実施例ではストッパ構造２１６による絶縁層２１０分布の領域の限定は採用されない。
図１２は本発明の別の実施例を示し、前の実施例との違いは、この実施例中の引出導体２０５ｂは、一端が基板２１８上の第１導電構造２０８に接続され、別端が基板２１８の上にフローティングすることである。導電充填材料２２２充填の後、この引出導体２０５ａ（金線）末端の露出する金属は導電充填材料２２２と接触し、引出導体２０５ｂと電気接続された第２導電構造２１４ｂが接地する時、導電充填材料２２２も共に接地する。ゆえに必要により、導電性を具えたチップ接着材料２０６に引出導体２０５ｂを組み合わせて一体に接地させてパッケージ構造の電気シールド効果を達成するか、或いは導電性を具備しないチップ接着材料２０６を選択して引出導体２０５ｂのみ使用する方式で電気シールド効果を達成するかを選択できる。
図１３は本発明のまた別の実施例を示し、前の実施例との違いは、この実施例では引出導体２０５ａの一端がチップ２０２の接地パッド（図示せず）に接続され、もう一端がフローティングするほか、更に別の引出導体２０５ｂの一端が接地され、もう一端がフローティングする。導電充填材料２２２充填の後、この二つの引出導体２０５ａ、２０５ｂ末端の露出する金属が導電充填材料２２２と接触し、これにより導電充填材料２２２と一体に接地する。このほか、基板２１８とチップ２０２の間にリターンパス（ｒｅｔｕｒｎ ｐａｔｈ）を形成して、チップ２０２運転時に発生する熱量を減少できる。図１４では表面が未絶縁の金線が引出導体２０５ｃとされ、これによりチップ２０２上の接地パッド（図示せず）と第１導電構造２０８に電気接続可能であるほか、導電充填材料２２２と電気接続して電気接地を形成する。同様に、この構造と方式により、基板２１８とチップ２０２の間にもリターンパスを形成可能である。
図１５は本発明の更に別の実施例を示し、その異なるところは絶縁層２１０で未被覆の接地導電構造２０８ａを有し、その露出部分がこれにより導電充填材料２２２と接触し、これにより導電充填材料２２２が電気接地可能とされる。その製造方式は、接地導電構造２０８ａの上に銀ペーストをスポッティングし更に絶縁液を充填する時、絶縁層２１０で被覆せずに露出させ、これにより、基板２１８とチップ２０２の間にリターンパスを形成する。図１６では、基板２１８上に露出する接地導電構造２０８ｂが基板２１８より突出する構造とされる。この接地導電構造２０８ｂは絶縁液を充填して絶縁層２１０を形成する時にそれにより被覆されにくい。また図１７では、接地導電構造２０８ｂが突起構造とされ、充填された絶縁液により被覆されにくく、さらに図中に示されるように、絶縁層２１０がチップ２０２及び基板２１８表面の上に形成される。当然、必要により異なる方式で絶縁層２１０の分布範囲を画定し、上述のストッパ構造２１６と同様に絶縁液の流動を制限することができる。
このほか、図１７には本発明の各種の実施例中に応用可能な接地方式が示される。図１７に示される 図１７に示されるように、チップ２０２に接続され且つ表面が絶縁物質で被覆された連接導線２０４ａを接地させる場合、外在回路２２６を通してそれを接地させることができる。例えば、導電充填材料２２２が接地導電構造２０８ｂを通して接地されるなら、外在回路２２６（例えばマザーボード上の回路）が接地導電構造２０８ｂに接続されることで、接地効果が発生する。
また、図１８は、複数のチップ２０２ａ、２０２ｂ、２０２ｃ、２０２ｄが基板２１８の上に設けられ、並びに絶縁層２１０、導電充填材料（図示せず）を形成する多くの方法のうちの一種類の方法を示す。複数のチップ２０２ａ、２０２ｂ、２０２ｃ、２０２ｄを包含するパッケージ構造に対しては、絶縁層２１０の形成は図１８に示されるように、ストッパ構造を使用せずに、直接絶縁液を充填してそれが基板２１８上の絶縁層２１０を形成する必要がある位置に流れるようにする。同様に、この実施例中の導電充填材料（図示せず）も同じ方法で形成可能である。当然、もし異なる方法で導電充填材料を形成したい場合は、必要により改変可能である。このほか、本実施例中のパッケージ構造は、必要により全てのチップ２０２ａ−ｄを一体にパッケージでき、また、基板２１８を分割することによりそれを異なる完全パッケージ構造となすこともできる。
本発明のパッケージ構造に用いられるストッパ構造２１６は、前述のようにフレーム式ストッパウォールでチップを包囲するものとされるが、必要によりその形式を改変可能である。図１９では、チップ２０２とストッパ構造２１６の間に絶縁液が充填されて必要な領域（チップ２０２の上方、周囲、或いは絶縁保護が必要な領域）に絶縁層２１０が形成され、このストッパ構造２１６は絶縁層２１０形成後に除去される。或いは必要により、このストッパ構造２１６は導電充填材料分布範囲を画定するための隔離構造として用いられ得る。
このほか、導電充填材料は必要によりその分布位置を改変可能である。例えば、図２０では、導電充填材料２２２はチップ２０２の上面に接触せず、連接導線２０４の間だけに形成され且つ第１導電構造２０８を被覆している。或いは、図２１では、チップ２０２の一部を被覆するが、第１導電構造２０８の一部は被覆していない。図２２では、連接導線２０４の間にのみ形成され、チップ２０２の上方を被覆せず、また連接導線２０４と接続された第１導電構造２０８の一部も被覆していない。
上述の一部の実施例中、チップ接着材料は導電可能な銀ペーストが使用されてチップを固定し並びに基板上の接地開口と導電充填材料に接続され接地が形成される。ただしその他の実施例では、絶縁材料を利用してチップ接着材料が形成され、チップ、接地開口、導電充填材料の間が電気接続され、更にその他の導電構造、例えば引出導体に接続される。このほか、導電充填材料には前述の実施例のように導電銀ペーストが使用されるほか、必要に応じて改変できる。例えば、導電充填材料は必ずしも固体ではなく、導電銀ペーストが常温下で液体（ゲル状物質）であれば、本発明に応用されて連接導線間に発生する電気或いは磁気干渉を減少できる。導電充填材料はまた必要によりその成分を改変可能であり、相変化材料もまた本発明に応用可能である。即ち、チップの放熱効率を改善或いは維持するために、適当な熱で相変化を発生して放熱効率を改善できる材料を本発明の導電充填材料とすることができる。
本発明はまたその他のパッケージタイプ、例えばＰＤＩＰ（Ｐｌａｓｔｉｃ Ｄｕａｌ−Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＯＰ、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅｄ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の各種の異なるタイプの、連接導線信号間の相互干渉を防止する必要のあるパッケージ構造にも適用可能である。図２３に示されるのは四角平面パッケージ（即ちＱＦＰ）である。チップ９０２は連接導線９０４でパッド９０３と導電構造９０６例えばピンを連接して信号を伝送する。並びに連接導線９０４の間に導電充填材料９０８が形成され、そのうち、この導電充填材料９０８は導電構造９０６及びチップ９０２上のパッド９０３に接触しない。チップ９０２上の一部のパッド９０３を接地させる方法として、前述の多種類の方法を採用可能である。本実施例では、引出導体９０５がチップ９０２上のパッド９０３に接続され、更に導電充填材料９０８と接続されて接地の目的が達成されている。導電充填材料９０８と基板間の関係は前述したようであり、説明は省略する。
以上の本発明の実施例は本発明の範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
伝統的なパッケージ構造の断面図である。 本発明の実施例の一つのパッケージ構造の断面図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 図２のパッケージ構造のパッケージ方法表示図である。 本発明の電気シールドのその他の実施例の断面図である。 本発明の電気シールドのその他の実施例の断面図である。 本発明の電気シールドのその他の実施例の断面図である。 本発明の電気シールドのその他の実施例の断面図である。 本発明の絶縁層形成のその他の実施例の断面図である。 本発明の絶縁層形成のその他の実施例の断面図である。 本発明の絶縁層形成のその他の実施例の断面図である。 本発明の絶縁層形成のその他の実施例の断面図である。 本発明の絶縁層形成のその他の実施例の断面図である。 本発明の導電固定構造分布領域の異なるその他の実施例の断面図である。 本発明の導電固定構造分布領域の異なるその他の実施例の断面図である。 本発明の導電固定構造分布領域の異なるその他の実施例の断面図である。 本発明をフリップチップボールグリッドアレイパッケージ構造に応用した実施例の断面図である。
符号の説明
１０２ チップ
１０４ 金線
１０６ ボンディングフィンガー
１０８ 信号線
１１０ 導電貫通孔
１１２ 下層回路
１１４ バンプ
１１６ 銀ペースト
１１８ 基板
２０２、２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ チップ
２０４ 連接導線
２０４ａ 連接導線
２０５ａ、２０５ｂ、２０５ｃ 引出導体
２０６ チップ接着材料
２０７ 接地開口
２０８ 第１導電構造
２０８ａ、２０８ｂ 接地導電構造
２０９ 接地導電構造
２１０ 絶縁層
２１１ 連接構造
２１２ 導電貫通孔
２１４ 第２導電構造
２１６ ストッパ構造
２１８ 基板
２２０ スペーサ構造
２２２ 導電充填材料
２２４ 導熱上カバー
２２６ 外在回路
９０２ チップ
９０３ パッド
９０４ 連接導線
９０５ 引出導体
９０６ 導電構造
９０８ 導電充填材料

Claims (41)

  1. 集積回路パッケージ構造において、
    少なくとも一つの導電構造を具えた基板と、
    チップ固定材料で該基板に固定されるチップと、
    複数の連接導線であって、各連接導線の表面に絶縁物質があり、これら連接導線が該チップが該導電構造を電気接続する、上記複数の連接導線と、
    これら連接導線の間に固定された導電充填材料と、
    を包含することを特徴とする、集積回路パッケージ構造。
  2. 請求項１記載の集積回路パッケージ構造において、接地構造を更に包含し、該接地構造は導電充填材料に電気接続され、且つチップ固定材料と接続され接地することを特徴とする、集積回路パッケージ構造。
  3. 請求項２記載の集積回路パッケージ構造において、基板が接地開口を具え、接地構造が該接地開口に形成されたことを特徴とする、集積回路パッケージ構造。
  4. 請求項１記載の集積回路パッケージ構造において、絶縁層を包含し、該絶縁層は導電構造と導電充填材料の間、及び、導電充填材料とチップの間に形成されたことを特徴とする、集積回路パッケージ構造。
  5. 請求項１記載の集積回路パッケージ構造において、導電構造がピンとされたことを特徴とする、集積回路パッケージ構造。
  6. 請求項１記載の集積回路パッケージ構造において、導電構造が、
    少なくとも一つのパッドを具え且つ基板の一つの表面に設置された第１導電構造と、
    該基板のもう一つの表面に設置された第２導電構造と、
    該基板を貫通し並びに第１導電構造と第１導電構造を電気接続する連接構造と、
    を具えたことを特徴とする、集積回路パッケージ構造。
  7. 請求項６記載の集積回路パッケージ構造において、基板が複数の導電貫通孔を具え、連接構造がこれら導電貫通孔中に形成され、且つ第１導電構造が該導電貫通孔の傍らに対応するよう形成されたことを特徴とする、集積回路パッケージ構造。
  8. 請求項６記載の集積回路パッケージ構造において、基板が複数の導電貫通孔を具え、一部の連接構造がこれら導電貫通孔中に形成され、且つパッドが導電貫通孔の上に対応するよう形成されたことを特徴とする、集積回路パッケージ構造。
  9. 請求項７記載の集積回路パッケージ構造において、第２導電構造が複数のバンプを包含し、これらバンプが導電貫通孔の傍らに対応するよう形成されたことを特徴とする、集積回路パッケージ構造。
  10. 請求項７記載の集積回路パッケージ構造において、第２導電構造が導電貫通孔に対応してそれを被覆することを特徴とする、集積回路パッケージ構造。
  11. 請求項１記載の集積回路パッケージ構造において、チップ固定材料が導電性を具えたことを特徴とする、集積回路パッケージ構造。
  12. 請求項１記載の集積回路パッケージ構造において、導電充填材料が、固体、液体、ゲル状態物質及び相変化材料からなる群より選択されることを特徴とする、集積回路パッケージ構造。
  13. 請求項１記載の集積回路パッケージ構造において、基板上に形成されたスペーサ構造を包含することを特徴とする、集積回路パッケージ構造。
  14. 請求項１３記載の集積回路パッケージ構造において、スペーサ構造の上に被覆構造が設置されたことを特徴とする、集積回路パッケージ構造。
  15. 請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体の一端がチップの接地パッドに接続され、別端が導電充填材料に電気接続されたことを特徴とする、集積回路パッケージ構造。
  16. 請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体の一端が基板上の接地パッドに接続され、別端が導電充填材料中にフローティングすることを特徴とする、集積回路パッケージ構造。
  17. 請求項６記載の集積回路パッケージ構造において、第１導電構造の一部が露出して導電充填材料に接触したことを特徴とする、集積回路パッケージ構造。
  18. 請求項１記載の集積回路パッケージ構造において、引出導体を包含し、該引出導体はチップの接地パッドと基板上の接地パッドに接続され、且つ導電充填材料に電気接続されたことを特徴とする、集積回路パッケージ構造。
  19. パッケージ基板において、該パッケージ基板は少なくとも一つのチップ及び複数の連接導線を具えたパッケージ構造に適用され、各連接導線の表面に絶縁物質があり、該パッケージ基板は、
    複数の導電貫通孔を具えた基板と、
    該基板上に形成されてこれら導電貫通孔に接触する導電構造と、
    を具え、少なくとも一つのこれら連接導線がチップと導電構造を接続したことを特徴とする、パッケージ基板。
  20. 請求項１９記載のパッケージ基板において、導電構造がピンとされたことを特徴とする、パッケージ基板。
  21. 請求項１９記載のパッケージ基板において、接地構造が基板内に設けられたことを特徴とする、パッケージ基板。
  22. 請求項１９記載のパッケージ基板において、接地構造が基板内に形成された接地開口とされたことを特徴とする、パッケージ基板。
  23. 請求項１９記載のパッケージ基板において、導電構造が、
    少なくとも一つのパッドを具え且つ基板の一つの表面に設置された第１導電構造と、
    該基板のもう一つの表面に設置された第２導電構造と、
    該基板を貫通する導電貫通孔中に形成されて第１導電構造と第１導電構造を電気接続する連接構造と、
    を具えたことを特徴とする、パッケージ基板。
  24. 請求項２３記載のパッケージ基板において、パッドの形状が円形とされたことを特徴とする、パッケージ基板。
  25. 請求項２３記載のパッケージ基板において、第１導電構造が導電貫通孔の上方に形成されたことを特徴とする、パッケージ基板。
  26. 請求項２３記載のパッケージ基板において、第１導電構造が導電貫通孔の傍らに形成されたことを特徴とする、パッケージ基板。
  27. 請求項２３記載のパッケージ基板において、第２導電構造が複数のバンプを包含したことを特徴とする、パッケージ基板。
  28. 請求項２３記載のパッケージ基板において、第２導電構造が導電貫通孔の下方に形成されたことを特徴とする、パッケージ基板。
  29. 請求項２３記載のパッケージ基板において、第２導電構造が導電貫通孔の傍らに形成されたことを特徴とする、パッケージ基板。
  30. 集積回路パッケージ方法において、
    少なくとも一つの導電構造を具えた基板を提供する工程、
    チップ固定材料を形成してチップを該基板に固定する工程、
    表面が絶縁物質で被覆された複数の連接導線で該チップと該導電構造を電気接続する工程、
    導電充填材料をこれら連接導線の間に形成する工程、
    を包含することを特徴とする、集積回路パッケージ方法。
  31. 請求項３０記載の集積回路パッケージ方法において、接地構造を形成して導電充填材料に接続し、且つチップ固定材料と接続する工程を包含することを特徴とする、集積回路パッケージ方法。
  32. 請求項３０記載の集積回路パッケージ方法において、接地構造を基板内に形成する接地開口とすることを特徴とする、集積回路パッケージ方法。
  33. 請求項３０記載の集積回路パッケージ方法において、絶縁層を導電構造と導電充填材料の間、及び、導電充填材料とチップの間に形成する工程を包含することを特徴とする、集積回路パッケージ方法。
  34. 請求項３０記載の集積回路パッケージ方法において、引出導体を導電充填材料と接地構造に接続する工程を包含することを特徴とする、集積回路パッケージ方法。
  35. 請求項３０記載の集積回路パッケージ方法において、導電構造を形成する工程が、
    少なくとも一つのパッドを具えた第１導電構造を基板の一つの表面に形成する工程、
    基板のもう一つの表面に第２導電構造を形成する工程、
    導電貫通孔中を貫通するように連接構造を形成し、並びに該連接構造により第１導電構造と第２導電構造を電気接続する工程、
    を包含することを特徴とする、集積回路パッケージ方法。
  36. 請求項３５記載の集積回路パッケージ方法において、複数のバンプを導電貫通孔の傍らに対応するように形成して第２導電構造となす工程を包含することを特徴とする、集積回路パッケージ方法。
  37. 請求項３５記載の集積回路パッケージ方法において、スペーサ構造を形成して導電充填材料の分布範囲を制限する工程を包含することを特徴とする、集積回路パッケージ方法。
  38. 請求項３７記載の集積回路パッケージ方法において、被覆構造をスペーサ構造の上に形成する工程を包含することを特徴とする、集積回路パッケージ方法。
  39. 請求項３０記載の集積回路パッケージ方法において、引出導体の一端をチップの接地パッドに接続し、並びに引出導体の別端を導電充填材料に電気接続する工程を包含することを特徴とする、集積回路パッケージ方法。
  40. 請求項３０記載の集積回路パッケージ方法において、引出導体の一端を基板上の接地パッドに接続し、並びに引出導体の別端を導電充填材料に電気接続する工程を包含することを特徴とする、集積回路パッケージ方法。
  41. 請求項３５記載の集積回路パッケージ方法において、導電充填材料と一部の露出した第２導電構造の部分を電気接続する工程を包含することを特徴とする、集積回路パッケージ方法。
JP2005150652A 2005-03-18 2005-05-24 集積回路パッケージ構造とそのパッケージ方法 Pending JP2006261622A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094108516A TWI267181B (en) 2005-03-18 2005-03-18 Structure and assembly method of IC packaging

Publications (1)

Publication Number Publication Date
JP2006261622A true JP2006261622A (ja) 2006-09-28

Family

ID=37082418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150652A Pending JP2006261622A (ja) 2005-03-18 2005-05-24 集積回路パッケージ構造とそのパッケージ方法

Country Status (4)

Country Link
US (1) US20060226534A1 (ja)
JP (1) JP2006261622A (ja)
KR (1) KR100788858B1 (ja)
TW (1) TWI267181B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009120482A1 (en) * 2008-03-24 2009-10-01 Fairchild Semiconductor Corporation Sip substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410974B (zh) * 2006-03-23 2013-02-20 台湾积体电路制造股份有限公司 增强型电子键合引线封装
KR101538648B1 (ko) * 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
TWI511252B (zh) * 2013-09-12 2015-12-01 國立交通大學 一種連接結構及其使用方法
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
US9461009B1 (en) * 2015-05-27 2016-10-04 Freescale Semiconductor, Inc. Method and apparatus for assembling a semiconductor package
US11195801B2 (en) 2018-11-28 2021-12-07 Intel Corporation Embedded reference layers for semiconductor package substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
KR100218635B1 (ko) * 1996-12-30 1999-09-01 김규현 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR100309957B1 (ko) * 1997-09-08 2002-08-21 신꼬오덴기 고교 가부시키가이샤 반도체장치
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
MY131114A (en) * 2001-06-27 2007-07-31 Shinko Electric Ind Co Wiring substrate having position information
CA2363409A1 (en) * 2001-11-20 2003-05-20 Microbonds, Inc. A wire bonder for ball bonding insulated wire and method of using same
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US20050110168A1 (en) * 2003-11-20 2005-05-26 Texas Instruments Incorporated Low coefficient of thermal expansion (CTE) semiconductor packaging materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009120482A1 (en) * 2008-03-24 2009-10-01 Fairchild Semiconductor Corporation Sip substrate
TWI496253B (zh) * 2008-03-24 2015-08-11 Fairchild Semiconductor 系統級封裝基板

Also Published As

Publication number Publication date
KR100788858B1 (ko) 2007-12-27
TWI267181B (en) 2006-11-21
TW200635016A (en) 2006-10-01
KR20060101402A (ko) 2006-09-22
US20060226534A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
CN101919053B (zh) 经封装集成电路、封装集成电路的方法和集成电路封装系统
EP3168864B1 (en) Packaged devices with multiple planes of embedded electronic devices
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
US20070176281A1 (en) Semiconductor package
CN107230663A (zh) 具有减小的应力的半导体封装件
CN104010432B (zh) 具有散热功能的印刷电路板结构
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
JPH0992752A (ja) 半導体装置
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
CN103165562A (zh) 无引线封装半导体器件
JP2006261622A (ja) 集積回路パッケージ構造とそのパッケージ方法
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
CN106298699A (zh) 封装结构以及封装方法
KR20070005745A (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US20120306064A1 (en) Chip package
CN105990268A (zh) 电子封装结构及其制法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN102446870A (zh) 具有静电放电及防电磁波干扰的封装件
CN105280624A (zh) 电子装置模块及其制造方法
CN103426869B (zh) 层叠封装件及其制造方法
CN102136459B (zh) 封装结构及其制法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021