CN105321830B - 电子封装模块的制造方法 - Google Patents

电子封装模块的制造方法 Download PDF

Info

Publication number
CN105321830B
CN105321830B CN201410369584.XA CN201410369584A CN105321830B CN 105321830 B CN105321830 B CN 105321830B CN 201410369584 A CN201410369584 A CN 201410369584A CN 105321830 B CN105321830 B CN 105321830B
Authority
CN
China
Prior art keywords
molding
metal
molding block
screen layer
presumptive area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410369584.XA
Other languages
English (en)
Other versions
CN105321830A (zh
Inventor
陈仁君
陈世坚
郑百胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201811593737.3A priority Critical patent/CN110071099A/zh
Priority to CN201410369584.XA priority patent/CN105321830B/zh
Publication of CN105321830A publication Critical patent/CN105321830A/zh
Application granted granted Critical
Publication of CN105321830B publication Critical patent/CN105321830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种电子封装模块的制造方法,利用栏坝填充技术以及暂时性涂布的牺牲层,达到双面选择性模封,可选择性地保护电子元件不受电磁干扰同时不影响特定电子元件的运作。

Description

电子封装模块的制造方法
技术领域
本发明涉及一种电子封装模块的制造方法,特别是指一种利用栏坝填充技术进行选择性模封的电子封装模块制造方法。
背景技术
目前电子封装模块通常包括一电路板与多个装设在电路板上的电子元件(electronic component)。这些电子元件例如是晶片封装体(chip package)或无源元件(passive component)等。此外,大多数的电子封装模块通常还包括模塑料(moldingcompound),其用以包覆(encapsulating)上述电子元件,以保护电子元件。
然而,有的电子元件,特别是光电元件,例如互补式金属氧化物半导体影像传感器(CMOS Image Sensor,CIS,以下简称CMOS影像传感器)、电荷耦合元件(Charge-CoupledDevice,CCD)等影像感测元件或是发光二极管(Light Emitting Diode,LED)等发光元件,或是连接器元件,均不宜被模塑料所包覆,以避免元件受到模塑料的包覆而影响运作或甚至无法运作。
发明内容
本发明实施例提供一种电子封装模块的制造方法,能利用栏坝填充技术以及暂时性涂布的牺牲层,形成双面模封的电子封装模块。
本发明一实施例电子封装模块的制造方法包含以下步骤:提供一线路基板,所述线路基板包含一第一组装平面以及一第二组装平面,第一组装平面包含一第一模封区域以及一第一预定区域,第二组装平面具有一第二模封区域以及一第二预定区域;将至少一第一类电子元件装设于第一组装平面上且位于第一模封区域;形成一第一栏坝结构于第一模封区域与第一预定区域交界处;形成一第一模封块于第一模封区域;形成一第二栏坝结构于第二模封区域与第二预定区域交界处;形成一第二模封块于第二模封区域;形成一第一金属屏蔽层于第一模封区域上并接触线路基板上的至少一接垫;形成一第一牺牲层于第一金属屏蔽层上;形成一第二金属屏蔽层于第二模封区域上并接触线路基板;以及移除第一牺牲层。
通过上述方法,本发明电子封装模块的制造方法可在不开设复杂模具或繁琐步骤的前提下,进行选择性模封,利用栏坝填充技术针对需要模封的区域形成模塑料以及金属包覆(metal coating),更可以进一步依需求来产生金属隔间屏蔽,以便同时兼顾防护电磁干扰(electromagnetic Interference,EMI)与避免特定元件受到模塑料的包覆而影响运作。
另一方面,本发明实施例还提供一种电子封装模块结构,所述电子封装模块结构包含一线路基板、一第一模封块、一第二模封块、一第一栏坝结构、一第二栏坝结构、一第一金属屏蔽层以及一第二金属屏蔽层,其中第一栏坝结构及第二栏坝结构由一光固性金属胶所组成。线路基板包含一第一组装平面以及一第二组装平面,且第一组装平面具有至少一第一模封区域以及至少一第一预定区域,第二组装平面具有至少一第二模封区域以及至少一第二预定区域。第一模封区域上方具有所述第一模封块,且第一模封块包覆至少一电子元件。第二模封区域上方具有所述第二模封块,且第二模封块包覆至少一电子元件。第一模封块具有至少一侧壁紧连所述第一栏坝结构,第二模封块具有至少一侧壁紧连所述第二栏坝结构。第一金属屏蔽层覆盖第一模封块的上表面及第一栏坝结构并电性连接线路基板上至少一接垫。第二金属屏蔽层覆盖第二模封块的上表面及第二栏坝结构并电性连接线路基板上至少一接垫。
为了能更进一步了解本发明所采取的技术、方法及功效,请参阅以下有关本发明的详细说明、附图,相信本发明的特征与特点,可由此得以深入且具体的了解,然而所附附图与附件仅用来提供参考与说明,并非用来对本发明加以限制。
附图说明
图1A-1L为本发明电子封装模块制造方法的第一实施例的流程图;
图2A为本发明形成多个电子封装模块结构的制造方法中一步骤对应的示意上视图;
图2B为本发明形成多个电子封装模块结构的制造方法中一步骤对应的示意下视图。
其中,附图标记说明如下:
基板 11
接垫 17
第一类电子元件 181、182、182’
第二类电子元件 191、192
金属胶 16
第一组装平面 111
第二组装平面 112
第一栏坝 121
第二栏坝 122
第一模封块 131
第二模封块 132
第一牺牲层 142
第二牺牲层 141
第三牺牲层 143
第一金属屏蔽层 151
第二金属屏蔽层 152
切割线 C1、C2
边框治具 F
具体实施方式
以下将通过实施例来解释本发明的一种电子封装模块的制造方法。需要说明的是,本发明的实施例并非用以限制本发明需在如下所述的任何特定的环境、应用或特殊方式方能实施。因此,关于实施例的说明仅为达到阐释本发明的目的,而非用以限制本发明。
此外,为方便说明,说明书中所谓第一类电子元件是指晶片封装体、离散元件或无源元件等,被模塑料包覆后依然可以正常运作的电子元件;所谓第二类电子元件是指连接器元件或光电元件,例如CMOS影像传感器、CCD或发光二极管等,被模塑料包覆后会影响运作或甚至无法运作的电子元件。
请参考图1A-1L,为本发明电子封装模块制造方法第一实施例的流程图。在此一实施例中,先参考图1A,先准备一线路基板11,线路基板11具有第一组装平面111与第二组装平面112,此处第一与第二组装平面仅为方便清楚说明,不特定指任何先后、上下或正反顺序。第一组装平面111包含第一模封区域与第一预定区域(图未示出),第二组装平面112包含第二模封区域与第二预定区域(图未示出),本实施例第一组装平面111是以第一模封区域位于线路基板11外侧而第一预定区域位于线路基板11中心为例;第二组装平面112则是以第二模封区域与第二预定区域分别于第二组装平面112的不同边为例。然而,本发明实施例并不以此为限,第一、第二模封区域与第一、第二预定区域的数量、形状、尺寸可依设计需求做不同的设计。此外,线路基板11具有至少一个接垫17,接垫17是导电材料所制成,以电性连接至接地面(图未示出),其中接垫17是位于线路基板11上或埋入线路基板11,并且裸露于线路基板11的第一组装平面111、第二组装平面112或者侧面。接着,如图1A,将第一类电子元件181装设于线路基板11上且位于第一模封区域。
接着,请参考图1B,在线路基板11的第一模封区域与第一预定区域交界处形成第一栏坝121,第一栏坝121可为感光高分子材料,采用边涂边光照固化以形成具有一定高度的栏坝结构,但不以此为限,只要能于第一模封区域与第一预定区域交界处快速形成具有一定高度的栏坝结构即可。本实施例中,第一栏坝121与接垫17不相互重叠,也就是说,在第一栏坝121形成之后,这些接垫17仍裸露于线路基板11的第一组装平面111、第二组装平面112或者侧面,以增加后续形成的金属屏蔽层与接垫17的接触面积。然后,利用第一栏坝121的阻隔性能,在线路基板11上的第一模封区域形成第一模封块131并包覆第一类电子元件181,待第一模封块131固化,再通过一抛光(polishing)步骤整平表面,即完成第一类电子元件181的选择性模封。此时,第一模封块131具有至少一侧壁紧连第一栏坝121。
接下来请参考图1C,如前所述,线路基板11的第二组装面112也分为模封区域与预定区域(图未示出),例如分为第二模封区域与第二预定区域。其中,第二模封区域与第二预定区域分别位于线路基板11同一表面的不同边。如图1C,将第一类电子元件182、182’装设于线路基板11的第二组装平面112上且位于第二模封区域。
接着,请参考图1D,在线路基板11的第二模封区域与第二预定区域交界处形成第二栏坝122。类似地,第二栏坝122可为感光高分子材料,采用边涂边光照固化以形成具有一定高度的栏坝结构,但不以此为限,只要能于第二模封区域与第二预定区域交界处快速形成具有一定高度的栏坝结构即可。本实施例中,第二栏坝122与接垫17也不相互重叠,以增加后续形成的金属屏蔽层与接垫17的接触面积。
然后利用第二栏坝122的阻隔性能,在线路基板11上的第二模封区域形成第二模封块132,以包覆第一类电子元件182、182’,待模封块132固化,再整平表面,即完成第一类电子元件182、182’的选择性模封。此时,第二模封块132具有至少一侧壁紧连第二栏坝结构122。值得一提的是,第一类电子元件182’的至少一表面是裸露于第二模封块132之外。举例而言,如图1D所示,第一类电子元件182’的高度(亦即,第一类电子元件182’的上表面至第二组装平面112的垂直距离)是大于第二模封块132的高度,而第二模封块132仅包覆第一类电子元件182’的局部。
接着,为了在线路基板11的第一模封区域建立起防护电磁干扰的金属屏蔽层,会先在线路基板11的第一预定区域覆盖一层第二牺牲层141,而第二牺牲层141不覆盖基板上的接垫17,例如接地垫(Ground Pad),如图1E所示。再来,如图1F所示,在第一组装平面111的一整面镀上第一金属屏蔽层151,并接触线路基板11。需要注意的是,裸露于第一组装平面111的接垫17没有被第二牺牲层141所覆盖,因此,第一金属屏蔽层151可直接接触接垫17,以与接垫17形成电性连接。接着,如图1G所示,为了进行双面模封,因此会再在第一金属遮蔽层151的一整面上形成一层第一牺牲层142。
本发明实施例的电子封装模块制造方法可利用激光激光形成金属隔间,以针对某些第一类电子元件进一步形成各自的金属隔间屏蔽。以下将以第二组装平面112上的第一类电子元件182、182’为例,但仅为方便说明,不以此为限。
先参考图1H,利用第二栏坝122形成第二模封块132于线路基板11的第二模封区域并修整表面后,接着于线路基板11的第二预定区域以及第二模封区域上方形成一层第三牺牲层143,以保护表面,其中第二模封区域上方的第三牺牲层143是覆盖第二模封块132以及第一类电子元件182’。需要注意的是,裸露于第二组装平面112的接垫17没有被第三牺牲层143所覆盖,因此,后续所形成的金属屏蔽层可直接接触接垫17,以与接垫17形成电性连接。
接着,请参考图1I,为了对某些第一类电子元件182、182’形成各自的金属隔间屏蔽,可在需要处利用激光直接对第二模封块132开槽,一直打到线路基板11的接垫17后停止,在此可利用接垫17与第二模封块132对激光吸收程度的不同而使线路基板11作为激光切割终止端,但本发明不限于此一概念,只要能够达到仅切割第二模封块132而保留线路基板11的手段即可,例如也可利用外型切割(routing)来对第二模封块132开槽。
开槽后,可于槽中灌入金属胶16并将金属胶16固化,如图1I所示,即可实现对选定第一类电子元件182、182’形成各自的金属隔间的目的,只要后续再接着形成金属屏蔽层,更可强化防护电磁干扰的功效。此处金属胶16可使用一般熟知的金属胶,较佳可使用热固化性的金属胶,但不以此为限,只要能根据上述激光所开的槽较细且深的特性,使填入的金属胶完全固化即可。
接着,请参考图1J,将第二模封区域上方局部的第三牺牲层143移除,使第三牺牲层143仅覆盖第一类电子元件182’以及第二预定区域。
请参考图1K,再整面性地镀上第二金属屏蔽层152,使第二金属屏蔽层152覆盖电子封装模块的外表面,并接触线路基板11。例如,第二金属屏蔽层152可完整包覆线路基板11的侧面,并接触线路基板11侧边的接垫17以及裸露于第二组装平面112的接垫17,以与这些接垫17形成电性连接。之后,只要移除第一牺牲层142、第二牺牲层141与第三牺牲层143,即可局部地在线路基板11双面(第一组装平面111与第二组装平面112)的模封区域均形成金属屏蔽层,如图1L所示。
最后,可再将第二类电子元件191装设于第一组装平面上111且位于第一预定区域,并将第二类电子元件192装设于第二组装平面112上且位于第二预定区域。其中,第二类电子元件191、192可为光电元件、感测元件或连接器。
需要说明的是,本实施例中,将第一类电子元件181、182、182’、第二类电子元件191、192装设于线路基板11上的组装方式例如可利用表面黏着技术(Surface MountTechnology,SMT)进行,且第一类电子元件181、182、182’、第二类电子元件191、192的种类、数量可依据实际需求而设计;另外,第一模封块131、第二模封块132的形成例如可采用一般转注成型或是压注成型的方式,但不以此为限;另外,形成第一金属遮蔽层151、第二金属屏蔽层152的步骤可采用例如金属喷涂(Spray coating)、无电镀方式(electrolessplating)及溅镀方式(Sputtering)等常见的金属涂布方式;此外,牺牲层141、142、143可使用的一般常见由感光固化性树酯或热塑化性树酯组成的油墨,例如液态感光型油墨,但不以此为限,主要用于移除牺牲层141、142、143上方所沾附的物质并保护牺牲层141、142、143下方所覆表面的清洁,可使用有机溶剂简单移除,然而不以此为限。
此外,在本发明一实施例中,第一栏坝121或者第二栏坝122可为导电或不导电。例如,第一栏坝121、第二栏坝122可均为导电,且分别是以一光固性金属胶固化后所形成,而该光固性金属胶具有优良的导电性。因此,可将第一栏坝121、第二栏坝122直接接触线路基板11上的接垫17,并将第一金属屏蔽层151电性连接第一栏坝121,将第二金属屏蔽层152电性连接第二栏坝122。由此,第一金属屏蔽层151、第二金属屏蔽层152可通过第一栏坝121、第二栏坝122电性连接接垫17,例如接地垫。
另外,在上述如图1E、1F、1G的步骤中,针对第一类电子元件182’的高度凸出于第二模封块132的部分,本实施例所采用的承载治具可具有一个凹槽,该凹槽的形状与尺寸均能配合(fitting)第一类电子元件182’的形状与尺寸,以容置第一类电子元件182’该凸出的部分。
在本发明另一实施例中,第一组装平面111可具有复数个第一模封区域,而可依据实际需求,选择仅在这些第一模封区域中的至少一个,利用第一栏坝结构121形成第一模封块131。或者,第二组装平面112可具有复数个第二模封区域,而可依据实际需求,选择仅在这些第二模封区域中的至少一个,利用第二栏坝结构122形成第二模封块132。
另外,可参考图2A以及图2B,图2A为本发明形成多个电子封装模块结构的制造方法中一步骤对应的示意上视图,图2B为本发明形成多个电子封装模块结构的制造方法中一步骤对应的示意下视图。经由上述实施例的电子封装模块制造方法,多个电子封装模块结构可同时完成,而图1A-1L可仅代表如图2A-2B的多个电子封装模块结构中的单一一个电子封装模块结构,其中图2A以及图2B分别对应于图1J的上视图以及下视图。
在本实施例的制造方法中,多个电子封装模块结构的图1A-图1J的步骤,均可于同一个初始线路基板上同时进行。其中,在如图1B以及图1D的步骤中,可利用边框治具F的阻隔性能,以于线路基板11的第一模封区域、第二模封区域形成第一模封块131、第二模封块132。边框治具F是暂时性地装设于该初始线路基板的边界,并包围该初始线路基板的侧边。
在完成图1J的步骤之后,利用切割机或激光切割基板,以获得单颗的模块并使模块基板边的接地线(Ground Trace)露出;即,沿切割线C1、C2进行切割制程。之后,再接续如图1K-1L的步骤,将这些电子封装模块结构整面性地镀上第二金属屏蔽层152,即可得到多个具有完整金属屏蔽的电子封装模块。
如此一来,请参考图1L,即可将第二类电子元件191、192分别设置于线路基板11第一组装平面111与第二组装平面112的预定区域,达到在线路基板上两面均局部形成模封块,并将不宜被模封块包覆的电子元件设置于没有模封块的预定区域上,同时兼顾防护电磁干扰、隔间屏蔽与避免第二类电子元件受到模封块的包覆而影响运作等目的。

Claims (11)

1.一种电子封装模块的制造方法,其特征在于,包含以下步骤:
提供一线路基板,该线路基板包含一第一组装平面以及一第二组装平面,且该第一组装平面具有至少一第一模封区域以及至少一第一预定区域,所述至少一第一预定区域具有至少一接垫,该第二组装平面具有至少一第二模封区域以及至少一第二预定区域;
将至少一第一类电子元件装设于该第一组装平面上且位于该第一模封区域;
形成一第一栏坝结构于该第一模封区域与该第一预定区域交界处;
形成一第一模封块于该第一模封区域;
形成一第二栏坝结构于该第二模封区域与该第二预定区域交界处;
形成一第二模封块于该第二模封区域;
形成一第一金属屏蔽层于该第一模封区域及该第一栏坝结构上并接触所述至少一接垫;
形成一第一牺牲层于该第一金属屏蔽层上;
形成一第二金属屏蔽层于该第二模封区域上并接触该线路基板;以及
移除该第一牺牲层。
2.如权利要求1所述的制造方法,其中在形成该第一模封块的步骤之后,而在形成该第二栏坝结构的步骤之前,进一步包含以下步骤:
将至少一第一类电子元件装设于该第二组装平面上且位于该第二模封区域。
3.如权利要求2所述的制造方法,其中在形成该第一金属屏蔽层的步骤之前,进一步包含以下步骤:形成一第二牺牲层于该第一预定区域,其中在形成该第一金属屏蔽层的步骤之后,进一步包含移除该第二牺牲层的步骤。
4.如权利要求1所述的制造方法,其中在形成该第二金属屏蔽层的步骤之前,进一步包含以下步骤:形成一第三牺牲层于该第二预定区域,其中该第二金属屏蔽层覆盖该电子封装模块的外表面,且在形成该第二金属屏蔽层的步骤之后,进一步包含移除该第三牺牲层的步骤。
5.如权利要求4所述的制造方法,
其中在形成该第一金属屏蔽层的步骤之前,进一步包含以下步骤:
利用激光开槽该第一模封块至该第一组装平面以形成至少一第一凹槽;以及
将一金属胶填入该第一凹槽并固化该金属胶;
其中在形成该第二金属屏蔽层的步骤之前,进一步包含以下步骤:
利用激光开槽该第二模封块至该第二组装平面以形成至少一第二凹槽,及
将一金属胶填入该第二凹槽并固化该金属胶。
6.如权利要求5所述的制造方法,其中在利用激光开槽该第二模封块的步骤之前,进一步包含以下步骤:形成局部的该第三牺牲层覆盖该第二模封块的外表面,其中在利用激光开槽该第二模封块的步骤之后,而在形成该第二金属屏蔽层的步骤之前,进一步包含移除覆盖于该第二模封块的外表面的该局部的第三牺牲层的步骤。
7.如权利要求6所述的制造方法,其中进一步包含以下步骤:
将至少一第二类电子元件装设于该第一组装平面上且位于该第一预定区域;以及
将至少一第二类电子元件装设于该第二组装平面上且位于该第二预定区域;其中,该第二类电子元件为一光电元件、一感测元件或一连接器。
8.如权利要求7所述的制造方法,其中该第一栏坝结构以及该第二栏坝结构均是以一光固性金属胶固化后所形成。
9.一种电子封装模块结构,其特征在于,包含:
一线路基板,该线路基板包含一第一组装平面以及一第二组装平面,且该第一组装平面具有至少一第一模封区域以及至少一第一预定区域,所述至少一第一预定区域具有至少一接垫,该第二组装平面具有至少一第二模封区域以及至少一第二预定区域;
该第一模封区域上方具有一第一模封块,且该第一模封块包覆至少一电子元件;
该第二模封区域上方具有一第二模封块,且该第二模封块包覆至少一电子元件;
该第一模封块具有至少一侧壁紧连一第一栏坝结构;
该第二模封块具有至少一侧壁紧连一第二栏坝结构;
一第一金属屏蔽层覆盖该第一模封块的上表面及该第一栏坝结构并电性连接所述至少一接垫;以及
一第二金属屏蔽层覆盖该第二模封块的上表面及该第二栏坝结构并电性连接该线路基板上至少一接垫,
其中,该第一栏坝结构及该第二栏坝结构由一光固性金属胶所组成。
10.如权利要求9所述的电子封装模块结构,其中,该第一模封块或该第二模封块具有至少一导电结构,该导电结构电性连接对应的该第一金属屏蔽层与该线路基板上至少一接垫或该导电结构电性连接对应的该第二金属屏蔽层与该线路基板上至少一接垫。
11.如权利要求10所述的电子封装模块结构,其中,该第一预定区域和/或该第二预定区域具有至少一光电元件、一感测元件或一连接器。
CN201410369584.XA 2014-07-30 2014-07-30 电子封装模块的制造方法 Active CN105321830B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811593737.3A CN110071099A (zh) 2014-07-30 2014-07-30 电子封装模块结构及电子封装模块的制造方法
CN201410369584.XA CN105321830B (zh) 2014-07-30 2014-07-30 电子封装模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410369584.XA CN105321830B (zh) 2014-07-30 2014-07-30 电子封装模块的制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811593737.3A Division CN110071099A (zh) 2014-07-30 2014-07-30 电子封装模块结构及电子封装模块的制造方法

Publications (2)

Publication Number Publication Date
CN105321830A CN105321830A (zh) 2016-02-10
CN105321830B true CN105321830B (zh) 2019-02-05

Family

ID=55248957

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410369584.XA Active CN105321830B (zh) 2014-07-30 2014-07-30 电子封装模块的制造方法
CN201811593737.3A Pending CN110071099A (zh) 2014-07-30 2014-07-30 电子封装模块结构及电子封装模块的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811593737.3A Pending CN110071099A (zh) 2014-07-30 2014-07-30 电子封装模块结构及电子封装模块的制造方法

Country Status (1)

Country Link
CN (2) CN105321830B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979333B (zh) * 2019-05-17 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111063665A (zh) * 2019-12-30 2020-04-24 青岛歌尔智能传感器有限公司 异形tws sip模组及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
CN1929132A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 电子装置
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054821B (zh) * 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN103794573B (zh) * 2012-11-02 2016-09-14 环旭电子股份有限公司 电子封装模块及其制造方法
CN203288644U (zh) * 2013-05-22 2013-11-13 深圳市九洲光电科技有限公司 一种分布式高压led模组

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装
CN1929132A (zh) * 2006-10-11 2007-03-14 威盛电子股份有限公司 电子装置
CN102176438A (zh) * 2010-10-11 2011-09-07 日月光半导体制造股份有限公司 双面封装结构及应用其的无线通信系统

Also Published As

Publication number Publication date
CN110071099A (zh) 2019-07-30
CN105321830A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
TWI540652B (zh) 電子封裝模組及其製造方法
CN106158772B (zh) 板级嵌入式封装结构及其制作方法
CN204424252U (zh) 半导体芯片的包埋式板级封装结构
CN106328631A (zh) 半导体装置封装
CN104465542A (zh) 具有模塑通孔的叠层封装结构
US20150036297A1 (en) Electronic module and method of making the same
US20090057799A1 (en) Sensor semiconductor device and method for fabricating the same
CN103811355B (zh) 用于叠层封装器件的模制底部填充物
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
CN104995754B (zh) 光电子部件及其制造方法
TW201605001A (zh) 電子封裝模組之製造方法及其結構
US9991222B2 (en) Package substrate and manufacturing method thereof and package
CN104716102B (zh) 电子封装模块及其制造方法
TW201505137A (zh) 電子封裝模組及其製造方法
CN105122480A (zh) 光电组件
CN106033753A (zh) 封装模块及其基板结构
CN104733334A (zh) 具有无过孔衬底的集成电路封装系统及其制造方法
CN100416811C (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN105321830B (zh) 电子封装模块的制造方法
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装
CN105304508B (zh) 电子封装模块的制造方法及其结构
CN105428380B (zh) 一种传感器封装片的制作工艺
CN104347535B (zh) 电子封装模块及其制造方法
CN205211751U (zh) 邻近传感器以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant