CN103794573B - 电子封装模块及其制造方法 - Google Patents

电子封装模块及其制造方法 Download PDF

Info

Publication number
CN103794573B
CN103794573B CN201210433253.9A CN201210433253A CN103794573B CN 103794573 B CN103794573 B CN 103794573B CN 201210433253 A CN201210433253 A CN 201210433253A CN 103794573 B CN103794573 B CN 103794573B
Authority
CN
China
Prior art keywords
electronic component
molding block
circuit board
electronic
packaging module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210433253.9A
Other languages
English (en)
Other versions
CN103794573A (zh
Inventor
陈仁君
张欣晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201210433253.9A priority Critical patent/CN103794573B/zh
Publication of CN103794573A publication Critical patent/CN103794573A/zh
Application granted granted Critical
Publication of CN103794573B publication Critical patent/CN103794573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装模块及其制造方法，电子封装模块包括一电路板、至少一第一电子元件、至少一第二电子元件以及至少一模封块。电路板具有一承载面。第一电子元件与第二电子元件皆装设在承载面上。模封块配置在承载面上，并局部覆盖承载面。模封块包覆第一电子元件，但不包覆第二电子元件。该电子封装模块不仅不影响光电元件的运行，而且也能保护其它电子元件。

Description

电子封装模块及其制造方法
技术领域
本发明有关于一种电气元件及其制造方法，且特别是有关于一种电子封装模块（electronic package module）及其制造方法。
背景技术
目前电子封装模块通常包括一电路板与多个装设在电路板上的电子元件（electronic component）。这些电子元件例如是芯片封装体（chip package）或被动元件（passive component）等。此外，大多数的电子封装模块通常更包括模封块（molding compound），其用来包覆（encapsulating）上述电子元件，以保护电子元件。
然而，有的电子元件，特别是光电元件，其例如是互补式金属氧化物半导体影像传感器（CMOS Image Sensor，CIS，以下简称CMOS影像传感器）或电荷耦合元件（Charge-Coupled Device，CCD）等影像感测元件，或者是发光二极管（Light Emitting Diode，LED）等发光元件，不宜被模封块所包覆，而有些含有光电元件与其它光电元件以外电子元件的电子封装模块通常不会包含任何模封块，以避免光电元件受到模封块的包覆而影响运行。
发明内容
本发明的目的在于提供一种电子封装模块，其包括多个电子元件以及模封块，其中此模封块仅包覆这些电子元件的其中至少一个，而不包覆所有的电子元件，以使该电子封装模块不仅不影响光电元件的运行，而且也能保护其它电子元件。
本发明另提供一种电子封装模块的制造方法，其用来制造上述电子封装模块。
本发明实施例提出一种电子封装模块，其包括一电路板、至少一第一电子元件、至少一第二电子元件以及至少一模封块。电路板具有一承载面。第一电子元件与第二电子元件皆装设在承载面上。模封块配置在承载面上，并局部覆盖承载面。模封块包覆至少一第一电子元件，但不包覆第二电子元件。
其中，该电子封装模块还包括至少一覆盖该模封块的屏蔽导体层，而该电路板还具有至少一位于该承载面的接地垫，其中所述至少一屏蔽导体层连接所述至少一接地垫。
其中，所述至少一模封块具有顶面以及连接该顶面的侧面，该侧面位于该顶面与该承载面之间，而所述至少一屏蔽导体层覆盖该顶面与该侧面。
其中，所述至少一模封块具有顶面以及连接该顶面的侧面，该侧面位于该顶面与该承载面之间，所述至少一模封块从该顶面朝向该承载面而渐缩。
其中，所述至少一模封块具有开口，而所述至少一第二电子元件位于该开口内。
其中，所述至少一第二电子元件为光电元件。
本发明实施例还提出一种电子封装模块的制造方法。在此制造方法中，首先，在一电路板组合件（circuit board assembly）上形成一屏蔽图案层，其中电路板组合件包括一具有一承载面的电路板、至少一第一电子元件以及至少一第二电子元件。第一电子元件与第二电子元件皆装设在承载面上，而屏蔽图案层局部覆盖承载面，并具有至少一镂空区域，上述第一电子元件位于该镂空区域内。此外，屏蔽图案层完全覆盖第二电子元件。接着，在镂空区域内形成一包覆上述第一电子元件的模封块。在形成模封块之后，移除屏蔽图案层，以暴露第二电子元件。
其中，该屏蔽图案层具有上表面与相对该上表面的下表面，该下表面接触该电路板组合件，而该屏蔽图案层从该下表面朝向该上表面而渐缩。
其中，形成该屏蔽图案层的方法包括：
以遮盖该电路板组合件的模板作为屏蔽，在该电路板上印刷涂料层，其中该模板具有对应所述至少一第二电子元件的镂空图案，而该涂料层完全覆盖所述至少一第二电子元件；以及
硬化该涂料层。
其中，硬化该涂料层的方法包括对该涂料层加热或照射紫外光。
其中，该制造方法还包括：
在移除该屏蔽图案层前，切割所述至少一模封块，以形成至少一局部暴露该承载面的沟槽，其中所述至少一沟槽还暴露该电路板的至少一接地垫；形成覆盖所述至少一模封块的屏蔽导体层，其中该屏蔽导体层延伸至所述至少一沟槽内，并连接所述至少一接地垫；以及在形成该屏蔽导体层之后，移除该屏蔽图案层。
其中，移除该屏蔽图案层的方法包括利用溶剂溶解该屏蔽图案层。
其中，该溶剂为丙酮或溴丙烷。
其中，该电路板为经过切块而形成的电路板单元。
综上所述，本发明的电子封装模块包括仅包覆所有电子元件其中至少一个的模封块，因此现有的含有光电元件（例如影像感测元件或发光元件）与其它电子元件的电子封装模块可采用本发明电子封装模块的设计，让模封块只包覆需要被包覆的电子元件，而不包覆光电元件等不宜被包覆的电子元件。如此，模封块不仅不影响光电元件的运行，而且也能保护其它电子元件。此外，附带一提的是，本发明并不限制上述电子元件(不论需被包覆或不宜被包覆的电子元件)的种类，也可以是其它主动或被动元件。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
图1A是本发明一实施例的电子封装模块的俯视示意图。
图1B是图1A中沿线I-I剖面所绘示的剖面示意图。
图2A至图2H是图1B中电子封装模块的制造方法的剖面示意图。
图3A至图3C是本发明另一实施例的电子封装模块的制造方法的剖面示意图。
其中，附图标记说明如下：
10、20电路板组合件
100、200电子封装模块
110、110’、210、210’电路板
110a、110a’、212a、212a’承载面
110b电路板底面
112a、112b、112c接垫
112g接地垫
121a、121b第一电子元件
122a、122b第二电子元件
130a、130a’、130b、230模封块
130a’’残留模封块
132a、230a顶面
134a、136a、230s侧面
138a开口
140屏蔽导体层
150屏蔽图案层
150b下表面
150e镂空区域
150s倾斜侧面
150t上表面
160模板
160a板体
160b壁体
160s模板倾斜侧面
162镂空图案
230b模封块底面
A1、A2夹角
C1刀具
H1、H2厚度
L1激光束
S1空间区域
T1沟槽
具体实施方式
图1A是本发明一实施例的电子封装模块的俯视示意图，而图1B是图1A中沿线I-I剖面所绘示的剖面示意图。请参阅图1A与图1B，电子封装模块100包括一电路板110、至少一个第一电子元件、至少一个第二电子元件以及至少一块模封块。以图1A为例，电子封装模块100包括多个第一电子元件、多个第二电子元件与多个模封块，其中这些第一电子元件分别是第一电子元件121a、121b，这些第二电子元件分别是第二电子元件122a、122b，而这些模封块分别是模封块130a与130b。
然而，在其它实施例的电子封装模块中，第一电子元件的数量可仅为一个，第二电子元件的数量可仅为一个，而模封块的数量也可仅为一个，所以第一电子元件、第二电子元件以及模封块三者的数量可以是一个、二个或二个以上，而不以图1A为限。
电路板110具有一承载面110a，而这些第一电子元件121a与121b以及这些第二电子元件122a与122b皆装设在承载面110a上。所以，这些第一电子元件121a、121b与第二电子元件122a、122b皆电性连接电路板110，以使电信号能经由电路板110而在该些第一电子元件121a、121b以及第二电子元件122a、122b之间传递，让第一电子元件121a、121b以及第二电子元件122a、122b发挥作用。
电路板110具有多个接垫112a及112b，其中第二电子元件122a可用覆晶方式（flip chip）电性连接接垫112a，而第一电子元件121a可用打线（wirebonding）方式电性连接接垫112b，如图1B所示。当然，第二电子元件122a也可用打线方式电性连接接垫112a，而第一电子元件121a也可用覆晶方式电性连接接垫112b。所以，第一电子元件121a与第二电子元件122a二者与电路板110之间的装设方式不以图1B为限。
电路板110可为只具有两层线路的双面电路板（double side circuit board）或是具有两层以上线路的多层电路板（multilayer circuit board），而电路板110更具有一相对于承载面110a的电路板底面110b以及多个位于电路板底面110b的接垫112c。这些接垫112c用来电性连接另一块电路板，其例如是主机板，而接垫112c可经由导电盲孔（conductive blind via）、导电通孔（conductive through hole）或导电埋孔（conductive buried hole）来与接垫112a与112b电性导通。
模封块130a与130b皆配置在承载面110a上，而各个模封块130a或130b局部覆盖承载面110a，并且包覆至少一个第一电子元件。例如，模封块130a包覆一个第一电子元件121a，而模封块130b包覆八个第一电子元件121b。然而，模封块130a与130b皆不包覆也不接触任何第二电子元件122a与122b。
此外，这些没被模封块130a与130b包覆的第二电子元件122a与122b可以是光电元件，其例如是影像感测元件或发光元件，其中影像感测元件例如是CMOS影像传感器或电荷耦合元件（CCD），而发光元件例如是发光二极管（LED）。然而，本实施例并不限制第二电子元件122a与122b只能是上述光电元件，即第二电子元件122a与122b也可以是其它主动元件或被动元件。
以图1A与图1B为举例说明，模封块130a可具有一开口138a，而二个第二电子元件122b位于开口138a内。换句话说，模封块130a不接触这些第二电子元件122b，并围绕这些第二电子元件122b。另外，在图1A的实施例中，位于开口138a内的第二电子元件122b的数量为二个，但在其它实施例中，位于开口138a内的第二电子元件122b的数量可仅为一个或三个以上。所以，图1A不限定开口138a内的第二电子元件122b的数量。此外，熟悉此领域的技术人员应可理解，当其它实施例的模封块130a不具开口138a时，该实施例的模封块130a内自无第二电子元件122b存在。
第二电子元件122a可以位于模封块130a与模封块130b之间。详细而言，模封块130a与模封块130b之间存有一空间区域（empty space）S1，而第二电子元件122a可装设位于空间区域S1内的承载面110a上，以使模封块130a与130b皆不会包覆也不会接触第二电子元件122a。
另外，须说明的是，在图1A的实施例中，位于空间区域S1内的第二电子元件122a的数量仅为一个，但是在其它实施例中，位于空间区域S1内的第二电子元件122a的数量可为二个或二个以上，所以图1A所示的位于空间区域S1内的第二电子元件122a并不用来限定空间区域S1内的第二电子元件122a的数量。
电子封装模块100可更包括至少一层屏蔽导体层（shielding conductivelayer）140，而在本实施例中，电子封装模块100所包括的屏蔽导体层140的数量为二，其中一层屏蔽导体层140覆盖模封块130a，另一层屏蔽导体层140覆盖模封块130b。此外，这些屏蔽导体层140是全面性地覆盖模封块130a与130b。
以图1A与图1B为例，模封块130a具有一顶面132a以及连接顶面132a的侧面134a与136a，而侧面134a与136a皆位于顶面132a与承载面110a之间，其中侧面136a为开138a的侧壁（side wall），而侧面134a为模封块130a的外侧表面，如图1A及图1B所示。
屏蔽导体层140完全覆盖顶面132a与侧面134a及136a，从而全面性地覆盖模封块130a。同样地，另一层屏蔽导体层140也是完全覆盖模封块130b的顶面与侧面。因此，这些屏蔽导体层140会全面性地覆盖模封块130a与130b。此外，这些屏蔽导体层140可接触顶面132a、侧面134a与136a以及模封块130b的顶面与侧面。
屏蔽导体层140可为以沉积方法（deposition）所形成的导体薄膜（conductive fllm），所以屏蔽导体层140可以共形地覆盖模封块130a与130b。上述沉积方法例如是喷涂（spraying）、电镀（electroplating）、无电电镀（electroless plating）、物理气相沉积（Physical Vapor Deposition，PVD）或化学气相沉积（Chemical Vapor Deposition，CVD），而物理气相沉积可为蒸镀（evaporation）或溅镀（sputtering）。
由于屏蔽导体层140全面性地覆盖模封块130a与130b，所以屏蔽导体层140会包围模封块130a与130b内的第一电子元件121a与121b。因此，屏蔽导体层140能保护第一电子元件121a与121b抵挡（block）电磁波干扰（Electro-Magnetic Interference，EMI），从而降低电磁波对第一电子元件121a与121b的影响。
此外，电路板110可更具有多个位于承载面110a的接地垫（groundingpad）112g，而这些屏蔽导体层140连接这些接地垫112g，其中这些接地垫112g都接地。例如，接地垫112g电性连接电路板110的接地面（ground plane，未绘示）。因此，这些屏蔽导体层140能经由这些接地垫112g而接地，从而提高抵挡电磁波干扰（EMI）的能力。
值得说明的是，虽然图1A与图1B中的电路板110具有多个接地垫112g，但在其它实施例中，电路板110所具有的接地垫112g的数量可以仅为一个。所以，接地垫112g的数量不受图1A与图1B所限。
根据以上所述的电子封装模块100，由于模封块130a与130b只包覆第一电子元件121a与121b，但不包覆任何第二电子元件122a与122b，因此现有的含有光电元件（例如影像感测元件或发光元件）与其它电子元件的电子封装模块可以采用电子封装模块100的设计，让模封块只包覆需要被包覆的电子元件，而不包覆光电元件等不宜被包覆的电子元件。如此，模封块不影响光电元件的运行，而电子封装模块上的一些电子元件仍可以受到模封块保护。须特别强调的是，上述的电子封装模块100可以只形成一个模封块130a或130b，也可以形成两个以上的模封块（例如模封块130a与130b），本发明并不加以限制。
以上主要针对电子封装模块100的结构进行详细的说明。接下来将配合图2A至图2G来详细说明电子封装模块100的制造方法。
请参阅图2A，在电子封装模块100的制造方法中，首先，在电路板组合件10上形成一层屏蔽图案层150，其中电路板组合件10是指已经装设好多个电子元件的电路板。详细而言，电路板组合件10包括电路板110’、至少一个第一电子元件以及至少一个第二电子元件，而所述至少一个第一电子元件与至少一个第二电子元件皆已装设在电路板110’的承载面110a’上。也就是说，在形成屏蔽图案层150以前，所述至少一个第一电子元件与所述至少一个第二电子元件早已装设在电路板110’上。
虽然从图2A来看，只有一个第一电子元件121a与一个第二电子元件122a装设在承载面110a’上，但图1A所示的第一电子元件121b与第二电子元件122b其实也已装设在承载面110a’上，且即使未在图2A至图2G中绘示出第一电子元件121b与第二电子元件122b，本发明所属技术领域中具有通常知识者可根据现有电子封装模块的制造技术与图1A得知第一电子元件121a、121b与第二电子元件122a、122b在承载面110a’上的分布如同图1A所示。
在本实施例中，电路板110’的结构与图1B中的电路板110的结构相似，且电路板110’也具有多个接地垫112g。然而，电路板110’与电路板110之间仍存有差异，其在于电路板110’的尺寸大于电路板110的尺寸。
具体而言，电路板110可以是电路板110’经切块（dicing，或可称为单体化）后所形成的电路板单元（unit），其中电路板110’可为电路母板（panel）或基板条（strip）。不过，在其它实施例中，电路板110’也可以是电路板110，即电路板110’也可以是已经过切块的电路板单元。
在形成屏蔽图案层150之后，屏蔽图案层150会局部覆盖承载面110a’。详细而言，屏蔽图案层150具有不覆盖第一电子元件121a与121b的镂空区域，但是却完全覆盖第二电子元件122a与122b。以图2A为例，第一电子元件121a位于镂空区域150e内，以至于屏蔽图案层150未覆盖也未接触第一电子元件121a，但屏蔽图案层150却完全覆盖第二电子元件122a。
另外，须说明的是，镂空区域（例如镂空区域150e）的数量基本上与后续形成的模封块130a与130b的总数量相等。因此，端视电子封装模块100的模封块130a与130b的总数量，屏蔽图案层150可以只具有一个镂空区域（例如镂空区域150e）或是具有多个镂空区域。
在图2A所示的实施例中，屏蔽图案层150具有一上表面150t以及一相对上表面150t的下表面150b，其中下表面150b接触电路板组合件10，而屏蔽图案层150从下表面150b朝向上表面150t而渐缩，所以上表面150t的面积会小于下表面150b的面积，以至于屏蔽图案层150可以更具有一连接在上表面150t与下表面150b之间的倾斜侧面150s，其中倾斜侧面150s与下表面150b之间的夹角A1会小于90度，如图2A所示。
形成屏蔽图案层150的方法有多种，而在本实施例中，屏蔽图案层150是利用模板印刷而形成。详细而言，请参阅图2A至图2C，首先，以一块遮盖电路板组合件10的模板160作为屏蔽，在电路板110’上印刷一层涂料层，其中涂料层例如是油墨或是正、负光阻材料。图2B是模板160的俯视示意图，而图2C是图2B中沿线II-II剖面所绘示的剖面示意图，其中图2A所示的模板160也是从图2B中的线II-II剖面所绘制。模板160具有多个对应第二电子元件122a与122b（请参阅图1A）的镂空图案162，因此在上述印刷的过程中，涂料层会通过这些镂空图案162而完全覆盖这些第二电子元件122a与122b，但不覆盖第一电子元件121a与121b。
接着，硬化涂料层，以使涂料层变成屏蔽图案层150，其中硬化涂料层的方法可以是对涂料层加热或照射紫外光。在硬化涂料层的期间，模板160仍可以滞留在电路板组合件10上方，以继续遮盖电路板组合件10。待涂料层硬化后，移除模板160，形成镂空区域150e。此外，在本实施例中，屏蔽图案层150的成分可以含有氧化硅，例如二氧化硅。
特别一提的是，模板160可以包括至少一板体160a以及至少一壁体160b，其中所述至少一板体160a连接所述至少一壁体160b，并具有模板倾斜侧面160s。在上述形成屏蔽图案层150的过程中，模板倾斜侧面160s会接触涂料层，从而形成屏蔽图案层150的倾斜侧面150s，如图2A与图2C所示。
必须说明的是，在以上所介绍的实施例中，屏蔽图案层150是利用模板160印刷而形成，但在其它实施例中，屏蔽图案层150也可以不利用模板160印刷来形成。详细而言，屏蔽图案层150也可用模板160当成屏蔽，以喷涂（spraying）方式来形成，所以屏蔽图案层150不限制只能用模板160印刷来形成。
请参阅图2D，接着，在镂空区域150e内形成包覆第一电子元件的模封块，以使电子封装模块100的所有第一电子元件121a与121b皆被模封块（如图2D所示的模封块130a’）所包覆，其中模封块可以是利用点胶机（dispenser）来形成，而模封块的主要材料可以是环氧树脂（epoxy），而此环氧树脂可以含有氧化硅及/或氧化铝等填料。此外，上述模封块只形成在镂空区域内，而不形成在镂空区域外，所以整体上模封块不会覆盖屏蔽图案层150的上表面150t。
以图2D为例，在镂空区域150e内形成模封块130a’，而模封块130a’会包覆至少一第一电子元件121a，并覆盖至少一接地垫112g与部分承载面110a’，但不覆盖屏蔽图案层150的上表面150t。此外，模封块130a’相对于承载面110a’的厚度H1小于屏蔽图案层150相对于承载面110a’的厚度H2，而这样可避免模封块130a’因溢出而覆盖上表面150t。
请参阅图2D与图2E，接着，切割模封块（例如模封块130a’），以形成多条暴露接地垫112g与部分承载面110a’的沟槽，例如图2E所示的沟槽T1。此外，切割模封块的方法可以是激光切割，而激光切割所使用的激光束L1可以是绿光激光。不过，也可以采用激光切割以外的方法来切割模封块，例如可采用机械切割来切割模封块。
承上述，这些沟槽的走向（track）大致上相同于图1A中模封块130a与130b二者的轮廓。例如，其中一条沟槽的走向大致上相同于模封块130a开口138a的轮廓，而在图2E中，在切割模封块130a’之后，会形成一条沟槽T1，其走向大致上相同于图1A中模封块130a在侧面134a的轮廓。
在切割模封块之后，除了形成这些沟槽之外，图1A所示的模封块130a与130b也会形成，且部分模封块130a’会残留在屏蔽图案层150上而形成残留模封块130a’’。整体而言，残留模封块130a’’仅附着在屏蔽图案层150的倾斜侧面150s，且不附着于接地垫112g。
请参阅图2F，之后，形成覆盖模封块130a与130b的屏蔽导体层140，其中屏蔽导体层140延伸至所有沟槽（包括沟槽T1）内，并连接这些接地垫112g。形成屏蔽导体层140的方法可以是沉积方法，其例如是喷涂、电镀、无电电镀、物理气相沉积或化学气相沉积，而物理气相沉积可以是蒸镀或溅镀。
屏蔽导体层140可以更覆盖残留模封块130a’’与屏蔽图案层150，并接触屏蔽图案层150，其中屏蔽导体层140覆盖屏蔽图案层150的一部分表面，而屏蔽图案层150的其它部分表面则会裸露出来。以图2F为例，屏蔽导体层140会从残留模封块130a’’沿着倾斜侧面150s而延伸于上表面150t，以使屏蔽导体层140覆盖未被残留模封块130a’’附着的倾斜侧面150s以及邻近于此倾斜侧面150s的部分上表面150t。因此，屏蔽导体层140会接触屏蔽图案层150的上表面150t与倾斜侧面150s，而未被屏蔽导体层140覆盖的其它部分的上表面150t则会裸露出来。
请参阅图2F与图2G，在形成屏蔽导体层140之后，移除屏蔽图案层150，以暴露第二电子元件122a与122b（图2G未绘示）以及部分承载面110a’。移除屏蔽图案层150的方法可以是利用溶剂来溶解屏蔽图案层150，其中此溶剂可以是丙酮（acetone）或溴丙烷（bromopropane）。虽然屏蔽导体层140覆盖屏蔽图案层150，但屏蔽图案层150上表面150t仍有部分被裸露出来，所以上述溶剂可接触屏蔽图案层150而得以将屏蔽图案层150溶解。此外，由于残留模封块130a’’整体上不附着于接地垫112g，因此当屏蔽图案层150被移除时，残留模封块130a’’也会因屏蔽图案层150的移除而跟着被移除。
请参阅图2G与图2H，接着，可利用刀具C1来对电路板110’进行切块，从而形成电子封装模块100。至此，电子封装模块100已制造完成，如图2H所示。此外，在本实施例中，是用刀具C1来对电路板110’切块，但在其它实施例中，也可使用刀具C1以外的方式来进行切块，本发明不加以限制。例如，也可使用激光束来对电路板110’进行切块。
另外，值得一提的是，由于电路板110’也可以是电路板110，即图2A所示的电路板110’也可以是已经过切块而形成的电路板单元，所以在其它实施例中，当移除屏蔽图案层150之后，电子封装模块100就已经制造完成，不需要再对电路板110’进行切块。
图3A至图3C是本发明另一实施例的电子封装模块的制造方法的剖面示意图，其中图3C绘示出本发明另一实施例的电子封装模块200。请先参阅图3C，电子封装模块200与前述实施例中的电子封装模块100相似，例如电子封装模块200也包括至少一第一电子元件121a以及至少一第二电子元件122a。因此，以下主要针对电子封装模块100与200二者的差异进行说明。至于电子封装模块100与200二者相同的特征，则不再重复赘述。
如图3C所示，电子封装模块200包括至少一块模封块230以及一电路板210，其中第一电子元件121a与第二电子元件122a皆装设在电路板210的承载面212a上。有别于电子封装模块100，电路板210可以不具有接地垫112g，而模封块230的剖面形状不同于模封块130a与130b的剖面形状。此外，电子封装模块200也不包括屏蔽导体层140。附带一提的是，本实施例的电路板也可以具有接地垫112g，本发明并不加以限制。
模封块230具有一顶面230a、一相对顶面230a的模封块底面230b以及一连接在顶面230a与模封块底面230b之间的侧面230s，其中模封块底面230b与承载面212a接触，所以侧面230s也位于顶面230a与承载面212a之间。有别于前述实施例中的模封块130a与130b，模封块230从顶面230a朝向承载面212a而渐缩，因此顶面230a的面积会大于模封块底面230b的面积，而侧面230s则成为倾斜面，其中侧面230s与承载面212a之间的夹角A2会大于90度。
电子封装模块200的制造方法也相似于前述实施例的电子封装模块100的制造方法，而以下将配合图3A至图3C，对电子封装模块100与200二者制造方法的差异进行说明。至于二者制造方法的相同特征，则不再重复赘述，也不在图式中重复绘示。
请参阅图3A，在电子封装模块200的制造方法中，首先，在电路板组合件20上形成屏蔽图案层150，其中电路板组合件20包括电路板210’、至少一第一电子元件121a与至少一第二电子元件122a。
承上述，第一电子元件121a与第二电子元件122a皆装设在电路板210’的承载面212a’上，而屏蔽图案层150覆盖上述第二电子元件122a，但不覆盖上述第一电子元件121a。此外，本实施例的屏蔽图案层150的形成方法与前述实施例相同，所以图3A的屏蔽图案层150也具有倾斜侧面150s。
接着，形成包覆第一电子元件121a的模封块230，其中模封块230的形成方法与前述实施例中的模封块130a及130b的形成方法相同，所以不再重复叙述。由于屏蔽图案层150具有倾斜侧面150s，且模封块230会接触倾斜侧面150s，以至于模封块230倾斜的侧面230s得以形成。
接着，有别于前述实施例的制造方法，在形成模封块230之后，省略切割模封块230的步骤，直接移除屏蔽图案层150，以暴露第二电子元件122a，其中移除屏蔽图案层150已在前述实施例中详细说明，所以不再重复赘述。
请参阅图3B与图3C，之后，可利用刀具C1或激光束来对电路板210’进行切块，从而形成电路板210。至此，电子封装模块200已制造完成，如图3C所示。此外，须说明的是，电路板210’也可以是电路板210，即电路板210’也可以是已经过切块而形成的电路板单元，所以在其它实施例中，当移除屏蔽图案层150之后，电子封装模块200就已经制造完成，不需要再对电路板210’进行切块，即图3B所揭露的切块步骤可以被省略。
综上所述，由于本发明的电子封装模块包括仅包覆所有电子元件其中至少一者的模封块，因此现有的含有光电元件（例如影像感测元件或发光元件）与其它电子元件的电子封装模块可采用本发明电子封装模块的设计，让模封块只包覆需要被包覆的电子元件，而不包覆光电元件等不宜被包覆的电子元件。如此，模封块不仅不影响光电元件的运行，而且也能保护其它电子元件，附带一提的是，本发明并不限制上述电子元件(不论需被包覆或不宜被包覆的电子元件)的种类，也可以是其它主动或被动元件。
以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何熟习相像技术的人员，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。

Claims (14)

1.一种电子封装模块，其特征在于，该电子封装模块包括：
电路板，具有承载面；
至少一第一电子元件，装设在该承载面上；
至少一第二电子元件，装设在该承载面上；以及
至少一模封块，配置在该承载面上，并局部覆盖该承载面，所述至少一模封块包覆所述至少一第一电子元件，但不包覆所述至少一第二电子元件；
所述至少一模封块具有顶面以及连接该顶面的侧面，该侧面位于该顶面与该承载面之间，所述至少一模封块从该顶面朝向该承载面而渐缩。
2.如权利要求1所述的电子封装模块，其特征在于，该电子封装模块还包括至少一覆盖该模封块的屏蔽导体层，而该电路板还具有至少一位于该承载面的接地垫，其中所述至少一屏蔽导体层连接所述至少一接地垫。
3.如权利要求2所述的电子封装模块，其特征在于，所述至少一模封块具有顶面以及连接该顶面的侧面，该侧面位于该顶面与该承载面之间，而所述至少一屏蔽导体层覆盖该顶面与该侧面。
4.如权利要求1所述的电子封装模块，其特征在于，所述模封块从该顶面朝向该承载面倾斜，该侧面与该承载面之间的夹角大于90度。
5.如权利要求1所述的电子封装模块，其特征在于，所述至少一模封块具有开口，而所述至少一第二电子元件位于该开口内。
6.如权利要求1所述的电子封装模块，其特征在于，所述至少一第二电子元件为光电元件。
7.一种电子封装模块的制造方法，其特征在于，该制造方法包括：
在电路板组合件上形成屏蔽图案层，其中该电路板组合件包括具有承载面的电路板、至少一第一电子元件以及至少一第二电子元件，所述至少一第一电子元件与所述至少一第二电子元件皆装设在该承载面上，而该屏蔽图案层局部覆盖该承载面，并具有至少一镂空区域，所述至少一第一电子元件设置于所述至少一镂空区域内，该屏蔽图案层完全覆盖所述至少一第二电子元件；在该镂空区域内形成包覆所述至少一第一电子元件的至少一模封块；以及在形成所述至少一模封块之后，移除该屏蔽图案层，以暴露所述至少一第 二电子元件。
8.如权利要求7所述的电子封装模块的制造方法，其特征在于，该屏蔽图案层具有上表面与相对该上表面的下表面，该下表面接触该电路板组合件，而该屏蔽图案层从该下表面朝向该上表面而渐缩。
9.如权利要求7所述的电子封装模块的制造方法，其特征在于，形成该屏蔽图案层的方法包括：
以遮盖该电路板组合件的模板作为屏蔽，在该电路板上印刷涂料层，其中该模板具有对应所述至少一第二电子元件的镂空图案，而该涂料层完全覆盖所述至少一第二电子元件；以及
硬化该涂料层。
10.如权利要求9所述的电子封装模块的制造方法，其特征在于，硬化该涂料层的方法包括对该涂料层加热或照射紫外光。
11.如权利要求7所述的电子封装模块的制造方法，其特征在于，该制造方法还包括：
在移除该屏蔽图案层前，切割所述至少一模封块，以形成至少一局部暴露该承载面的沟槽，其中所述至少一沟槽还暴露该电路板的至少一接地垫；形成覆盖所述至少一模封块的屏蔽导体层，其中该屏蔽导体层延伸至所述至少一沟槽内，并连接所述至少一接地垫；以及在形成该屏蔽导体层之后，移除该屏蔽图案层。
12.如权利要求7所述的电子封装模块的制造方法，其特征在于，移除该屏蔽图案层的方法包括利用溶剂溶解该屏蔽图案层。
13.如权利要求12所述的电子封装模块的制造方法，其特征在于，该溶剂为丙酮或溴丙烷。
14.如权利要求7所述的电子封装模块的制造方法，其特征在于，该电路板为经过切块而形成的电路板单元。
CN201210433253.9A 2012-11-02 2012-11-02 电子封装模块及其制造方法 Active CN103794573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210433253.9A CN103794573B (zh) 2012-11-02 2012-11-02 电子封装模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210433253.9A CN103794573B (zh) 2012-11-02 2012-11-02 电子封装模块及其制造方法

Publications (2)

Publication Number Publication Date
CN103794573A CN103794573A (zh) 2014-05-14
CN103794573B true CN103794573B (zh) 2016-09-14

Family

ID=50670104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210433253.9A Active CN103794573B (zh) 2012-11-02 2012-11-02 电子封装模块及其制造方法

Country Status (1)

Country Link
CN (1) CN103794573B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321830B (zh) * 2014-07-30 2019-02-05 日月光半导体制造股份有限公司 电子封装模块的制造方法
CN105304508B (zh) * 2014-07-30 2019-10-18 日月光半导体制造股份有限公司 电子封装模块的制造方法及其结构
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20180240738A1 (en) * 2017-02-22 2018-08-23 Cyntec Co., Ltd. Electronic package and fabrication method thereof
DE102017205216A1 (de) * 2017-03-28 2018-10-04 Zf Friedrichshafen Ag Elektronikmodul für eine Getriebesteuereinheit und Getriebesteuereinheit
CN108231909A (zh) * 2017-12-22 2018-06-29 中国振华集团永光电子有限公司（国营第八七三厂） 一种高可靠超小型玻璃钝化复合二极管及其制备方法和应用
US11251135B2 (en) * 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
EP2192825A1 (en) * 2008-11-26 2010-06-02 Osram Gesellschaft mit Beschränkter Haftung An injection tool for encapsulating electronic circuits with light sources, and related encapsulation process
CN102474987B (zh) * 2009-07-17 2014-09-17 松下电器产业株式会社 电子模块及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块

Also Published As

Publication number Publication date
CN103794573A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103794573B (zh) 电子封装模块及其制造方法
TWI502733B (zh) 電子封裝模組及其製造方法
US9788433B2 (en) Circuit board and method of manufacturing the same
US9247644B2 (en) Wiring board and method for manufacturing the same
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
KR102411998B1 (ko) 회로 기판 및 그 제조방법
US20140175672A1 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
US9274273B2 (en) Opto-electric hybrid board
KR101878242B1 (ko) 배선 기판 및 그 제조 방법
US20200205284A1 (en) Printed circuit board
US20120080224A1 (en) Circuit board for signal transmission and method of manufacturing the same
US20080223612A1 (en) Wiring substrate and manufacturing method thereof
US8927875B2 (en) Wiring board and method for manufacturing wiring board
CN103681565A (zh) 具有柱体的半导体封装基板及其相关方法
CN101076229A (zh) 用于印刷电路板的导孔的制作方法
KR20170041020A (ko) 인쇄회로기판 및 그 제조방법
US20140251657A1 (en) Printed circuit board and method of manufacturing the same
TWI658756B (zh) 電路板及光學裝置
KR20150024161A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20230328886A1 (en) Circuit board
JP7077005B2 (ja) 配線基板及びその製造方法
CN101588678A (zh) 防焊层的形成方法
KR20150107141A (ko) 인쇄회로기판 및 그의 제조 방법
KR100688708B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant