CN105122480A - 光电组件 - Google Patents

光电组件 Download PDF

Info

Publication number
CN105122480A
CN105122480A CN201480022832.1A CN201480022832A CN105122480A CN 105122480 A CN105122480 A CN 105122480A CN 201480022832 A CN201480022832 A CN 201480022832A CN 105122480 A CN105122480 A CN 105122480A
Authority
CN
China
Prior art keywords
molded body
semiconductor chip
upside
transverse section
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480022832.1A
Other languages
English (en)
Other versions
CN105122480B (zh
Inventor
S.伊莱克
H-J.卢高尔
J.莫斯布格尔
M.扎巴蒂尔
T.施瓦茨
T.瓦格赫塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105122480A publication Critical patent/CN105122480A/zh
Application granted granted Critical
Publication of CN105122480B publication Critical patent/CN105122480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及用于生产光电组件的方法，包括步骤：提供具有载体表面的载体，所述载体表面的第一横向区段相对于所述载体表面的第二横向区段抬升；在所述载体表面上布置具有第一表面和第二表面的光电半导体芯片，所述第一表面朝向所述载体表面；以及形成包括面朝所述载体表面的上侧和与所述上侧相对地布设的下侧的模制主体，所述半导体芯片被至少部分地嵌入在所述模制主体中。

Description

光电组件
技术领域
本发明涉及用于生产如专利权利要求1中要求保护的光电组件的方法以及如专利权利要求18和19中要求保护的光电组件。
本专利申请要求德国专利申请DE102013202902.0的优先权，其公开内容被通过引用合并到此。
背景技术
已知的是利用实现多种不同功能的封装来装配电子组件。已知的封装可以例如提供对电子组件所包括的半导体芯片的电连接以及对电路载体的接口。已知的封装也可以被用于热管理并且用作对抗由静电放电所致的损坏的保护。在光电组件（诸如发光二极管、传感器或光伏聚光器）的情况下，封装也可以实现影响空间光分布或光波长的转换的进一步的功能（诸如光的输入和输出）。
DE102009036621A1公开了用于生产光电半导体组件的方法，其中，光电半导体芯片被布置在载体的上侧上。利用模制主体对光电半导体芯片进行周围模制，模制主体覆盖光电半导体芯片的所有侧表面。光电半导体芯片的上侧和下侧优选地保持为空的。在移除载体之后，可以分割光电半导体芯片。可以在每个半导体芯片的上侧和/或下侧上提供接触位置。模制主体可以例如由基于环氧化物的模制材料构成。
发明内容
本发明的目的是提供一种用于生产光电组件的方法。通过具有权利要求1的特征的方法来实现该目的。本发明的另一目的是提供一种光电组件。通过具有权利要求18和19的特征的光电组件来实现该目的。在从属权利要求中指定优选的改良。
在用于生产光电组件的方法中，执行步骤以用于：提供具有载体表面的载体，所述载体表面的第一横向区段被相对于所述载体表面的第二横向区段抬升，并且光电半导体芯片在所述载体表面上具有第一表面和第二表面，所述第一表面朝向所述载体表面，以及用于形成具有朝向所述载体表面的上侧和与所述上侧相对的下侧的模制主体，所述半导体芯片至少部分地嵌入在所述模制主体中。
所述载体表面的所述第一横向区段与所述载体表面的所述第二横向区段之间的高度差可以例如处于几微米和几毫米之间。
有利地，该方法使得可以生产具有与平坦盘相比更复杂的几何形状的模制主体。所述光电半导体在具有所述第一横向区段和所述第二横向区段的所述载体表面上的布置相对于从所述载体表面突出到所述模制主体上的结构有利地具有对嵌入在所述模制主体中的所述半导体精确定向的效果。以此方式，例如，所述模制主体可以被提供有用于应用导电贯穿接触的开孔，或者被提供有集成反射器、用于光学元件的集成支承器或用于容纳光转换材料的集成腔体。更进一步地，可能的是对模制主体提供用于模制主体的机械增强的结构，从而所述方法可以更容易地并且在更少的损坏风险的情况下被执行。
在所述方法的一个实施例中，粘接层被布置在所述载体表面的至少一部分上。所述半导体芯片然后被布置在所述粘接层上。有利地，借助于可以针对大量生产而被自动化的拾放（pick&place）方法，可以简单地并且经济地在所述粘接层上布置所述半导体芯片。所述粘接层有利地在进一步的处理期间防止所述半导体芯片的疏忽滑动。
在所述方法的一个实施例中，执行用于将所述模制主体与所述载体分离的进一步的步骤。有利地，可以随后重新使用所述载体，从而可以经济地执行所述方法。可以例如通过利用热方法、暴露于例如UV光、湿法化学处理或激光处理来减少粘接层的粘接从而执行所述模制主体的分离。也可以通过施加剪切力或张力来执行所述模制主体的分离。
在所述方法的一个实施例中，在形成所述模制主体之后移除所述模制主体的一部分。以此方式，可以有利地暴露所述半导体芯片的表面。
在所述方法的一个实施例中，所述模制主体的所述上侧的区段被形成为与所述半导体芯片的所述第一表面齐平。有利地，然后可以在所述模制主体的所述上侧上电接触所述半导体芯片的所述第一表面。更进一步地，可以通过所述半导体芯片的所述第一表面从所述半导体芯片发射电磁辐射（例如可见光）。
在所述方法的一个实施例中，所述模制主体的所述下侧被形成为与所述半导体芯片的所述第二表面齐平。有利地，所述半导体芯片的所述第二表面然后可接入在所述模制主体的所述下侧上，这允许所述半导体芯片的电接触。
在所述方法的一个实施例中，金属化被布置在所述模制主体的所述下侧上。有利地，所述金属化然后可以被用于所述半导体芯片的电接触。所述金属化可以更进一步地被用于耗散在所述光电组件中生成的废热量。
在所述方法的一个实施例中，导电元件被布置在所述载体表面上。所述导电元件然后至少部分地被嵌入在所述模制主体中。有利地，以此方式所生产的所述光电组件中的所述导电元件可以在所述模制主体的所述上侧与所述下侧之间提供导电连接。
在所述方法的一个实施例中，在所述半导体芯片与所述导电元件之间建立导电连接。有利地，所述导电元件然后建立与所述半导体芯片的电接触。
在所述方法的一个实施例中，在所述半导体芯片与所述导电元件之间建立键合连接。有利地，所述键合连接可以以自动化方式而被经济地建立，并且具有高可靠性。
在所述方法的一个实施例中，所述半导体芯片被布置在所述载体表面的所述第一横向区段中。有利地，所述半导体芯片由此被嵌入到所述模制主体的下陷区域中，从而所述半导体芯片的所述第一表面被所述模制主体的抬升的区段包围，这可以提供机械功能性。
在所述方法的一个实施例中，所述载体表面的所述第二横向区段环状地包围所述第一横向区段。有利地，由此产生所述模制主体的所述上侧的抬升的横向区段，其环状地包围所述主体的所述上侧的下陷的横向区段。由此形成在所述模制主体的所述上侧的所述下陷的横向区段之上的所述腔体可以有利地提供各种机械功能。
在所述方法的一个实施例中，抬升的横向区段和下陷的横向区段被形成在所述模制主体的所述上侧上。在此情况下，在进一步的步骤中，将光学透镜布置在所述模制主体的所述横向区段之上。有利地，可以以自动化方式来简单地执行所述透镜在所述模制主体的所述下陷的横向区段之上的布置，所述透镜通过所述下陷的横向区段以自对准的方式精确地定向所述透镜。
在所述方法的一个实施例中，由光学上白色的材料来形成所述模制主体。有利地，所述模制主体的所述上侧上的抬升的横向区段可以然后被用作光学反射器，并且导致由所述光电组件发射的光的束整形。
在所述方法的一个实施例中，利用光学反射材料至少在各区段中涂覆所述模制主体的所述上侧。有利地，在该实施例中所述模制主体的所述上侧上的抬升的横向区段还可以被用作光学反射器，并且导致由所述光电组件发射的光的束整形。
在所述方法的一个实施例中，所述模制主体形成有在所述上侧与所述下侧之间延伸的贯穿开孔。在此情况下，将导电涂覆被布置在所述贯穿开孔的壁上。有利地，由此应用贯穿开孔，其在所述模制主体的所述上侧与所述下侧之间提供导电连接。
在所述方法的一个实施例中，多个半导体芯片被布置在所述载体表面上。在此情况下，在进一步的步骤中，分割所述模制主体。有利地，所述方法由此允许并行生产多个光电组件，从而急剧减少单独的光电组件的生产成本。
光电组件具有光电半导体芯片，该光电半导体芯片具有第一表面。所述半导体芯片被嵌入在具有上侧的模制主体中。在此情况下，所述半导体芯片的所述第一表面与所述模制主体的所述上侧的第一区段齐平。所述模制主体的所述上侧更进一步地具有相对于所述第一区段抬升的第二区段。所述模制主体的所述上侧更进一步地具有相对于所述第一区段抬升的第二区段。有利地，该光电组件的所述模制主体的所述上侧的所述抬升的第二区段可以提供机械功能性。例如，所述模制主体的所述上侧可以包括为了支承光学透镜而使用的集成光学反射器，形成用于容纳光转换材料的腔体，或者对所述模制主体的机械稳定做出贡献。
所述模制主体的所述上侧的所述第二区段与所述模制主体的所述上侧的所述第一区段之间的高度差可以例如处于几微米和几毫米之间。
进一步的光电组件具有光电半导体芯片，该光电半导体芯片被嵌入在具有上侧和与所述上侧相对的下侧的模制主体中。在此情况下，所述模制主体具有在所述上侧与所述下侧之间延伸的贯穿开孔。例如，该光电组件的所述模制主体的所述贯穿开孔可以在所述模制主体的所述上侧与所述下侧之间提供导电连接。
在所述光电组件的一个实施例中，所述模制主体被形成在一个工件中。以此方式，有利地，可以简单地并且经济地生产所述模制主体。
附图说明
与示例性实施例的以下描述相结合，本发明的上面描述的性质、特征和优点以及实现它们的方式将变得更清楚并且全面地可理解，将与附图有关地更详细地解释示例性实施例，其中，分别在高度地示意性的表示中：
图1示出载体的截面视图；
图2示出具有布置于其上的粘接层的载体的视图；
图3示出具有布置于粘接层上的光电半导体芯片的载体的视图；
图4从不同的观看方向示出具有布置于其上的光电半导体芯片的载体的另一视图；
图5示出具有形成于其上的模制主体的载体的截面视图；
图6示出在与载体分离之后的模制主体；
图7示出在进一步的处理之后的模制主体的截面视图；
图8示出根据第一实施例的由模制主体形成的光电组件的截面视图；
图9示出第一实施例的光电组件的另一截面平面中的截面表示；
图10示出第一实施例的光电组件的平面视图；
图11示出根据第二实施例的光电组件的截面视图；
图12示出根据第三实施例的光电组件的截面视图；
图13示出具有结构化的粘接层的载体的截面视图；
图14示出具有布置在结构化的粘接层上的半导体芯片的载体的视图；
图15示出根据第四实施例的具有多个光电组件的模制主体的截面视图；
图16示出根据另一实施例的载体的截面视图；
图17示出在第一处理阶段中的另一实施例的模制主体的一部分的截面视图；
图18示出在进一步的处理阶段中的模制主体的截面视图；
图19示出根据第五实施例的由模制主体产生的光电组件的截面视图。
具体实施方式
图1在示意性的截面表示中示出载体100。载体100可以例如以晶片的形式被配置为薄盘。载体100可以例如由硅构成。然而，载体100也可以由金属或另外的材料构成。
载体100具有载体表面110。载体表面110被横向地结构化，并且具有第一横向区段111和第二横向区段112。第一横向区段111相对于第二横向区段112在与载体表面110垂直的方向上抬升。载体表面110的抬升的第一横向区段111与下陷的第二横向区段112之间的高度差可以在与载体表面110垂直的方向上处于例如几微米和几毫米之间。
在所表示的示例中，载体100的结构化的载体表面110在第一横向区段111中具有类似岛的升高（elevation），其中的每一个由下陷的第二横向区段112包围。在载体表面110的平面中，可以例如以圆形盘的形状来形成类似岛的第一横向区段111。各个第一横向区段111可以例如被布置在载体表面110的横向方向上的六边形晶格的节点处。然而，载体100的载体表面110可以以另一方式被再分为抬升的第一横向区段111和下陷的第二横向区段112。
图2示出接在图1的表示之后的方法阶段中的示意性截面表示中的载体100。粘接层120已经被应用在载体100的载体表面110上。粘接层120既在载体表面110的第一横向区段111之上又在载体表面110的第二横向区段112之上延伸。
粘接层120可以例如被形成为在一侧上具有可热分离的粘接层并且在另一侧上具有常规的粘接层的膜。可热分离的粘接层然后优选地朝向载体100的载体表面110。粘接层120也可以是可以被热分离的粘接的形式，其可以通过暴露于光（例如UV光）而被分离，可以通过湿法化学处理而被分离，或者可以通过激光处理而被分离。粘接层120的粘接也可以是通过施加剪切力或张力而可分离的。
粘接层120可以已经通过轧制或借助于真空或气体压力而被层叠到载体100的载体表面110上。粘接层120也可以已经通过旋转涂覆而得以喷涂或应用到载体100的载体表面110上。粘接层120可以已经通过化学或物理气相沉积而被布置在载体表面110上。通过印刷、压印、分配、喷射或另外的方法来应用粘接层120也是可能的。
图3示出在进一步的稍后的方法阶段中的具有被布置在载体表面110上的粘接层120的载体100。光电半导体芯片200已经被布置在载体表面110的第一横向区段111上。在所表示的示例中，光电半导体芯片200被布置在载体表面110的每个第一横向区段111中。
光电半导体芯片200的每个具有第一表面210和与第一表面210相对的第二表面220。每个光电半导体芯片200的第一表面210朝向载体100的载体表面110，并且因此与粘接层120接触。
光电半导体芯片200可以例如是发光二极管芯片、激光器芯片或光伏芯片。如果光电半导体芯片200是发光二极管芯片（LED芯片），则那么每个光电半导体芯片200的第一表面210可以是发光表面。
光电半导体芯片200可以例如已经借助于拾放方法以自动化的方式被布置在载体100的载体表面110上。这种情况下，可以已经借助于图像识别来检测载体表面100的第一横向区段111的轮廓，以便例如在第一横向区段111中居中地布置光电半导体芯片200。然而，替代居中布置，光电半导体芯片200也可以已经在第一横向区段111中的任何其它想要的位置处被放置在载体表面110上。
图4示出具有布置在载体表面110上的光电半导体芯片200的载体100的另一截面表示。在图4的表示中，截面平面与图3的表示的截面平面垂直地延伸。
在载体表面110的第一横向区段111中，导电管脚250在载体表面110上被布置在光电半导体芯片200旁边。在每个横向区段111中，导电管脚250被布置在光电半导体芯片200旁边。然而，两个导电管脚250也可以在每个第一横向区段111中被布置在光电半导体200旁边。
导电管脚250由导电材料构成。导电管脚250可以例如由金属或被掺杂的半导体材料构成。光电半导体芯片200和导电管脚250彼此分离，并且因此彼此电绝缘。
导电管脚250在与载体表面110垂直的方向上具有例如与光电半导体芯片200相同的厚度。可以以任何想要的方式来选择导电管脚250的几何形状的其余部分。导电管脚250也可以一般地被提及为导电元件。
图5示出在随后的方法阶段中的载体100的另一截面表示。在此情况下的截面沿着与图3的表示中相同的平面延伸。
模制主体300已经被形成在载体100的载体表面110上。优选地已经通过注入模制处理以及注入压缩模制处理或另外的模制处理来形成模制主体300。可以优选地在层叠设备或用于压缩、转印或注入模制的设备中执行模制主体300的生产。模制主体300由电绝缘模制材料构成。例如，模制主体300可以由基于环氧化物的材料构成。
模制主体300具有上侧310以及与上侧310相对的下侧320。模制主体300的表面310朝向载体100的载体表面310，并且因此与粘接层120接触。结构化的载体表面110的结构已经被作为阴模（negative）转印到模制主体300的上侧310上。以此方式，模制主体300的上侧310也在横向方向上被结构化，并且具有第一横向区段311和第二横向区段312。上侧310的第二横向区段312相对于第一横向区段311抬升。已经在载体100的载体表面110的第一横向区段111之上形成模制主体300的上侧310的第一横向区段311。已经在载体100的载体表面310的第二横向区段112之下形成模制主体300的上侧310的第二横向区段312。
图5中不可见的光电半导体芯片200和导电管脚250被至少部分地嵌入到模制主体300中。每个光电半导体芯片200的第一表面210在此情况下与模制主体300的第一横向区段311中的上侧310齐平，并且因此可接入到模制主体300的上侧310上。对应地，模制主体300的上侧310的第一横向区段311中的导电管脚250也是可接入的。
在随后处理步骤中，模制主体300可以已经与载体100的载体表面110分离，如在图6中示意性地表示的那样。为此，模制主体300和载体100的载体表面110与粘接层120分离。优选地，粘接层120最初与载体100的载体表面110分离，并且保留在模制主体300上。粘接层120随后与模制主体300分离。可以例如通过加热粘接层120、通过将粘接层120暴露于UV光、将粘接层120暴露于激光束，利用湿法化学方法来处理粘接层120或者通过施加剪切力或张力来执行载体100的载体表面110与粘接层120的分离。可以随后清洁模制主体300的上侧310，以便移除保留在模制主体300的上侧310上的粘接层120的残留物。然而，这样的清洁步骤也可以是不必要的，并且然后被省略。
图7示出在已经执行进一步的处理步骤之后的模制主体300。首先，通过以光电半导体芯片200的第二表面220变得可接入到所得到的接地下侧325上这样的方式进行研磨来部分地移除模制主体300的下侧320。光电半导体芯片200的第二表面220与模制主体300的接地下侧325齐平。对应地，导电管脚250也可接入到模制主体300的接地下侧325上，并且与模制主体300的接地下侧325齐平。导电管脚250由此分别在模制主体300的上侧310与模制主体300的接地下侧325之间提供导电连接。
在研磨模制主体300之后，金属化330被布置在模制主体300的接地下侧325上，并且借助于平版印刷方法被结构化。金属化330的导电区段分别与每个光电芯片200的第二表面220上的电接触表面导电接触。
在下面更详细地解释的进一步的处理步骤之后，模制主体300被沿着图7中所指示的分离区域301而分割。可以例如通过锯切来执行模制主体300的分割。以每个第一横向区段311与模制主体300的上侧310的所有其它第一横向区段311分离这样的方式，分离区域301与模制主体300的上侧310垂直地延伸通过模制主体300的上侧310的第二横向区段312。
图8示出根据第一实施例的得自于模制主体300的分割的光电组件10的示意性截面表示。可能的是，通过模制主体300的分割来获得多个这样的光电组件10。
模制主体300的上侧310的下陷的第一横向区段311形成腔体340，其由模制主体300的上侧310的抬升的第二横向区段312的各部分横向地定界。这些边界形成腔体340的壁341。在所表示的示例中，壁341形成为斜面，从而腔体340具有锥形截头的形状。在腔体340的由下陷的第一横向区段311形成的底部，光电半导体芯片200的第一表面210是可接入的。在光电组件10的实施例中，光电半导体芯片200优选地是通过第一表面210发射电磁辐射（例如可见光）的LED芯片。
光电组件10的腔体340可以被填充有导致由光电半导体芯片200发射的电磁辐射的波长的转换的材料。在通过分割模制主体300来将该光电组件10与其它光电组件10分离之前，该材料已经优选地在图7中示出的方法阶段中被引入到腔体340中。这使得有可能在共有的工作步骤中同时填充所有光电组件10的腔体340。
腔体340中所布置的材料可以例如包括填充有波长转换颗粒的光学透明的硅树脂。材料中所包含的颗粒也可以在光电半导体芯片200的第一表面210的方向上沉淀在腔体340中。当光电组件10被配置用于高功率时，这是尤其有利的。
如果不想要进行波长转换，则那么腔体340可以仅被填充有光学上透明的材料（例如填充有硅树脂），以便保护光电半导体芯片和可选地连接到光电半导体芯片200的键合布线（参见以下）。替代填充有波长转换颗粒，腔体340中所布置的材料也可以仅被填充有光散射颗粒。这些颗粒可以被用于光混合。
图9示出根据第一实施例的通过光电组件10的与图8的表示垂直的截面。图10示出第一实施例的光电组件10的平面视图。分别可见的是光电半导体芯片200和导电管脚250，这二者都在模制主体300的上侧310与接地下侧325之间在模制主体300的下陷的第一横向区段311中延伸。光电半导体芯片200的第一表面210上所布置的电接触借助于键合布线260而被导电地连接到导电管脚250。键合布线260优选地在光电组件10之前已经被应用，或者通过分割模制主体300而与其它光电组件10分离。位于腔体340中的键合布线260被由可选地布置在腔体340中的材料机械地保护。替代键合布线260，在光电半导体芯片200的第一表面210与导电管脚250之间也可以存在另外的类型的电接触。
布置在光电组件10的模制主体300的接地下侧325上的金属化330被再分为彼此电绝缘的两个区段，其中的一个被导电连接到导电管脚250，并且其中的另一个被导电连接到布置在光电半导体芯片的第二表面220上的电接触。金属化300的两个区段可以被用于光电组件10的电接触。例如，可以通过根据表面贴装方法（SMT方法）的回流焊来接触光电组件10。
图11示出根据第二实施例的通过光电组件20的截面。光电组件20具有与第一实施例的光电组件10的对应，并且可以通过同一方法来生产。
与光电组件10对比，光电组件20的腔体340具有圆形壁342而不是平面壁341。以此方式，光电组件20的腔体340具有碗形状而非截头锥体横截面形状。
光电组件20的腔体340的圆形壁342具有高光学反射性。为此，可以由光学上白色的材料来形成光电组件20的模制主体300。作为替换或附加地，腔体340的圆形壁342也可以被涂覆有光学反射材料。例如，腔体340的圆形壁342可以被涂覆有金属（例如银）。可以例如通过电解处理来应用金属。
腔体340的光学反射圆形壁342被用作为用于通过光电半导体芯片200的第一表面210所发射的电磁辐射的反射器。以此方式，可以实现由光电半导体芯片200所发射的辐射的整形（例如准直）。
光电半导体芯片200和由腔体340的圆形壁342形成的光学反射器可以相对于彼此以高精度被定向。定向的精度本质上由以非常高的精确度执行的光电半导体芯片200在载体100上的在图3中表示的放置的精度来确定。
与图8至图10的光电组件10的腔体340类似，可选地可以附加地填充光电组件20的腔体340。
图12示出根据第三实施例的光电组件30的截面表示。可以通过与上面描述的实施例的光电组件10和20相同的方法来生产光电组件30。
光电组件30具有光学透镜350，其被布置在模制主体300的上侧310之上。以光学透镜350通过下陷而被定向或对准的方式来将光学透镜350布置在模制主体300的上侧310的下陷的第一横向区段311之上。以此方式，在光电半导体芯片200与光学透镜350之间也实现非常精确的定向。优选地，在通过分割模制主体300而将该光电组件30与其它光电组件30分离之前，光学透镜350已经被布置在光电组件30的模制主体300上。
在所表示的示例中，光学透镜350形成为球形透镜。然而，光学透镜350也可以具有不同的形状。光电半导体芯片200可以是LED芯片。在此情况下，光学透镜350可以被用作准直透镜。然而，光电半导体芯片200也可以例如是光伏芯片。在此情况下，光学透镜350可以被用作聚光器光器件。
如果光电半导体芯片200是光伏芯片，则那么如所表示的那样，光电半导体芯片200可以借助于多个键合布线260被连接到嵌入到模制主体中的导电管脚，以便减少由键合布线260形成的导电连接的电阻抗。
图13示出在执行根据借助图1至图7所解释的生产方法的变形的方法期间的载体100的截面表示。图13中所表示的方法阶段对应于图2的方法阶段。替代平坦粘接层120，结构化的粘接层125已经被布置在载体100的结构化载体表面110上。结构化的粘接层125在此情况下仅被布置在其中在图14中示出的随后的处理步骤中放置光电半导体芯片200的载体100的载体表面110的抬升的第一横向区段111的这些部分中。结构化的粘接层125可以在其它方面被配置得类似于粘接层120，并且可以通过同一方法被布置在载体100的载体表面110上。
与平坦的粘接层120相比，结构化的粘接层125提供如下的优点：抬升的第一横向区段111的外边沿（即第一横向区段111与第二横向区段112之间的过渡区域）不被结构化的粘接层125覆盖。可以因此通过自动化的图像识别系统来更简单地并且以高精度来检测第一横向区段111的外边沿，从而可以增加光电半导体芯片200在载体表面110上的放置精度。结构化的粘接层125的另一优点是：在生产模制主体300期间，在不与结构化的粘接层125接触的模制主体300的上侧310的那些横向区段中，载体表面110上所形成的模制主体300也不需要被清洁掉可能保留在上侧310上的结构化的粘接层125的残留物。结构化的粘接层125的另一优点是：由于模制主体300的上侧310并不与结构化的粘接层125接触，因此结构化的粘接层125的可能的不规则性（例如归因于粘接层125的非均匀沉积所致的不规则性）并不导致模制主体300的上侧310的高度变化。
图15示出根据第四实施例的三个光电组件40的示意性的截面表示。光电组件40具有与上面描述的实施例的光电组件10、20、30的对应。对应的组件因此被提供有相同标号，并且在下面将不再详细描述。可以通过本质上与借助图1至图7所解释的方法对应的方法来生产光电组件40。下面将解释差异。
替代模制主体300，各光电组件40分别具有模制主体1300。在图15的表示中，三个光电组件40的模制主体1300仍被彼此连接。在随后的处理步骤中，光电组件40可以通过在所建立的分离区域1301处的分割而被彼此分离。模制主体1300可以由与模制主体300相同的材料构成。
连续的模制主体1300的上侧1310具有下陷的第一横向区段1311和抬升的第二横向区段1312。上侧1310的每个下陷的第一横向区段1311形成光电组件40的腔体1340。
在所表示的示例中，每个光电组件40包括两个光电半导体芯片200。每个光电组件40的两个光电半导体芯片200分别被布置在腔体1340的键合区域中的第一横向区段1311中。在模制主体1300的上侧1310的第一横向区段1311中，光电半导体芯片200的第一表面210可接入到模制主体1300的上侧1310上。光电半导体芯片200的第二表面220分别可接入到模制主体1300的接地下侧325上。然而，还将有可能的是，形成仅分别具有一个光电半导体芯片的光电组件40。当然，光电组件40中的每个也可以包括多于两个的光电半导体芯片200。
其各个横向的表面区段被分别用于接触布置在光电半导体芯片200的第二表面220上的电接触表面的金属化330进而被布置在模制主体1300的接地后侧325上。
在第一横向区段1311中，模制主体1300仅具有对应于第一表面210与第二表面220之间的光电半导体芯片200的厚度的小的厚度。具有这样的小的厚度的模制主体1300—特别是在分离区域1301处的对多个光电组件40的模制主体1300的分割之前—将仅具有与在处理光电组件40期间的断裂风险关联的低的机械稳定性。为了减少这种断裂风险，模制主体1300的抬升的第二横向区段1312导致模制主体1300的机械稳定。优选地，模制主体1300的上侧1310上的抬升的第二横向区段1312在光电组件40的分离之前形成栅格，从而实现特别有效的稳定。由于彼此分离的光电组件40具有实质上更低的断裂风险，因此甚至可以在光电组件40彼此分离期间移除抬升的第二横向区段1312，以便获得具有特别小的尺寸的光电组件40。然而，如果保留第二横向区段1312，则那么光电组件40的以此方式形成的腔体1340可以如在上面描述的实施例中那样被用作光学反射器，用于容纳填充物材料或用于紧固光学透镜。
图16示出另一载体2100的截面视图。载体2100具有结构化的载体表面2110。结构化的载体表面2110具有抬升的第一横向区段2111和下陷的第二横向区段2112。至这一程度上，载体2100与图1的载体100对应。此外，然而，存在布置于载体2100的载体表面2110的抬升的第一横向区段2111上的柱体2120，其因此形成载体表面2110的第三横向区段2113，并且附加地相对于抬升的第一横向区段2111是抬升的。柱体2120在与载体表面2110垂直的方向上相对于第一横向区段2111的高度对应于第一表面210与第二表面220之间的光电半导体芯片200的厚度。
以与借助于图1至图7所解释的方法相似的方式，粘接层120或结构化的粘接层125可以被布置在载体2100的载体表面2110上。随后，光电半导体芯片200可以在第一横向区段2111中被布置在载体2100的载体表面2110上。在此情况下，可以省略导电管脚250。
最后，光电半导体芯片200被嵌入到其中的模制主体2300形成在载体2100的载体表面2110之上。图17示出模制主体2300的一部分的截面表示。模制主体2300可以由与模制主体300相同的材料构成。模制主体2300具有上侧2310，其在生产模制主体2300期间朝向载体2100的载体表面2110。此外，模制主体2300具有与上侧2310相对的下侧320。上侧2310包括已经形成在载体表面2110的第一横向区段2111之上的第一横向区段2311、已经形成在载体表面2110的第二横向区段2112之上的第二横向区段2312以及已经形成在载体表面2110的第三横向区段2113之上（即在载体2100的柱体2120的区域中）的第三横向区段2313。第一横向区段2311和第三横向区段2313一起形成腔体340，其被第二横向区段2312横向地界定。在模制主体2300的上侧2310的第一横向区段2311中，在腔体的底部，光电半导体芯片200的第一表面210是可接入的。第三横向区段2313形成开孔2350，其从腔体的底部更深地延伸到模制主体2300中。
在随后的处理步骤中，通过研磨来部分地移除模制主体2300的下侧320，以便获得光电半导体芯片200的第二表面220可接入于其上的接地下侧325。优选地，在分离区域301上的模制主体2300的分割之前执行研磨。
图18在示意性的截面表示中示出处理步骤的结果。在模制主体2300的接地下侧325上，光电半导体芯片200的第二表面220是可接入的。此外，开孔2350在模制主体2300的接地下侧325打开，并且现在形成在模制主体2300的接地下侧325与模制主体2300的上侧2310之间延伸的贯穿开孔。
在随后的处理步骤中，金属化2330被应用在模制主体2300的接地下侧325上。优选地在分割模制主体2300之前执行金属化2330的应用。通过沿着分离区域301的模制主体2300的随后的分割，可以获得根据第五实施例的多个光电组件50。在图19中在示意性的截面表示中示出光电组件50。
金属化2330包括布置在模制主体2300的接地下侧325上的第一接触表面2331以及布置在接地下侧325上的第二接触表面2332。第一接触表面2331和第二接触表面2332彼此分离，并且因此彼此电绝缘。第一接触表面2331和第二接触表面2332可以通过表面安装方法被用于光电组件50的电接触。
第一接触表面2331处于与布置在光电半导体芯片200的第二表面220上的电接触表面导电连接。第二接触表面2332处于与沿着开孔2350的壁2351延伸通过模制主体2300的开孔2350直到第一横向区段2311中的上侧2310为止并且形成贯穿接触2333的金属化2330的区段导电连接。贯穿接触2333被导电连接到布置在光电半导体芯片200的第一表面210上的电接触表面。第二接触表面2332因此处于经由延伸通过开孔2350的贯穿接触2333与光电半导体芯片200的电接触表面210导电连接。
在简化的进一步的实施例中，光电组件50的模制主体2300可以仅包括第一横向区段2311和第三横向区段2313。在该实施例中，腔体340因此不形成在模制主体2300的上侧2310上。用于生产根据该实施例的模制主体2300的载体2100因此形成为其上布置有柱体2120的盘。
已经借助优选的示例性实施例图解和描述了本发明。然而，本发明不局限于所公开的示例。相反地，在不脱离本发明的保护范围的情况下，本领域技术人员可以由此得出其它的变形。
标号列表
10光电组件
20光电组件
30光电组件
40光电组件
50光电组件
100载体
110载体表面
111第一横向区段（抬升的）
112第二横向区段（下陷的）
120粘接层
125结构化的粘接层
200光电半导体芯片
210第一表面
220第二表面
250导电管脚
260键合布线
300模制主体
301分离区域
310上侧
311第一横向区段（抬升的）
312第二横向区段（下陷的）
320下侧
325接地下侧
330金属化
340腔体
341壁
342圆形壁
350光学透镜
1300模制主体
1301分离区域
1310上侧
1311第一横向区段（抬升的）
1312第二横向区段（下陷的）
1340腔体
2100载体
2110载体表面
2111第一横向区段（抬升的）
2112第二横向区段（下陷的）
2113第三横向区段（抬升得更高的）
2120柱体
2300模制主体
2310上侧
2311第一横向区段（下陷的）
2312第二横向区段（抬升的）
2313第三横向区段（下陷得更低的）
2330金属化
2331第一接触表面
2332第二接触表面
2333贯穿接触
2350开孔
2351壁。

Claims (20)

1.一种用于生产光电组件（10，20，30，40，50）的方法，
具有以下步骤：
-提供具有载体表面（110、2110）的载体（100、2100），
所述载体表面（110、2110）的第一横向区段（111、2111、2113）相对于所述载体表面（110、2110）的第二横向区段（112、2112、2111）是抬升的；
-在所述载体表面（110、2110）上布置具有第一表面（210）和第二表面（220）的光电半导体芯片（200），其中，所述第一表面（210）朝向所述载体表面（110、2110）；
-形成具有朝向所述载体表面（110、2110）的上侧（310、1310、2310）和与所述上侧（310、1310、2310）相对的下侧（320、325）的模制主体（300、1300、2300），所述半导体芯片（200）被至少部分地嵌入在所述模制主体（300、1300、2300）中。
2.如权利要求1所述的方法，
其中，粘接层（120、125）被布置在所述载体表面（110、2110）的至少一部分上，其中，所述半导体芯片（200）被布置在所述粘接层（120、125）上。
3.如前述权利要求之一所述的方法，
其中，执行以下进一步的步骤：
-将所述模制主体（300、1300、2300）与所述载体（100、2100）分离。
4.如前述权利要求之一所述的方法，
其中，在形成所述模制主体（300、1300、2300）之后，移除所述模制主体（300、1300、2300）的一部分。
5.如前述权利要求之一所述的方法，
其中，所述模制主体（300、1300、2300）的所述上侧（310、1310、2310）的区段（311、1311、2311）形成为与所述半导体芯片（200）的所述第一表面（210）齐平。
6.如前述权利要求之一所述的方法，
其中，所述模制主体（300、1300、2300）的所述下侧（325）形成为与所述半导体芯片（200）的所述第二表面（220）齐平。
7.如前述权利要求之一所述的方法，
其中，金属化（330、2330）被布置在所述模制主体（300、1300、2300）的所述下侧（320、325）上。
8.如前述权利要求之一所述的方法，
其中，导电元件（250）被布置在所述载体表面（110）上，
其中，所述导电元件（250）被至少部分地嵌入在所述模制主体（300、1300）中。
9.如权利要求8所述的方法，
其中，在所述半导体芯片（200）与所述导电元件（250）之间建立导电连接（260）。
10.如权利要求9所述的方法，
其中，在所述半导体芯片（200）与所述导电元件（250）之间建立键合连接（260）。
11.如前述权利要求之一所述的方法，
其中，所述半导体芯片（200）被布置在所述载体表面（110、2110）的所述第一横向区段（111、2111）中。
12.如前述权利要求之一所述的方法，
其中，所述载体表面（110、2110）的所述第二横向区段（112、2112）环状地包围所述第一横向区段（111、2111）。
13.如前述权利要求之一所述的方法，
其中，抬升的横向区段（312）和下陷的横向区段（311）形成在所述模制主体（300）的所述上侧（310）上，
其中，光学透镜（350）在进一步的步骤中被布置在所述模制主体（300）的所述横向区段（311）之上。
14.如前述权利要求之一所述的方法，
其中，由光学上白色的材料来形成所述模制主体（300、1300、2300）。
15.如前述权利要求之一所述的方法，
其中，利用光学反射材料至少在各区段中涂覆所述模制主体（300、1300、2300）的所述上侧（310、1310、2310）。
16.如前述权利要求之一所述的方法，
其中，所述模制主体（2300）形成有在所述上侧（2310）与所述下侧（320、325）之间延伸的贯穿开孔（2350），
其中，导电涂覆（2333）被布置在所述贯穿开孔（2350）的壁（2351）上。
17.如前述权利要求之一所述的方法，
其中，多个半导体芯片（200）被布置在所述载体表面（110、2110）上，
其中，所述模制主体（300、1300、2300）在进一步的步骤中被分割。
18.一种光电组件（10、20、30、40、50），
具有光电半导体芯片（200），所述光电半导体芯片（200）具有第一表面（210），
其中，所述半导体芯片（200）被嵌入在具有上侧（310、1310、2310）的模制主体（300、1300、2300）中，
其中，所述半导体芯片（200）的所述第一表面（210）与所述模制主体（300、1300、2300）的所述上侧（310、1310、2310）的第一区段（311、1311、2311）齐平，以及
其中，所述模制主体（300、1300、2300）的所述上侧（310、1310、2310）具有相对于所述第一区段（311、1311、2311）抬升的第二区段（312、1312、2312）。
19.一种光电组件（50），
具有光电半导体芯片（200），
其中，所述半导体芯片（200）被嵌入在具有上侧（2310）和与所述上侧（2310）相对的下侧（325）的模制主体（2300）中，
所述模制主体（2300）具有在所述上侧（2310）与所述下侧（325）之间延伸的贯穿开孔（2350）。
20.如权利要求18和19之一所述的光电组件（10、20、30、40、50），
其中，所述模制主体（300、1300、2300）形成在一个工件中。
CN201480022832.1A 2013-02-22 2014-02-06 光电组件 Active CN105122480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013202902.0A DE102013202902B4 (de) 2013-02-22 2013-02-22 Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013202902.0 2013-02-22
PCT/EP2014/052336 WO2014128003A1 (de) 2013-02-22 2014-02-06 Optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
CN105122480A true CN105122480A (zh) 2015-12-02
CN105122480B CN105122480B (zh) 2019-03-01

Family

ID=50070554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480022832.1A Active CN105122480B (zh) 2013-02-22 2014-02-06 光电组件

Country Status (4)

Country Link
US (1) US10074769B2 (zh)
CN (1) CN105122480B (zh)
DE (1) DE102013202902B4 (zh)
WO (1) WO2014128003A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014113844B4 (de) * 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014116134A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015103253B4 (de) * 2015-03-05 2021-02-18 Ic-Haus Gmbh Optoelektronisches Bauelement
DE102015105486A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR20170064673A (ko) * 2015-12-02 2017-06-12 (주)포인트엔지니어링 칩기판
WO2018162075A1 (en) * 2017-03-10 2018-09-13 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE102018120637A1 (de) * 2018-08-23 2020-02-27 Osram Opto Semiconductors Gmbh Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332542A (ja) * 2002-05-09 2003-11-21 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN101300688A (zh) * 2005-08-30 2008-11-05 奥斯兰姆奥普托半导体有限责任公司 可表面安装的光电器件及其制造方法
US20100038670A1 (en) * 2008-08-18 2010-02-18 Luminus Devices, Inc. Illumination assembly including chip-scale packaged light-emitting device
US20100311193A1 (en) * 2009-06-03 2010-12-09 Hsuan-Chih Lin Led module fabrication method
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501637A (en) * 1981-06-12 1985-02-26 Motorola, Inc. LED having self-aligned lens
US6949771B2 (en) * 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
JP2009081346A (ja) * 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
US20120326170A1 (en) * 2011-06-22 2012-12-27 Yong Liu Wafer level molded opto-couplers
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9111947B2 (en) * 2013-06-04 2015-08-18 Intel Deutschland Gmbh Chip arrangement with a recessed chip housing region and a method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332542A (ja) * 2002-05-09 2003-11-21 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN101300688A (zh) * 2005-08-30 2008-11-05 奥斯兰姆奥普托半导体有限责任公司 可表面安装的光电器件及其制造方法
US20100038670A1 (en) * 2008-08-18 2010-02-18 Luminus Devices, Inc. Illumination assembly including chip-scale packaged light-emitting device
US20100311193A1 (en) * 2009-06-03 2010-12-09 Hsuan-Chih Lin Led module fabrication method
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体

Also Published As

Publication number Publication date
US20150380602A1 (en) 2015-12-31
CN105122480B (zh) 2019-03-01
US10074769B2 (en) 2018-09-11
DE102013202902B4 (de) 2021-06-17
WO2014128003A1 (de) 2014-08-28
DE102013202902A1 (de) 2014-08-28

Similar Documents

Publication Publication Date Title
CN105122480A (zh) 光电组件
KR101793850B1 (ko) 집적 카메라 모듈 및 그 제조 방법
US9786824B2 (en) Method for producing an optoelectronic component
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
CN104995754B (zh) 光电子部件及其制造方法
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20160276545A1 (en) Electronic component and method for producing an electronic component
CN105594002A (zh) 光电子半导体器件和用于制造光电子半导体器件的方法
US10749055B2 (en) Production of sensors
US9935250B2 (en) Optoelectronic component and method of production thereof
US11177421B2 (en) Optoelectronic component
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
US10629781B2 (en) Semiconductor element and method for production thereof
US20060273437A1 (en) Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover
CN109103208B (zh) 一种影像传感芯片的封装方法及封装结构
TWI543414B (zh) 光電半導體組件及其製造方法
US9899574B2 (en) Method for producing an optoelectronic component, and optoelectronic component
TWI686909B (zh) 導線架及製造晶片封裝體的方法以及製造光電組件的方法
US9520539B2 (en) Optoelectronic component and method for the production thereof
CN104347558A (zh) 半导体封装件及其制造方法
CN112789238A (zh) 用于制造mems传感器的方法
CN105890631A (zh) 模制邻近传感器
US20180076367A1 (en) Optoelectronic component and method for the production thereof
KR20170008088A (ko) 이미지센서 칩 패키지 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant