DE102018120637A1 - Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement - Google Patents

Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement Download PDF

Info

Publication number
DE102018120637A1
DE102018120637A1 DE102018120637.2A DE102018120637A DE102018120637A1 DE 102018120637 A1 DE102018120637 A1 DE 102018120637A1 DE 102018120637 A DE102018120637 A DE 102018120637A DE 102018120637 A1 DE102018120637 A1 DE 102018120637A1
Authority
DE
Germany
Prior art keywords
electrically insulating
insulating layer
optoelectronic component
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018120637.2A
Other languages
English (en)
Inventor
Daniel Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018120637.2A priority Critical patent/DE102018120637A1/de
Priority to PCT/EP2019/071714 priority patent/WO2020038777A1/de
Priority to US17/270,732 priority patent/US20210217941A1/en
Publication of DE102018120637A1 publication Critical patent/DE102018120637A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Verfahren zur Herstellung einer Leiterplatte (100) umfasst folgende Schritte: Anordnen mindestens eines optoelektronischen Bauelements (11-13) auf einer ersten Metallschicht (10), Pressen einer ersten elektrisch isolierenden Schicht (26) auf das mindestens eine optoelektronische Bauelement (11-13), und Erzeugen von mindestens einer Aussparung (30) in der ersten Metallschicht (10) und/oder der ersten elektrisch isolierenden Schicht (26), wodurch das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt wird.

Description

  • Die vorliegende Erfindung betrifft eine Leiterplatte und ein Verfahren zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bauelement.
  • Displays können Arrays aus optoelektronischen Bauelementen, wie beispielsweise LEDs, aufweisen. Üblicherweise werden die optoelektronischen Bauelemente auf Substraten, wie beispielsweise Leiterplatten, angeordnet. Die Substrate enthalten Metallisierungsschichten, um die optoelektronischen Bauelemente miteinander zu koppeln und elektrisch ansteuern zu können.
  • Der vorliegenden Erfindung liegt unter anderem die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem sich in kostengünstiger Weise eine Vorrichtung mit mindestens einem optoelektronischen Bauelement schaffen lässt. Ferner soll eine derartige Vorrichtung angegeben werden.
  • Eine Aufgabe der Erfindung wird gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1. Eine Aufgabe der Erfindung wird ferner gelöst durch eine Leiterplatte mit den Merkmalen des Anspruchs 11. Bevorzugte Ausführungsformen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Ein Verfahren zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bauelement umfasst das Anordnen mindestens eines optoelektronischen Bauelements auf einer ersten Metallschicht. Anschließend wird eine erste elektrisch isolierende Schicht auf das mindestens eine optoelektronische Bauelement gepresst. Ferner wird mindestens eine Aussparung in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht erzeugt. Durch die mindestens eine Aussparung wird das mindestens eine optoelektronische Bauelement zumindest teilweise freigelegt.
  • Die mit dem in der vorliegenden Anmeldung beschriebenen Verfahren hergestellte Leiterplatte (englisch: printed circuit board, PCB) umfasst die erste elektrisch isolierende Schicht, das mindestens eine optoelektronische Bauelement sowie die erste Metallschicht, die insbesondere strukturiert werden kann. Darüber hinaus kann die Leiterplatte weitere Komponenten umfassen.
  • Das mindestens eine optoelektronische Bauelement kann Licht im sichtbaren Bereich, Ultraviolett (UV)-Licht und/oder Infrarot (IR)-Licht emittieren.
  • Weiterhin kann das mindestens eine optoelektronische Bauelement ein optoelektronisches Halbleiterbauelement, insbesondere ein Halbleiterchip, sein. Beispielsweise kann das mindestens eine optoelektronische Bauelement als Licht emittierende Diode (englisch: light emitting diode, LED), als organische Licht emittierende Diode (englisch: organic light emitting diode, OLED), als Licht emittierender Transistor oder als organischer Licht emittierender Transistor ausgebildet sein. Das mindestens eine optoelektronische Bauelement kann außerdem Teil einer integrierten Schaltung sein.
  • Neben dem mindestens einen optoelektronischen Bauelement können weitere Halbleiterbauelemente und/oder andere Komponenten in die Leiterplatte integriert sein.
  • Die erste Metallschicht kann eine Metallfolie sein, die üblicherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die erste Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metalllegierung bestehen. Die erste Metallschicht kann während der Anordnung des mindestens einen optoelektronischen Bauelements auf der ersten Metallschicht unstrukturiert sein.
  • Das mindestens eine optoelektronische Bauelement kann mit Hilfe eines elektrisch nicht leitenden Klebstoffs auf der ersten Metallschicht fixiert werden.
  • Die erste elektrisch isolierende Schicht kann aus einem Polymer, einem faserverstärkten Kunststoff, einem Laminat, einem Glasfasergewebe oder einem anderen geeigneten Material bestehen, das üblicherweise bei der Herstellung von Leiterplatten eingesetzt wird.
  • Während des Pressens der ersten elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement kann ein geeigneter Druck aufgebracht werden. Ferner kann die elektrisch isolierenden Schicht während des Pressens auf das mindestens eine optoelektronische Bauelement erhitzt sein. Durch das Pressen der elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement wird das mindestens eine optoelektronische Bauelement in die elektrisch isolierende Schicht integriert, d. h., direkt nach dem Pressvorgang können eine Hauptoberfläche und eine oder mehrere Seitenflächen, insbesondere sämtliche Seitenflächen des mindestens einen optoelektronischen Bauelements von dem Material der ersten elektrisch isolierenden Schicht bedeckt sein.
  • Die mindestens eine Aussparung kann in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht mittels eines geeigneten Verfahrens erzeugt werden. Beispielsweise kann die mindestens eine Aussparung durch einen Laserstrahl erzeugt werden, mit dem Material der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht abgetragen wird, um das mindestens eine optoelektronische Bauelement zumindest teilweise freizulegen. Alternativ ist es auch denkbar, ein anderes geeignetes Verfahren zur Erzeugung der mindestens einen Aussparung einzusetzen, beispielsweise ein Ätzverfahren.
  • Weiterhin können mit dem zum Erzeugen der mindestens einen Aussparung eingesetzten Verfahren auch ein oder mehrere Durchgangslöcher in der ersten elektrisch isolierenden Schicht erzeugt werden. Das oder die Durchgangslöcher befinden sich seitlich neben dem mindestens einen optoelektronischen Bauelement und erstrecken sich von der Oberseite bis zur Unterseite der elektrisch isolierenden Schicht.
  • Mit dem hier beschriebenen Verfahren lässt sich die Leiterplatte mit dem darin integrierten mindestens einen optoelektronischen Bauelement in kostengünstiger Weise herstellen. Es ist nicht erforderlich, zunächst die Leiterplatte herzustellen und danach das mindestens eine optoelektronische Bauelement auf die Leiterplatte zu montieren. Stattdessen wird die Montage des mindestens einen optoelektronischen Bauelements in das Leiterplatten-Herstellungsverfahren integriert. Das Umformen, Kontaktieren und Freilegen des mindestens einen optoelektronischen Bauelements kann mit Hilfe von Standardprozessschritten erfolgen, die zur Herstellung einer Leiterplatte ohnehin eingesetzt werden. Komplexe Schritte, wie beispielsweise das Erstellen von Bonddrähten, das Vergießen von Halbleiterchips, das schwarze oder weiße Einfassen von Halbleiterchips sowie das Montieren und Kontaktieren von Halbleiterchips auf der Leiterplatte, können eingespart werden. Weiterhin kann die Infrastruktur, welche eine Leiterplatte bietet, genutzt werden. Beispielsweise können mehrere optoelektronische Bauelemente mit Hilfe der Metallisierungsebenen der Leiterplatte miteinander elektrisch gekoppelt werden. Es kann ein CoB (chip on board)-Modul in einem sehr kostengünstigen Prozessfluss gefertigt werden.
  • Die mit dem hier beschriebenen Verfahren hergestellten Leiterplatten können in vielen LED-Anwendungen, beispielsweise in LED-Displays, eingesetzt werden. Weiterhin können die Leiterplatten in Beleuchtungsvorrichtungen, z. B. in Ambientebeleuchtungen, insbesondere für Fahrzeuge, oder in Blitzlichtern, eingesetzt werden. Auch Anwendungen in Hinterleuchtungen sind denkbar, z. B. bei Hintergrundbeleuchtungen von Bildschirmen oder Schalterhinterleuchtungen. Es ist auch der Einsatz in komplexeren Modulen vorstellbar, z. B. in pixelierten Lichtquellen oder in Kacheln von Videowänden.
  • Durch das Erzeugen der mindestens einen Aussparung kann eine Oberfläche des mindestens einen optoelektronischen Bauelements, durch die das von dem mindestens einen optoelektronischen Bauelement erzeugte Licht zumindest zum Teil austritt, teilweise oder vollständig freigelegt werden.
  • Es kann vorgesehen sein, dass zusammen mit der ersten elektrisch isolierenden Schicht eine zweite Metallschicht auf das mindestens eine optoelektronische Bauelement gepresst wird. Nach dem Aufbringen der zweiten Metallschicht befinden sich die erste elektrisch isolierende Schicht und das in die erste elektrisch isolierende Schicht integrierte mindestens eine optoelektronische Bauelement zwischen der ersten Metallschicht und der zweiten Metallschicht.
  • Die zweite Metallschicht kann eine Metallfolie sein, die üblicherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die zweite Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metalllegierung bestehen. Die zweite Metallschicht kann beim Aufbringen auf das mindestens eine optoelektronische Bauelement unstrukturiert sein. Die zweite Metallschicht kann in einem späteren Verfahrensschritt strukturiert werden. Weiterhin kann sich die mindestens eine Aussparung durch die zweite Metallschicht erstrecken. In diesem Fall wird zur Herstellung der mindestens einen Aussparung die zweite Metallschicht an der oder den entsprechenden Stellen entfernt.
  • Gemäß einer Ausgestaltung weist das mindestens eine optoelektronische Bauelement eine erste Hauptoberfläche und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche auf. Die beiden Hauptoberflächen sind durch Seitenflächen miteinander verbunden. Das mindestens eine optoelektronische Bauelement wird mit seiner ersten Hauptoberfläche auf der ersten Metallschicht angeordnet. Licht, das von dem mindestens einen optoelektronischen Bauelement erzeugt wird, tritt an der zweiten Hauptoberfläche und insbesondere auch an den Seitenflächen aus.
  • Das mindestens eine optoelektronische Bauelement kann ein Halbleiterchip vom sogenannten Flip-Chip-Typ sein, der alle seine elektrischen Kontaktelemente auf der ersten Hauptoberfläche hat, die nach der Montage in Richtung der ersten Metallschicht weist. Weiterhin kann das mindestens eine optoelektronische Bauelement ein Saphirchip vom Flip-Chip-Typ sein. Ein Saphir-Flip-Chip weist ein oder mehrere Schichten aus Halbleitermaterial auf, in denen Licht erzeugt wird. Oberhalb der Halbleiterschichten befindet sich eine Schicht aus Aluminiumoxid, Al2O3, durch die das Licht emittiert wird.
  • Durch das Erzeugen der mindestens einen Aussparung kann die zweite Hauptoberfläche des mindestens einen optoelektronischen Bauelements, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts emittiert wird, teilweise oder vollständig freigelegt werden. Weiterhin kann Material der ersten elektrisch isolierenden Schicht, das sich seitlich von der zweiten Hauptoberfläche befindet, entfernt werden. In anderen Worten kann die mindestens eine Aussparung die zweite Hauptoberfläche überragen. Folglich ist in diesem Fall die Basisfläche der mindestens einen Aussparung größer als die zweite Hauptoberfläche des mindestens einen optoelektronischen Bauelements. Dies ermöglicht einen ungehinderten Austritt des emittierten Lichts und verhindert Abschattungseffekte.
  • Gemäß einer Ausgestaltung enthält die erste elektrisch isolierende Schicht Licht absorbierendes bzw. schwarzes Material. Beispielsweise kann die erste elektrisch isolierende Schicht Rußpartikel oder andere schwarze Partikel als Licht absorbierendes Material enthalten. Dadurch kann ein guter Schwarzeindruck der Leiterplatte erzielt werden.
  • Licht absorbierend bedeutet in diesem Zusammenhang, dass das Licht absorbierende Material zumindest einen Teil des von dem mindestens einen optoelektronischen Bauelement emittierten Lichts oder zumindest Licht in einem bestimmten Wellenlängenbereich im Wesentlichen absorbiert.
  • Alternativ zu der vorstehenden Ausgestaltung kann die erste elektrisch isolierende Schicht Licht reflektierendes Material enthalten. Beispielsweise kann die erste elektrisch isolierende Schicht Titandioxid, TiO2, bzw. Partikel aus Titandioxid als Licht reflektierendes Material enthalten. Bei Volumenemittern, bei denen das Licht nicht nur an einer Hauptoberfläche, sondern auch an den Seitenflächen austritt, z. B. bei Saphirchips, kann diese Ausgestaltung vorteilhaft sein, um auch das an den Seitenflächen austretenden Licht in die gewünschte Richtung zu lenken.
  • Reflektierend bedeutet in diesem Zusammenhang, dass das reflektierende Material zumindest für einen Teil des von dem mindestens einen optoelektronischen Bauelement emittierten Lichts oder zumindest für Licht in einem bestimmten Wellenlängenbereich im Wesentlichen reflektierend ist.
  • Um einen hohen Kontrast zu erzeugen, kann auf die erste elektrisch isolierende Schicht mit dem darin enthaltenen Licht reflektierenden Material eine weitere Schicht aufgebracht werden, wobei die weitere Schicht Licht absorbierendes Material, z. B. Rußpartikel, enthält. Die weitere Schicht kann beispielsweise unter Anwendung von Druck und Hitze auf die darunter liegenden Schichten laminiert werden. In den nachfolgenden Schritten kann die weitere Schicht strukturiert werden, um die mindestens eine Aussparung zu erzeugen. Zwischen der ersten elektrisch isolierenden Schicht und der weiteren Schicht kann sich außerdem die zweite Metallschicht befinden.
  • Eine erste strukturierte Metallisierungsschicht kann auf das mindestens eine optoelektronische Bauelement, die erste Metallschicht und/oder die erste elektrisch isolierende Schicht aufgebracht werden. Die erste strukturierte Metallisierungsschicht kann insbesondere zur Umverdrahtung der elektrischen Kontaktelemente des mindestens einen optoelektronischen Bauelements ausgelegt sein. Ferner können durch die erste strukturierte Metallisierungsschicht mehrere optoelektronische Bauelement miteinander gekoppelt werden.
  • Die erste strukturierte Metallisierungsschicht kann galvanisch erzeugt werden. Die erste strukturierte Metallisierungsschicht kann zumindest teilweise auf der ersten Metallschicht und/oder der zweiten Metallschicht erzeugt werden. Dabei können die erste Metallschicht und/oder die zweite Metallschicht strukturiert werden. Ferner kann sich die erste strukturierte Metallisierungsschicht durch Durchgangslöcher in der ersten elektrisch isolierenden Schicht erstrecken, um Durchkontaktierungen (englisch: vertical interconnect access, via) zu erzeugen, durch welche insbesondere die erste Metallschicht und die zweite Metallschicht elektrisch miteinander verbunden werden.
  • Auf die erste strukturierte Metallisierungsschicht kann eine zweite elektrisch isolierende Schicht aufgebracht bzw. laminiert werden. Weiterhin kann eine zweite strukturierte Metallisierungsschicht auf die zweite elektrisch isolierende Schicht aufgebracht werden. Durchkontaktierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metallisierungsschicht elektrisch verbinden. In entsprechender Weise können weitere Lagen hergestellt werden, die jeweils eine elektrisch isolierende Schicht, eine strukturierte Metallisierungsschicht und Durchkontaktierungen durch die elektrisch isolierende Schicht enthalten. Es lassen sich beliebig viele derartige Lagen kombinieren. Die beschriebenen Lagen können erforderlich sein, um ein ausreichend hohes Bauteil zu schaffen und Anforderungen an die Bauteilhöhe zu erfüllen und/oder um eine gewünschte Umverdrahtung der elektrischen Kontaktelemente des mindestens einen optoelektronischen Bauelements zu realisieren. Weiterhin kann ein sogenannter Fan-Out-Bereich geschaffen werden, der es ermöglicht, die externen Kontaktelemente der Leiterplatte außerhalb des Umrisses des mindestens einen optoelektronischen Bauelements zu platzieren, um beispielsweise die Kontaktabstände zu vergrößern oder ein gewünschtes Muster der externen Kontaktelemente zu schaffen.
  • Eine Leiterplatte umfasst eine erste elektrisch isolierende Schicht, mindestens ein in die erste elektrisch isolierende Schicht integriertes optoelektronisches Bauelement, eine erste strukturierte Metallisierungsschicht, die sich auf der ersten elektrisch isolierenden Schicht und dem mindestens einen optoelektronischen Bauelement erstreckt, und mindestens eine Aussparung in der ersten elektrisch isolierenden Schicht, durch die das mindestens eine optoelektronische Bauelement zumindest teilweise freigelegt ist.
  • Die Leiterplatte kann die oben im Zusammenhang mit dem Verfahren zur Herstellung der Leiterplatte beschriebenen Ausgestaltungen aufweisen.
  • Die mindestens eine Aussparung kann eine Oberfläche des mindestens einen optoelektronischen Bauelements zumindest teilweise freilegen, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts austritt.
  • Weiterhin kann die mindestens eine Aussparung größer sein als die Oberfläche des mindestens einen optoelektronischen Bauelements, durch die das von dem mindestens einen optoelektronischen Bauelement erzeugte Licht austritt.
  • Die erste elektrisch isolierende Schicht kann Licht absorbierendes Material aufweisen.
  • Alternativ kann die erste elektrisch isolierende Schicht Licht reflektierendes Material aufweisen. Ferner kann eine weitere Schicht, die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht aufgebracht sein.
  • Eine zweite elektrisch isolierende Schicht kann auf die erste strukturierte Metallisierungsschicht aufgebracht sein und eine zweite strukturierte Metallisierungsschicht kann auf die zweite elektrisch isolierende Schicht aufgebracht sein. Durchkontaktierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metallisierungsschicht elektrisch verbinden.
  • Ein Display, d. h. ein optisches Anzeigegerät, kann ein oder mehrere der vorstehend beschriebenen Leiterplatten umfassen. Ferner kann eine in dem Display enthaltene Leiterplatte mit dem oben beschriebenen Verfahren hergestellt werden.
  • Eine in das Display integrierte Leiterplatte kann eine Pixel-Matrix aufweisen. Jedes der Pixel kann drei Subpixel mit einem jeweiligen optoelektronischen Bauelement aufweisen, wobei die Subpixel Licht mit den Farben rot, grün bzw. blau emittieren.
  • Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. In diesen zeigen schematisch:
    • 1A bis 1E Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Leiterplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips;
    • 2A bis 2D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Leiterplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht absorbierendem Material;
    • 3A bis 3D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Leiterplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht reflektierendem Material sowie einer darüber angeordneten weiteren Schicht mit Licht absorbierendem Material;
    • 4A bis 4E Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Leiterplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer zusätzlichen Umverdrahtungslage; und
    • 5A und 5B Darstellungen eines Ausführungsbeispiels einer Leiterplatte mit einer Pixel-Matrix.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Da Komponenten von Ausführungsbeispielen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen. In den Figuren sind identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1A bis 1E zeigen schematisch ein Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bauelement. 1E zeigt schematisch ein Ausführungsbeispiel einer mit dem Verfahren hergestellten Leiterplatte.
  • In 1A wird eine erste Metallschicht in Form einer Kupferfolie 10 bereitgestellt.
  • 1B zeigt, dass mehrere optoelektronische Bauelemente auf der Kupferfolie 10 platziert werden. In dem vorliegenden Ausführungsbeispiel werden drei LED-Halbleiterchips 11, 12 und 13 auf der Kupferfolie 10 mittels eines elektrisch nicht leitenden Klebstoffs 15 fixiert.
  • Jeder der LED-Halbleiterchips 11, 12 und 13 hat eine erste Hauptoberfläche 21, eine der ersten Hauptoberfläche 21 gegenüberliegende zweite Hauptoberfläche 22 sowie vier Seitenflächen 23, welche die erste und die zweite Hauptoberfläche 21, 22 miteinander verbinden. Die LED-Halbleiterchips 11, 12 und 13 sind Flip-Chip-Halbleiterchips, deren elektrische Kontaktelemente 24 ausschließlich auf der ersten Hauptoberfläche 21 angeordnet sind. Die erste Hauptoberfläche 21 weist nach der Montage in Richtung der Kupferfolie 10. Der elektrisch nicht leitende Klebstoff 15 befindet sich zwischen den elektrischen Kontaktelementen 24 der LED-Halbleiterchips 11, 12 und 13 und der Kupferfolie 10.
  • In dem vorliegenden Ausführungsbeispiel ist der LED-Halbleiterchip 11 dazu ausgebildet, grünes Licht zu emittieren. Die LED-Halbleiterchips 12 und 13 sind dazu ausgebildet, rotes bzw. blaues Licht zu emittieren. Die LED-Halbleiterchips 11, 12 und 13 können als Oberflächenemitter ausgebildet sein, die Licht nur an der zweiten Hauptoberfläche 22 emittieren, sie können aber auch Volumenemitter sein, die Licht an der zweiten Hauptoberfläche 22 und zusätzlich an den Seitenflächen 23 emittieren. In dem vorliegenden Ausführungsbeispiel sind die LED-Halbleiterchips 11, 12 und 13 Saphir-Flip-Chips.
  • Die LED-Halbleiterchips 11, 12 und 13 werden mit einer ersten elektrisch isolierenden Schicht 26, die aus einem geeigneten Polymer besteht, und einer zweiten Metallschicht in Form einer Kupferfolie 27 verpresst, wie in 1C gezeigt ist. Die erste elektrisch isolierenden Schicht 26 und die darüber angeordnete Kupferfolie 27 werden unter Aufbringung von Druck und Wärme auf die LED-Halbleiterchips 11, 12 und 13 gepresst. Nach diesem Schritt sind die zweiten Hauptoberflächen 22 sowie die Seitenflächen 23 der LED-Halbleiterchips 11, 12 und 13 von der ersten elektrisch isolierenden Schicht 26 bedeckt.
  • In 1D werden mehrere Aussparungen 30 mit einem Laser in die Kupferfolien 10 und 27 sowie die erste elektrisch isolierende Schicht 26 eingebracht. Dadurch werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und 13 freigelegt. Ferner wird die Kupferfolie 27 im Bereich zwischen den LED-Halbleiterchips 11, 12 und 13 entfernt. In dem vorliegenden Ausführungsbeispiel wird die erste elektrisch isolierende Schicht 26 seitlich von den LED-Halbleiterchips 11, 12 und 13 nicht entfernt.
  • Weiterhin werden mittels des Lasers Durchgangslöcher 31 seitlich neben den LED-Halbleiterchips 11, 12 und 13 erzeugt, die sich vollständig durch die Kupferfolie 10, die erste elektrisch isolierende Schicht 26 und die Kupferfolie 27 erstrecken.
  • Schließlich wird, wie 1E zeigt, eine erste strukturierte Metallisierungsschicht 32 auf den elektrischen Kontaktelementen 24 der LED-Halbleiterchips 11, 12 und 13, den Kupferfolien 10 und 27 sowie in den Durchgangslöchern 31 abgeschieden. Die erste strukturierte Metallisierungsschicht 32 wird galvanisch erzeugt und kann aus einer oder mehreren Metallschichten, insbesondere aus Kupfer, bestehen. Durch das Abscheiden von Metall in den Durchgangslöchern 31 werden Durchkontaktierungen erzeugt.
  • 1E zeigt die mit dem vorstehend beschriebenen Verfahren hergestellte Leiterplatte 100 im Querschnitt. Die zweiten Hauptoberflächen 22 der LED-Halbleiterchips 11, 12 und 13 sind freigelegt, so dass eine Emission des erzeugten Lichts gegen Luft gegeben ist.
  • Durch die erste strukturierte Metallisierungsschicht 32 können externe Kontaktelemente an der Unter- und Oberseite der Leiterplatte 100 gebildet werden, über welche die LED-Halbleiterchips 11, 12 und 13 elektrisch von extern angesteuert werden können.
  • Das Herstellungsverfahren ermöglicht es, eine großflächige Leiterplatte 100 bzw. mehrere Leiterplatten 100 gleichzeitig herzustellen. Falls erforderlich, können die Leiterplatten 100 nach der Herstellung, beispielsweise durch Sägen, vereinzelt werden.
  • 2A bis 2D zeigen schematisch ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte. 2C zeigt die mit dem Verfahren hergestellte Leiterplatte 200 im Querschnitt.
  • Das in 2A bis 2D dargestellte Verfahren ist eine Weiterbildung des in 1A bis 1E dargestellten Verfahrens und daher teilweise identisch mit dem in 1A bis 1E dargestellten Verfahren.
  • 2A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13. Im Unterschied zu 1C enthält die erste elektrisch isolierende Schicht 26 in 2A schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff. Dieses Material kann beispielsweise aus Rußpartikeln bestehen.
  • In 2B ist gezeigt, dass mehrere Aussparungen 30 mit einem Laser in die Kupferfolie 10 sowie die erste elektrisch isolierende Schicht 26 eingebracht werden. Die Kupferfolie 27 wird entfernt. Genauso wie in 1D werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und 13 freigelegt. Zusätzlich wird das Material der ersten elektrisch isolierenden Schicht 26 nicht nur direkt oberhalb der LED-Halbleiterchips 11, 12 und 13 abgetragen, sondern auch seitlich neben den LED-Halbleiterchips 11, 12 und 13, um Abschattungseffekte zu vermeiden. Folglich sind die Basisflächen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 größer als die zweiten Hauptoberflächen 22 der LED-Halbleiterchips 11, 12 und 13.
  • In 2C wird analog zum Ausführungsbeispiel gemäß 1A bis 1E die erste strukturierte Metallisierungsschicht 32 abgeschieden.
  • In 2D ist ein Ausschnitt aus der fertiggestellten Leiterplatte 200 vergrößert dargestellt, mit dem ein Maß verdeutlicht werden soll, um die Dimensionen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 bestimmen zu können. In 2D ist die Höhe der Aussparung 30 mit h bezeichnet und die Breite des seitlich neben der Seitenfläche 23 des LED-Halbleiterchips 11 befindlichen Bereichs, in dem das Material der ersten elektrisch isolierenden Schicht 26 zur Ausbildung der Aussparung 30 entfernt wurde, ist mit z bezeichnet. Ferner ist in 2D ein Lichtstrahl 33 gezeigt, der die Ausbreitung von Licht angibt, das am äußersten Rand der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 emittiert wird und gerade noch über die Oberkante der Aussparung 30 in die Umgebung abgestrahlt wird.
  • Der Lichtstrahl 33 bildet mit der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 und der Basisfläche der Aussparung 30 einen Winkel α. Ferner gilt folgender Zusammenhang: t a n   α = h z
    Figure DE102018120637A1_0001
  • Wenn ein kritischer Wert für den Winkel α vorgegeben ist, können mit Hilfe von Gleichung (1) Werte für die Höhe h und die Breite z bestimmt werden. Falls außerdem die Höhe h vorgeben ist, kann die Breite z direkt bestimmt werden.
  • Beispielsweise wird bei Videowand-Anwendungen üblicherweise ein Betrachtungswinkel von 150° gefordert. Dementsprechend beträgt für den Winkel α der kritische Wert 15°. Mit diesem Wert und Gleichung (1) können Werte für die Höhe h bzw. die Breite z ermittelt werden.
  • 3A bis 3D zeigen schematisch ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte. 3D zeigt die mit dem Verfahren hergestellte Leiterplatte 300 im Querschnitt.
  • Das in 3A bis 3D dargestellte Verfahren ist eine Weiterbildung des in 1A bis 1E dargestellten Verfahrens. Im Folgenden werden nur die Unterschiede zu dem in 1A bis 1E dargestellten Verfahren beschrieben.
  • 3A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13. Im Unterschied zu 1C enthält die erste elektrisch isolierende Schicht 26 in 2A weißes bzw. Licht reflektierendes Material bzw. Füllstoff. Dieses Material kann beispielsweise aus Titandioxid bestehen und dient dazu, das eigentlich die Seitenflächen 23 der LED-Halbleiterchips 11, 12 und 13 verlassende Licht zu reflektieren.
  • Wie in 3B gezeigt ist, wird, um einen hohen Kontrast zu realisieren, auf die Kupferfolie 27 eine weitere Schicht 35 auflaminiert, die schwarzes bzw. Licht absorbierendes Material, z. B. Rußpartikel, enthält.
  • Bei der in 3C dargestellten Laserbearbeitung wird auch die weitere Schicht 35 mitstrukturiert, um die Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 zu erzeugen.
  • In 3D wird die erste Metallisierungsschicht 32 abgeschieden und strukturiert, wie bereits weiter oben beschrieben wurde.
  • 4A bis 4E zeigen schematisch ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte, das eine Weiterbildung des in 2A bis 2D gezeigten Verfahrens darstellt. 4E zeigt die mit dem Verfahren hergestellte Leiterplatte 400 im Querschnitt.
  • 4A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13, wobei die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff, z. B. Rußpartikel, enthält.
  • In 4B werden Aussparungen 30 mit Hilfe eines Laserstrahls erzeugt, um die ersten Hauptoberflächen 21 der LED-Halbleiterchips 11, 12 und 13 freizulegen.
  • In 4C wird galvanisch die erste Metallisierungsschicht 32 auf den ersten Hauptoberflächen 21 der LED-Halbleiterchips 11, 12 und 13 sowie der Kupferfolie 10 erzeugt und strukturiert.
  • In 4D werden eine zweite elektrisch isolierende Schicht 36 sowie eine weitere Kupferfolie 37 auf die erste Metallisierungsschicht 32 laminiert. Die zweite elektrisch isolierende Schicht 36 kann wie die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff enthalten.
  • 4E zeigt, dass mittels eines Laserstrahls Aussparungen 30 in der ersten elektrisch isolierenden Schicht 26 und außerdem Durchgangslöcher in der zweiten elektrisch isolierenden Schicht 36 erzeugt werden. Ferner wird eine zweite Metallisierungsschicht 38, beispielsweise aus Kupfer, auf die zweite elektrisch isolierende Schicht 36 aufgebracht und strukturiert. Die zweite Metallisierungsschicht 38 erstreckt sich in die Durchgangslöcher in der zweiten elektrisch isolierenden Schicht 36, wodurch Durchkontaktierungen 39 geschaffen werden, welche die erste und die zweite strukturierte Metallisierungsschicht 32 und 38 elektrisch miteinander verbinden.
  • Durch die zweite elektrisch isolierende Schicht 36, die zweite strukturierte Metallisierungsschicht 38 und eventuell weitere derartige Schichten kann ein Fan-Out-Bereich geschaffen werden, der es ermöglicht, externe Kontaktelemente 40 der Leiterplatte 400 außerhalb der Umrisse der LED-Halbleiterchips 11, 12 und 13 anzuordnen. Die Abstände benachbarter externer Kontaktelemente 40 können mindestens 250 µm betragen, um für Standardlötprozesse geeignet zu sein.
  • 5A und 5B zeigen eine Leiterplatte 500 im Querschnitt bzw. in einer Draufsicht. Die Leiterplatte 500 kann in einem Display eingesetzt werden.
  • Die Leiterplatte 500 enthält eine Pixel-Matrix mit einer Vielzahl von Pixeln 50. Jedes der Pixel 50 umfasst drei Subpixel, wobei die Subpixel jeweils aus den LED-Halbleiterchips 11, 12 bzw. 13 gebildet werden, die Licht mit den Farben rot, grün bzw. blau emittieren.
  • Die Leiterplatte 500 kann mit dem in 2A bis 2D dargestellten Verfahren hergestellt werden.
  • Bezugszeichenliste
    • 10
    Kupferfolie
    11
    LED-Halbleiterchip
    12
    LED-Halbleiterchip
    13
    LED-Halbleiterchip
    15
    Klebstoff
    21
    erste Hauptoberfläche
    22
    zweite Hauptoberfläche
    23
    Seitenfläche
    24
    Kontaktelement
    26
    erste elektrisch isolierende Schicht
    27
    Kupferfolie
    30
    Aussparung
    31
    Durchgangsloch
    32
    erste strukturierte Metallisierungsschicht
    33
    Lichtstrahl
    35
    Schicht
    36
    zweite elektrisch isolierende Schicht
    37
    Kupferfolie
    38
    zweite strukturierte Metallisierungsschicht
    39
    Durchkontaktierung
    40
    Kontaktelement
    50
    Pixel
    100
    Leiterplatte
    200
    Leiterplatte
    300
    Leiterplatte
    400
    Leiterplatte
    500
    Leiterplatte

Claims (18)

  1. Verfahren zur Herstellung einer Leiterplatte (100-500) mit mindestens einem in die Leiterplatte (100-500) integrierten optoelektronischen Bauelement (11-13), mit folgenden Schritten: Anordnen mindestens eines optoelektronischen Bauelements (11-13) auf einer ersten Metallschicht (10), Pressen einer ersten elektrisch isolierenden Schicht (26) auf das mindestens eine optoelektronische Bauelement (11-13), und Erzeugen von mindestens einer Aussparung (30) in der ersten Metallschicht (10) und/oder der ersten elektrisch isolierenden Schicht (26), wodurch das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt wird.
  2. Verfahren nach Anspruch 1, wobei durch das Erzeugen der mindestens einen Aussparung (30) eine Oberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13) zumindest teilweise freigelegt wird, durch die von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugtes Licht austritt.
  3. Verfahren nach Anspruch 1 oder 2, wobei zusammen mit der ersten elektrisch isolierenden Schicht (26) eine zweite Metallschicht (27) auf das mindestens eine optoelektronische Bauelement (11-13) gepresst wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das mindestens eine optoelektronische Bauelement (11-13) eine erste Hauptoberfläche (21) und eine der ersten Hauptoberfläche (21) gegenüberliegende zweite Hauptoberfläche (22) aufweist, wobei das mindestens eine optoelektronische Bauelement (11-13) mit seiner ersten Hauptoberfläche (21) auf der ersten Metallschicht (10) angeordnet wird und von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugtes Licht an der zweiten Hauptoberfläche (22) austritt.
  5. Verfahren nach Anspruch 4, wobei durch das Erzeugen der mindestens einen Aussparung (30) die zweite Hauptoberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13) zumindest teilweise freigelegt wird und ferner Material der ersten elektrisch isolierenden Schicht (26), das sich seitlich von der zweiten Hauptoberfläche (22) befindet, entfernt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste elektrisch isolierende Schicht (26) Licht absorbierendes Material aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei die erste elektrisch isolierende Schicht (26) Licht reflektierendes Material aufweist.
  8. Verfahren nach Anspruch 7, wobei eine weitere Schicht (35), die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht (26) aufgebracht wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine erste strukturierte Metallisierungsschicht (32) auf das mindestens eine optoelektronische Bauelement (11-13), die erste Metallschicht (10) und/oder die erste elektrisch isolierende Schicht (26) aufgebracht wird.
  10. Verfahren nach Anspruch 9, wobei eine zweite elektrisch isolierende Schicht (36) auf die erste strukturierte Metallisierungsschicht (32) aufgebracht wird und eine zweite strukturierte Metallisierungsschicht (38) auf die zweite elektrisch isolierende Schicht (36) aufgebracht wird, wobei Durchkontaktierungen (39) in der zweiten elektrisch isolierenden Schicht (36) die erste strukturierte Metallisierungsschicht (32) mit der zweiten strukturierten Metallisierungsschicht (38) elektrisch verbinden.
  11. Leiterplatte (100-500) umfassend: eine erste elektrisch isolierende Schicht (26), mindestens ein in die erste elektrisch isolierende Schicht (26) integriertes optoelektronisches Bauelement (11-13), eine erste strukturierte Metallisierungsschicht (32), die sich auf der ersten elektrisch isolierenden Schicht (26) und dem mindestens einen optoelektronischen Bauelement (11-13) erstreckt, und mindestens eine Aussparung (30) in der ersten elektrisch isolierenden Schicht (26), durch die das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt ist.
  12. Leiterplatte (100-500) nach Anspruch 11, wobei die mindestens eine Aussparung (30) eine Oberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13) zumindest teilweise freilegt, durch die von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugtes Licht austritt.
  13. Leiterplatte (200, 400, 500) nach Anspruch 12, wobei die mindestens eine Aussparung (30) größer ist als die Oberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13), durch die das von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugte Licht austritt.
  14. Leiterplatte (200, 400, 500) nach einem der Ansprüche 11 bis 13, wobei die erste elektrisch isolierende Schicht (26) Licht absorbierendes Material aufweist.
  15. Leiterplatte (300) nach einem der Ansprüche 11 bis 13, wobei die erste elektrisch isolierende Schicht (26) Licht reflektierendes Material aufweist.
  16. Leiterplatte (300) nach Anspruch 15, wobei eine weitere Schicht (35), die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht (26) aufgebracht ist.
  17. Leiterplatte (400) nach einem der Ansprüche 11 bis 16, wobei eine zweite elektrisch isolierende Schicht (36) auf die erste strukturierte Metallisierungsschicht (32) aufgebracht ist und eine zweite strukturierte Metallisierungsschicht (38) auf die zweite elektrisch isolierende Schicht (36) aufgebracht ist, wobei Durchkontaktierungen (39) in der zweiten elektrisch isolierenden Schicht (36) die erste strukturierte Metallisierungsschicht (32) mit der zweiten strukturierten Metallisierungsschicht (38) elektrisch verbinden.
  18. Display mit einer oder mehreren Leiterplatten (100-500) nach einem der Ansprüche 11 bis 17.
DE102018120637.2A 2018-08-23 2018-08-23 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement Ceased DE102018120637A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018120637.2A DE102018120637A1 (de) 2018-08-23 2018-08-23 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
PCT/EP2019/071714 WO2020038777A1 (de) 2018-08-23 2019-08-13 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
US17/270,732 US20210217941A1 (en) 2018-08-23 2019-08-13 Printed Circuit Board and Method of Manufacturing a Printed Circuit Board with at Least One Optoelectronic Component Integrated into the Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018120637.2A DE102018120637A1 (de) 2018-08-23 2018-08-23 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Publications (1)

Publication Number Publication Date
DE102018120637A1 true DE102018120637A1 (de) 2020-02-27

Family

ID=67620492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018120637.2A Ceased DE102018120637A1 (de) 2018-08-23 2018-08-23 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Country Status (3)

Country Link
US (1) US20210217941A1 (de)
DE (1) DE102018120637A1 (de)
WO (1) WO2020038777A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380602A1 (en) * 2013-02-22 2015-12-31 Osram Opto Semiconductore Gmbh Method of producing optoelectronic components and optoelectronic components
US20180053882A1 (en) * 2016-08-17 2018-02-22 Epistar Corporation Light-emitting device and manufacturing method thereof
US20180076364A1 (en) * 2013-03-28 2018-03-15 Toshiba Hokuto Electronics Corporation Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US20120061700A1 (en) * 2010-09-09 2012-03-15 Andreas Eder Method and system for providing a reliable light emitting diode semiconductor device
JP6724634B2 (ja) * 2016-07-28 2020-07-15 日亜化学工業株式会社 発光装置の製造方法
EP3439440B1 (de) * 2017-08-04 2024-03-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft In einem komponententräger eingebettete komponente mit exponierter seitenwand

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380602A1 (en) * 2013-02-22 2015-12-31 Osram Opto Semiconductore Gmbh Method of producing optoelectronic components and optoelectronic components
US20180076364A1 (en) * 2013-03-28 2018-03-15 Toshiba Hokuto Electronics Corporation Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device
US20180053882A1 (en) * 2016-08-17 2018-02-22 Epistar Corporation Light-emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US20210217941A1 (en) 2021-07-15
WO2020038777A1 (de) 2020-02-27

Similar Documents

Publication Publication Date Title
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP1778477B1 (de) Element mit einer vielzahl von leuchtdioden
EP2223337B1 (de) Optoelektronisches bauelement und herstellungsverfahren für ein optoelektronisches bauelement
DE202009018878U1 (de) Lichtemissionsvorrichtungsbaugruppe
DE102006015117A1 (de) Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE112016004229B4 (de) Licht emittierende Vorrichtung
DE102018101813A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102016103324A1 (de) Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
DE102015112556B4 (de) Videowand-Modul und Verfahren zu dessen Herstellung
DE112018001504T5 (de) Bildschirmgerät und verfahren zur herstellung desselben
WO2018002321A1 (de) Modulares modul
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017100812B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015118433A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102017127597B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE112013000768B4 (de) Leuchtdiodeneinheit
DE112020004819B4 (de) Anzeigevorrichtung und Anzeigeeinheit
DE112017002405B4 (de) Optische Anordnung, Verfahren zur Herstellung einer optischen Anordnung und Anzeigegerät
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
DE102018120637A1 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
DE102018125506A1 (de) Optoelektronische Vorrichtung und Verfahren zur Herstellung von optoelektronischen Vorrichtungen
DE102013222702A1 (de) Optoelektronisches Bauelement, optoelektronische Anordnung, Verfahren zum Herstellen eines optischen Elements und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102019100794A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SCHEELE JAEGER WETZEL PATENTANWAELTE PARTNERSC, DE

R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R003 Refusal decision now final