WO2020038777A1 - Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement - Google Patents

Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement Download PDF

Info

Publication number
WO2020038777A1
WO2020038777A1 PCT/EP2019/071714 EP2019071714W WO2020038777A1 WO 2020038777 A1 WO2020038777 A1 WO 2020038777A1 EP 2019071714 W EP2019071714 W EP 2019071714W WO 2020038777 A1 WO2020038777 A1 WO 2020038777A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrically insulating
insulating layer
optoelectronic component
circuit board
printed circuit
Prior art date
Application number
PCT/EP2019/071714
Other languages
English (en)
French (fr)
Inventor
Daniel Richter
Original Assignee
Osram Oled Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled Gmbh filed Critical Osram Oled Gmbh
Priority to US17/270,732 priority Critical patent/US20210217941A1/en
Publication of WO2020038777A1 publication Critical patent/WO2020038777A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Definitions

  • German patent application No. 10 2018 120 637.2 which was filed on August 23, 2018 with the German Patent and Trademark Office.
  • the disclosure content of German patent application No. 10 2018 120 637.2 is hereby incorporated into the disclosure content of the present application.
  • the present invention relates to a printed circuit board and a method for producing a printed circuit board with at least one integrated optoelectronic component in the printed circuit board.
  • Displays can have arrays of optoelectronic components, such as LEDs.
  • the optoelectronic components are usually arranged on substrates, such as printed circuit boards.
  • the substrates contain metallization layers in order to couple the optoelectronic components to one another and to be able to drive them electrically.
  • the present invention is based, inter alia, on the object of specifying a method with which a device with at least one optoelectronic component can be created in a cost-effective manner. Furthermore, such a device should be specified.
  • a method for producing a printed circuit board with at least one optoelectronic component integrated into the printed circuit board comprises arranging at least one optoelectronic component on a first metal layer. A first electrically insulating layer is then pressed onto the at least one optoelectronic component. Furthermore, at least one recess is created in the first metal layer and / or the first electrically insulating layer. The at least one optoelectronic component is at least partially exposed through the at least one recess.
  • the printed circuit board (PCB) produced using the method described in the present application comprises the first electrically insulating layer, the at least one optoelectronic component and the first metal layer, which can in particular be structured.
  • the circuit board can include other components.
  • the at least one optoelectronic component can emit light in the visible range, ultraviolet (UV) light and / or infrared (IR) light.
  • UV ultraviolet
  • IR infrared
  • the at least one optoelectronic component can be an optoelectronic semiconductor component, in particular a semiconductor chip.
  • the at least one optoelectronic component can be designed as a light-emitting diode (LED), as an organic light-emitting diode (English: organic light-emitting diode, OLED), as a light-emitting transistor or as an organic light-emitting transistor his.
  • the at least one optoelectronic component can also be part of an integrated circuit.
  • circuit board In addition to the at least one optoelectronic component, further semiconductor components and / or other components can be used in the circuit board must be integrated.
  • the first metal layer can be a metal foil that is commonly used in the manufacture of printed circuit boards.
  • the first metal layer can consist of copper or another suitable metal or a suitable metal alloy.
  • the first metal layer can be unstructured during the arrangement of the at least one optoelectronic component on the first metal layer.
  • the at least one optoelectronic component can be fixed on the first metal layer with the aid of an electrically non-conductive adhesive.
  • the first electrically insulating layer can consist of a polymer, a fiber-reinforced plastic, a laminate, a glass fiber fabric or another suitable material that is usually used in the manufacture of printed circuit boards.
  • a suitable pressure can be applied during the pressing of the first electrically insulating layer onto the at least one optoelectronic component. Furthermore, the electrically insulating layer can be heated onto the at least one optoelectronic component during the pressing.
  • the at least one optoelectronic component is integrated into the electrically insulating layer, i.e., directly after the pressing process, a main surface and one or more side surfaces, in particular all side surfaces of the at least one optoelektro African component of the material of the first electrically insulating layer may be covered.
  • the at least one recess can be produced in the first metal layer and / or the first electrically insulating layer by means of a suitable method.
  • the at least one recess can be produced by a laser beam, with which the material of the first metal layer and / or the first electrically insulating layer is removed in order to at least partially expose the at least one optoelectronic component.
  • one or more through holes in the first electrically insulating layer can also be created with the method used to generate the at least one recess.
  • the through hole or holes are since Lich next to the at least one optoelectronic component and extend from the top to the bottom of the electrically insulating layer.
  • the printed circuit board with the at least one optoelectronic component integrated therein can be manufactured in a cost-effective manner. It is not necessary to first produce the printed circuit board and then to mount the at least one optoelectronic component on the printed circuit board. Instead, the assembly of at least one optoelectronic component is integrated into the printed circuit board manufacturing process.
  • the forming, contacting and exposing the at least one optoelectronic component can be carried out with the aid of standard process steps which are used in any case for the production of a printed circuit board. Complex steps, such as the creation of bond wires, the potting of semiconductor chips, the black or white edging of semiconductor chips, and the mounting and contacting of semiconductor chips on the printed circuit board can be saved.
  • the infrastructure which offers a printed circuit board.
  • several optoelectronic components can be electrically coupled to one another with the aid of the metallization levels of the printed circuit board.
  • a CoB (chip on board) module can be manufactured in a very cost-effective process flow.
  • circuit boards produced using the method described here can be used in many LED applications, for example in LED displays. Furthermore, the circuit boards in lighting devices, for. B. in ambient lighting, especially for vehicles, or in flashlights. Applications in backlighting are also conceivable, e.g. B. with backlights of screens or switch backlights. Use in more complex modules is also conceivable, e.g. B. in pixelated light sources or in tiles of video walls.
  • a surface of the at least one optoelectronic component through which the light generated by the at least one optoelectronic component emerges at least in part can be partially or completely exposed.
  • a second metal layer is pressed onto the at least one optoelectronic component. After the application of the second metal layer, the first electrically insulating layer and the at least one optoelectronic component integrated in the first electrically insulating layer are located between the first metal layer and the second metal layer.
  • the second metal layer can be a metal foil that is commonly used in the manufacture of printed circuit boards.
  • the second metal layer made of copper or another suitable metal or a suitable metal alloy.
  • the second metal layer can be unstructured when applied to the at least one optoelectronic component.
  • the second metal layer can be structured in a later process step.
  • the at least one recess can extend through the second metal layer. In this case, in order to produce the at least one recess, the second metal layer is removed at the corresponding location or locations.
  • the at least one optoelectronic component has a first main surface and a second main surface opposite the first main surface.
  • the two main surfaces are connected to each other by side surfaces.
  • the at least one optoelectronic component is arranged with its first main surface on the first metal layer. Light that is generated by the at least one optoelectronic component emerges from the second main surface and in particular also from the side surfaces.
  • the at least one optoelectronic component can be a semiconductor chip of the so-called flip-chip type, which has all of its electrical contact elements on the first main surface, which points towards the first metal layer after assembly. Furthermore, the at least one optoelectronic component can be a sapphire chip of the flip-chip type.
  • a sapphire flip chip has one or more layers of semiconductor material in which light is generated. Above the semiconductor layers is a layer of aluminum oxide, Al2O3, through which the light is emitted.
  • the second main surface of the at least one optoelectronic component through which at least part of the at least one an optoelectronic component generated light is emitted, partially or fully exposed. Furthermore, material of the first electrically insulating layer that is located laterally from the second main surface can be removed. In other words, the at least one recess can protrude beyond the second main surface. Consequently, in this case the base area of the at least one recess is larger than the second main surface of the at least one optoelectronic component. This enables the emitted light to exit unhindered and prevents shadowing effects.
  • the first electrically insulating layer contains light-absorbing or black material.
  • the first electrically insulating layer may contain soot particles or other black particles as the light-absorbing material. This allows a good black impression of the circuit board to be achieved.
  • light-absorbing means that the light-absorbing material essentially absorbs at least part of the light emitted by the at least one optoelectronic component or at least light in a specific wavelength range.
  • the first electrically insulating layer can contain light-reflecting material.
  • the first electrically insulating layer can contain titanium dioxide, TiCt, or particles of titanium dioxide as the light-reflecting material.
  • this embodiment can be advantageous to direct the light emerging at the Be ten inhabit in the desired direction.
  • reflective means that the reflective material is essentially reflective at least for part of the light emitted by the at least one optoelectronic component or at least for light in a specific wavelength range.
  • a further layer can be applied to the first electrically insulating layer with the light-reflecting material contained therein, the further layer of light-absorbing material, e.g. B. soot particles.
  • the further layer can, for example, be laminated to the layers below using pressure and heat.
  • the further layer can be structured in order to produce the at least one recess.
  • the second metal layer can also be located between the first electrically insulating layer and the further layer.
  • a first structured metallization layer can be applied to the at least one optoelectronic component, the first metal layer and / or the first electrically insulating layer.
  • the first structured metallization layer can be designed in particular for rewiring the electrical contact elements of the at least one optoelectronic component.
  • a plurality of optoelectronic components can be coupled to one another by the first structured metallization layer.
  • the first structured metallization layer can be generated galvanically.
  • the first structured metallization layer can be produced at least partially on the first metal layer and / or the second metal layer.
  • the first metal layer and / or the second metal layer can be structured.
  • the first structured metallization layer can be electrically through through holes in the first extend insulating layer in order to produce vias (English: vertical interconnect access, via), through which in particular the first metal layer and the second metal layer are electrically connected to one another.
  • a second electrically insulating layer can be applied or laminated onto the first structured metallization layer. Furthermore, a second structured metallization layer can be applied to the second electrically insulating layer. Vias in the second electrically insulating layer can electrically connect the first structured metallization layer to the second structured metallization layer.
  • further layers can be produced, each of which contains an electrically insulating layer, a structured metallization layer and vias through the electrically insulating layer. Any number of such layers can be combined. The positions described may be necessary in order to create a sufficiently high component and to meet requirements for the component height and / or to implement a desired rewiring of the electrical contact elements of the at least one optoelectronic component.
  • a printed circuit board comprises a first electrically insulating one
  • a first structured metallization layer which is located on the first electrically insulating layer and the at least one optoelectronic layer. extends electronic component, and at least one recess in the first electrically insulating layer through which the at least one optoelectronic component is at least partially exposed.
  • the printed circuit board can have the configurations described above in connection with the method for producing the printed circuit board on egg sen.
  • the at least one recess can at least partially expose a surface of the at least one optoelectronic component through which at least part of the light generated by the at least one optoelectronic component emerges.
  • the at least one recess can be larger than the surface of the at least one optoelectronic component, through which the light generated by the at least one optoelectronic component emerges.
  • the first electrically insulating layer can have light-absorbing material.
  • the first electrically insulating layer can have light-reflecting material.
  • a further layer, which has light-absorbing material, can be applied to the first electrically insulating layer.
  • a second electrically insulating layer can be applied to the first structured metallization layer and a second structured metallization layer can be applied to the second electrically insulating layer. Through contacts in the second electrically insulating layer can electrically connect the first structured metallization layer to the second structured metallization layer.
  • a display ie an optical display device, can comprise one or more of the circuit boards described above. Furthermore, a printed circuit board contained in the display can be produced using the method described above.
  • a circuit board integrated in the display can have a pixel matrix.
  • Each of the pixels can have three subpixels with a respective optoelectronic component, the subpixels emitting light with the colors red, green or blue.
  • 1A to IE show illustrations of an exemplary embodiment of a method for producing a printed circuit board with a plurality of LED semiconductor chips integrated into the printed circuit board; 2A to 2D representations of an embodiment of a method for producing a Lei terplatte with several integrated in the circuit board LED semiconductor chips and a first electrically insulating layer with light-absorbing material.
  • 4A to 4E are illustrations of an exemplary embodiment of a method for producing a printed circuit board with a plurality of LED semiconductor chips integrated into the printed circuit board and an additional rewiring layer;
  • 5A and 5B representations of an embodiment of a circuit board with a pixel matrix.
  • FIG. 1A to IE schematically show an exemplary embodiment of a method for producing a printed circuit board with at least one optoelectronic component integrated in the printed circuit board.
  • Fig. IE shows schematically an embodiment of a printed circuit board produced by the method.
  • a first metal layer in the form of a copper foil 10 is provided.
  • 1B shows that several optoelectronic components are placed on the copper foil 10.
  • three LED semiconductor chips 11, 12 and 13 are fixed on the copper foil 10 by means of an electrically non-conductive adhesive 15.
  • Each of the LED semiconductor chips 11, 12 and 13 has a first main surface 21, a second main surface 22 opposite to the first main surface 21 and four side surfaces 23 which connect the first and second main surfaces 21, 22 to one another.
  • the LED semiconductor chips 11, 12 and 13 are flip-chip semiconductor chips, the electrical contact elements 24 are arranged exclusively on the first main surface 21.
  • the first main surface 21 faces after the assembly in the direction of the copper foil 10.
  • the electrically non-conductive adhesive 15 is located between the electrical contact elements 24 of the LED semiconductor chips 11, 12 and 13 and the copper foil 10.
  • the LED semiconductor chip 11 is designed to emit green light.
  • the LED semiconductor chips 12 and 13 are designed to emit red or blue light.
  • the LED semiconductor chips 11, 12 and 13 can be designed as surface emitters that only emit light on the second main surface 22, but they can also be volume emitters that emit light on the second main surface 22 and additionally on the side surfaces 23.
  • the LED semiconductor chips 11, 12 and 13 sapphire flip chips.
  • the LED semiconductor chips 11, 12 and 13 are pressed with a first electrically insulating layer 26, which consists of a suitable polymer, and a second metal layer in the form of a copper foil 27, as shown in FIG. IC.
  • the first electrically insulating layer 26 and the copper foil 27 arranged above are applied with the application of pressure and heat the LED semiconductor chips 11, 12 and 13 pressed.
  • the second main surfaces 22 and the side surfaces 23 of the LED semiconductor chips 11, 12 and 13 are covered by the first electrically insulating layer 26.
  • Fig. ID several recesses 30 are made with a laser in the copper foils 10 and 27 and the first electrically insulating layer 26.
  • the first and second main surfaces 21 and 22 of the LED semiconductor chips 11, 12 and 13 are exposed.
  • the copper foil 27 is removed in the area between the LED semiconductor chips 11, 12 and 13.
  • the first electrically insulating layer 26 is not laterally removed from the LED semiconductor chips 11, 12 and 13.
  • through holes 31 are produced by means of the laser since the LED semiconductor chips 11, 12 and 13, which extend completely through the copper foil 10, the first electrically insulating layer 26 and the copper foil 27.
  • a first structured metallization layer 32 is deposited on the electrical contact elements 24 of the LED semiconductor chips 11, 12 and 13, the copper foils 10 and 27 and in the through holes 31.
  • the first structured metallization layer 32 is generated galvanically and can consist of one or more metal layers, in particular of copper. Through-contacts are produced by the deposition of metal in the through holes 31.
  • IE shows the printed circuit board 100 produced using the method described above in cross section.
  • the second main surfaces 22 of the LED semiconductor chips 11, 12 and 13 are exposed, so that there is an emission of the generated light against air.
  • external contact elements can be formed on the underside and top of the printed circuit board 100, via which the LED semiconductor chips 11, 12 and 13 can be controlled electrically from outside.
  • the manufacturing process makes it possible to manufacture a large-area printed circuit board 100 or a plurality of printed circuit boards 100 simultaneously. If necessary, the printed circuit boards 100 can be separated after manufacture, for example by sawing.
  • 2A to 2D schematically show another exemplary embodiment of a method for producing a printed circuit board.
  • 2C shows the printed circuit board 200 produced using the method in cross section.
  • the method shown in Fig. 2A to 2D is a further development of the method shown in Fig. 1A to IE and therefore partially identical to the method shown in Fig. 1A to IE.
  • FIG. 2A shows the LED semiconductor chips 11 pressed with the first electrically insulating layer 26 and the copper foil 27,
  • the first electrically insulating layer 26 in FIG. 2A contains black or light-absorbing material or filler. This material can consist of soot particles for example.
  • FIG. 2B shows that a plurality of cutouts 30 are made in the copper foil 10 and the first electrically insulating layer 26 using a laser.
  • the copper foil 27 is removed.
  • the material of the first electrically insulating layer 26 is not only removed directly above the LED semiconductor chips 11, 12 and 13, but also on the side next to the LED semiconductor chips 11, 12 and 13 to avoid shading effects. Consequently, the base areas of the recesses 30 above the LED semiconductor chips 11, 12 and 13 are larger than the second main surfaces 22 of the LED semiconductor chips 11, 12 and 13.
  • the first structured metallization layer 32 is separated analogously to the exemplary embodiment according to FIGS. 1A to IE.
  • FIG. 2D a section of the finished printed circuit board 200 is shown enlarged, with which a measure is to be clarified in order to be able to determine the dimensions of the cutouts 30 above the LED semiconductor chips 11, 12 and 13.
  • FIG. 2D is the height of the recess 30 with h and the width of the side next to the side surface 23 of the LED semiconductor chip 11 area in which the material of the first electrically insulating layer 26 has been removed to form the recess 30 is with designated z. Furthermore, a light beam 33 is shown in FIG. 2D, which indicates the propagation of light, which is emitted at the outermost edge of the second main surface 22 of the LED semiconductor chip 11 and is just emitted into the surroundings via the upper edge of the recess 30. The light beam 33 forms with the second main surface 22 of the LED semiconductor chip 11 and the base surface of the recess
  • values for the height h and the width z can be determined using equation (1). If the height h is also specified, the width z can be determined directly. For example, a viewing angle of 150 ° is usually required in video wall applications. Accordingly, the critical value for the angle a is 15 °. With this value and equation (1) values for the height h and the width z can be determined.
  • 3A to 3D schematically show another exemplary embodiment of a method for producing a printed circuit board.
  • 3D shows a cross section of the printed circuit board 300 produced using the method.
  • FIGS. 3A to 3D is a further development of the method shown in FIGS. 1A to IE. Only the differences from the method shown in FIGS. 1A to IE are described below.
  • FIG. 3A shows the LED semiconductor chips 11, 12 and 13 pressed with the first electrically insulating layer 26 and the copper foil 27.
  • the first electrically insulating layer 26 in FIG. 2A contains white or light reflecting Material or filler. This material can, for example, consist of titanium dioxide and serves to reflect the light actually leaving the side surfaces 23 of the LED semiconductor chips 11, 12 and 13.
  • a further layer 35 is laminated onto the copper foil 27, the black or light-absorbing material, e.g. B. soot particles.
  • the further layer 35 is also patterned in order to produce the cutouts 30 above the LED semiconductor chips 11, 12 and 13.
  • the first metallization layer 32 is deposited and structured, as has already been described above.
  • 4A to 4E schematically show a further exemplary embodiment of a method for producing a printed circuit board, which represents a development of the method shown in FIGS. 2A to 2D. 4E shows the printed circuit board 400 produced using the method in cross section.
  • FIG. 4A shows the LED semiconductor chips 11, 12 and 13 pressed with the first electrically insulating layer 26 and the copper foil 27, the first electrically insulating layer 26 being black or light-absorbing material or filler, e.g. B. soot particles.
  • cutouts 30 are generated with the aid of a laser beam in order to expose the first main surfaces 21 of the LED semiconductor chips 11, 12 and 13.
  • the first metallization layer 32 is galvanically generated and structured on the first main surfaces 21 of the LED semiconductor chips 11, 12 and 13 and of the copper foil 10.
  • a second electrically insulating layer 36 and a further copper foil 37 are laminated onto the first metallization layer 32.
  • the second electrically insulating layer 36 can contain black or light-absorbing material or filler.
  • FIG. 4E shows that by means of a laser beam, cutouts 30 are produced in the first electrically insulating layer 26 and also through holes in the second electrically insulating layer 36. Furthermore, a second metallization layer 38, for example made of copper, is applied to the second electrically insulating layer 36 and structured. The second Metallization layer 38 extends into the through holes in the second electrically insulating layer 36, thereby creating vias 39 which electrically connect the first and second structured metallization layers 32 and 38 to one another.
  • a second metallization layer 38 for example made of copper
  • a fan-out area can be created which enables external contact elements 40 of the printed circuit board 400 outside the outlines of the LED semiconductor chips 11, 12 and 13 to arrange.
  • the distances between adjacent external contact elements 40 can be at least 250 pm in order to be suitable for standard soldering processes.
  • FIG. 5A and 5B show a circuit board 500 in cross section and in a plan view.
  • the circuit board 500 can be used in a display.
  • the circuit board 500 contains a pixel matrix with a large number of pixels 50.
  • Each of the pixels 50 comprises three subpixels, the subpixels being formed in each case from the LED semiconductor chips 11, 12 and 13, the light having the colors red, green or emit blue.
  • the circuit board 500 can be produced using the method shown in FIGS. 2A to 2D.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein Verfahren zur Herstellung einer Leiterplatte (100) umfasst folgende Schritte: Anordnen mindestens eines optoelektronischen Bauelements (11-13) auf einer ersten Metallschicht (10), Pressen einer ersten elektrisch isolierenden Schicht (26) auf das mindestens eine optoelektronische Bauelement (11-13), und Erzeugen von mindestens einer Aussparung (30) in der ersten Metallschicht (10) und/oder der ersten elektrisch isolierenden Schicht (26), wodurch das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt wird, wobei die erste elektrisch isolierende Schicht (26) einen faserverstärkten Kunststoff oder ein Glasfasergewebe aufweist.

Description

LEITERPLATTE UND VERFAHREN ZUR HERSTELLUNG EINER LEITERPLATTE MIT MINDESTENS EINEM IN DIE LEITERPLATTE INTEGRIERTEN OPTO ELEKTRONISCHEN BAUELEMENT
Die vorliegende Anmeldung beansprucht die Priorität der deut schen Patentanmeldung Nr. 10 2018 120 637.2, die am 23. August 2018 beim Deutschen Patent- und Markenamt eingereicht wurde. Der Offenbarungsgehalt der deutschen Patentanmeldung Nr. 10 2018 120 637.2 wird hiermit in den Offenbarungsgehalt der vorliegen den Anmeldung aufgenommen.
Die vorliegende Erfindung betrifft eine Leiterplatte und ein Verfahren zur Herstellung einer Leiterplatte mit mindestens ei nem in die Leiterplatte integrierten optoelektronischen Bauele ment .
Displays können Arrays aus optoelektronischen Bauelementen, wie beispielsweise LEDs, aufweisen. Üblicherweise werden die opto elektronischen Bauelemente auf Substraten, wie beispielsweise Leiterplatten, angeordnet. Die Substrate enthalten Metallisie rungsschichten, um die optoelektronischen Bauelemente miteinan der zu koppeln und elektrisch ansteuern zu können.
Der vorliegenden Erfindung liegt unter anderem die Aufgabe zu grunde, ein Verfahren anzugeben, mit dem sich in kostengünstiger Weise eine Vorrichtung mit mindestens einem optoelektronischen Bauelement schaffen lässt. Ferner soll eine derartige Vorrich tung angegeben werden.
Eine Aufgabe der Erfindung wird gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1. Eine Aufgabe der Erfindung wird ferner gelöst durch eine Leiterplatte mit den Merkmalen des Anspruchs 11. Bevorzugte Ausführungsformen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben. Ein Verfahren zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bau element umfasst das Anordnen mindestens eines optoelektroni schen Bauelements auf einer ersten Metallschicht. Anschließend wird eine erste elektrisch isolierende Schicht auf das mindes tens eine optoelektronische Bauelement gepresst. Ferner wird mindestens eine Aussparung in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht erzeugt. Durch die mindestens eine Aussparung wird das mindestens eine optoelekt- ronische Bauelement zumindest teilweise freigelegt.
Die mit dem in der vorliegenden Anmeldung beschriebenen Verfah ren hergestellte Leiterplatte (englisch: printed Circuit board, PCB) umfasst die erste elektrisch isolierende Schicht, das min- destens eine optoelektronische Bauelement sowie die erste Me tallschicht, die insbesondere strukturiert werden kann. Darüber hinaus kann die Leiterplatte weitere Komponenten umfassen.
Das mindestens eine optoelektronische Bauelement kann Licht im sichtbaren Bereich, Ultraviolett (UV) -Licht und/oder Infrarot (IR) -Licht emittieren.
Weiterhin kann das mindestens eine optoelektronische Bauelement ein optoelektronisches Halbleiterbauelement, insbesondere ein Halbleiterchip, sein. Beispielsweise kann das mindestens eine optoelektronische Bauelement als Licht emittierende Diode (eng lisch: light emitting diode, LED), als organische Licht emit tierende Diode (englisch: organic light emitting diode, OLED) , als Licht emittierender Transistor oder als organischer Licht emittierender Transistor ausgebildet sein. Das mindestens eine optoelektronische Bauelement kann außerdem Teil einer inte grierten Schaltung sein.
Neben dem mindestens einen optoelektronischen Bauelement können weitere Halbleiterbauelemente und/oder andere Komponenten in die Leiterplatte integriert sein.
Die erste Metallschicht kann eine Metallfolie sein, die übli cherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die erste Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metall legierung bestehen. Die erste Metallschicht kann während der Anordnung des mindestens einen optoelektronischen Bauelements auf der ersten Metallschicht unstrukturiert sein.
Das mindestens eine optoelektronische Bauelement kann mit Hilfe eines elektrisch nicht leitenden Klebstoffs auf der ersten Me tallschicht fixiert werden. Die erste elektrisch isolierende Schicht kann aus einem Polymer, einem faserverstärkten Kunststoff, einem Laminat, einem Glas fasergewebe oder einem anderen geeigneten Material bestehen, das üblicherweise bei der Herstellung von Leiterplatten einge setzt wird.
Während des Pressens der ersten elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement kann ein geeigneter Druck aufgebracht werden. Ferner kann die elektrisch isolierenden Schicht während des Pressens auf das mindestens eine optoelektronische Bauelement erhitzt sein. Durch das Pres sen der elektrisch isolierenden Schicht auf das mindestens eine optoelektronische Bauelement wird das mindestens eine opto elektronische Bauelement in die elektrisch isolierende Schicht integriert, d. h., direkt nach dem Pressvorgang können eine Hauptoberfläche und eine oder mehrere Seitenflächen, insbeson dere sämtliche Seitenflächen des mindestens einen optoelektro nischen Bauelements von dem Material der ersten elektrisch iso lierenden Schicht bedeckt sein. Die mindestens eine Aussparung kann in der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht mittels ei nes geeigneten Verfahrens erzeugt werden. Beispielsweise kann die mindestens eine Aussparung durch einen Laserstrahl erzeugt werden, mit dem Material der ersten Metallschicht und/oder der ersten elektrisch isolierenden Schicht abgetragen wird, um das mindestens eine optoelektronische Bauelement zumindest teil weise freizulegen. Alternativ ist es auch denkbar, ein anderes geeignetes Verfahren zur Erzeugung der mindestens einen Ausspa rung einzusetzen, beispielsweise ein Ätzverfahren.
Weiterhin können mit dem zum Erzeugen der mindestens einen Aus sparung eingesetzten Verfahren auch ein oder mehrere Durch gangslöcher in der ersten elektrisch isolierenden Schicht er zeugt werden. Das oder die Durchgangslöcher befinden sich seit lich neben dem mindestens einen optoelektronischen Bauelement und erstrecken sich von der Oberseite bis zur Unterseite der elektrisch isolierenden Schicht.
Mit dem hier beschriebenen Verfahren lässt sich die Leiterplatte mit dem darin integrierten mindestens einen optoelektronischen Bauelement in kostengünstiger Weise hersteilen. Es ist nicht erforderlich, zunächst die Leiterplatte herzustellen und danach das mindestens eine optoelektronische Bauelement auf die Lei terplatte zu montieren. Stattdessen wird die Montage des min destens einen optoelektronischen Bauelements in das Leiterplat- ten-Herstellungsverfahren integriert. Das Umformen, Kontaktie ren und Freilegen des mindestens einen optoelektronischen Bau elements kann mit Hilfe von Standardprozessschritten erfolgen, die zur Herstellung einer Leiterplatte ohnehin eingesetzt wer den. Komplexe Schritte, wie beispielsweise das Erstellen von Bonddrähten, das Vergießen von Halbleiterchips, das schwarze oder weiße Einfassen von Halbleiterchips sowie das Montieren und Kontaktieren von Halbleiterchips auf der Leiterplatte, kön nen eingespart werden. Weiterhin kann die Infrastruktur, welche eine Leiterplatte bietet, genutzt werden. Beispielsweise können mehrere optoelektronische Bauelemente mit Hilfe der Metallisie rungsebenen der Leiterplatte miteinander elektrisch gekoppelt werden. Es kann ein CoB (chip on board) -Modul in einem sehr kostengünstigen Prozessfluss gefertigt werden.
Die mit dem hier beschriebenen Verfahren hergestellten Leiter platten können in vielen LED-Anwendungen, beispielsweise in LED- Displays, eingesetzt werden. Weiterhin können die Leiterplatten in Beleuchtungsvorrichtungen, z. B. in Ambientebeleuchtungen, insbesondere für Fahrzeuge, oder in Blitzlichtern, eingesetzt werden. Auch Anwendungen in Hinterleuchtungen sind denkbar, z. B. bei Hintergrundbeleuchtungen von Bildschirmen oder Schalter- hinterleuchtungen . Es ist auch der Einsatz in komplexeren Mo- dulen vorstellbar, z. B. in pixelierten Lichtquellen oder in Kacheln von Videowänden.
Durch das Erzeugen der mindestens einen Aussparung kann eine Oberfläche des mindestens einen optoelektronischen Bauelements, durch die das von dem mindestens einen optoelektronischen Bau element erzeugte Licht zumindest zum Teil austritt, teilweise oder vollständig freigelegt werden.
Es kann vorgesehen sein, dass zusammen mit der ersten elektrisch isolierenden Schicht eine zweite Metallschicht auf das mindes tens eine optoelektronische Bauelement gepresst wird. Nach dem Aufbringen der zweiten Metallschicht befinden sich die erste elektrisch isolierende Schicht und das in die erste elektrisch isolierende Schicht integrierte mindestens eine optoelektroni- sehe Bauelement zwischen der ersten Metallschicht und der zwei ten Metallschicht.
Die zweite Metallschicht kann eine Metallfolie sein, die übli cherweise bei der Herstellung von Leiterplatten verwendet wird. Beispielsweise kann die zweite Metallschicht aus Kupfer oder einem anderen geeigneten Metall oder einer geeigneten Metall legierung bestehen. Die zweite Metallschicht kann beim Aufbrin gen auf das mindestens eine optoelektronische Bauelement un strukturiert sein. Die zweite Metallschicht kann in einem spä- teren Verfahrensschritt strukturiert werden. Weiterhin kann sich die mindestens eine Aussparung durch die zweite Metall schicht erstrecken. In diesem Fall wird zur Herstellung der mindestens einen Aussparung die zweite Metallschicht an der oder den entsprechenden Stellen entfernt.
Gemäß einer Ausgestaltung weist das mindestens eine optoelekt ronische Bauelement eine erste Hauptoberfläche und eine der ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche auf. Die beiden Hauptoberflächen sind durch Seitenflächen mit- einander verbunden. Das mindestens eine optoelektronische Bau element wird mit seiner ersten Hauptoberfläche auf der ersten Metallschicht angeordnet. Licht, das von dem mindestens einen optoelektronischen Bauelement erzeugt wird, tritt an der zwei ten Hauptoberfläche und insbesondere auch an den Seitenflächen aus.
Das mindestens eine optoelektronische Bauelement kann ein Halb leiterchip vom sogenannten Flip-Chip-Typ sein, der alle seine elektrischen Kontaktelemente auf der ersten Hauptoberfläche hat, die nach der Montage in Richtung der ersten Metallschicht weist. Weiterhin kann das mindestens eine optoelektronische Bauelement ein Saphirchip vom Flip-Chip-Typ sein. Ein Saphir- Flip-Chip weist ein oder mehrere Schichten aus Halbleitermate rial auf, in denen Licht erzeugt wird. Oberhalb der Halbleiter- schichten befindet sich eine Schicht aus Aluminiumoxid, AI2O3, durch die das Licht emittiert wird.
Durch das Erzeugen der mindestens einen Aussparung kann die zweite Hauptoberfläche des mindestens einen optoelektronischen Bauelements, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts emittiert wird, teilweise oder vollständig freigelegt werden. Weiterhin kann Material der ersten elektrisch isolierenden Schicht, das sich seitlich von der zweiten Hauptoberfläche befindet, entfernt werden. In anderen Worten kann die mindestens eine Aussparung die zweite Hauptoberfläche überragen. Folglich ist in diesem Fall die Basisfläche der mindestens einen Aussparung größer als die zweite Hauptoberfläche des mindestens einen optoelektroni schen Bauelements. Dies ermöglicht einen ungehinderten Austritt des emittierten Lichts und verhindert Abschattungseffekte.
Gemäß einer Ausgestaltung enthält die erste elektrisch isolie rende Schicht Licht absorbierendes bzw. schwarzes Material. Beispielsweise kann die erste elektrisch isolierende Schicht Rußpartikel oder andere schwarze Partikel als Licht absorbie rendes Material enthalten. Dadurch kann ein guter Schwarzein druck der Leiterplatte erzielt werden.
Licht absorbierend bedeutet in diesem Zusammenhang, dass das Licht absorbierende Material zumindest einen Teil des von dem mindestens einen optoelektronischen Bauelement emittierten Lichts oder zumindest Licht in einem bestimmten Wellenlängen bereich im Wesentlichen absorbiert. Alternativ zu der vorstehenden Ausgestaltung kann die erste elektrisch isolierende Schicht Licht reflektierendes Material enthalten. Beispielsweise kann die erste elektrisch isolierende Schicht Titandioxid, TiCt, bzw. Partikel aus Titandioxid als Licht reflektierendes Material enthalten. Bei Volumenemittern, bei denen das Licht nicht nur an einer Hauptoberfläche, sondern auch an den Seitenflächen austritt, z. B. bei Saphirchips, kann diese Ausgestaltung vorteilhaft sein, um auch das an den Sei tenflächen austretenden Licht in die gewünschte Richtung zu lenken . Reflektierend bedeutet in diesem Zusammenhang, dass das reflek tierende Material zumindest für einen Teil des von dem mindes tens einen optoelektronischen Bauelement emittierten Lichts o- der zumindest für Licht in einem bestimmten Wellenlängenbereich im Wesentlichen reflektierend ist.
Um einen hohen Kontrast zu erzeugen, kann auf die erste elektrisch isolierende Schicht mit dem darin enthaltenen Licht reflektierenden Material eine weitere Schicht aufgebracht wer den, wobei die weitere Schicht Licht absorbierendes Material, z. B. Rußpartikel, enthält. Die weitere Schicht kann beispiels weise unter Anwendung von Druck und Hitze auf die darunter liegenden Schichten laminiert werden. In den nachfolgenden Schritten kann die weitere Schicht strukturiert werden, um die mindestens eine Aussparung zu erzeugen. Zwischen der ersten elektrisch isolierenden Schicht und der weiteren Schicht kann sich außerdem die zweite Metallschicht befinden.
Eine erste strukturierte Metallisierungsschicht kann auf das mindestens eine optoelektronische Bauelement, die erste Metall schicht und/oder die erste elektrisch isolierende Schicht auf gebracht werden. Die erste strukturierte Metallisierungsschicht kann insbesondere zur Umverdrahtung der elektrischen Kontakte lemente des mindestens einen optoelektronischen Bauelements ausgelegt sein. Ferner können durch die erste strukturierte Metallisierungsschicht mehrere optoelektronische Bauelement miteinander gekoppelt werden.
Die erste strukturierte Metallisierungsschicht kann galvanisch erzeugt werden. Die erste strukturierte Metallisierungsschicht kann zumindest teilweise auf der ersten Metallschicht und/oder der zweiten Metallschicht erzeugt werden. Dabei können die erste Metallschicht und/oder die zweite Metallschicht strukturiert werden. Ferner kann sich die erste strukturierte Metallisie rungsschicht durch Durchgangslöcher in der ersten elektrisch isolierenden Schicht erstrecken, um Durchkontaktierungen (eng lisch: vertical interconnect access, via) zu erzeugen, durch welche insbesondere die erste Metallschicht und die zweite Me tallschicht elektrisch miteinander verbunden werden.
Auf die erste strukturierte Metallisierungsschicht kann eine zweite elektrisch isolierende Schicht aufgebracht bzw. lami niert werden. Weiterhin kann eine zweite strukturierte Metal lisierungsschicht auf die zweite elektrisch isolierende Schicht aufgebracht werden. Durchkontaktierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metalli sierungsschicht elektrisch verbinden. In entsprechender Weise können weitere Lagen hergestellt werden, die jeweils eine elektrisch isolierende Schicht, eine strukturierte Metallisie rungsschicht und Durchkontaktierungen durch die elektrisch iso lierende Schicht enthalten. Es lassen sich beliebig viele der artige Lagen kombinieren. Die beschriebenen Lagen können erfor derlich sein, um ein ausreichend hohes Bauteil zu schaffen und Anforderungen an die Bauteilhöhe zu erfüllen und/oder um eine gewünschte Umverdrahtung der elektrischen Kontaktelemente des mindestens einen optoelektronischen Bauelements zu realisieren. Weiterhin kann ein sogenannter Fan-Out-Bereich geschaffen wer den, der es ermöglicht, die externen Kontaktelemente der Lei- terplatte außerhalb des Umrisses des mindestens einen opto elektronischen Bauelements zu platzieren, um beispielsweise die Kontaktabstände zu vergrößern oder ein gewünschtes Muster der externen Kontaktelemente zu schaffen. Eine Leiterplatte umfasst eine erste elektrisch isolierende
Schicht, mindestens ein in die erste elektrisch isolierende Schicht integriertes optoelektronisches Bauelement, eine erste strukturierte Metallisierungsschicht, die sich auf der ersten elektrisch isolierenden Schicht und dem mindestens einen opto- elektronischen Bauelement erstreckt, und mindestens eine Aus sparung in der ersten elektrisch isolierenden Schicht, durch die das mindestens eine optoelektronische Bauelement zumindest teilweise freigelegt ist.
Die Leiterplatte kann die oben im Zusammenhang mit dem Verfahren zur Herstellung der Leiterplatte beschriebenen Ausgestaltungen auf ei sen .
Die mindestens eine Aussparung kann eine Oberfläche des mindes tens einen optoelektronischen Bauelements zumindest teilweise freilegen, durch die zumindest ein Teil des von dem mindestens einen optoelektronischen Bauelement erzeugten Lichts austritt.
Weiterhin kann die mindestens eine Aussparung größer sein als die Oberfläche des mindestens einen optoelektronischen Bauele ments, durch die das von dem mindestens einen optoelektronischen Bauelement erzeugte Licht austritt.
Die erste elektrisch isolierende Schicht kann Licht absorbie rendes Material aufweisen.
Alternativ kann die erste elektrisch isolierende Schicht Licht reflektierendes Material aufweisen. Ferner kann eine weitere Schicht, die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht aufgebracht sein.
Eine zweite elektrisch isolierende Schicht kann auf die erste strukturierte Metallisierungsschicht aufgebracht sein und eine zweite strukturierte Metallisierungsschicht kann auf die zweite elektrisch isolierende Schicht aufgebracht sein. Durchkontak tierungen in der zweiten elektrisch isolierenden Schicht können die erste strukturierte Metallisierungsschicht mit der zweiten strukturierten Metallisierungsschicht elektrisch verbinden. Ein Display, d. h. ein optisches Anzeigegerät, kann ein oder mehrere der vorstehend beschriebenen Leiterplatten umfassen. Ferner kann eine in dem Display enthaltene Leiterplatte mit dem oben beschriebenen Verfahren hergestellt werden.
Eine in das Display integrierte Leiterplatte kann eine Pixel- Matrix aufweisen. Jedes der Pixel kann drei Subpixel mit einem jeweiligen optoelektronischen Bauelement aufweisen, wobei die Subpixel Licht mit den Farben rot, grün bzw. blau emittieren.
Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. In diesen zeigen schematisch: Fig. 1A bis IE Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips ; Fig. 2A bis 2D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht absorbierendem Material;
Fig. 3A bis 3D Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer ersten elektrisch isolierenden Schicht mit Licht reflektierendem Material sowie einer darüber angeordneten weiteren Schicht mit Licht absorbierendem Material; Fig. 4A bis 4E Darstellungen eines Ausführungsbeispiels eines Verfahren zur Herstellung einer Lei terplatte mit mehreren in die Leiterplatte integrierten LED-Halbleiterchips und einer zusätzlichen Umverdrahtungslage; und
Fig. 5A und 5B Darstellungen eines Ausführungsbeispiels einer Leiterplatte mit einer Pixel-Matrix.
In der folgenden ausführlichen Beschreibung wird auf die bei- gefügten Zeichnungen Bezug genommen, die einen Teil dieser Be schreibung bilden und in denen zur Veranschaulichung spezifi sche Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Da Komponenten von Ausführungsbeispielen in einer Anzahl verschiedener Orientierungen positioniert wer- den können, dient die Richtungsterminologie zur Veranschauli chung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang abzuweichen. Es versteht sich, dass die Merk- male der hierin beschriebenen verschiedenen Ausführungsbei spiele miteinander kombiniert werden können, sofern nicht spe zifisch anders angegeben. Die folgende ausführliche Beschrei bung ist deshalb nicht in einschränkendem Sinne aufzufassen. In den Figuren sind identische oder ähnliche Elemente mit identi- sehen Bezugszeichen versehen, soweit dies zweckmäßig ist.
Fig. 1A bis IE zeigen schematisch ein Ausführungsbeispiel eines Verfahrens zur Herstellung einer Leiterplatte mit mindestens einem in die Leiterplatte integrierten optoelektronischen Bau- element. Fig. IE zeigt schematisch ein Ausführungsbeispiel ei ner mit dem Verfahren hergestellten Leiterplatte.
In Fig. 1A wird eine erste Metallschicht in Form einer Kupfer folie 10 bereitgestellt. Fig. 1B zeigt, dass mehrere optoelektronische Bauelemente auf der Kupferfolie 10 platziert werden. In dem vorliegenden Aus führungsbeispiel werden drei LED-Halbleiterchips 11, 12 und 13 auf der Kupferfolie 10 mittels eines elektrisch nicht leitenden Klebstoffs 15 fixiert.
Jeder der LED-Halbleiterchips 11, 12 und 13 hat eine erste Hauptoberfläche 21, eine der ersten Hauptoberfläche 21 gegen überliegende zweite Hauptoberfläche 22 sowie vier Seitenflächen 23, welche die erste und die zweite Hauptoberfläche 21, 22 miteinander verbinden. Die LED-Halbleiterchips 11, 12 und 13 sind Flip-Chip-Halbleiterchips , deren elektrische Kontaktele mente 24 ausschließlich auf der ersten Hauptoberfläche 21 an geordnet sind. Die erste Hauptoberfläche 21 weist nach der Mon tage in Richtung der Kupferfolie 10. Der elektrisch nicht lei tende Klebstoff 15 befindet sich zwischen den elektrischen Kon taktelementen 24 der LED-Halbleiterchips 11, 12 und 13 und der Kupferfolie 10.
In dem vorliegenden Ausführungsbeispiel ist der LED-Halbleiter- chip 11 dazu ausgebildet, grünes Licht zu emittieren. Die LED- Halbleiterchips 12 und 13 sind dazu ausgebildet, rotes bzw. blaues Licht zu emittieren. Die LED-Halbleiterchips 11, 12 und 13 können als Oberflächenemitter ausgebildet sein, die Licht nur an der zweiten Hauptoberfläche 22 emittieren, sie können aber auch Volumenemitter sein, die Licht an der zweiten Haupt oberfläche 22 und zusätzlich an den Seitenflächen 23 emittieren. In dem vorliegenden Ausführungsbeispiel sind die LED-Halb leiterchips 11, 12 und 13 Saphir-Flip-Chips .
Die LED-Halbleiterchips 11, 12 und 13 werden mit einer ersten elektrisch isolierenden Schicht 26, die aus einem geeigneten Polymer besteht, und einer zweiten Metallschicht in Form einer Kupferfolie 27 verpresst, wie in Fig. IC gezeigt ist. Die erste elektrisch isolierenden Schicht 26 und die darüber angeordnete Kupferfolie 27 werden unter Aufbringung von Druck und Wärme auf die LED-Halbleiterchips 11, 12 und 13 gepresst. Nach diesem Schritt sind die zweiten Hauptoberflächen 22 sowie die Seiten flächen 23 der LED-Halbleiterchips 11, 12 und 13 von der ersten elektrisch isolierenden Schicht 26 bedeckt.
In Fig. ID werden mehrere Aussparungen 30 mit einem Laser in die Kupferfolien 10 und 27 sowie die erste elektrisch isolie rende Schicht 26 eingebracht. Dadurch werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und 13 freigelegt. Ferner wird die Kupferfolie 27 im Bereich zwischen den LED-Halbleiterchips 11, 12 und 13 entfernt. In dem vorliegenden Ausführungsbeispiel wird die erste elektrisch iso lierende Schicht 26 seitlich von den LED-Halbleiterchips 11, 12 und 13 nicht entfernt.
Weiterhin werden mittels des Lasers Durchgangslöcher 31 seit lich neben den LED-Halbleiterchips 11, 12 und 13 erzeugt, die sich vollständig durch die Kupferfolie 10, die erste elektrisch isolierende Schicht 26 und die Kupferfolie 27 erstrecken.
Schließlich wird, wie Fig. IE zeigt, eine erste strukturierte Metallisierungsschicht 32 auf den elektrischen Kontaktelementen 24 der LED-Halbleiterchips 11, 12 und 13, den Kupferfolien 10 und 27 sowie in den Durchgangslöchern 31 abgeschieden. Die erste strukturierte Metallisierungsschicht 32 wird galvanisch erzeugt und kann aus einer oder mehreren Metallschichten, insbesondere aus Kupfer, bestehen. Durch das Abscheiden von Metall in den Durchgangslöchern 31 werden Durchkontaktierungen erzeugt.
Fig. IE zeigt die mit dem vorstehend beschriebenen Verfahren hergestellte Leiterplatte 100 im Querschnitt. Die zweiten Haupt oberflächen 22 der LED-Halbleiterchips 11, 12 und 13 sind frei gelegt, so dass eine Emission des erzeugten Lichts gegen Luft gegeben ist. Durch die erste strukturierte Metallisierungsschicht 32 können externe Kontaktelemente an der Unter- und Oberseite der Leiter platte 100 gebildet werden, über welche die LED-Halbleiterchips 11, 12 und 13 elektrisch von extern angesteuert werden können.
Das Herstellungsverfahren ermöglicht es, eine großflächige Lei terplatte 100 bzw. mehrere Leiterplatten 100 gleichzeitig her zustellen. Falls erforderlich, können die Leiterplatten 100 nach der Herstellung, beispielsweise durch Sägen, vereinzelt werden.
Fig. 2A bis 2D zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte. Fig. 2C zeigt die mit dem Verfahren hergestellte Leiterplatte 200 im Querschnitt .
Das in Fig. 2A bis 2D dargestellte Verfahren ist eine Weiter bildung des in Fig. 1A bis IE dargestellten Verfahrens und daher teilweise identisch mit dem in Fig. 1A bis IE dargestellten Verfahren .
Fig. 2A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11,
12 und 13. Im Unterschied zu Fig. IC enthält die erste elektrisch isolierende Schicht 26 in Fig. 2A schwarzes bzw. Licht absor- bierendes Material bzw. Füllstoff. Dieses Material kann bei spielsweise aus Rußpartikeln bestehen.
In Fig. 2B ist gezeigt, dass mehrere Aussparungen 30 mit einem Laser in die Kupferfolie 10 sowie die erste elektrisch isolie- rende Schicht 26 eingebracht werden. Die Kupferfolie 27 wird entfernt. Genauso wie in Fig. ID werden die ersten und zweiten Hauptoberflächen 21 und 22 der LED-Halbleiterchips 11, 12 und
13 freigelegt. Zusätzlich wird das Material der ersten elektrisch isolierenden Schicht 26 nicht nur direkt oberhalb der LED-Halbleiterchips 11, 12 und 13 abgetragen, sondern auch seitlich neben den LED-Halbleiterchips 11, 12 und 13, um Ab schattungseffekte zu vermeiden. Folglich sind die Basisflächen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 größer als die zweiten Hauptoberflächen 22 der LED-Halb- leiterchips 11, 12 und 13.
In Fig. 2C wird analog zum Ausführungsbeispiel gemäß Fig. 1A bis IE die erste strukturierte Metallisierungsschicht 32 abge schieden . In Fig. 2D ist ein Ausschnitt aus der fertiggestellten Leiter platte 200 vergrößert dargestellt, mit dem ein Maß verdeutlicht werden soll, um die Dimensionen der Aussparungen 30 oberhalb der LED-Halbleiterchips 11, 12 und 13 bestimmen zu können. In
Fig. 2D ist die Höhe der Aussparung 30 mit h bezeichnet und die Breite des seitlich neben der Seitenfläche 23 des LED-Halb leiterchips 11 befindlichen Bereichs, in dem das Material der ersten elektrisch isolierenden Schicht 26 zur Ausbildung der Aussparung 30 entfernt wurde, ist mit z bezeichnet. Ferner ist in Fig. 2D ein Lichtstrahl 33 gezeigt, der die Ausbreitung von Licht angibt, das am äußersten Rand der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 emittiert wird und gerade noch über die Oberkante der Aussparung 30 in die Umgebung abgestrahlt wird . Der Lichtstrahl 33 bildet mit der zweiten Hauptoberfläche 22 des LED-Halbleiterchips 11 und der Basisfläche der Aussparung
30 einen Winkel a. Ferner gilt folgender Zusammenhang:
Figure imgf000018_0001
Wenn ein kritischer Wert für den Winkel a vorgegeben ist, können mit Hilfe von Gleichung (1) Werte für die Höhe h und die Breite z bestimmt werden. Falls außerdem die Höhe h vorgeben ist, kann die Breite z direkt bestimmt werden. Beispielsweise wird bei Videowand-Anwendungen üblicherweise ein Betrachtungswinkel von 150° gefordert. Dementsprechend beträgt für den Winkel a der kritische Wert 15°. Mit diesem Wert und Gleichung (1) können Werte für die Höhe h bzw. die Breite z ermittelt werden.
Fig. 3A bis 3D zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte. Fig. 3D zeigt die mit dem Verfahren hergestellte Leiterplatte 300 im Querschnitt .
Das in Fig. 3A bis 3D dargestellte Verfahren ist eine Weiter bildung des in Fig. 1A bis IE dargestellten Verfahrens. Im Folgenden werden nur die Unterschiede zu dem in Fig. 1A bis IE dargestellten Verfahren beschrieben.
Fig. 3A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13. Im Unterschied zu Fig. IC enthält die erste elektrisch isolierende Schicht 26 in Fig. 2A weißes bzw. Licht reflektie- rendes Material bzw. Füllstoff. Dieses Material kann beispiels weise aus Titandioxid bestehen und dient dazu, das eigentlich die Seitenflächen 23 der LED-Halbleiterchips 11, 12 und 13 ver lassende Licht zu reflektieren. Wie in Fig. 3B gezeigt ist, wird, um einen hohen Kontrast zu realisieren, auf die Kupferfolie 27 eine weitere Schicht 35 auflaminiert, die schwarzes bzw. Licht absorbierendes Material, z. B. Rußpartikel, enthält. Bei der in Fig. 3C dargestellten Laserbearbeitung wird auch die weitere Schicht 35 mitstrukturiert, um die Aussparungen 30 ober halb der LED-Halbleiterchips 11, 12 und 13 zu erzeugen.
In Fig. 3D wird die erste Metallisierungsschicht 32 abgeschieden und strukturiert, wie bereits weiter oben beschrieben wurde. Fig. 4A bis 4E zeigen schematisch ein weiteres Ausführungsbei spiel eines Verfahrens zur Herstellung einer Leiterplatte, das eine Weiterbildung des in Fig. 2A bis 2D gezeigten Verfahrens darstellt. Fig. 4E zeigt die mit dem Verfahren hergestellte Leiterplatte 400 im Querschnitt.
Fig. 4A zeigt die mit der ersten elektrisch isolierenden Schicht 26 sowie der Kupferfolie 27 verpressten LED-Halbleiterchips 11, 12 und 13, wobei die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff, z. B. Rußpartikel, enthält.
In Fig. 4B werden Aussparungen 30 mit Hilfe eines Laserstrahls erzeugt, um die ersten Hauptoberflächen 21 der LED-Halbleiter- chips 11, 12 und 13 freizulegen.
In Fig. 4C wird galvanisch die erste Metallisierungsschicht 32 auf den ersten Hauptoberflächen 21 der LED-Halbleiterchips 11, 12 und 13 sowie der Kupferfolie 10 erzeugt und strukturiert.
In Fig. 4D werden eine zweite elektrisch isolierende Schicht 36 sowie eine weitere Kupferfolie 37 auf die erste Metallisie rungsschicht 32 laminiert. Die zweite elektrisch isolierende Schicht 36 kann wie die erste elektrisch isolierende Schicht 26 schwarzes bzw. Licht absorbierendes Material bzw. Füllstoff enthalten .
Fig. 4E zeigt, dass mittels eines Laserstrahls Aussparungen 30 in der ersten elektrisch isolierenden Schicht 26 und außerdem Durchgangslöcher in der zweiten elektrisch isolierenden Schicht 36 erzeugt werden. Ferner wird eine zweite Metallisierungs schicht 38, beispielsweise aus Kupfer, auf die zweite elektrisch isolierende Schicht 36 aufgebracht und strukturiert. Die zweite Metallisierungsschicht 38 erstreckt sich in die Durchgangslö cher in der zweiten elektrisch isolierenden Schicht 36, wodurch Durchkontaktierungen 39 geschaffen werden, welche die erste und die zweite strukturierte Metallisierungsschicht 32 und 38 elektrisch miteinander verbinden.
Durch die zweite elektrisch isolierende Schicht 36, die zweite strukturierte Metallisierungsschicht 38 und eventuell weitere derartige Schichten kann ein Fan-Out-Bereich geschaffen werden, der es ermöglicht, externe Kontaktelemente 40 der Leiterplatte 400 außerhalb der Umrisse der LED-Halbleiterchips 11, 12 und 13 anzuordnen. Die Abstände benachbarter externer Kontaktelemente 40 können mindestens 250 pm betragen, um für Standardlötprozesse geeignet zu sein.
Fig. 5A und 5B zeigen eine Leiterplatte 500 im Querschnitt bzw. in einer Draufsicht. Die Leiterplatte 500 kann in einem Display eingesetzt werden.
Die Leiterplatte 500 enthält eine Pixel-Matrix mit einer Viel zahl von Pixeln 50. Jedes der Pixel 50 umfasst drei Subpixel, wobei die Subpixel jeweils aus den LED-Halbleiterchips 11, 12 bzw. 13 gebildet werden, die Licht mit den Farben rot, grün bzw. blau emittieren.
Die Leiterplatte 500 kann mit dem in Fig. 2A bis 2D dargestell ten Verfahren hergestellt werden.
BEZUGSZEICHENLISTE
10 Kupferfolie
11 LED-Halbleiterchip
12 LED-Halbleiterchip
13 LED-Halbleiterchip
15 Klebstoff
21 erste Hauptoberfläche
22 zweite Hauptoberfläche
23 Seitenfläche
24 Kontaktelement
26 erste elektrisch isolierende Schicht
27 Kupferfolie
30 Aussparung
31 Durchgangsloch
32 erste strukturierte Metallisierungsschicht
33 Lichtstrahl
35 Schicht
36 zweite elektrisch isolierende Schicht 37 Kupferfolie
38 zweite strukturierte Metallisierungsschicht
39 Durchkontaktierung
40 Kontaktelement
50 Pixel
100 Leiterplatte
200 Leiterplatte
300 Leiterplatte
400 Leiterplatte
500 Leiterplatte

Claims

ANSPRÜCHE
1. Verfahren zur Herstellung einer Leiterplatte (100-500) mit mindestens einem in die Leiterplatte (100-500) inte grierten optoelektronischen Bauelement (11-13), mit fol genden Schritten:
Anordnen mindestens eines optoelektronischen Bauelements (11-13) auf einer ersten Metallschicht (10),
Pressen einer ersten elektrisch isolierenden Schicht (26) auf das mindestens eine optoelektronische Bauelement (11- 13 ) , und
Erzeugen von mindestens einer Aussparung (30) in der ers ten Metallschicht (10) und/oder der ersten elektrisch isolierenden Schicht (26), wodurch das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt wird,
wobei die erste elektrisch isolierende Schicht (26) einen faserverstärkten Kunststoff oder ein Glasfasergewebe auf weist .
2. Verfahren nach Anspruch 1, wobei durch das Erzeugen der mindestens einen Aussparung (30) eine Oberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13) zumindest teilweise freigelegt wird, durch die von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugtes Licht austritt.
3. Verfahren nach Anspruch 1 oder 2, wobei zusammen mit der ersten elektrisch isolierenden Schicht (26) eine zweite Metallschicht (27) auf das mindestens eine optoelektro nische Bauelement (11-13) gepresst wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das mindestens eine optoelektronische Bauelement (11-13) eine erste Hauptoberfläche (21) und eine der ersten Hauptoberfläche (21) gegenüberliegende zweite Hauptober fläche (22) aufweist, wobei das mindestens eine opto elektronische Bauelement (11-13) mit seiner ersten Haupt oberfläche (21) auf der ersten Metallschicht (10) ange- ordnet wird und von dem mindestens einen optoelektroni schen Bauelement (11-13) erzeugtes Licht an der zweiten Hauptoberfläche (22) austritt.
5. Verfahren nach Anspruch 4, wobei durch das Erzeugen der mindestens einen Aussparung (30) die zweite Hauptober fläche (22) des mindestens einen optoelektronischen Bau elements (11-13) zumindest teilweise freigelegt wird und ferner Material der ersten elektrisch isolierenden
Schicht (26), das sich seitlich von der zweiten Haupt oberfläche (22) befindet, entfernt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste elektrisch isolierende Schicht (26) Licht ab sorbierendes Material aufweist.
7. Verfahren nach einem der Ansprüche 1 bis 5, wobei die erste elektrisch isolierende Schicht (26) Licht reflek tierendes Material aufweist. 8. Verfahren nach Anspruch 7, wobei eine weitere Schicht
(35), die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht (26) aufgebracht wird . 9. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine erste strukturierte Metallisierungsschicht (32) auf das mindestens eine optoelektronische Bauelement (11-13), die erste Metallschicht (10) und/oder die erste elektrisch isolierende Schicht (26) aufgebracht wird.
10. Verfahren nach Anspruch 9, wobei eine zweite elektrisch isolierende Schicht (36) auf die erste strukturierte Me tallisierungsschicht (32) aufgebracht wird und eine zweite strukturierte Metallisierungsschicht (38) auf die zweite elektrisch isolierende Schicht (36) aufgebracht wird, wobei Durchkontaktierungen (39) in der zweiten elektrisch isolierenden Schicht (36) die erste struktu rierte Metallisierungsschicht (32) mit der zweiten struk turierten Metallisierungsschicht (38) elektrisch verbin- den.
Leiterplatte (100-500) umfassend:
eine erste elektrisch isolierende Schicht (26) ,
mindestens ein in die erste elektrisch isolierende Schicht (26) integriertes optoelektronisches Bauelement (11-13) ,
eine erste strukturierte Metallisierungsschicht (32), die sich auf der ersten elektrisch isolierenden Schicht (26) und dem mindestens einen optoelektronischen Bauelement (11-13) erstreckt, und
mindestens eine Aussparung (30) in der ersten elektrisch isolierenden Schicht (26), durch die das mindestens eine optoelektronische Bauelement (11-13) zumindest teilweise freigelegt ist,
wobei die erste elektrisch isolierende Schicht (26) einen faserverstärkten Kunststoff oder ein Glasfasergewebe auf weist .
Leiterplatte (100-500) nach Anspruch 11, wobei die min destens eine Aussparung (30) eine Oberfläche (22) des mindestens einen optoelektronischen Bauelements (11-13) zumindest teilweise freilegt, durch die von dem mindes tens einen optoelektronischen Bauelement (11-13) erzeug tes Licht austritt.
13. Leiterplatte (200, 400, 500) nach Anspruch 12, wobei die mindestens eine Aussparung (30) größer ist als die Ober fläche (22) des mindestens einen optoelektronischen Bau elements (11-13), durch die das von dem mindestens einen optoelektronischen Bauelement (11-13) erzeugte Licht aus- tritt .
14. Leiterplatte (200, 400, 500) nach einem der Ansprüche 11 bis 13, wobei die erste elektrisch isolierende Schicht (26) Licht absorbierendes Material aufweist.
15. Leiterplatte (300) nach einem der Ansprüche 11 bis 13, wobei die erste elektrisch isolierende Schicht (26) Licht reflektierendes Material aufweist.
16. Leiterplatte (300) nach Anspruch 15, wobei eine weitere Schicht (35), die Licht absorbierendes Material aufweist, auf die erste elektrisch isolierende Schicht (26) aufge bracht ist.
17. Leiterplatte (400) nach einem der Ansprüche 11 bis 16, wobei eine zweite elektrisch isolierende Schicht (36) auf die erste strukturierte Metallisierungsschicht (32) auf gebracht ist und eine zweite strukturierte Metallisie rungsschicht (38) auf die zweite elektrisch isolierende Schicht (36) aufgebracht ist, wobei Durchkontaktierungen (39) in der zweiten elektrisch isolierenden Schicht (36) die erste strukturierte Metallisierungsschicht (32) mit der zweiten strukturierten Metallisierungsschicht (38) elektrisch verbinden.
18. Display mit einer oder mehreren Leiterplatten (100-500) nach einem der Ansprüche 11 bis 17.
PCT/EP2019/071714 2018-08-23 2019-08-13 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement WO2020038777A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/270,732 US20210217941A1 (en) 2018-08-23 2019-08-13 Printed Circuit Board and Method of Manufacturing a Printed Circuit Board with at Least One Optoelectronic Component Integrated into the Printed Circuit Board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018120637.2A DE102018120637A1 (de) 2018-08-23 2018-08-23 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
DE102018120637.2 2018-08-23

Publications (1)

Publication Number Publication Date
WO2020038777A1 true WO2020038777A1 (de) 2020-02-27

Family

ID=67620492

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/071714 WO2020038777A1 (de) 2018-08-23 2019-08-13 Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement

Country Status (3)

Country Link
US (1) US20210217941A1 (de)
DE (1) DE102018120637A1 (de)
WO (1) WO2020038777A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102011001556A1 (de) * 2010-03-29 2011-09-29 Infineon Technologies Ag Gekapselter Halbleiterchip mit externen Kontaktpads und Herstellungsverfahren
DE102011053360A1 (de) * 2010-09-09 2012-03-15 Infineon Technologies Ag Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
US20180033929A1 (en) * 2016-07-28 2018-02-01 Nichia Corporation Method of manufacturing light emitting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
DE102013202902B4 (de) * 2013-02-22 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements
CN105122482B (zh) * 2013-03-28 2018-06-19 东芝北斗电子株式会社 发光装置、其制造方法及使用发光装置的装置
TWI721005B (zh) * 2016-08-17 2021-03-11 晶元光電股份有限公司 發光裝置以及其製造方法
EP3439440B1 (de) * 2017-08-04 2024-03-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft In einem komponententräger eingebettete komponente mit exponierter seitenwand

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102011001556A1 (de) * 2010-03-29 2011-09-29 Infineon Technologies Ag Gekapselter Halbleiterchip mit externen Kontaktpads und Herstellungsverfahren
DE102011053360A1 (de) * 2010-09-09 2012-03-15 Infineon Technologies Ag Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
US20180033929A1 (en) * 2016-07-28 2018-02-01 Nichia Corporation Method of manufacturing light emitting device

Also Published As

Publication number Publication date
DE102018120637A1 (de) 2020-02-27
US20210217941A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE202009018878U1 (de) Lichtemissionsvorrichtungsbaugruppe
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112019004015B4 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronisches Halbleiterbauteile
DE102016103324A1 (de) Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102014116133B4 (de) Optoelektronisches Bauelement, Verfahren zum Herstellen eines optoelektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Anordnung
DE102015112556B4 (de) Videowand-Modul und Verfahren zu dessen Herstellung
WO2018002321A1 (de) Modulares modul
WO2016102474A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2017072294A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112013000768B4 (de) Leuchtdiodeneinheit
WO2015173032A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zum herstellen eines oberflächenmontierbaren optoelektronischen bauelements
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
WO2021069378A1 (de) Anzeigevorrichtung und anzeigeeinheit
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2020038777A1 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte mit mindestens einem in die leiterplatte integrierten optoelektronischen bauelement
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE102013222702A1 (de) Optoelektronisches Bauelement, optoelektronische Anordnung, Verfahren zum Herstellen eines optischen Elements und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2020127480A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE102021104189A1 (de) Sensorvorrichtung
DE102017113020B4 (de) Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19753082

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19753082

Country of ref document: EP

Kind code of ref document: A1