WO2017072294A1 - Optoelektronisches bauelement und verfahren zu seiner herstellung - Google Patents

Optoelektronisches bauelement und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2017072294A1
WO2017072294A1 PCT/EP2016/076062 EP2016076062W WO2017072294A1 WO 2017072294 A1 WO2017072294 A1 WO 2017072294A1 EP 2016076062 W EP2016076062 W EP 2016076062W WO 2017072294 A1 WO2017072294 A1 WO 2017072294A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
optoelectronic semiconductor
optoelectronic
carrier
upper side
Prior art date
Application number
PCT/EP2016/076062
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Stefan LISTL
Bjoern HOXHOLD
Frank Singer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201680063156.1A priority Critical patent/CN108140641B/zh
Priority to US15/771,827 priority patent/US10923640B2/en
Publication of WO2017072294A1 publication Critical patent/WO2017072294A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Definitions

  • the present invention relates to an optoelectronic component according to patent claim 1 and to a method for producing an optoelectronic component according to patent claim 12.
  • Video wall modules for building video walls are known from the prior art.
  • Video walls are display panels for static or moving images in which each pixel (pixel) is formed by one or more light-emitting diode chips (LED chips).
  • LED chips light-emitting diode chips
  • An optoelectronic component comprises a carrier and a first optoelectronic semiconductor chip, which is arranged on an upper side of the carrier. Over the top of the carrier a housing material is arranged. In the GeHousema ⁇ material, a cavity is formed. An upper surface of the f th ⁇ optoelectronic semiconductor chip is arranged arrival in the cavity. Means disposed at the top of the first optoelectronic semiconductor chip first electrical connection area of the first optoelectronic semiconductor chip is electrically conductively connected by means of ei ⁇ nes bonding wire having disposed on the upper side of the support the first contact surface. A first portion of the bonding wire is angeord ⁇ net in the cavity. A second section of the bonding wire is embedded in the housing ⁇ material.
  • the cavity is delimited by a wall which is inclined at an angle between -60 ° and + 60 ° with respect to a direction oriented perpendicular to the upper side of the first optoelectronic semiconductor chip.
  • the wall of the cavity can thereby cause a bundling of electromagnetic radiation emitted by the optoelectronic semiconductor chip of the optoelectronic component.
  • a covering material is arranged in the cavity.
  • the covering material covers at least a portion of the top of the first optoelectronic semiconductor chips.
  • the first portion of the bonding wire is embedded in the covering material.
  • the cover material has a transmittance of at least 10% for electromagnetic radiation having a wavelength of at least part of the ultraviolet to infrared spectral range.
  • the optoelekt ⁇ tronic semiconductor chip and the first portion of the bonding wire at this ⁇ optoelectronic component by the covering by the covering material to be protected from damage by external influences. Because of the small size of the cavity of this optoelectronic component only a small amount of the covering material is required, whereby the optoelectronic component can be produced inexpensively.
  • the covering material may have embedded particles, wherein ⁇ play embedded scattering particles and / or embedded wavelength converting particles. Through embedded in the Abdeckmate ⁇ rial scattering particles have a emitted from the optoelekt ⁇ tronic component electromagnetic radiation can be homogenized. In addition, embedded scattering particles may cause embedded in the cover material first portion of the bonding wire of Au ⁇ ßergur of the optoelectronic component is not recognizable in the cover material. In the covering material embedded wellenauernkonver ⁇ animal particles may serve at least a portion convert one of the first optoelectronic semiconductor chip of the optoelectronic component emitted electromagnetic radiation into electromagnetic radiation of another wavelength.
  • the potting material disposed in the cavity may also have absorbent particles.
  • the covering material and the housing material terminate flush on an upper side facing away from the carrier.
  • Thishaf ⁇ ingly makes the optoelectronic component by a homogeneous radiation of electromagnetic radiation in different spatial directions.
  • an optically absorbing material is arranged above the upper side of the carrier.
  • the first optoelectronic semiconductor chip is at least partially embedded in the absorbent mate rial ⁇ .
  • this optoelectronic component results in a particularly high optical contrast between the states with the first optoelectronic semiconductor chip switched on and off. This is achieved by that is absorbed from the outside to the optoelectronic component incident ambient light by the op ⁇ table absorbent material, instead of being reflectors ⁇ advantage.
  • the optoelectronic component a arranged on an underside of the first optoelectronic semiconductor chip second electrical Raflä ⁇ surface of the first optoelectronic semiconductor chip is electrically conductively connected to an electrode disposed on the upper side of the support the second contact surface.
  • this light made ⁇ an electrical control of the optoelectronic semiconductor chip ⁇ rule of the optoelectronic component on the disposed on the upper side of the support contact surfaces.
  • the optoelectronic semiconductor chip can each have an electrical connection area on its upper side and on its underside.
  • the optoelectronic component a is arranged on the top of the first optoelectronic semiconductor chip second electrical connection area of the first optoelectronic semiconductor chip by means of a second bonding wire is electrically connected to an electrode disposed on the upper side of the support the second contact surface verbun ⁇ .
  • the electrical contact surfaces arranged on the upper side of the carrier thereby make possible electrical activation of the optoelectronic semiconductor chip of the optoelectronic component.
  • both electrical pads of the optoelectronic semiconductor chip may be arranged at the top of the optoelectronic semiconductor ⁇ semiconductor chip.
  • a second optoelectronic semiconductor chip is arranged on the upper side of the carrier.
  • the first electrical An ⁇ connecting surface of the first optoelectronic semiconductor chip and arranged on a top of the second optoelectronic semiconductor chips electrical connection surface of the second optoelectronic semiconductor chip are electrically connected by a bonding wire.
  • the bonding wire may extend directly from the first electrical connection surface of the first optoelectronic semiconductor chip to the electrical connection surface of the second optoelectronic semiconductor chip.
  • the bonding wire can also extend to the upper side of the carrier.
  • the electrically conductive connection between the electrical connection surfaces of the first optoelectronic semiconductor chip and the second optoelectronic semiconductor chip enables activation of the first optoelectronic semiconductor chip and of the second optoelectronic semiconductor chip via only a first contact surface of the carrier of the optoelectronic component.
  • a third optoelectronic semiconductor chip is arranged on the upper side of the carrier.
  • the upper side of the first optoelectronic semiconductor chip and an upper side of the third optoelectronic semiconductor chip are arranged together in the cavity.
  • the cavity can thereby cause a mixing of electromagnetic radiation emitted by the first optoelectronic semiconductor chip and electromagnetic radiation emitted by the third optoelectronic semiconductor chip.
  • the upper side of the first optoelectronic semiconductor chip and an upper side of the third optoelectronic semiconductor chip are arranged in separate cavities of the housing material.
  • the cavities formed in the housing material can thereby have particularly small dimensions.
  • an electrical connection surface of the third opto-electro ⁇ African semiconductor chip is electrically conductively connected to the arranged on the top of the carrier second contact surface ver ⁇ prevented.
  • the first optoelectronic semiconductor chip and the third optoelectronic semiconductor chip can thereby be electrically driven both via the second contact surface.
  • a method for producing an optoelectronic component comprises steps for arranging a first optoelectronic semiconductor chip on an upper side of a carrier, for producing an electrically conductive connection between a first electrical connection surface arranged on an upper side of the first optoelectronic semiconductor chip the first optoelectronic semiconductor chip and an electrode disposed on the upper side of the support the first contact surface by means of a bonding wire, for arranging a covering material on top of the first optoelectronic semiconductor chips, wherein a first portion of the bonding wire from ⁇ covering material is embedded in it, and for arranging a Gefeldu ⁇ sematerials over the top of the carrier, wherein the covering ⁇ material is at least partially closed by the housing material ⁇ , wherein a second portion of the bonding wire is embedded in the housing material.
  • the bonding wire is protected wherein obtainable by this process optoelectronic component through encapsulation of the second portion of the bonding wire in the housing material before ei ⁇ ner damage by external influences.
  • the method allows advantageously introduce the housing mate rial ⁇ very close to the optoelectronic semiconductor chip, whereby the optoelectronic component can be prepared by com pact ⁇ external dimensions.
  • an interface forms between the cover material and the housing material and is inclined at an angle between -60 ° and + 60 ° with respect to a direction oriented perpendicular to the top side of the first optoelectronic semiconductor chip.
  • Thishaf ⁇ ingly can serve formed between the covering material and the Gesimou ⁇ sematerial interface then for reflection and focusing of emitted by the first opto-electronic semiconductor chip electromagnetic radiation.
  • an optically absorbing material is disposed over the top of the support.
  • the absorbent mate rial ⁇ is then at least partially covered by the masking material.
  • the absorbent material disposed over the top of the carrier in the optoelectronic device obtainable by the method may serve to make the area around the first optoelectronic semiconductor chip appear darker.
  • a further step is carried out to remove the cover material. Characterized a cavity is formed in which the covering material at least partially enclosing GeHousema ⁇ TERIAL. This cavity can subsequently ⁇ zd either be free or be filled with another material.
  • this comprises a further step for arranging a further covering material in a cavity formed by removal of the covering material.
  • the first covering material initially arranged on the upper side of the first optoelectronic semiconductor chip can thereby be selected such that it is well suited for the production of the optoelectronic component and is suitable, for example, for photostructuring.
  • the arranged after the removal of the first masking material in the cavity additional masking can be selected such that it has in the operation of the best available by the method he keeps handy ⁇ optoelectronic component properties.
  • the other from ⁇ covering material can have a high optical transparency.
  • the further covering material may also comprise embedded wavelength-converting particles, embedded scattering particles and / or embedded absorbent particles.
  • a second optoelectronic semiconductor chip is arranged together with the first optoelectronic semiconductor chip on the upper side of the carrier.
  • the first electrical An ⁇ connecting surface of the first optoelectronic semiconductor chip and arranged on a top of the second optoelectronic semiconductor chips electrical connection surface are with- means of a bonding wire electrically conductively connected.
  • a third optoelectronic semiconductor chip is arranged together with the first optoelectronic semiconductor chip on the upper side of the carrier.
  • the covering material is arranged so that a contiguous portion of the covering material extends over the upper side of the first optoelectronic semiconductor chip and over an upper side of the third optoelectronic semiconductor chip.
  • the top of the first optoelectronic semiconductor chips and the upper surface of the third optoelectronic semiconductor ⁇ semiconductor chip are then disposed in a common housing formed in the material cavity in which obtainable by the process optoelectronic component. This cavity can thereby cause a mixing of the electromagnetic radiation emitted by the first optoelectronic semiconductor chip and the third optoelectronic semiconductor chip.
  • a third optoelectronic semiconductor chip is arranged together with the first optoelectronic semiconductor chip on the upper side of the carrier.
  • physically separate sections of the covering material are arranged above the upper side of the first optoelectronic semiconductor chip and above an upper side of the third optoelectronic semiconductor chip.
  • this comprises a further step for arranging a further material via the cover material and / or the further cover material and / or the housing material.
  • the further material can serve, for example, as an antireflection layer, as a colored layer for coloring the optoelectronic component obtainable by the process, for contrast enhancement or as an optical lens.
  • the other material can also be roughened, laterally structured or formed in multiple layers.
  • FIG. 1 shows a plan view of a part of a carrier with optoelectronic semiconductor chips arranged thereon;
  • FIG. 2 shows a first sectional side view of the carrier with the optoelectronic semiconductor chips arranged thereon;
  • Figure 3 is a second sectional side view of this
  • Figure 4 is a plan view of the entire carrier
  • FIG. 6 shows a plan view of an upper carrier metallization arranged on the upper side of the carrier
  • Figure 7 formed in the carrier vias; a plan view of a arranged on a lower side of the carrier lower Anlagenmetallmaschine; a plan view of a portion of the top of the carrier with the optoelectronic ⁇ African semiconductor chips arranged thereon after the production of bonding wire connections; a first sectional side view of the carrier in the processing state shown in Figure 9; a second sectional side view of the Trä ⁇ gers in the processing state shown in Figure 9; a top view of the carrier and the optoelectronic semiconductor chips arranged thereon after arranging a cover material over upper sides of the optoelectronic semiconductor chips; a first sectional side view of the carrier in the processing state shown in Figure 12; a second sectional side view of the Trä ⁇ gers in the processing state shown in Figure 12; a plan view of the carrier and the optoelectronic ⁇ African semiconductor chips after arranging a housing material over the top of the carrier; a first sectional side view of the carrier in the processing state shown in Figure 15;
  • Figure 19 is a sectional side view of the carrier disposed thereon optoelectronic semiconductors chips, the overlying Abdeckmate ⁇ rials and arranged above the support casing material according to an alternative execution form ⁇ ;
  • FIG. 20 is another sectional side view of FIG.
  • Figure 19 shown embodiment.
  • FIG. 1 shows a schematic representation of a plan view of a top of a portion of a provided for the production of an opto-electronic component ⁇ carrier 100.
  • Figure 2 shows a schematic sectional side view of the carrier 100 in the example shown in Figure 1 processing status.
  • Figure 3 shows a further schematic sectional side view of the carrier ⁇ 100 in the example shown in Figure 1 machining ⁇ tung stand. The cutting lines, along which the carrier 100 is cut in the illustrations of FIGS. 2 and 3, are shown in FIG.
  • the optoelectronic component for the production of which the carrier 100 is provided, is formed in this description by way of example as a video wall module.
  • a video wall module can serve as a module for building a video wall.
  • the Vi ⁇ deowand may comprise a plurality of identical video wall modules in this case.
  • the video wall can be used to display sta ⁇ Roommate or moving one or more colored images.
  • Figure 4 shows a highly schematic plan view of the
  • the figure of Figure 4 is simplified and incomplete to illustrate the basic geometry of the video wall module.
  • the video wall module includes a plurality of pixels 700 arranged in a regular two-dimensional pixel grid 710.
  • the video wall module has 16 ⁇ 16 pixels 700.
  • the pixel matrix 710 thus comprises 16 columns and 16 rows.
  • the number of lines of the pixel grid 710 differs from the number of columns of the pixel grid 710.
  • the video wall module may ⁇ example, 8 x 16 pixels 700 have.
  • the pixels 700 of the video wall module are square in the example shown in FIG. Since the pixel grid 710 in the example shown in Figure 4 is also square, the video wall module as a whole has a square shape. However, the pixels 700 could also be formed rectangular. In this case, the video wall module, a non-square rectangular shape kannwei ⁇ sen. It is also conceivable to form the image dots 700 with non ⁇ square rectangular shape, and form the image dot grid 710 with a different number of rows and columns, so that the video wall module has a total of a square shape.
  • the individual pixels 700 of the video wall module can have an edge length which is, for example, between 0.3 mm and 2 mm, in particular between 0.5 mm and 1 mm, for example. If the pixels 700 are square, they may thus have, for example, a size of 1 mm ⁇ 1 mm.
  • the video wall module may ⁇ example, an edge length of 16 mm have in this case. It can be cheap be if the video wall module to compensate for tolerances has a slightly shorter edge length, for example, an edge length of 15, 9 mm.
  • Each pixel 700 of the video wall module comprises in the in the in
  • the optoelectronic semiconductor chips 200 are each configured to emit electromagnetic radiation, for example, for visible light emission.
  • the optoelectronic semiconductor chips 200 may be designed, for example, as light-emitting diode chips (LED chips).
  • the three optoelectronic semiconductor chips 200 of a pixel 700 can be designed to emit light of different colors.
  • the three optoelectronic semiconductor chips 200 of a pixel 700 may be configured to emit red, green and blue light.
  • each pixel 700 of the video wall module may comprise an optoelectronic rule ⁇ semiconductor chip 200, two optoelectronic semiconductor chip 200 or more than three opto-electronic semiconductor chips ⁇ 200th
  • the optoelectronic semiconductor chip 200 can for example be adapted to blue, green, yellow, red or orange light to emittie ⁇ ren.
  • the individual optoelectronic semiconductor chips 200 of a pixel 700 are arranged linearly next to one another.
  • the optoelectronic semiconductor chips 200 are arranged in rows in such a way that all the optoelectronic semiconductor chips 200 of all image chips 700 points a row of the pixel grid 710 of the video ⁇ wall-module are arranged in a common row.
  • the individual optoelectronic semiconductor chip 200 of a pixel 700 is also possible, other than linearly next to each other to be arranged, for example in a Dreiecksanord ⁇ voltage or a vertically staggered arrangement.
  • a linear arrangement of the individual optoelectronic semiconductor chip 200 of a pixel 700 of the video wall module may Before ⁇ parts provide in the achievable by the video wall module on picture quality.
  • the individual optoelectronic semiconductor chips 200 of a pixel 700 may, for example, have a spacing (semiconductor chip-to-semiconductor chip spacing) which is between 30 ⁇ m and 200 ⁇ m.
  • the individual optoelekt ⁇ tronic semiconductor chip 200 may comprise, for example, edge lengths ranging between 0.05 and 0.24 mm mmm.
  • the optoelectronic semiconductor chips 200 of the video wall module are arranged in a cross matrix interconnection 720, which is shown schematically in detail in FIG.
  • Each optoelectronic semiconductor chip 200 has a first electrical connection surface 240 and a second electrical connection surface 250.
  • the first electric Rudlä ⁇ che 240 may be for example a cathode terminal of the jewei ⁇ time optoelectronic semiconductor chips 200th
  • the second electrical connection surface 250 then forms an anode connection of the respective optoelectronic semiconductor chip 200.
  • the cross-matrix interconnect 720 has a logical matrix of logical rows and logical columns.
  • the optoelectronic semiconductor chips 200 are distributed in such a way to the logi ⁇ matrix matrix of the cross matrix interconnection 720 that at each intersection of a logical line and a logical
  • the cross-matrix interconnection 720 makes it possible to drive all opto ⁇ electronic semiconductor chips 200 of a row of the logical matrix simultaneously independently.
  • the optoelectronic semiconductor chips 200 of all remaining lines of the logical matrix are not driven during this time.
  • the individual lines of the logical matrix can be controlled in succession (line multiplexing), in order in this way to address all optoelectronic semiconductor chips 200 arranged in the cross-matrix interconnection 720 independently of one another.
  • the logical rows and columns of the logical matrix of the cross-matrix interconnect may be oriented like the rows and columns of the video grid module 710 of the video wall module. This allows all the optoelectronic semiconductor chip 200 of all the pixels 700 of a row of the pixel grid 710 of the video wall module simultaneously and independently to control from one another while the individual rows of the pixel grid 710 is to be ⁇ controlled sequentially.
  • the individual optoelectronic semiconductor chips 200 of a pixel 700 are each in a common logical row of the logical matrix, but arranged in separate logical columns of the logical matrix of the cross-matrix interconnect 720, so that the individual optoelectronic semiconductor chips 200 of a pixel 700 can be controlled simultaneously independently of each other.
  • the logical matrix of the cross matrix configuration 720 environmentally summarizes it, at three optoelectronic semiconductor chips 200 per pixel 700, three logical columns per column of the image ⁇ dot matrix 710.
  • the rows and columns of cross-matrix comparison circuit 720 can also be compared to the lines and columns of the pixel grid 710 to be reversed.
  • the cross-matrix interconnection 720 makes it possible to control the opto ⁇ electronic semiconductor chips 200 of the video wall module with a number of external contacts, which is less than the sum of all electrical pads 240, 250 all optoelectronic semiconductor chips 200 of the video wall module. Only one external contact per logical row of the cross-matrix interconnection 720 and one external contact per logical column of the cross-matrix interconnection 720 are required.
  • the cross matrix interconnect 720 comprises 16 rows and 3 x 16 columns. This means that 64 external contacts are required.
  • Figure 6 shows in schematic representation a view of the top 101 of the entire carrier 100.
  • Figure 7 shows a schematic representation of a plan view of a parallel to the top surface 101-sectional area which extends through the Trä ⁇ ger 100th
  • FIG. 8 shows, in a schematic representation, a plan view of an underside 102 of the carrier 100 opposite the upper side 101.
  • the pixel matrix 710 of the pixels 700 is drawn in each case for the sake of clarity .
  • the carrier 100 has at its top 101, an upper Trä ⁇ germetallmaschine 110 and 102 on its underside a lower Anlagenmetallmaschine 120.
  • the support 100 comprises an electrically insulating Ma ⁇ TERIAL on, through which vias 130 extending, electrically conductively connected portions of the lower Strommetallmaschine 120 connect the portions of the upper Bellemetallmaschine 110th
  • the electrically insulating material of the substrate 100 may include at ⁇ game as FR4. Alternatively, however, the electrically insulating material of the carrier 100 may also have another printed circuit board material from FR1 to FR4 or CEM1 to CEM4.
  • the carrier 100 may also comprise a ceramic substrate, for example Al 2 O 3 or AlN.
  • the carrier 100 may also be formed with a metal core.
  • the upper beam metallization 110 comprises a plurality of parallel row lines 111, which are the row lines of the
  • Form cross matrix interconnection 720 The row lines 111 are aligned with the lines of the pixel grid 710. There is one row line 111 per line of the pixel grid 710. The respective row line 111 extends in this case over all the pixels 700 of the respective row of the pixel grid 710.
  • the individual row lines 111 of the upper carrier metallization 110 are electrically insulated from one another.
  • the upper beam metallization 110 of the carrier 100 also includes row connection structures 112 and column connection structures 113 arranged between the row lines 111.
  • the row connection structures 112 are electrically conductively connected to the row lines 111. In this case, each row line 111 is connected to a row connection structure 112, and each row connection structure 112 is connected to a row line 111.
  • the upper beam metallization 110 includes per Column of the pixel matrix 710 three column terminal structures 113.
  • the column connection structures 113 are electrically insulated from one another, against the row lines 111 and against the line connection structures 112.
  • Figure 7 shows the extending from the top 101 to the bottom 102 by the carrier 100 through contacts 130.
  • the vias 130 are arranged at nodes of the pixel grid 710, to each of which two be ⁇ neighboring rows and two adjacent columns of the pixel grid 710 meet.
  • the exemplary pixel grid 710 16 16 ⁇ pixels 700 thus comprises 8> ⁇ 8 such groups.
  • a via 130 is arranged at each node of the pixel grid 710, where four pixels 700 of a group of pixels 700 collide.
  • the carrier 100 thus comprises 8 ⁇ 8 through contacts 130.
  • Each row connection structure 112 and each column connection structure 113 of the upper carrier metallization 110 of the carrier 100 is electrically conductively connected to exactly one of the through contacts 130 of the carrier 100.
  • Each through conductor 130 of the carrier 100 is electrically connected to precisely one Zei ⁇ lena circuit structure 112 or with exactly one Spaltenan- circuit structure 113 is connected.
  • the lower carrier metalization 120 of the carrier 100 comprises a plurality of contact surfaces 121.
  • the lower carrier metallization 120 comprises 8 ⁇ 8 contact surfaces 121.
  • the contact surfaces 121 like the through contacts 130 of the carrier 100, are connected to the node ⁇ th the pixel grid 710 arranged, on each of which the four pixels 700 of a related group of pixels 700 collide.
  • Each contact surface 121 is electrically conductive with exactly one contact 130 verbun ⁇ the.
  • the contact surfaces 121 have in the example shown each have a square shape, but may ⁇ example, also each have a circular shape or other shape.
  • each row connection structure 112 of the upper carrier metallization 110 is electrically conductively connected to a contact surface 121 of the lower carrier metallization 120 via one of the via contacts 130 and also each column connection structure 113 of the upper carrier metallization 110 is electrically conductively connected to one of the through contacts 130 Contact surfaces 121 of the lower Victoria- tion 120 is connected.
  • each contact surface 121 of the lower carrier metallization 120 is connected via exactly one through contact 130 to exactly one row connection structure 112 or a column connection structure 113.
  • All the contact surfaces 121 of the lower Rinme ⁇ metallization 120 are preferably the same size.
  • the contact surfaces 121 of the lower beam metallization 120 of the carrier 100 may form a land grid array.
  • the individual contact surfaces 121 preferably have a spacing of more than
  • the optoelectronic rule ⁇ semiconductor chips are placed 200 on the top 101 of the Trä- gers 100th Figures 1 to 3 show the processing status achieved thereby.
  • Three optoelectronic semiconductor chips 200 per pixel 700 of the pixel grid 710 are arranged on the upper side 101 of the carrier 100.
  • the three optoelectronic semiconductor ⁇ chip 200 of each pixel 700 for example, to emit electromagnetic radiation having a wavelength from the blue, may be provided from the green and in the red spectral region.
  • Each optoelectronic semiconductor chip 200 has a top surface 201 and a top surface 201 of the opposing sub ⁇ page 202.
  • the first electrical connection surface 240 of the optoelectronic semiconductor chip 200 is arranged on its upper side 201.
  • the second electrical connection ⁇ surface 250 is disposed on the underside 202nd
  • the upper sides 201 of the optoelectronic semiconductor chips 200 form
  • Radiation emission surfaces of the optoelectronic semiconductor chips 200 In the operation of the optoelectronic semiconductor chips 200 is generated by the optoelectronic semiconductor chips 200 generated electromagnetic radiation on the upper sides 201 of the optoelectronic semiconductor chip 200 till ⁇ .
  • the radiated electromagnetic radiation is essentially centered around a direction perpendicular to the upper sides 201 direction.
  • the optoelectronic semiconductor chips 200 are applied to the
  • Row lines 111 of the upper beam metallization 110 of the carrier 100 are arranged.
  • the optoelectronic semiconductor chips 200 are arranged such that the lower sides 202 of the optoelectronic semiconductor chips 200 face the upper side 101 of the carrier 100 and the second electrical connecting surfaces 250 arranged on the undersides 202 of the optoelectronic semiconductor chips 200 are electrically conductively connected to the row lines 111.
  • the optoelectronic semiconductor chips 200 for example by means of a solder or an electrically conductive adhesive to the
  • Row lines 111 of the upper beam metallization 110 are attached.
  • the disposed on the top 101 of the carrier 100 optoelectronic semiconductor chips 200 include a first optoelectronic semiconductor chip 210, a second optoelectronic semiconductor chip 220, and a third optoelectronic semiconductor chip 230.
  • the first optoelectronic semiconductor ⁇ chip 210 and the second optoelectronic semiconductor chip 220 are arranged side by side in a common pixel 700 of the pixel grid 710.
  • the third optoelectronic semiconductor chip 230 is arranged in a pixel 700, which is adjacent to the pixel 700 of the first optoelectronic semiconductor chip 210 and arranged in the same column and an adjacent row of the pixel grid 710.
  • the first optoelectronic semiconductor chip 210 and the third optoelectronic semiconductor chip 230 are each arranged in the middle of their pixels 700, so that the first optoelectronic semiconductor chip 210 and the third optoelectronic semiconductor chip 230 are located in a common subcolumn of this column of the pixel grid.
  • the second optoelectronic semiconductor chip 220 is arranged in an adjacent part be ⁇ column of this column of the pixel grid 710th
  • FIG. 9 shows a schematic plan view of the upper side 101 of the carrier 100 in a processing state which chronologically follows the representation of FIGS. 1 to 3.
  • Figu ⁇ ren 10 and 11 show schematic sectional soansich ⁇ th of the carrier 100 in the processing shown in Figure 9 ⁇ stand.
  • the first electrical connection pads 240 of the optoelectronic semiconductor chip 200 are electrically connected to each other via bonding wires 260 columns ⁇ example.
  • the bond wires 260 thus form the column lines of the cross-matrix interconnection 720 of FIG. 5.
  • Each sub column of each column of the pixel matrix 710, that is, each logical column of the cross matrix interconnection 720, is separately connected via bond lines.
  • wires 260 have been interconnected.
  • the first innovative elekt ⁇ pad 240 of the first optoelectronic semiconductor chip 210 has been ⁇ tend connected to the first electrical connection surface 240 of the third optoelectronic semiconductor chips 230 via a bonding wire 260 electrically lei.
  • the first electrical connection surface 240 of the second optoelectronic semiconductor chip 220 has been connected neither to the first electrical connection surface 240 of the first optoelectronic semiconductor chip 210 nor to the first electrical connection surface 240 of the third optoelectronic semiconductor chip 230.
  • each formed by bonding wires 260 columns ⁇ line is electrically conductively connected to at least one column connection structure 113 of the upper Strommetallmaschine 110th
  • the first electrical connection surface 240 of the first optoelectronic semiconductor chip 210 and the first electrical connection surface 240 of the third optoelekt ⁇ tronic semiconductor chips 230 have both been connected to one of Spaltenan- circuit structure 113 of the upper Strommetallmaschine 110th
  • this column connection structure 113 is arranged between the first optoelectronic semiconductor chip 210 and the third optoelectronic semiconductor chip 230.
  • One or more bonding wires 260 extend from the first
  • the bonding wires 260 between the optoelectronic semiconductor chips 200 may each extend directly from the first electrical connection surface 240 of an optoelectronic semiconductor chip 200 to the first electrical connection surface 240 of the next optoelectronic semiconductor chip 200.
  • the bonding wires 260 may be between the first electrical pads 240 of the optoelectronic Semiconductor chips 200 adjacent lines but also each extend to the top 101 of the carrier 100.
  • each column line formed by bonding wires 260 can each be formed by individual bonding wires 260 or formed by a single continuous bonding wire 260 per column line.
  • the connections between the bonding wires 260 and the first electrical connection surfaces 240 as well as the connections between the bonding wires 260 and the column connection structures 113 may, for example, be ball-bond connections or wedge-bond connections.
  • the bonding wires 260,100 extend in a direction perpendicular to the top 101 of the carrier mög ⁇ lichst little far into the air.
  • the bond wires 260 may extend less than 150 ym or even less than 50 ym.
  • Figure 12 shows a schematic plan view of the upper ⁇ page 101 of the support 100 and on the upper surface 101 of the carrier 100 arranged optoelectronic semiconductor chips 200 in one of the representation of the figures 9 to 11 temporally succeeding processing status.
  • Figures 13 and 14 zei ⁇ gen schematic sectional side views of the carrier 100 and the optoelectronic semiconductor chip 200 in the example shown in Figure 12 processing status.
  • a cover material 300 On the upper sides 201 of the optoelectronic semiconductor chips 200, a cover material 300 has been arranged.
  • the cover material 300 covers the top surfaces 201 of the optoelekt ⁇ tronic semiconductor chip 200 at least partially.
  • the cover material 300 may also extend beyond the upper sides 201 of the optoelectronic semiconductor chips 200 and parts of the upper side 101 of the carrier 100 in the vicinity of the optoelectronic semiconductor chips 200 and / or between cover the upper sides 201 and the lower sides 202 of the optoelectronic semiconductor chips 200 extending side surfaces of the optoelectronic semiconductor chips 200.
  • the cover material 300 is divided into a plurality of physically separate sections.
  • the sections of the covering material 300 arranged above the individual image points 700 of the image dot matrix 710 are physically separated from one another. It 700 may each have a single contiguous portion of the covering material 300 may be a pixel angeord ⁇ net over the tops 201 of the three optoelectronic semiconductor chip 200, the tops 201 of these three optoelectronic semiconductor chip 200 jointly covered, as at ⁇ way of example in which the first optoelectronic semiconductor chip 210 comprising pixel 700.
  • the covering material 300 between the optoelectronic semiconductor chips 200 may also cover parts of the top side 101 of the carrier 100.
  • a separate section of the covering material 300 which is physically separated from the sections of the covering material 300 arranged above the upper sides 201 of all the other optoelectronic semiconductor chips 200, may also be arranged above the upper side 201 of each optoelectronic semiconductor chip 200 of a single pixel 700.
  • the portions of the cover material 300 can respectively cover over the top 201 of the optoelectronic semiconductor chip 200 also réellere ⁇ CKEN and parts of the upper surface 101 of the carrier 100th
  • the portions of the covering material 300 may also be delimited on the upper sides 201 of the optoelectronic semiconductor chips 200.
  • the cover material 300 may be a photoresist or other photoimageable material, such as ORMOCER or
  • the cover material 300 may in a first step over the top surface 101 of the carrier 100 and have been placed over the tops 201 of the optoelectronic semiconductor chips 200 and then confined by means of a photo-patterning process to the portions shown in Figs. 12-14, by removing them in the remaining portions.
  • the sheet-like application of the masking material 300 may be effected for example by Aufschleu ⁇ countries, spraying, a metering process or by lamination.
  • the planar application of the covering material 300 can be carried out in one or more steps.
  • the cover material 300 may also have been patterned by a laser patterning process or another patterning process.
  • the cover material 300 may also have been applied in the struc tured ⁇ form, for example by laminating a patterned film, or by a 3D printing process.
  • an optically absorbing material 500 may have been arranged on the upper side 101 of the carrier 100.
  • This optically absorbing material 500, the top, the top 101 of the carrier 100 completeness, ⁇ dig or partially cover, covers 201 of the optoelectronic semiconductor chip 200 is not.
  • the op ⁇ table absorbing material 500 may be the intermediate see the tops 201 and the bottoms 202 of the optoelectronic semiconductor chip cover 200 extending 39flä ⁇ surfaces of the optoelectronic semiconductor chip 200th
  • the optoelectronic semiconductor chips 200 are then at least partially embedded in the optically absorbing material 500.
  • the optically absorbing material 500 is shown by way of example in the right part of FIG.
  • the optically absorbing material 500 may, for example, have been applied and patterned by a photopatterning process.
  • the covering material 300 is partially disposed at least ⁇ on the optically absorbing material 500th
  • the optically absorbing material 500 is then at least partially covered by the cover material 300.
  • the optically absorbing material 500 may serve in the finished optoelectronic component, for example, the video wall module, an optical contrast between the radiation-emitting tops 201 of the optoelectronic semiconductor chip 200 and the tops 201 of the optoelekt ⁇ tronic semiconductor chip 200 surrounding portions of the upper surface 101 of the To increase carrier 100.
  • the optically sublingually ⁇ -absorbing material 500 may also facilitate a reduction of stray light by a photo-patterning of the masking material 300th
  • first electrical contact surfaces 240 of the optoelectronic semiconductor chip 200 at least partially be ⁇ covers 201, also first portions 261 of the Bonding wires 260 connected to the first electrical connection surfaces 240 of the optoelectronic semiconductor chips 200 are embedded in the covering material 300.
  • the application of the masking material 300 is performed so that the bonding wires 260 are not beC ⁇ damaged.
  • the covering material 300 may remain in the finished optoelectronic component over the upper sides 201 of the optoelectronic semiconductor chips 200.
  • the covering material 300 may expediently have a high transparency.
  • the covering material 300 may, for example, have a transmittance of at least 10% for electromagnetic radiation having a wavelength of at least part of the ultraviolet to infrared spectral range.
  • the cover material 300 may comprise in this case additionally embedded ⁇ particles, for example wellenauernkon ⁇ vertierende particle scattering particles and / or absorbing particles.
  • embedded wavelength-genkonvertierende particles emitted by the optoelectronic semiconductor chip 200 elekt ⁇ romagnetician radiation may be provided to convert at least partially in electromagnetic ⁇ diagram radiation of a different wavelength.
  • embedded scattering particles may be provided to diffuse from the optoelectronic semiconductor chips 200 emitted electromagnetic radiation
  • Scattering particles embedded in the covering material 300 can also serve to reduce the visibility of the individual optoelectronic semiconductor chips 200 and / or the bonding wires 260 from outside the optoelectronic component.
  • 300 embedded absorbent particles can also be used in the Abdeckmate ⁇ rial.
  • the covering 300 may alternatively be removed in a nachfol ⁇ constricting processing step. In this case, the covering material 300 does not have to be transparent.
  • FIG. 15 shows, in a schematic representation, a plan view of the upper side 101 of the carrier 100 and the optoelectronic devices arranged on the upper side 101 of the carrier 100
  • FIGS. 16 and 17 show schematic sectional side views of the carrier 100 and the optoelectronic semiconductor chips 200 in the processing state shown in FIG.
  • Over the top 101 of the carrier 100 includes a housing mate rial ⁇ has been placed 400th
  • the portions of the ex ⁇ cover material 300 has been at least partially enclosed by the housing mate rial ⁇ 400th
  • the cover material 300 has thus been at least partially embedded in the housing material 400.
  • the cover material 300 and the housing material 400 together form part of a housing 600.
  • the sections of the cover material 300 are not covered by the housing material 400.
  • the portions of the cover material 300 are exposed on the upper surface 601 of the Ge ⁇ felduses 600th
  • the housing material 400 may be, for example, by pressure-time metering, jetting, molding (molding), for example, transfer molding, film-assisted or non-film-assisted injection molding, hot pressing or compression molding, or a printing process over the top 101 of the substrate 100 have been arranged.
  • the housing material 400 may, for example, a
  • Plastic have, for example, a thermoset, such as an epoxy, a silicone or an acrylate, or a thermoplastic.
  • the housing material 400 may include a filler. It is expedient that the housing material 400 is highly filled and has a high hardness. In this case, the Gezza ⁇ sematerial 400 can protect the obtainable by the described Heinrichsverfah ⁇ ren optoelectronic component effectively from egg ner damage and thermo-mechanical stresses.
  • the housing material 400 may be optically reflective, at ⁇ game example, white optically absorbent, for example, black, or colored differently formed.
  • the case mate ⁇ rial 400 can also be made transparent.
  • the second sections 262 of the bonding wires 260 can directly adjoin the first sections 261 of the bonding wires 260.
  • the embedding of the bonding wires 260 in either the Abdeckmate ⁇ rial 300 or the housing material 400 may be complete.
  • the bonding wires 260 may be arranged 400 also portions of the bonding wires 260 au- ßer whatsoever both of the covering material 300 and the housing ⁇ materials.
  • further sections of the bonding wires 260 may be embedded in the optically absorbing material 500.
  • the portions of the covering material 300 embedded in the housing material 400 form cavities 410 in the housing material 400.
  • the boundary surfaces between the covering material 300 and the housing material 400 form walls 411 of the cavities 410.
  • These walls 411 are in that shown in FIGS. 16 and 17 example, oriented perpendicular to the upper sides 201 of the opto ⁇ electronic semiconductor chip 200. However, the walls 411 may also be inclined at an angle between -60 ° and + 60 ° with respect to a direction oriented perpendicular to the upper sides 201 of the optoelectronic semiconductor chips 200.
  • the upper sides 201 of the optoelectronic semiconductor chips 200 are arranged in the cavities 410 formed by the covering material 300.
  • each upper side 201 of each optoelectronic semiconductor chip 200 may be arranged in each case in its own cavity 410, as is the case for example with the pixel 700 comprising the third optoelectronic semiconductor chip 230. But it can also Obersei ⁇ 201 th of all optoelectronic semiconductor chip 200 of a common image point 700 in a common cavity 410 be arranged, as exemplified in the first optoelectronic semiconductor chip 210 comprising pixel 700 is shown. With the processing state shown in Figures 15 to 17, the manufacturing process can be completed. The product obtained by the method described forms an opto ⁇ electronic component 10.
  • the optoelectronic Bauele ⁇ ment 10 may be, for example, a video wall module.
  • additional processing steps can alternatively be carried out. It is possible to remove the covering material 300 arranged in the cavities 410 formed in the housing material 400. The removal of the covering material 300 may be effected, for example, by dissolving out the covering material 300 with a solvent.
  • the arranged in a crystalgegange ⁇ NEN processing step at the tops 201 of the optoelekt ⁇ tronic semiconductor chip 200 covering material 300 need not be formed transparent to light in this case.
  • the cavities 410 in the housing material 400 it is possible to leave the cavities 410 in the housing material 400 empty after removing the cover material 300. It is also possible, after removing the covering material 300 from the cavities 410 in the housing material 400, to introduce a further covering material into the cavities 410.
  • the upper sides 201 of the optoelectronic semiconductor chips 200 arranged in the cavities 410 are at least partially covered by the further covering material.
  • the first portions 261 of the bonding wires 260 are at least partially embedded in the further covering material.
  • the additional cover material is arranged in the Ka ⁇ vticianen 410 of the housing material 400, the housing material to complete 400 and the other covering material at the top 601 of the housing flush 600, the white ⁇ tere covering the cavities 410 thus completely fills ,
  • the further masking material for elekt ⁇ romagnetician radiation having a wavelength of at least until infrared spectral range comprises a portion of the ultraviolet a transmittance of at least 10%. This makes it possible that light emitted by the optoelectronic semiconductor chip 200 ⁇ electromagnetic radiation penetrates the other covering material.
  • the further Abdeckmate ⁇ rial may additionally be optically effective, for example, have embedded scattering particles, embedded wavelength-converting particles or embedded absorbent particles.
  • FIG. 18 shows a schematic sectional side view of the optoelectronic component 10 after performing further optional processing steps which follow the processing state shown in FIG. The section runs in FIG. 18 as in the representation of FIG. 16.
  • the upper side 601 of the housing was structured, for example roughened.
  • both the exposed at the top 601 of the housing 600 parts of the hous ⁇ sematerial 400 and the exposed at the top 601 of the hous ⁇ ses 600 parts of the cover 300 (or the other cover material) were structured.
  • a further material 510 has been arranged above the covering 300 ⁇ material (or the other covering material) and the housing material 400th
  • the further material 510 may have been arranged in one or more layers. It may also have been arranged several layers of different materials.
  • the further material 510 can serve, for example, as an antireflection layer or as a colored layer for coloring and / or for improving the contrast.
  • the further material 510 can have a Neut ⁇ ral Noticefilter which absorbs, for example, a fixed percentage, for example 10%, of electromagnetic radiation from a wide wavelength range.
  • the Further material 510 can also form an optical element, for example an optical lens in ⁇ .
  • the further material 510 may have been structured, for example roughened.
  • the structuring can, for example, effect a scattering from outside onto the further material 510 striking ambient light.
  • Example ⁇ example can be dispensed with the structuring of the housing material 400 and the cover material 300 (or of the further covering ⁇ materials) to the arranging of the further material 510 or on the structuring of the further material 510th
  • Figures 19 and 20 show schematic sectional views 39an ⁇ of the optoelectronic component 10 in an alternative embodiment. 19, the section runs as in the illustration of FIG. 16. In FIG. 20, the section runs as in the illustration of FIG. 17.
  • the embodiment of the opto ⁇ electronic component 10 shown in Figures 19 and 20 corresponds, except for the post-follow illustrated differences, the embodiment of the optoelectronic device shown in Figures 15 to 17 10.
  • the preparation of the embodiment shown in Figures 19 and 20 of the optoelectronic Component 10 takes place, except for the deviations described below, such as the above-described production of the embodiment of optoelectronic component 10 shown in FIGS. 15 to 17.
  • the optoelectronic semiconductor chips 200 used to produce the optoelectronic component 10 of the embodiment shown in FIGS. 19 and 20 differ from the optoelectronic semiconductor chips described with reference to FIGS. 1 to 18. see semiconductor chips 200 in that they are designed as volumenemit ⁇ animal LED chips.
  • semiconductor chips 200 In operation of the optoelectronic semiconductor chip 200 electromagnetic ⁇ specific radiation is not radiated only to the tops 201 of the optoelectronic semiconductor chip 200 but also on side surfaces of the optoelectronic semiconductor chip 200th Therefore, in order to produce the embodiment of the optoelectronic component 10 shown in FIGS. 19 and 20, the covering of the side surfaces of the optoelectronic semiconductor chips 200 by the optically absorbing material 500 is dispensed with.
  • the housing material 400 is in the ge ⁇ embodiment of the optoelectronic component 10 showed expediently designed optically reflective in Figures 19 and 20th
  • the housing material 400 may have a white color.
  • the walls 411 of the cavities 410 formed in the housing material 400 cause a collection and bundling of the electromagnetic radiation emitted by the optoelectronic semiconductor chips 200.
  • a further material 510 may be arranged above the housing material 400 and the covering material 300, as in the case of the embodiment of the optoelectronic component 10 shown in FIG.
  • the white ⁇ tere material 510 may for example be optically absorbing and / or have a rough surface.
  • the further Ma ⁇ TERIAL 510 may be provided to an optical con- contrast between the light emitting portions and the non-light emitting portions of the upper surface 601 of the housing 600 of the optoelectronic component 10 to raised stabili ⁇ hen.
  • the optoelectronic semiconductor chips 200 described with reference to FIGS. 1 to 18 differ from the optoelectronic semiconductor chips 200 described with reference to FIGS. 1 to 18 in that the two ⁇ th electrical connection pads 250 are arranged together with the first electrical connection pads 240 on the upper sides 201 of the optoelectronic semiconductor chips 200.
  • the electrically conductive connections between the second electrical connection surfaces 250 of the optoelectronic semiconductor chips 200 and the row lines 111 of the upper carrier metallization 110 are therefore produced by further bonding wires 260 in the embodiment of the optoelectronic component 10 shown in FIGS. 19 and 20.
  • This white ⁇ direct bond wires 260 may be arranged in the same processing step by the electrically conductive connections between the first electrical Raflä- surfaces 240 of the optoelectronic semiconductor chip 200 and the column connecting structures 113 of the upper Bellemetallmaschine be prepared 110th
  • the other bonding wires 260 may comprise first sections 261 which are embedded in the Abdeckmate ⁇ rial 300, and have second sections 262 that are embedded in the housing material 400th
  • volumenemittierende optoelectronic half ⁇ semiconductor chip 200 can be used also, in which the first electrical connection pads are arranged on the upper sides 201 and the second electrical connection pads 250 on the lower surfaces 202 of the optoelectronic semiconductor chip 200 240th
  • the described production method can also be used to produce other optoelectronic components 10, in which a first optoelectronic semiconductor chip 200 is arranged on an upper side 101 of a carrier 100, above the upper side 101 a housing material 400 is arranged in the housing material 400, a cavity 410 is formed, an upper side 201 of the first optoelectronic semiconductor chip 200 is arranged in the cavity 410, a first electrical connection surface 240 of the first optoelectronic semiconductor chip 200 arranged on the upper side 201 of the first optoelectronic semiconductor chip 200 first optoelectronic semiconductor chip 200 is electrically conductively connected by means of a bonding wire 260 to a first contact surface 113 arranged on the upper side 101 of the carrier 100 and a first section 261 of the bonding wire 260 is arranged in the cavity 410 and a second section 262 of the bonding wire 260 is arranged in the housing material 400 is embedded.
  • the invention has been further illustrated and described with reference to the preferred

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein optoelektronisches Bauelement umfasst einen Träger und einen ersten optoelektronischen Halbleiterchip, der an einer Oberseite des Trägers angeordnet ist. Über der Oberseite des Trägers ist ein Gehäusematerial angeordnet. In dem Gehäusematerial ist eine Kavität ausgebildet. Eine Oberseite des ersten optoelektronischen Halbleiterchips ist in der Kavität angeordnet. Eine an der Oberseite des ersten optoelektronischen Halbleiterchips angeordnete erste elektrische Anschlussfläche des ersten optoelektronischen Halbleiterchips ist mittels eines Bonddrahts elektrisch leitend mit einer an der Oberseite des Trägers angeordneten ersten Kontaktfläche verbunden. Ein erster Abschnitt des Bonddrahts ist in der Kavität angeordnet. Ein zweiter Abschnitt des Bonddrahts ist in das Gehäusematerial eingebettet.

Description

OPTOELEKTRONISCHES BAUELEMENT UND VERFAHREN ZU SEINER
HERSTELLUNG
BESCHREIBUNG
Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 12.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 118 433.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Optoelektronische Bauelemente mit optoelektronischen Halb¬ leiterchips, die in Kavitäten angeordnet und mit Bonddrähten elektrisch kontaktiert sind, sind aus dem Stand der Technik bekannt. Der durch die Bonddrähte bedingte Platzbedarf setzt bei solchen optoelektronischen Bauelementen einer Reduzierung der Größen der Kavitäten Grenzen.
Videowand-Module zum Aufbau von Videowänden sind aus dem Stand der Technik bekannt. Videowände sind Anzeigetafeln für statische oder bewegte Bilder, bei denen jeder Bildpunkt (Pi- xel) durch einen oder mehrere Leuchtdiodenchips (LED-Chips) gebildet wird. Zum Erreichen einer hohen Anzeigequalität sind kleine Abstände der Bildpunkte voneinander, ein hoher Kontrast und eine gleichmäßige Abstrahlung in unterschiedliche Raumrichtungen wünschenswert.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkma¬ len des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorlie- genden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 12 gelöst. In den abhängigen Ansprüchen sind verschiedene Wei¬ terbildungen angegeben.
Ein optoelektronisches Bauelement umfasst einen Träger und einen ersten optoelektronischen Halbleiterchip, der an einer Oberseite des Trägers angeordnet ist. Über der Oberseite des Trägers ist ein Gehäusematerial angeordnet. In dem Gehäusema¬ terial ist eine Kavität ausgebildet. Eine Oberseite des ers¬ ten optoelektronischen Halbleiterchips ist in der Kavität an- geordnet. Eine an der Oberseite des ersten optoelektronischen Halbleiterchips angeordnete erste elektrische Anschlussfläche des ersten optoelektronischen Halbleiterchips ist mittels ei¬ nes Bonddrahts elektrisch leitend mit einer an der Oberseite des Trägers angeordneten ersten Kontaktfläche verbunden. Ein erster Abschnitt des Bonddrahts ist in der Kavität angeord¬ net. Ein zweiter Abschnitt des Bonddrahts ist in das Gehäuse¬ material eingebettet.
Aus der Einbettung des zweiten Abschnitts des Bonddrahts in das Gehäusematerial ergibt sich die vorteilhafte Möglichkeit, die in dem Gehäusematerial ausgebildete Kavität klein zu di¬ mensionieren. Dies ermöglicht es vorteilhafterweise, das ge¬ samte optoelektronische Bauelement mit kompakten äußeren Ab¬ messungen auszubilden, wodurch das optoelektronische Bauele- ment kostengünstig hergestellt werden kann. Dadurch, dass le¬ diglich der erste Abschnitt des Bonddrahts in der Kavität an¬ geordnet ist, ergeben sich bei diesem optoelektronischen Bauelement vorteilhafterweise nur geringe Verluste durch Absorp¬ tion von durch den optoelektronischen Halbleiterchip emit- tierter elektromagnetischer Strahlung an dem Bonddraht. Ein weiterer Vorteil der Einbettung des zweiten Abschnitts des Bonddrahts in das Gehäusematerial dieses optoelektronischen Bauelements besteht darin, dass der Bonddraht durch die Ein¬ bettung seines zweiten Abschnitts in das Gehäusematerial vor einer Beschädigung durch äußere Einwirkungen geschützt wird. Dadurch ist dieses optoelektronische Bauelement vorteilhaf¬ terweise besonders robust. In einer Ausführungsform des optoelektronischen Bauelements wird die Kavität durch eine Wandung begrenzt, die gegenüber einer senkrecht zur Oberseite des ersten optoelektronischen Halbleiterchips orientierten Richtung um einen Winkel zwi- sehen -60° und +60° geneigt ist. Vorteilhafterweise kann die Wandung der Kavität dadurch eine Bündelung von durch den optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierter elektromagnetischer Strahlung bewirken.
In einer Ausführungsform des optoelektronischen Bauelements ist in der Kavität ein Abdeckmaterial angeordnet. Dabei be¬ deckt das Abdeckmaterial zumindest einen Teil der Oberseite des ersten optoelektronischen Halbleiterchips. Der erste Ab¬ schnitt des Bonddrahts ist in das Abdeckmaterial eingebettet. Das Abdeckmaterial weist für elektromagnetische Strahlung mit einer Wellenlänge aus zumindest einem Teil des ultravioletten bis infraroten Spektralbereichs einen Transmissionsgrad von mindestens 10 % auf. Vorteilhafterweise werden der optoelekt¬ ronische Halbleiterchip und der erste Abschnitt des Bond¬ drahts bei diesem optoelektronischen Bauelement durch die Bedeckung durch das Abdeckmaterial von einer Beschädigung durch äußere Einwirkungen geschützt. Wegen der geringen Größe der Kavität dieses optoelektronischen Bauelements ist dabei nur eine geringe Menge des Abdeckmaterials erforderlich, wodurch das optoelektronische Bauelement kostengünstig hergestellt werden kann.
Das Abdeckmaterial kann eingebettete Partikel aufweisen, bei¬ spielsweise eingebettete Streupartikel und/oder eingebettete wellenlängenkonvertierende Partikel. Durch in das Abdeckmate¬ rial eingebettete Streupartikel kann eine von dem optoelekt¬ ronischen Bauelement emittierte elektromagnetische Strahlung homogenisiert werden. Außerdem können in das Abdeckmaterial eingebettete Streupartikel bewirken, dass der in das Abdeck- material eingebettete erste Abschnitt des Bonddrahts von au¬ ßerhalb des optoelektronischen Bauelements nicht erkennbar ist. In das Abdeckmaterial eingebettete wellenlängenkonver¬ tierende Partikel können dazu dienen, zumindest einen Teil einer von dem ersten optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierten elektromagnetischen Strahlung in elektromagnetische Strahlung einer anderen Wellenlänge zu konvertieren. Das in der Kavität angeordnete Vergussmaterial kann auch absorbierende Partikel aufweisen.
In einer Ausführungsform des optoelektronischen Bauelements schließen das Abdeckmaterial und das Gehäusematerial an einer von dem Träger abgewandten Oberseite bündig ab. Vorteilhaf¬ terweise ermöglicht das optoelektronische Bauelement dadurch eine homogene Abstrahlung elektromagnetischer Strahlung in unterschiedliche Raumrichtungen.
In einer Ausführungsform des optoelektronischen Bauelements ist über der Oberseite des Trägers ein optisch absorbierendes Material angeordnet. Dabei ist der erste optoelektronische Halbleiterchip zumindest teilweise in das absorbierende Mate¬ rial eingebettet. Vorteilhafterweise ergibt sich bei diesem optoelektronischen Bauelement ein besonders hoher optischer Kontrast zwischen den Zuständen mit eingeschaltetem und ausgeschaltetem erstem optoelektronischen Halbleiterchip. Dies wird dadurch erreicht, dass von außen auf das optoelektronische Bauelement auftreffendes Umgebungslicht durch das op¬ tisch absorbierende Material absorbiert wird, anstatt reflek¬ tiert zu werden.
In einer Ausführungsform des optoelektronischen Bauelements ist eine an einer Unterseite des ersten optoelektronischen Halbleiterchips angeordnete zweite elektrische Anschlussflä¬ che des ersten optoelektronischen Halbleiterchips elektrisch leitend mit einer an der Oberseite des Trägers angeordneten zweiten Kontaktfläche verbunden. Vorteilhafterweise ermög¬ licht dies eine elektrische Ansteuerung des optoelektroni¬ schen Halbleiterchips des optoelektronischen Bauelements über die an der Oberseite des Trägers angeordneten Kontaktflächen. Dabei kann der optoelektronische Halbleiterchip je eine elektrische Anschlussfläche an seiner Oberseite und an seiner Unterseite aufweisen. In einer Ausführungsform des optoelektronischen Bauelements ist eine an der Oberseite des ersten optoelektronischen Halbleiterchips angeordnete zweite elektrische Anschlussfläche des ersten optoelektronischen Halbleiterchips mittels eines zweiten Bonddrahts elektrisch leitend mit einer an der Oberseite des Trägers angeordneten zweiten Kontaktfläche verbun¬ den. Vorteilhafterweise ermöglichen die an der Oberseite des Trägers angeordneten elektrischen Kontaktflächen dadurch eine elektrische Ansteuerung des optoelektronischen Halbleiterchips des optoelektronischen Bauelements. Dabei können beide elektrischen Anschlussflächen des optoelektronischen Halbleiterchips an der Oberseite des optoelektronischen Halb¬ leiterchips angeordnet sein.
In einer Ausführungsform des optoelektronischen Bauelements ist an der Oberseite des Trägers ein zweiter optoelektronischer Halbleiterchip angeordnet. Die erste elektrische An¬ schlussfläche des ersten optoelektronischen Halbleiterchips und eine an einer Oberseite des zweiten optoelektronischen Halbleiterchips angeordnete elektrische Anschlussfläche des zweiten optoelektronischen Halbleiterchips sind dabei mittels eines Bonddrahts elektrisch leitend verbunden. Der Bonddraht kann sich dabei direkt von der ersten elektrischen Anschluss- fläche des ersten optoelektronischen Halbleiterchips zu der elektrischen Anschlussfläche des zweiten optoelektronischen Halbleiterchips erstrecken. Der Bonddraht kann zwischen der ersten elektrischen Anschlussfläche des ersten optoelektronischen Halbleiterchips und der elektrischen Anschlussfläche des zweiten optoelektronischen Halbleiterchips allerdings auch zu der Oberseite des Trägers verlaufen. Vorteilhafterweise ermöglicht die elektrisch leitende Verbindung zwischen den elektrischen Anschlussflächen des ersten optoelektronischen Halbleiterchips und des zweiten optoelektronischen Halbleiterchips eine Ansteuerung des ersten optoelektronischen Halbleiterchips und des zweiten optoelektronischen Halbleiterchips über die lediglich eine erste Kontaktfläche des Trägers des optoelektronischen Bauelements. In einer Ausführungsform des optoelektronischen Bauelements ist ein dritter optoelektronischer Halbleiterchip an der Oberseite des Trägers angeordnet. Dabei sind die Oberseite des ersten optoelektronischen Halbleiterchips und eine Oberseite des dritten optoelektronischen Halbleiterchips gemeinsam in der Kavität angeordnet. Vorteilhafterweise kann die Kavität dadurch eine Durchmischung von durch den ersten optoelektronischen Halbleiterchip emittierter elektromagnetischer Strahlung und durch den dritten optoelektronischen Halbleiterchip emittierter elektromagnetischer Strahlung bewirken .
In einer Ausführungsform des optoelektronischen Bauelements ist ein dritter optoelektronischer Halbleiterchip an der
Oberseite des Trägers angeordnet. Dabei sind die Oberseite des ersten optoelektronischen Halbleiterchips und eine Oberseite des dritten optoelektronischen Halbleiterchips in voneinander getrennten Kavitäten des Gehäusematerials angeord- net. Vorteilhafterweise können die in dem Gehäusematerial ausgebildeten Kavitäten dadurch besonders geringe Abmessungen aufweisen .
In einer Ausführungsform des optoelektronischen Bauelements ist eine elektrische Anschlussfläche des dritten optoelektro¬ nischen Halbleiterchips elektrisch leitend mit der an der Oberseite des Trägers angeordneten zweiten Kontaktfläche ver¬ bunden. Vorteilhafterweise können der erste optoelektronische Halbleiterchip und der dritte optoelektronische Halbleiter- chip dadurch beide über die zweite Kontaktfläche elektrisch angesteuert werden.
Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Anordnen eines ersten optoelektro- nischen Halbleiterchips an einer Oberseite eines Trägers, zum Herstellen einer elektrisch leitenden Verbindung zwischen einer an einer Oberseite des ersten optoelektronischen Halbleiterchips angeordneten ersten elektrischen Anschlussfläche des ersten optoelektronischen Halbleiterchips und einer an der Oberseite des Trägers angeordneten ersten Kontaktfläche mittels eines Bonddrahts, zum Anordnen eines Abdeckmaterials an der Oberseite des ersten optoelektronischen Halbleiterchips, wobei ein erster Abschnitt des Bonddrahts in das Ab¬ deckmaterial eingebettet wird, und zum Anordnen eines Gehäu¬ sematerials über der Oberseite des Trägers, wobei das Abdeck¬ material zumindest teilweise durch das Gehäusematerial um¬ schlossen wird, wobei ein zweiter Abschnitt des Bonddrahts in das Gehäusematerial eingebettet wird. Vorteilhafterweise wird der Bonddraht bei dem durch dieses Verfahren erhältlichen optoelektronischen Bauelement durch die Einbettung des zweiten Abschnitts des Bonddrahts in das Gehäusematerial vor ei¬ ner Beschädigung durch äußere Einwirkungen geschützt. Das Verfahren ermöglicht es vorteilhafterweise, das Gehäusemate¬ rial sehr nah an den optoelektronischen Halbleiterchip heranzuführen, wodurch das optoelektronische Bauelement mit kom¬ pakten äußeren Abmessungen hergestellt werden kann.
In einer Ausführungsform des Verfahrens bildet sich zwischen dem Abdeckmaterial und dem Gehäusematerial eine Grenzfläche aus, die gegenüber einer senkrecht zur Oberseite des ersten optoelektronischen Halbleiterchips orientierten Richtung um einen Winkel zwischen -60° und +60° geneigt ist. Vorteilhaf¬ terweise kann die zwischen dem Abdeckmaterial und dem Gehäu¬ sematerial ausgebildete Grenzfläche dann zur Reflexion und Bündelung von durch den ersten optoelektronischen Halbleiterchip emittierter elektromagnetischer Strahlung dienen.
In einer Ausführungsform des Verfahrens wird vor dem Anordnen des Abdeckmaterials ein optisch absorbierendes Material über der Oberseite des Trägers angeordnet. Das absorbierende Mate¬ rial wird dann zumindest teilweise durch das Abdeckmaterial bedeckt. Vorteilhafterweise kann das über der Oberseite des Trägers angeordnete absorbierende Material bei dem durch das Verfahren erhältlichen optoelektronischen Bauelement dazu dienen, den Bereich um den ersten optoelektronischen Halbleiterchip dunkler erscheinen zu lassen. In einer Ausführungsform des Verfahrens wird nach dem Anordnen des Gehäusematerials ein weiterer Schritt durchgeführt zum Entfernen des Abdeckmaterials. Dadurch wird in dem das Abdeckmaterial zumindest teilweise umschließenden Gehäusema¬ terial eine Kavität ausgebildet. Diese Kavität kann anschlie¬ ßend entweder frei bleiben oder mit einem weiteren Material befüllt werden. In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines weiteren Abdeckmaterials in einer durch Entfernen des Abdeckmaterials gebildeten Kavität. Vorteilhafterweise kann das zunächst an der Oberseite des ersten optoelektronischen Halbleiterchips angeordnete erste Abdeckmaterial dadurch so gewählt werden, dass es gut für die Herstellung des optoelektronischen Bauelements geeignet ist und sich beispielsweise für eine Fotostrukturierung eignet. Das nach dem Entfernen des ersten Abdeckmaterials in der Kavität angeordnete weitere Abdeckmaterial kann so ge- wählt werden, dass es im Betrieb des durch das Verfahren er¬ hältlichen optoelektronischen Bauelements besonders günstige Eigenschaften aufweist. Beispielsweise kann das weitere Ab¬ deckmaterial eine hohe optische Transparenz aufweisen. Das weitere Abdeckmaterial kann auch eingebettete wellenlängen- konvertierende Partikel, eingebettete Streupartikel und/oder eingebettete absorbierende Partikel aufweisen.
In einer Ausführungsform des Verfahrens wird ein zweiter optoelektronischer Halbleiterchip gemeinsam mit dem ersten optoelektronischen Halbleiterchip an der Oberseite des Trägers angeordnet. Dabei werden die erste elektrische An¬ schlussfläche des ersten optoelektronischen Halbleiterchips und eine an einer Oberseite des zweiten optoelektronischen Halbleiterchips angeordnete elektrische Anschlussfläche mit- tels eines Bonddrahts elektrisch leitend verbunden. Vorteil¬ hafterweise können bei dem durch das Verfahren erhältlichen optoelektronischen Bauelement dadurch der erste optoelektro- nische Halbleiterchip und der zweite optoelektronische Halb¬ leiterchip gemeinsam über die erste elektrische Anschlussflä¬ che des Trägers elektrisch angesteuert werden. In einer Ausführungsform des Verfahrens wird ein dritter optoelektronischer Halbleiterchip gemeinsam mit dem ersten optoelektronischen Halbleiterchip an der Oberseite des Trägers angeordnet. Dabei wird das Abdeckmaterial so angeordnet, dass ein zusammenhängender Abschnitt des Abdeckmaterials sich über die Oberseite des ersten optoelektronischen Halbleiterchips und über eine Oberseite des dritten optoelektronischen Halbleiterchips erstreckt. Vorteilhafterweise sind bei dem durch das Verfahren erhältlichen optoelektronischen Bauelement die Oberseite des ersten optoelektronischen Halbleiter- chips und die Oberseite des dritten optoelektronischen Halb¬ leiterchips dann in einer gemeinsamen in dem Gehäusematerial ausgebildeten Kavität angeordnet. Diese Kavität kann dadurch eine Durchmischung der durch den ersten optoelektronischen Halbleiterchip und den dritten optoelektronischen Halbleiter- chip emittierten elektromagnetischen Strahlung bewirken.
In einer Ausführungsform des Verfahrens wird ein dritter optoelektronischer Halbleiterchip gemeinsam mit dem ersten optoelektronischen Halbleiterchip an der Oberseite des Trä- gers angeordnet. Dabei werden körperlich voneinander getrennte Abschnitte des Abdeckmaterials über der Oberseite des ersten optoelektronischen Halbleiterchips und über einer Oberseite des dritten optoelektronischen Halbleiterchips angeordnet. Bei dem durch das Verfahren erhältlichen optoelekt- ronischen Bauelement sind die Oberseite des ersten optoelekt¬ ronischen Halbleiterchips und die Oberseite des dritten opto¬ elektronischen Halbleiterchips dann in voneinander getrennten in dem Gehäusematerial ausgebildeten Kavitäten angeordnet. Dies ermöglicht es, diese Kavitäten mit besonders geringer Größe auszubilden.
In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines weiteren Materials über dem Abdeckmaterial und/oder dem weiteren Abdeckmaterial und/oder dem Gehäusematerial. Das weitere Material kann dabei beispielsweise als Antireflexschicht , als farbige Schicht zur Farbgebung des durch das Verfahren erhältlichen optoelektro- nischen Bauelements, zur Kontrastverbesserung oder als optische Linse dienen. Das weitere Material kann auch aufgeraut, lateral strukturiert oder mehrlagig ausgebildet sein.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstel- lung
Figur 1 eine Aufsicht auf einen Teil eines Trägers mit darauf angeordneten optoelektronischen Halbleiterchips ;
Figur 2 eine erste geschnittene Seitenansicht des Trägers mit den darauf angeordneten optoelektronischen Halbleiterchips ;
Figur 3 eine zweite geschnittene Seitenansicht dieses
Trägers mit den darauf angeordneten optoelektro¬ nischen Halbleiterchips;
Figur 4 eine Aufsicht auf den gesamten Träger;
Figur 5 in einer Kreuzmatrix-Verschaltung angeordnete
Leuchtdioden;
Figur 6 eine Aufsicht auf eine an der Oberseite des Trä- gers angeordnete obere Trägermetallisierung;
Figur 7 in dem Träger ausgebildete Durchkontakte; eine Aufsicht auf eine an einer Unterseite des Trägers angeordnete untere Trägermetallisierung; eine Aufsicht auf einen Teil der Oberseite des Trägers mit den darauf angeordneten optoelektro¬ nischen Halbleiterchips nach dem Herstellen von Bonddrahtverbindungen; eine erste geschnittene Seitenansicht des Trägers in dem in Figur 9 gezeigten Bearbeitungsstand; eine zweite geschnittene Seitenansicht des Trä¬ gers in dem in Figur 9 gezeigten Bearbeitungsstand; eine Aufsicht auf die Oberseite des Trägers und die darauf angeordneten optoelektronischen Halbleiterchips nach dem Anordnen eines Abdeckmaterials über Oberseiten der optoelektronischen Halbleiterchips ; eine erste geschnittene Seitenansicht des Trägers in dem in Figur 12 gezeigten Bearbeitungsstand; eine zweite geschnittene Seitenansicht des Trä¬ gers in dem in Figur 12 gezeigten Bearbeitungsstand; eine Aufsicht auf den Träger und die optoelektro¬ nischen Halbleiterchips nach dem Anordnen eines Gehäusematerials über der Oberseite des Trägers; eine erste geschnittene Seitenansicht des Trägers in dem in Figur 15 gezeigten Bearbeitungsstand; eine zweite geschnittene Seitenansicht des Trä¬ gers in dem in Figur 15 gezeigten Bearbeitungsstand; Figur 18 eine geschnittene Seitenansicht des Trägers nach einem Anordnen eines weiteren Materials über dem
Abdeckmaterial und dem Gehäusematerial;
Figur 19 eine geschnittene Seitenansicht des Trägers, der darauf angeordneten optoelektronischen Halb- leiterchips, des darüber angeordneten Abdeckmate¬ rials und des über dem Träger angeordneten Gehäusematerials gemäß einer alternativen Ausführungs¬ form; und
Figur 20 eine weitere geschnittene Seitenansicht der in
Figur 19 gezeigten Ausführungsform.
Figur 1 zeigt in schematischer Darstellung eine Aufsicht auf eine Oberseite eines Teils eines zur Herstellung eines opto¬ elektronischen Bauelements vorgesehen Trägers 100. Figur 2 zeigt eine schematische geschnittene Seitenansicht des Trä- gers 100 in dem in Figur 1 dargestellten Bearbeitungsstand. Figur 3 zeigt eine weitere schematische geschnittene Seiten¬ ansicht des Trägers 100 in dem in Figur 1 gezeigten Bearbei¬ tungsstand. Die Schnittlinien, entlang derer der Träger 100 in den Darstellungen der Figuren 2 und 3 geschnitten ist, sind in Figur 1 eingezeichnet.
Das optoelektronische Bauelement, zu dessen Herstellung der Träger 100 vorgesehen ist, ist in dieser Beschreibung beispielhaft als Videowand-Modul ausgebildet. Ein Videowand-Mo- dul kann als Modul zum Aufbau einer Videowand dienen. Die Vi¬ deowand kann in diesem Fall eine Vielzahl gleichartiger Videowand-Module umfassen. Die Videowand kann zur Anzeige sta¬ tischer oder bewegter ein- oder mehrfarbiger Bilder dienen. Figur 4 zeigt eine stark schematisierte Aufsicht auf die
Oberseite 101 des vollständigen, zur Herstellung eines Video- wand-Moduls vorgesehenen Trägers 100. Die Darstellung der Figur 4 ist vereinfacht und unvollständig, um die grundlegende Geometrie des Videowand-Moduls zu illustrieren. Das Videowand-Modul umfasst eine Mehrzahl von Bildpunkten (Pixeln) 700, die in einem regelmäßigen, zweidimensionalen Bildpunktraster 710 angeordnet sind. Im in Figur 4 gezeigten Beispiel weist das Videowand-Modul 16 χ 16 Bildpunkte 700 auf. Das Bildpunktraster 710 umfasst also 16 Spalten und 16 Zeilen. Es ist jedoch ebenfalls möglich, das Videowand-Mo¬ dul mit einer anderen Anzahl von Bildpunkten 700 auszubilden, beispielsweise mit 8 >< 8 Bildpunkten 700, mit 4 ^ 4 Bildpunk¬ ten 700 oder mit 32 χ 32 Bildpunkten 700. Ebenfalls möglich ist, dass sich die Anzahl der Zeilen des Bildpunktrasters 710 von der Anzahl der Spalten des Bildpunktrasters 710 unterscheidet. In diesem Fall kann das Videowand-Modul beispiels¬ weise 8 x 16 Bildpunkte 700 aufweisen.
Die Bildpunkte 700 des Videowand-Moduls sind in dem in Fi- gur 4 gezeigten Beispiel quadratisch ausgebildet. Da auch das Bildpunktraster 710 in dem in Figur 4 gezeigten Beispiel quadratisch ist, weist das Videowand-Modul insgesamt eine quadratische Form auf. Die Bildpunkte 700 könnten allerdings auch rechteckig ausgebildet werden. In diesem Fall kann das Videowand-Modul eine nicht quadratische Rechteckform aufwei¬ sen. Ebenfalls denkbar ist, die Bildpunkte 700 mit nicht¬ quadratischer Rechteckform auszubilden und das Bildpunktraster 710 mit einer unterschiedlichen Zahl von Zeilen und Spalten auszubilden, so dass das Videowand-Modul insgesamt eine quadratische Form aufweist.
Die einzelnen Bildpunkte 700 des Videowand-Moduls können eine Kantenlänge aufweisen, die beispielsweise zwischen 0,3 mm und 2 mm liegt, insbesondere beispielsweise zwischen 0,5 mm und 1 mm. Falls die Bildpunkte 700 quadratisch ausgebildet sind, so können sie somit beispielsweise eine Größe von 1 mm χ 1 mm aufweisen. Das Videowand-Modul kann in diesem Fall beispiels¬ weise eine Kantenlänge von 16 mm aufweisen. Es kann günstig sein, wenn das Videowand-Modul zum Ausgleich von Toleranzen eine etwas geringere Kantenlänge aufweist, beispielsweise eine Kantenlänge von 15, 9 mm. Jeder Bildpunkt 700 des Videowand-Moduls umfasst in dem in
Figur 4 gezeigten Beispiel drei optoelektronische Halbleiter¬ chips 200. Die optoelektronischen Halbleiterchips 200 sind jeweils zur Emission elektromagnetischer Strahlung, beispielsweise zur Emission sichtbaren Lichts, ausgebildet. Die optoelektronischen Halbleiterchips 200 können beispielsweise als Leuchtdiodenchips (LED-Chips) ausgebildet sein. Die drei optoelektronischen Halbleiterchips 200 eines Bildpunktes 700 können dazu ausgebildet sein, Licht unterschiedlicher Farben zu emittieren. Beispielsweise können die drei optoelektroni- sehen Halbleiterchips 200 eines Bildpunkts 700 ausgebildet sein, rotes, grünes und blaues Licht zu emittieren. Durch ad¬ ditive Mischung der durch die optoelektronischen Halbleiterchips 200 eines Bildpunktes 700 emittierten Strahlung wird es dadurch jedem Bildpunkt 700 ermöglicht, Licht mit einer in weiten Grenzen einstellbaren Farbe zu emittieren.
Es ist allerdings ebenfalls möglich, das Videowand-Modul mit einer anderen Anzahl von optoelektronischen Halbleiterchips 200 pro Bildpunkt 700 auszubilden. Beispielsweise kann jeder Bildpunkt 700 des Videowand-Moduls einen optoelektroni¬ schen Halbleiterchip 200, zwei optoelektronische Halbleiterchips 200 oder mehr als drei optoelektronische Halbleiter¬ chips 200 aufweisen. Die optoelektronischen Halbleiterchips 200 können dabei beispielsweise dazu ausgebildet sein, blaues, grünes, gelbes, rotes oder oranges Licht zu emittie¬ ren .
Im in Figur 4 gezeigten Beispiel sind die einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 li- near nebeneinander angeordnet. Dabei sind die optoelektronischen Halbleiterchips 200 derart in Zeilen angeordnet, dass alle optoelektronischen Halbleiterchips 200 aller Bild- punkte 700 einer Zeile des Bildpunktrasters 710 des Video¬ wand-Moduls in einer gemeinsamen Zeile angeordnet sind. Es ist allerdings ebenfalls möglich, die optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 in Spalten anzuord- nen, so dass alle optoelektronischen Halbleiterchips 200 al¬ ler Bildpunkte 700 einer Spalte des Bildpunktrasters 710 des Videowand-Moduls in einer gemeinsamen Spalte angeordnet sind. Ebenfalls möglich ist, die einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 anders als linear neben- einander anzuordnen, beispielsweise in einer Dreiecksanord¬ nung oder einer vertikal versetzten Anordnung. Eine lineare Anordnung der einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 des Videowand-Moduls kann Vor¬ teile bei der durch das Videowand-Modul erreichbaren Bildqua- lität liefern.
Die einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 können beispielsweise einen Abstand (Halb- leiterchip-zu-Halbleiterchip-Abstand) aufweisen, der zwischen 30 ym und 200 ym liegt. Dabei können die einzelnen optoelekt¬ ronischen Halbleiterchips 200 beispielsweise Kantenlängen aufweisen, die zwischen 0,05 mmm und 0,24 mm liegen.
Die optoelektronischen Halbleiterchips 200 des Videowand-Mo- duls sind in einer Kreuzmatrix-Verschaltung 720 angeordnet, die in Figur 5 ausschnittsweise schematisch dargestellt ist.
Jeder optoelektronische Halbleiterchip 200 weist eine erste elektrische Anschlussfläche 240 und eine zweite elektrische Anschlussfläche 250 auf. Die erste elektrische Anschlussflä¬ che 240 kann beispielsweise ein Kathodenanschluss des jewei¬ ligen optoelektronischen Halbleiterchips 200 sein. Die zweite elektrische Anschlussfläche 250 bildet dann einen Anodenan- schluss des jeweiligen optoelektronischen Halbleiterchips 200. Die Kreuzmatrix-Verschaltung 720 weist eine logische Matrix von logischen Zeilen und logischen Spalten auf. Die optoelektronischen Halbleiterchips 200 sind derart auf die logi¬ sche Matrix der Kreuzmatrix-Verschaltung 720 verteilt, dass an jeder Kreuzung einer logische Zeile und einer logischen
Spalte einer der optoelektronischen Halbleiterchips 200 ange¬ ordnet ist. Dabei sind die zweiten elektrischen Anschlussflä¬ chen 250 aller optoelektronischen Halbleiterchips 200 einer logischen Zeile durch eine Zeilenleitung der Kreuzmatrix-Ver- Schaltung 720 elektrisch miteinander verbunden. Die ersten elektrischen Anschlussflächen 240 aller optoelektronischen Halbleiterchips 200 einer logischen Spalte der Kreuzmatrix- Verschaltung 720 sind durch eine Spaltenleitung der Kreuzmatrix-Verschaltung 720 elektrisch leitend miteinander ver- bunden.
Die Kreuzmatrix-Verschaltung 720 ermöglicht es, alle opto¬ elektronischen Halbleiterchips 200 einer Zeile der logischen Matrix gleichzeitig unabhängig voneinander anzusteuern. Die optoelektronischen Halbleiterchips 200 aller übrigen Zeilen der logischen Matrix werden während dieser Zeit nicht angesteuert. Die einzelnen Zeilen der logischen Matrix können zeitlich nacheinander angesteuert werden ( Zeilenmultiplexver- fahren) , um auf diese Weise alle in der Kreuzmatrix-Verschal- tung 720 angeordneten optoelektronischen Halbleiterchips 200 unabhängig voneinander anzusprechen.
Die logischen Zeilen und Spalten der logischen Matrix der Kreuzmatrix-Verschaltung können wie die Zeilen und Spalten des Bildpunktrasters 710 des Videowand-Moduls orientiert sein. Dadurch wird es ermöglicht, alle optoelektronischen Halbleiterchips 200 aller Bildpunkte 700 einer Zeile des Bildpunktrasters 710 des Videowand-Moduls gleichzeitig und unabhängig voneinander anzusteuern, während die einzelnen Zeilen des Bildpunktrasters 710 zeitlich nacheinander ange¬ steuert werden. Hierbei sind die einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 jeweils in einer ge- meinsamen logischen Zeile der logischen Matrix, aber in getrennten logischen Spalten der logischen Matrix der Kreuz- matrix-Verschaltung 720 angeordnet, so dass die einzelnen optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 gleichzeitig unabhängig voneinander angesteuert werden können. Die logische Matrix der Kreuzmatrix-Verschaltung 720 um- fasst damit, bei drei optoelektronischen Halbleiterchips 200 pro Bildpunkt 700, drei logische Spalten pro Spalte des Bild¬ punktrasters 710. Die Zeilen und Spalten der Kreuzmatrix-Ver- Schaltung 720 können aber auch gegenüber den Zeilen und Spalten des Bildpunktrasters 710 vertauscht sein.
Die Kreuzmatrix-Verschaltung 720 ermöglicht es, die opto¬ elektronischen Halbleiterchips 200 des Videowand-Moduls mit einer Anzahl externer Kontakte anzusteuern, die geringer ist als die Summe aller elektrischen Anschlussflächen 240, 250 aller optoelektronischen Halbleiterchips 200 des Videowand- Moduls. Es ist lediglich ein externer Kontakt pro logischer Zeile der Kreuzmatrix-Verschaltung 720 und ein externer Kon- takt pro logischer Spalte der Kreuzmatrix-Verschaltung 720 erforderlich. Bei einem beispielhaften Videowand-Modul mit 16 x 16 Bildpunkten 700 und drei optoelektronischen Halbleiterchips 200 pro Bildpunkt 700 umfasst die Kreuzmatrix- Verschaltung 720 16 Zeilen und 3 χ 16 Spalten. Damit sind also 64 externe Kontakte erforderlich.
Figur 6 zeigt in schematischer Darstellung eine Aufsicht auf die Oberseite 101 des gesamten Trägers 100. Figur 7 zeigt in schematischer Darstellung eine Aufsicht auf eine zur Ober- seite 101 parallele Schnittfläche, die sich durch den Trä¬ ger 100 erstreckt. Figur 8 zeigt in schematischer Darstellung eine Aufsicht auf eine der Oberseite 101 gegenüberliegende Unterseite 102 des Trägers 100. In Figuren 6, 7 und 8 ist, wie auch in den meisten der übrigen Figuren, der leichteren Verständlichkeit halber jeweils das Bildpunktraster 710 der Bildpunkte 700 eingezeichnet. Der Träger 100 weist an seiner Oberseite 101 eine obere Trä¬ germetallisierung 110 und an seiner Unterseite 102 eine untere Trägermetallisierung 120 auf. Zwischen der oberen Trägermetallisierung 110 und der unteren Trägermetallisie- rung 120 weist der Träger 100 ein elektrisch isolierendes Ma¬ terial auf, durch das sich Durchkontakte 130 erstrecken, die Abschnitte der oberen Trägermetallisierung 110 elektrisch leitend mit Abschnitten der unteren Trägermetallisierung 120 verbinden .
Das elektrisch isolierende Material des Trägers 100 kann bei¬ spielsweise FR4 aufweisen. Alternativ kann das elektrisch isolierende Material des Trägers 100 aber auch ein anderes Leiterplattenmaterial von FR1 bis FR4 oder CEM1 bis CEM4 auf- weisen. Der Träger 100 kann auch ein Keramiksubstrat, beispielsweise AI2O3 oder A1N, aufweisen. Der Träger 100 kann auch mit einem Metallkern ausgebildet sein.
Die obere Trägermetallisierung 110 umfasst eine Mehrzahl pa- ralleler Zeilenleitungen 111, die die Zeilenleitungen der
Kreuzmatrix-Verschaltung 720 bilden. Die Zeilenleitungen 111 sind an den Zeilen des Bildpunktrasters 710 ausgerichtet. Pro Zeile des Bildpunktrasters 710 ist eine Zeilenleitung 111 vorhanden. Die jeweilige Zeilenleitung 111 erstreckt sich da- bei jeweils über alle Bildpunkte 700 der jeweiligen Zeile des Bildpunktrasters 710. Die einzelnen Zeilenleitungen 111 der oberen Trägermetallisierung 110 sind elektrisch gegeneinander isoliert . Die obere Trägermetallisierung 110 des Trägers 100 umfasst außerdem Zeilenanschlussstrukturen 112 und Spaltenanschluss- strukturen 113, die zwischen den Zeilenleitungen 111 angeordnet sind. Die Zeilenanschlussstrukturen 112 sind elektrisch leitend mit den Zeilenleitungen 111 verbunden. Dabei ist jede Zeilenleitung 111 mit einer Zeilenanschlussstruktur 112 und jede Zeilenanschlussstruktur 112 mit einer Zeilenleitung 111 verbunden. Die obere Trägermetallisierung 110 umfasst pro Spalte des Bildpunktrasters 710 drei Spaltenanschlussstruktu- ren 113. Damit ist jeder durch die drei optoelektronischen Halbleiterchips 200 pro Bildpunkt 700 gebildeten Teilspalte, beziehungsweise jeder logischen Spalte der Kreuzmatrix-Ver- Schaltung 720, eine eigene Spaltenanschlussstruktur 113 zugeordnet. Die Spaltenanschlussstrukturen 113 sind elektrisch gegeneinander, gegen die Zeilenleitungen 111 und gegen die Zeilenanschlussstrukturen 112 isoliert. Figur 7 zeigt die sich von der Oberseite 101 zur Unterseite 102 durch den Träger 100 erstreckenden Durchkontakte 130. Die Durchkontakte 130 sind an Knotenpunkten des Bildpunktrasters 710 angeordnet, an denen jeweils zwei be¬ nachbarte Zeilen und zwei benachbarte Spalten des Bildpunkt- rasters 710 zusammentreffen. Je 2 χ 2 benachbarte Bild¬ punkte 700 bilden eine Gruppe zusammengehöriger Bild¬ punkte 700. Das beispielhafte Bildpunktraster 710 mit 16 χ 16 Bildpunkten 700 umfasst damit 8 >< 8 derartiger Gruppen. An jedem Knotenpunkt des Bildpunktrasters 710, an dem vier Bild- punkte 700 einer Gruppe von Bildpunkten 700 zusammenstoßen, ist ein Durchkontakt 130 angeordnet. Der Träger 100 umfasst damit im dargestellten Beispiel 8 >< 8 Durchkontakte 130.
Jede Zeilenanschlussstruktur 112 und jede Spaltenanschluss- struktur 113 der oberen Trägermetallisierung 110 des Trägers 100 ist elektrisch leitend mit genau einem der Durchkontakte 130 des Trägers 100 verbunden. Jeder Durchkontakt 130 des Trägers 100 ist elektrisch leitend mit genau einer Zei¬ lenanschlussstruktur 112 oder mit genau einer Spaltenan- Schlussstruktur 113 verbunden.
Die untere Trägermetallisierung 120 des Trägers 100 umfasst, wie in Figur 8 gezeigt, mehrere Kontaktflächen 121. Im dargestellten Beispiel umfasst die untere Trägermetallisierung 120 8 x 8 Kontaktflächen 121. Die Kontaktflächen 121 sind dabei, wie die Durchkontakte 130 des Trägers 100, an den Knotenpunk¬ ten des Bildpunktrasters 710 angeordnet, an denen jeweils die vier Bildpunkte 700 einer zusammengehörigen Gruppe von Bildpunkten 700 zusammenstoßen. Jede Kontaktfläche 121 ist elektrisch leitend mit genau einem Durchkontakt 130 verbun¬ den. Die Kontaktflächen 121 weisen im dargestellten Beispiel jeweils eine quadratische Form auf, könnten aber beispiels¬ weise auch jeweils eine Kreisscheibenform oder eine andere Form aufweisen.
Die Positionen der Durchkontakte 130 des Trägers 100 und die Positionen der Kontaktflächen 121 der unteren Trägermetallisierung 120 des Trägers 100 könnten auch gegenüber den in Figuren 7 und 8 gezeigten Positionen verschoben sein. Wesentlich ist lediglich, dass jede Zeilenanschlussstruktur 112 der oberen Trägermetallisierung 110 über einen der Durchkon- takte 130 elektrisch leitend mit einer Kontaktfläche 121 der unteren Trägermetallisierung 120 verbunden ist und auch jede Spaltenanschlussstruktur 113 der oberen Trägermetallisierung 110 über einen der Durchkontakte 130 elektrisch leitend mit einer der Kontaktflächen 121 der unteren Trägermetalli- sierung 120 verbunden ist. Dabei ist jede Kontaktfläche 121 der unteren Trägermetallisierung 120 über genau einen Durchkontakt 130 mit genau einer Zeilenanschlussstruktur 112 oder einer Spaltenanschlussstruktur 113 verbunden. Bevorzugt sind alle Kontaktflächen 121 der unteren Trägerme¬ tallisierung 120 gleich groß. Die Kontaktflächen 121 der unteren Trägermetallisierung 120 des Trägers 100 können ein Land-Grid-Array bilden. In diesem Fall weisen die einzelnen Kontaktflächen 121 bevorzugt einen Abstand von mehr als
250 ym voneinander auf.
Zur Herstellung des optoelektronischen Bauelements, beispielsweise des Videowand-Moduls, werden die optoelektroni¬ schen Halbleiterchips 200 an der Oberseite 101 des Trä- gers 100 angeordnet. Figuren 1 bis 3 zeigen den dadurch erreichten Bearbeitungsstand. Es werden drei optoelektronische Halbleiterchips 200 pro Bildpunkt 700 des Bildpunktrasters 710 an der Oberseite 101 des Trägers 100 angeordnet. Die drei optoelektronischen Halb¬ leiterchips 200 jedes Bildpunktes 700 können beispielsweise zur Emission elektromagnetischer Strahlung mit einer Wellenlänge aus dem blauen, aus dem grünen und aus dem roten Spektralbereich vorgesehen sein.
Jeder optoelektronische Halbleiterchip 200 weist eine Ober- seite 201 und eine der Oberseite 201 gegenüberliegende Unter¬ seite 202 auf. Die erste elektrische Anschlussfläche 240 des optoelektronischen Halbleiterchips 200 ist dabei an seiner Oberseite 201 angeordnet. Die zweite elektrische Anschluss¬ fläche 250 ist an der Unterseite 202 angeordnet. Die Obersei- ten 201 der optoelektronischen Halbleiterchips 200 bilden
Strahlungsemissionsflächen der optoelektronischen Halbleiterchips 200. Im Betrieb der optoelektronischen Halbleiterchips 200 wird durch die optoelektronischen Halbleiterchips 200 erzeugte elektromagnetische Strahlung an den Ober- Seiten 201 der optoelektronischen Halbleiterchips 200 abge¬ strahlt. Die abgestrahlte elektromagnetische Strahlung ist dabei im Wesentlichen um eine zu den Oberseiten 201 senkrechte Richtung zentriert. Die optoelektronischen Halbleiterchips 200 werden auf den
Zeilenleitungen 111 der oberen Trägermetallisierung 110 des Trägers 100 angeordnet. Dabei werden die optoelektronischen Halbleiterchips 200 so angeordnet, dass die Unterseiten 202 der optoelektronischen Halbleiterchips 200 der Oberseite 101 des Trägers 100 zugewandt sind und die an den Unterseiten 202 der optoelektronischen Halbleiterchips 200 angeordneten zweiten elektrischen Anschlussflächen 250 elektrisch leitend mit den Zeilenleitungen 111 verbunden werden. Hierzu können die optoelektronischen Halbleiterchips 200 beispielsweise mittels eines Lots oder eines elektrisch leitenden Klebers an den
Zeilenleitungen 111 der oberen Trägermetallisierung 110 befestigt werden. In dem in Figuren 1 bis 3 gezeigten Beispiel umfassen die an der Oberseite 101 des Trägers 100 angeordneten optoelektronischen Halbleiterchips 200 einen ersten optoelektronischen Halbleiterchip 210, einen zweiten optoelektronischen Halb- leiterchip 220 und einen dritten optoelektronischen Halbleiterchip 230. Der erste optoelektronische Halbleiter¬ chip 210 und der zweite optoelektronische Halbleiterchip 220 sind nebeneinander in einem gemeinsamen Bildpunkt 700 des Bildpunktrasters 710 angeordnet. Der dritte optoelektronische Halbleiterchip 230 ist in einem Bildpunkt 700 angeordnet, der dem Bildpunkt 700 des ersten optoelektronischen Halbleiterchips 210 benachbart ist und in derselben Spalte und einer benachbarten Zeile des Bildpunktrasters 710 angeordnet ist. Dabei sind der erste optoelektronische Halbleiterchip 210 und der dritte optoelektronische Halbleiterchip 230 jeweils in der Mitte ihrer Bildpunkte 700 angeordnet, so dass sich der erste optoelektronische Halbleiterchip 210 und der dritte optoelektronische Halbleiterchip 230 in einer gemeinsamen Teilspalte dieser Spalte des Bildpunktrasters befinden. Der zweite optoelektronische Halbleiterchip 220 ist in einer be¬ nachbarten Teilspalte dieser Spalte des Bildpunktrasters 710 angeordnet .
Figur 9 zeigt eine schematische Aufsicht auf die Ober- seite 101 des Trägers 100 in einem der Darstellung der Figu¬ ren 1 bis 3 zeitlich nachfolgenden Bearbeitungsstand. Figu¬ ren 10 und 11 zeigen schematische geschnittene Seitenansich¬ ten des Trägers 100 in dem in Figur 9 gezeigten Bearbeitungs¬ stand .
Die ersten elektrischen Anschlussflächen 240 der optoelektronischen Halbleiterchips 200 sind über Bonddrähte 260 spalten¬ weise elektrisch leitend miteinander verbunden worden. Die Bonddrähte 260 bilden damit die Spaltenleitungen der Kreuz- matrix-Verschaltung 720 der Figur 5. Jede Teilspalte jeder Spalte des Bildpunktrasters 710, also jede logische Spalte der Kreuzmatrix-Verschaltung 720, ist separat über Bond- drähte 260 durchverbunden worden. Somit ist die erste elekt¬ rische Anschlussfläche 240 des ersten optoelektronischen Halbleiterchips 210 über einen Bonddraht 260 elektrisch lei¬ tend mit der ersten elektrischen Anschlussfläche 240 des dritten optoelektronischen Halbleiterchips 230 verbunden worden. Die erste elektrische Anschlussfläche 240 des zweiten optoelektronischen Halbleiterchips 220 ist dagegen weder mit der ersten elektrischen Anschlussfläche 240 des ersten optoelektronischen Halbleiterchips 210 noch mit der ersten elektrischen Anschlussfläche 240 des dritten optoelektronischen Halbleiterchips 230 verbunden worden.
Zusätzlich ist jede durch Bonddrähte 260 gebildete Spalten¬ leitung mit mindestens einer Spaltenanschlussstruktur 113 der oberen Trägermetallisierung 110 elektrisch leitend verbunden worden. Somit sind die erste elektrische Anschlussfläche 240 des ersten optoelektronischen Halbleiterchips 210 und die erste elektrische Anschlussfläche 240 des dritten optoelekt¬ ronischen Halbleiterchips 230 beide mit einer der Spaltenan- schlussstrukturen 113 der oberen Trägermetallisierung 110 verbunden worden. In dem in Figuren 9 bis 11 gezeigten Beispiel ist diese Spaltenanschlussstruktur 113 zwischen dem ersten optoelektronischen Halbleiterchip 210 und dem dritten optoelektronischen Halbleiterchip 230 angeordnet. Je ein oder mehrere Bonddrähte 260 erstrecken sich von der ersten
elektrischen Anschlussfläche 240 des ersten optoelektronischen Halbleiterchips 210 zu der Spaltenanschlussstruktur 113 und von der Spaltenanschlussstruktur 113 zu der ersten elektrischen Anschlussfläche 240 des dritten optoelektronischen Halbleiterchips 230.
Die Bonddrähte 260 zwischen den optoelektronischen Halbleiterchips 200 können sich jeweils direkt von der ersten elektrischen Anschlussfläche 240 eines optoelektronischen Halbleiterchips 200 zur ersten elektrischen Anschlussflä¬ che 240 des nächsten optoelektronischen Halbleiterchips 200 erstrecken. Die Bonddrähte 260 können zwischen den ersten elektrischen Anschlussflächen 240 der optoelektronischen Halbleiterchips 200 benachbarter Zeilen aber auch jeweils zur Oberseite 101 des Trägers 100 verlaufen.
Die einzelnen Abschnitte jeder durch Bonddrähte 260 gebilde- ten Spaltenleitung, also die Abschnitte zwischen den ersten elektrischen Anschlussflächen 240 der verschiedenen optoelektronischen Halbleiterchips 200 und/oder die Abschnitte zwischen den elektrischen Anschlussflächen 240 und der Oberseite 101 des Trägers 100, können jeweils durch einzelne Bonddrähte 260 oder durch einen einzigen durchlaufenden Bonddraht 260 pro Spaltenleitung gebildet sein. Die Verbindungen zwischen den Bonddrähten 260 und den ersten elektrischen Anschlussflächen 240 sowie die Verbindungen zwischen den Bonddrähten 260 und den Spaltenanschlussstrukturen 113 können beispielsweise Ball-Bond-Verbindungen oder Wedge-Bond-Verbin- dungen sein. Bevorzugt erstrecken sich die Bonddrähte 260 in zur Oberseite 101 des Trägers 100 senkrechter Richtung mög¬ lichst wenig weit in die Höhe. Die Bonddrähte 260 können sich beispielsweise weniger als 150 ym oder sogar weniger als 50 ym in die Höhe erstrecken.
Figur 12 zeigt eine schematische Aufsicht auf die Ober¬ seite 101 des Trägers 100 und die auf der Oberseite 101 des Trägers 100 angeordneten optoelektronischen Halbleiter- chips 200 in einem der Darstellung der Figuren 9 bis 11 zeitlich nachfolgenden Bearbeitungsstand. Figuren 13 und 14 zei¬ gen schematische geschnittene Seitenansichten des Trägers 100 und der optoelektronischen Halbleiterchips 200 in dem in Figur 12 gezeigten Bearbeitungsstand.
An den Oberseiten 201 der optoelektronischen Halbleiterchips 200 ist ein Abdeckmaterial 300 angeordnet worden. Das Abdeckmaterial 300 bedeckt die Oberseiten 201 der optoelekt¬ ronischen Halbleiterchips 200 zumindest teilweise. Das Ab- deckmaterial 300 kann sich auch über die Oberseiten 201 der optoelektronischen Halbleiterchips 200 hinaus erstrecken und Teile der Oberseite 101 des Trägers 100 in der Umgebung der optoelektronischen Halbleiterchips 200 und/oder sich zwischen den Oberseiten 201 und den Unterseiten 202 der optoelektronischen Halbleiterchips 200 erstreckende Seitenflächen der optoelektronischen Halbleiterchips 200 bedecken. Das Abdeckmaterial 300 ist in mehrere körperlich voneinander getrennte Abschnitte unterteilt. Die über den einzelnen Bild¬ punkten 700 des Bildpunktrasters 710 angeordneten Abschnitte des Abdeckmaterials 300 sind körperlich voneinander getrennt. Es kann über den Oberseiten 201 der drei optoelektronischen Halbleiterchips 200 eines Bildpunkts 700 jeweils ein einziger zusammenhängender Abschnitt des Abdeckmaterials 300 angeord¬ net sein, der die Oberseiten 201 dieser drei optoelektronischen Halbleiterchips 200 gemeinsam bedeckt, wie dies bei¬ spielhaft bei dem den ersten optoelektronischen Halbleiter- chip 210 umfassenden Bildpunkt 700 dargestellt ist. In diesem Fall kann das Abdeckmaterial 300 zwischen den optoelektronischen Halbleiterchips 200 auch Teile der Oberseite 101 des Trägers 100 bedecken. Alternativ kann aber auch über der Oberseite 201 jedes optoelektronischen Halbleiterchips 200 eines einzigen Bildpunkts 700 jeweils ein eigener Abschnitt des Abdeckmaterials 300 angeordnet sein, der von den über den Oberseiten 201 aller anderen optoelektronischen Halbleiterchips 200 angeordneten Abschnitten des Abdeckmaterials 300 körperlich getrennt ist. Dies ist beispielhaft bei dem den dritten optoelektronischen Halbleiterchip 230 umfassenden Bildpunkt 700 gezeigt. Auch in diesem Fall können sich die Abschnitte des Abdeckmaterials 300 jeweils über die Oberseite 201 des optoelektronischen Halbleiterchips 200 hinaus erstre¬ cken und Teile der Oberseite 101 des Trägers 100 bedecken. Die Abschnitte des Abdeckmaterials 300 können aber auch auf die Oberseiten 201 der optoelektronischen Halbleiterchips 200 begrenzt sein.
Das Abdeckmaterial 300 kann einen Fotolack oder ein anderes fotostrukturierbares Material, beispielsweise ORMOCER oder
Silikon, aufweisen. Das Abdeckmaterial 300 kann in einem ersten Schritt flächig über der Oberseite 101 des Trägers 100 und über den Oberseiten 201 der optoelektronischen Halbleiterchips 200 angeordnet worden und anschließend mittels eines Fotostrukturierungsverfahrens auf die in Figuren 12 bis 14 gezeigten Abschnitte begrenzt worden sein, indem es in den übrigen Abschnitten entfernt wurde. Das flächige Aufbringen des Abdeckmaterials 300 kann beispielsweise durch Aufschleu¬ dern, Aufsprühen, ein Dosierverfahren oder durch Laminieren erfolgt sein. Das flächige Aufbringen des Abdeckmaterials 300 kann dabei in einem oder mehreren Schritten erfolgt sein. An- statt durch ein Fotostrukturierungsverfahren kann das Abdeckmaterial 300 auch durch ein Laserstrukturierungsverfahren o- der ein anderes Strukturierungsverfahren strukturiert worden sein. Das Abdeckmaterial 300 kann auch bereits in struktu¬ rierter Form aufgebracht worden sein, beispielsweise durch Laminieren einer strukturierten Folie oder durch ein 3D- Druckverfahren .
Vor dem Anordnen des Abdeckmaterials 300 kann ein optisch absorbierendes Material 500 an der Oberseite 101 des Trä- gers 100 angeordnet worden sein. Dieses optisch absorbierende Material 500 kann die Oberseite 101 des Trägers 100 vollstän¬ dig oder teilweise bedecken, bedeckt die Oberseiten 201 der optoelektronischen Halbleiterchips 200 jedoch nicht. Das op¬ tisch absorbierende Material 500 kann jedoch die sich zwi- sehen den Oberseiten 201 und den Unterseiten 202 der optoelektronischen Halbleiterchips 200 erstreckenden Seitenflä¬ chen der optoelektronischen Halbleiterchips 200 bedecken. Die optoelektronischen Halbleiterchips 200 sind dann zumindest teilweise in das optisch absorbierende Material 500 eingebet- tet. Das optisch absorbierende Material 500 ist beispielhaft im rechten Teil der Figur 13 gezeigt.
Das optisch absorbierende Material 500 kann beispielsweise durch ein Fotostrukturierungsverfahren aufgebracht und struk- turiert worden sein.
Falls das optisch absorbierende Material 500 vor dem Anordnen des Abdeckmaterials 300 an der Oberseite 101 des Trägers 100 angeordnet worden ist, so wird das Abdeckmaterial 300 zumin¬ dest teilweise auf dem optisch absorbierenden Material 500 angeordnet. Das optisch absorbierende Material 500 wird dann zumindest teilweise durch das Abdeckmaterial 300 bedeckt.
Das optisch absorbierende Material 500 kann dazu dienen, bei dem fertigen optoelektronischen Bauelement, beispielsweise dem Videowand-Modul, einen optischen Kontrast zwischen den Strahlungsemittierenden Oberseiten 201 der optoelektronischen Halbleiterchips 200 und den die Oberseiten 201 des optoelekt¬ ronischen Halbleiterchips 200 umgebenden Abschnitten der Oberseite 101 des Trägers 100 zu erhöhen. Das optisch absor¬ bierende Material 500 kann auch durch eine Reduktion von Streulicht eine Fotostrukturierung des Abdeckmaterials 300 erleichtern.
Da das Abdeckmaterial 300 die Oberseiten 201 der optoelektro¬ nischen Halbleiterchips 200 und damit auch die an den Ober¬ seiten 201 der optoelektronischen Halbleiterchips 200 ange- ordneten ersten elektrischen Kontaktflächen 240 der optoelektronischen Halbleiterchips 200 zumindest teilweise be¬ deckt, werden auch erste Abschnitte 261 der mit den ersten elektrischen Anschlussflächen 240 der optoelektronischen Halbleiterchips 200 verbundenen Bonddrähte 260 in das Abdeck- material 300 eingebettet. Das Aufbringen des Abdeckmaterials 300 erfolgt so, dass die Bonddrähte 260 dabei nicht beschä¬ digt werden.
Das Abdeckmaterial 300 kann bei dem fertigen optoelektroni- sehen Bauelement über den Oberseiten 201 der optoelektronischen Halbleiterchips 200 verbleiben. In diesem Fall kann das Abdeckmaterial 300 zweckmäßigerweise eine hohe Transparenz aufweisen. Das Abdeckmaterial 300 kann beispielsweise für elektromagnetische Strahlung mit einer Wellenlänge aus zumin- dest einem Teil des ultravioletten bis infraroten Spektralbereichs einen Transmissionsgrad von mindestens 10 % aufweisen. Das Abdeckmaterial 300 kann in diesem Fall zusätzlich einge¬ bettete Partikel aufweisen, beispielsweise wellenlängenkon¬ vertierende Partikel, Streupartikel und/oder absorbierende Partikel. In das Abdeckmaterial 300 eingebettete wellenlän- genkonvertierende Partikel können dazu vorgesehen sein, von den optoelektronischen Halbleiterchips 200 emittierte elekt¬ romagnetische Strahlung zumindest teilweise in elektromagne¬ tische Strahlung einer anderen Wellenlänge zu konvertieren. In das Abdeckmaterial eingebettete Streupartikel können dazu vorgesehen sein, von den optoelektronischen Halbleiterchips 200 emittierte elektromagnetische Strahlung diffus zu
streuen, um eine gute Durchmischung der durch unterschiedliche optoelektronische Halbleiterchips 200 emittierten elekt¬ romagnetischen Strahlung zu erreichen und/oder eine homogene und/oder isotrope Abstrahlung durch das optoelektronische
Bauelement zu erreichen. In das Abdeckmaterial 300 eingebet¬ tete Streupartikel können auch dazu dienen, die Sichtbarkeit der einzelnen optoelektronischen Halbleiterchips 200 und/oder der Bonddrähte 260 von außerhalb des optoelektronischen Bau- elements zu reduzieren. Hierzu können auch in das Abdeckmate¬ rial 300 eingebettete absorbierende Partikel dienen.
Das Abdeckmaterial 300 kann alternativ auch in einem nachfol¬ genden Bearbeitungsschritt entfernt werden. In diesem Fall muss das Abdeckmaterial 300 nicht transparent ausgebildet sein .
Figur 15 zeigt in schematischer Darstellung eine Aufsicht auf die Oberseite 101 des Trägers 100 und die an der Ober- seite 101 des Trägers 100 angeordneten optoelektronischen
Halbleiterchips 200 in einem der Darstellung der Figuren 12 bis 14 zeitlich nachfolgenden Bearbeitungsstand. Figuren 16 und 17 zeigen schematische geschnittene Seitenansichten des Trägers 100 und der optoelektronischen Halbleiterchips 200 in dem in Figur 15 gezeigten Bearbeitungsstand. Über der Oberseite 101 des Trägers 100 ist ein Gehäusemate¬ rial 400 angeordnet worden. Dabei sind die Abschnitte des Ab¬ deckmaterials 300 zumindest teilweise durch das Gehäusemate¬ rial 400 umschlossen worden. Das Abdeckmaterial 300 ist also zumindest teilweise in das Gehäusematerial 400 eingebettet worden. Das Abdeckmaterial 300 und das Gehäusematerial 400 bilden gemeinsam einen Teil eines Gehäuses 600. An einer von der Oberseite 101 des Trägers 100 abgewandten Oberseite 601 des Gehäuses 600 sind die Abschnitte des Abdeckmaterials 300 nicht durch das Gehäusematerial 400 bedeckt. Die Abschnitte des Abdeckmaterials 300 liegen an der Oberseite 601 des Ge¬ häuses 600 frei. Bevorzugt schließen die Abschnitte des Ab¬ deckmaterials 300 und das Gehäusematerial 400 an der Ober¬ seite 601 des Gehäuses 600 bündig ab.
Das Gehäusematerial 400 kann beispielsweise durch Druck-Zeit- Dosierung, durch Jetting, durch ein Formverfahren (Moldver- fahren) , beispielsweise durch Spritzpressen, folienunterstütztes oder nicht-folienunterstützen Spritzgießen, durch Heißpressen oder Formpressen, oder durch ein Druckverfahren über der Oberseite 101 des Trägers 100 angeordnet worden sein. Das Gehäusematerial 400 kann beispielsweise einen
Kunststoff aufweisen, beispielsweise ein Duroplast, etwa ein Epoxid, ein Silikon oder ein Acrylat, oder ein Thermoplast. Das Gehäusematerial 400 kann einen Füllstoff aufweisen. Es ist zweckmäßig, dass das Gehäusematerial 400 hochgefüllt ist und eine große Härte aufweist. In diesem Fall kann das Gehäu¬ sematerial 400 das durch das beschriebene Herstellungsverfah¬ ren erhältliche optoelektronische Bauelement wirksam vor ei- ner Beschädigung und vor thermo-mechanischen Verspannungen schützen .
Das Gehäusematerial 400 kann optisch reflektierend, bei¬ spielsweise weiß, optisch absorbierend, beispielsweise schwarz, oder andersfarbig ausgebildet sein. Das Gehäusemate¬ rial 400 kann auch transparent ausgebildet sein. Während des Anordnens des Gehäusematerials 400 über der Ober¬ seite 101 des Trägers 100 sind nicht bereits in das Abdeckma¬ terial 300 eingebettete zweite Abschnitte 262 der Bond¬ drähte 260 in das Gehäusematerial 400 eingebettet worden. Die zweiten Abschnitte 262 der Bonddrähte 260 können unmittelbar an die ersten Abschnitte 261 der Bonddrähte 260 angrenzen. Die Einbettung der Bonddrähte 260 in entweder das Abdeckmate¬ rial 300 oder das Gehäusematerial 400 kann vollständig sein. Es können aber auch weitere Abschnitte der Bonddrähte 260 au- ßerhalb sowohl des Abdeckmaterials 300 als auch des Gehäuse¬ materials 400 angeordnet sein. Beispielsweise können weitere Abschnitte der Bonddrähte 260 in das optisch absorbierende Material 500 eingebettet sein. Durch die Einbettung der zwei¬ ten Abschnitte 262 der Bonddrähte 260 in das Gehäusemate- rial 400 werden die Bonddrähte 260 fixiert und vor einer Be¬ schädigung durch äußere Einwirkungen geschützt.
Die in das Gehäusematerial 400 eingebetteten Abschnitte des Abdeckmaterials 300 bilden in dem Gehäusematerial 400 Kavitä- ten 410. Die Grenzflächen zwischen dem Abdeckmaterial 300 und dem Gehäusematerial 400 bilden Wandungen 411 der Kavitä- ten 410. Diese Wandungen 411 sind in dem in Figuren 16 und 17 gezeigten Beispiel senkrecht zu den Oberseiten 201 der opto¬ elektronischen Halbleiterchips 200 orientiert. Die Wandun- gen 411 können aber auch gegenüber einer senkrecht zu den Oberseiten 201 der optoelektronischen Halbleiterchips 200 orientierten Richtung um einen Winkel zwischen -60° und +60° geneigt sein. Die Oberseiten 201 der optoelektronischen Halbleiterchips 200 sind in den durch das Abdeckmaterial 300 gebildeten Kavitä- ten 410 angeordnet. Es kann jede Oberseite 201 jedes opto¬ elektronischen Halbleiterchips 200 in jeweils einer eigenen Kavität 410 angeordnet sein, wie dies beispielsweise bei dem den dritten optoelektronischen Halbleiterchip 230 umfassenden Bildpunkt 700 der Fall ist. Es können aber auch die Obersei¬ ten 201 aller optoelektronischen Halbleiterchips 200 eines gemeinsamen Bildpunkt 700 in einer gemeinsamen Kavität 410 angeordnet sein, wie dies beispielhaft bei dem den ersten optoelektronischen Halbleiterchips 210 umfassenden Bildpunkt 700 dargestellt ist. Mit dem in Figuren 15 bis 17 gezeigten Bearbeitungsstand kann das Herstellungsverfahren abgeschlossen sein. Das durch das beschriebene Verfahren erhaltene Erzeugnis bildet ein opto¬ elektronisches Bauelement 10. Das optoelektronische Bauele¬ ment 10 kann beispielsweise ein Videowand-Modul sein.
Ausgehend von dem in Figuren 15 bis 17 gezeigten Bearbeitungsstand können wahlweise noch zusätzliche Bearbeitungs¬ schritte erfolgen. Es ist möglich, das in den in dem Gehäusematerial 400 gebildeten Kavitäten 410 angeordnete Abdeckmate- rial 300 zu entfernen. Das Entfernen des Abdeckmaterials 300 kann beispielsweise durch Herauslösen des Abdeckmaterials 300 mit einem Lösungsmittel erfolgen. Das in einem vorhergegange¬ nen Bearbeitungsschritt an den Oberseiten 201 der optoelekt¬ ronischen Halbleiterchips 200 angeordnete Abdeckmaterial 300 muss in diesem Fall nicht lichtdurchlässig ausgebildet sein.
Es ist möglich, die Kavitäten 410 in dem Gehäusematerial 400 nach dem Entfernen des Abdeckmaterials 300 leer zu belassen. Ebenfalls möglich ist, nach dem Entfernen des Abdeckmateri- als 300 aus den Kavitäten 410 in dem Gehäusematerial 400 ein weiteres Abdeckmaterial in die Kavitäten 410 einzubringen. Dabei werden die in den Kavitäten 410 angeordneten Oberseiten 201 der optoelektronischen Halbleiterchips 200 zumindest teilweise durch das weitere Abdeckmaterial bedeckt. Außerdem werden die ersten Abschnitte 261 der Bonddrähte 260 zumindest teilweise in das weitere Abdeckmaterial eingebettet. Es ist zweckmäßig, wenn das weitere Abdeckmaterial derart in den Ka¬ vitäten 410 des Gehäusematerials 400 angeordnet wird, dass das Gehäusematerial 400 und das weitere Abdeckmaterial an der Oberseite 601 des Gehäuses 600 bündig abschließen, das wei¬ tere Abdeckmaterial die Kavitäten 410 also vollständig füllt. Es ist zweckmäßig, dass das weitere Abdeckmaterial für elekt¬ romagnetische Strahlung mit einer Wellenlänge aus zumindest einem Teil des ultravioletten bis infraroten Spektralbereichs einen Transmissionsgrad von mindestens 10 % aufweist. Dadurch wird es ermöglicht, dass von den optoelektronischen Halb¬ leiterchips 200 emittierte elektromagnetische Strahlung das weitere Abdeckmaterial durchdringt. Das weitere Abdeckmate¬ rial kann zusätzlich optisch wirksam sein, beispielsweise eingebettete Streupartikel, eingebettete wellenlängenkonver- tierende Partikel oder eingebettete absorbierende Partikel aufweisen .
Figur 18 zeigt eine schematische geschnittene Seitenansicht des optoelektronischen Bauelements 10 nach der Durchführung weiterer optionaler Bearbeitungsschritte, die dem in Figur 16 gezeigten Bearbeitungsstand nachfolgen. Der Schnitt verläuft in Figur 18 wie in der Darstellung der Figur 16.
Ausgehend von dem in Figur 16 gezeigten Bearbeitungsstand wurde zunächst die Oberseite 601 des Gehäuses strukturiert, beispielsweise aufgeraut. Dabei wurden sowohl die an der Oberseite 601 des Gehäuses 600 freiliegenden Teile des Gehäu¬ sematerials 400 als auch die an der Oberseite 601 des Gehäu¬ ses 600 freiliegenden Teile des Abdeckmaterials 300 (bezie- hungsweise des weiteren Abdeckmaterials) strukturiert.
Anschließend wurde ein weiteres Material 510 über dem Abdeck¬ material 300 (beziehungsweise dem weiteren Abdeckmaterial) und über dem Gehäusematerial 400 angeordnet. Das weitere Ma- terial 510 kann dabei in einer oder mehreren Schichten angeordnet worden sein. Es können auch mehrere Schichten unterschiedlicher Materialien angeordnet worden sein. Das weitere Material 510 kann beispielsweise als Antireflexschicht oder als farbige Schicht zur Farbgebung und/oder zur Kontrastver- besserung dienen. Das weitere Material 510 kann einen Neut¬ raldichtefilter aufweisen, der beispielsweise einen festgelegten Prozentsatz, beispielsweise 10 %, elektromagnetischer Strahlung eines breiten Wellenlängenbereichs absorbiert. Das weitere Material 510 kann auch ein optisches Element, bei¬ spielsweise eine optische Linse, bilden.
Anschließend kann auch das weitere Material 510 strukturiert worden sein, beispielsweise aufgeraut. Die Strukturierung kann beispielsweise eine Streuung von außen auf das weitere Material 510 treffenden Umgebungslichts bewirken.
Es ist möglich, nur einen oder einige der anhand der Figur 18 beschriebenen Bearbeitungsschritte durchzuführen. Beispiels¬ weise kann auf das Strukturieren des Gehäusematerials 400 und des Abdeckmaterials 300 (beziehungsweise des weiteren Abdeck¬ materials) auf das Anordnen des weiteren Materials 510 oder auf das Strukturieren des weiteren Materials 510 verzichtet werden.
Figuren 19 und 20 zeigen schematische geschnittene Seitenan¬ sichten des optoelektronischen Bauelements 10 in einer alternativen Ausführungsform. In Figur 19 verläuft der Schnitt wie in der Darstellung der Figur 16. In Figur 20 verläuft der Schnitt wie in der Darstellung der Figur 17.
Die in Figuren 19 und 20 gezeigte Ausführungsform des opto¬ elektronischen Bauelements 10 entspricht, bis auf die nach- folgen erläuterten Unterschiede, der in Figuren 15 bis 17 gezeigten Ausführungsform des optoelektronischen Bauelements 10. Die Herstellung der in Figuren 19 und 20 gezeigten Ausführungsform des optoelektronischen Bauelements 10 erfolgt, bis auf die nachfolgend beschriebenen Abweichungen, wie die vorstehend beschriebene Herstellung der in Figuren 15 bis 17 gezeigten Ausführungsform des optoelektronischen Bauelements 10.
Die zur Herstellung des optoelektronischen Bauelements 10 der in Figuren 19 und 20 gezeigten Ausführungsform verwendeten optoelektronischen Halbleiterchips 200 unterscheiden sich von den anhand der Figuren 1 bis 18 beschriebenen optoelektroni- sehen Halbleiterchips 200 dadurch, dass sie als volumenemit¬ tierende Leuchtdiodenchips ausgebildet sind. Im Betrieb der optoelektronischen Halbleiterchips 200 wird elektromagneti¬ sche Strahlung nicht lediglich an den Oberseiten 201 der optoelektronischen Halbleiterchips 200 sondern auch an Seitenflächen der optoelektronischen Halbleiterchips 200 abgestrahlt. Daher wird zur Herstellung der in Figuren 19 und 20 gezeigten Ausführungsform des optoelektronischen Bauelements 10 auf eine Bedeckung der Seitenflächen der optoelekt- ronischen Halbleiterchips 200 durch das optisch absorbierende Material 500 verzichtet.
Das Gehäusematerial 400 ist bei der in Figuren 19 und 20 ge¬ zeigten Ausführungsform des optoelektronischen Bauelements 10 zweckmäßigerweise optisch reflektierend ausgebildet. Bei¬ spielsweise kann das Gehäusematerial 400 eine weiße Farbe aufweisen. Hierdurch bewirken die Wandungen 411 der in dem Gehäusematerial 400 ausgebildeten Kavitäten 410 eine Sammlung und Bündelung der durch die optoelektronischen Halbleiter- chips 200 emittierten elektromagnetischen Strahlung.
Bei der in Figuren 19 und 20 gezeigten Ausführungsform des optoelektronischen Bauelements 10 kann über dem Gehäusematerial 400 und dem Abdeckmaterial 300, wie bei der in Figur 18 gezeigten Ausführungsform des optoelektronischen Bauelements 10, ein weiteres Material 510 angeordnet sein. Das wei¬ tere Material 510 kann beispielsweise optisch absorbierend sein und/oder eine raue Oberfläche aufweisen. Das weitere Ma¬ terial 510 kann dazu vorgesehen sein, einen optischen Kon- trast zwischen den lichtemittierenden Abschnitten und den nicht-lichtemittierenden Abschnitten der Oberseite 601 des Gehäuses 600 des optoelektronischen Bauelements 10 zu erhö¬ hen . Die zur Herstellung der in Figuren 19 und 20 gezeigten Ausführungsform des optoelektronischen Bauelements 10 verwendeten optoelektronischen Halbleiterchips 200 unterscheiden sich von den anhand der Figuren 1 bis 18 beschriebenen optoelektronischen Halbleiterchips 200 weiter dadurch, dass die zwei¬ ten elektrischen Anschlussflächen 250 gemeinsam mit den ersten elektrischen Anschlussflächen 240 an den Oberseiten 201 der optoelektronischen Halbleiterchips 200 angeordnet sind. Die elektrisch leitenden Verbindungen zwischen den zweiten elektrischen Anschlussflächen 250 der optoelektronischen Halbleiterchips 200 und den Zeilenleitungen 111 der oberen Trägermetallisierung 110 werden bei der in Figuren 19 und 20 gezeigten Ausführungsform des optoelektronischen Bauelements 10 daher durch weitere Bonddrähte 260 hergestellt. Diese wei¬ teren Bonddrähte 260 können in demselben Bearbeitungsschritt angeordnet werden, indem auch die elektrisch leitenden Verbindungen zwischen den ersten elektrischen Anschlussflä- chen 240 der optoelektronischen Halbleiterchips 200 und den Spaltenanschlussstrukturen 113 der oberen Trägermetallisierung 110 hergestellt werden. Auch die weiteren Bonddrähte 260 können erste Abschnitte 261 aufweisen, die in das Abdeckmate¬ rial 300 eingebettet sind, und zweite Abschnitte 262 aufwei- sen, die in das Gehäusematerial 400 eingebettet sind.
In einer weiteren Ausführungsform des optoelektronischen Bauelements 10 können oberflächenemittierende optoelektronische Halbleiterchips 200 verwendet werden, bei denen beide
elektrischen Anschlussflächen 240, 250 an den Oberseiten 201 der optoelektronischen Halbleiterchips 200 angeordnet sind. Ebenfalls können volumenemittierende optoelektronische Halb¬ leiterchips 200 verwendet werden, bei denen die ersten elektrischen Anschlussflächen 240 an den Oberseiten 201 und die zweiten elektrischen Anschlussflächen 250 an den Unterseiten 202 der optoelektronischen Halbleiterchips 200 angeordnet sind.
Außer zur Herstellung eines Videowand-Moduls kann das be- schriebene Herstellungsverfahren auch zur Herstellung anderer optoelektronischer Bauelemente 10 dienen, bei denen ein erster optoelektronischer Halbleiterchip 200 an einer Oberseite 101 eines Trägers 100 angeordnet ist, über der Oberseite 101 des Trägers 100 ein Gehäusematerial 400 angeordnet ist, in dem Gehäusematerial 400 eine Kavität 410 ausgebildet ist, eine Oberseite 201 des ersten optoelektronischen Halbleiterchips 200 in der Kavität 410 angeordnet ist, eine an der Oberseite 201 des ersten optoelektronischen Halbleiterchips 200 angeordnete erste elektrische Anschlussfläche 240 des ersten optoelektronischen Halbleiterchips 200 mittels eines Bonddrahts 260 elektrisch leitend mit einer an der Oberseite 101 des Trägers 100 angeordneten ersten Kontaktfläche 113 verbunden ist und ein erster Abschnitt 261 des Bonddrahts 260 in der Kavität 410 angeordnet ist und ein zweiter Abschnitt 262 des Bonddrahts 260 in das Gehäusematerial 400 eingebettet ist . Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlas- sen.
BEZUGSZEICHENLISTE
10 Optoelektronisches Bauelement 100 Träger
101 Oberseite
102 Unterseite
110 obere Trägermetallisierung
111 Zeilenleitung (zweite Kontaktfläche)
112 Zeilenanschlussstruktur
113 Spaltenanschlussstruktur (erste Kontaktfläche)
120 untere Trägermetallisierung
121 Kontaktfläche
130 Durchkontakt
200 optoelektronischer Halbleiterchip
201 Oberseite
202 Unterseite
210 erster optoelektronischer Halbleiterchip
220 zweiter optoelektronischer Halbleiterchip 230 dritter optoelektronischer Halbleiterchip 240 erste elektrische Anschlussfläche
250 zweite elektrische Anschlussfläche
260 Bonddraht
261 erster Abschnitt
262 zweiter Abschnitt
300 Abdeckmaterial
400 Gehäusematerial
410 Kavität
411 Wandung
500 optisch absorbierendes Material weiteres Material Gehäuse
Oberseite Bildpunkt
Bildpunktraster
Kreuzmatrix-Verschaltung

Claims

PATENTA S PRÜCHE
Optoelektronisches Bauelement (10)
mit einem Träger (100)
und mit einem ersten optoelektronischen Halbleiterchip (200, 210), der an einer Oberseite (101) des Trägers (100) angeordnet ist,
wobei über der Oberseite (101) des Trägers (100) ein Ge¬ häusematerial (400) angeordnet ist,
wobei in dem Gehäusematerial (400) eine Kavität (410) ausgebildet ist,
wobei eine Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) in der Kavität (410) angeord¬ net ist,
wobei eine an der Oberseite (201) des ersten optoelektro¬ nischen Halbleiterchips (200, 210) angeordnete erste elektrische Anschlussfläche (240) des ersten optoelektro¬ nischen Halbleiterchips (200, 210) mittels eines Bond¬ drahts (260) elektrisch leitend mit einer an der Oberseite (101) des Trägers (100) angeordneten ersten Kon¬ taktfläche (113) verbunden ist,
wobei ein erster Abschnitt (261) des Bonddrahts (260) in der Kavität (410) angeordnet ist und ein zweiter Ab¬ schnitt (262) des Bonddrahts (260) in das Gehäusematerial (400) eingebettet ist.
Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei die Kavität (410) durch eine Wandung (411) begrenzt wird, die gegenüber einer senkrecht zur Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) orientierten Richtung um einen Winkel zwischen -60° und +60° geneigt ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei in der Kavität (410) ein Abdeckmaterial (300) ange¬ ordnet ist,
wobei das Abdeckmaterial (300) zumindest einen Teil der Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) bedeckt,
wobei der erste Abschnitt (261) des Bonddrahts (260) in das Abdeckmaterial (300) eingebettet ist,
wobei das Abdeckmaterial (300) für elektromagnetische Strahlung mit einer Wellenlänge aus zumindest einem Teil des ultravioletten bis infraroten Spektralbereichs einen Transmissionsgrad von mindestens 10% aufweist.
Optoelektronisches Bauelement (10) gemäß Anspruch 3, wobei das Abdeckmaterial (300) und das Gehäusematerial (400) an einer von dem Träger abgewandten Oberseite (601) bündig abschließen.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei über der Oberseite (101) des Trägers (100) ein op¬ tisch absorbierendes Material (500) angeordnet ist, wobei der erste optoelektronische Halbleiterchip (200, 210) zumindest teilweise in das absorbierende Material (500) eingebettet ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei eine an einer Unterseite (202) des ersten opto¬ elektronischen Halbleiterchips (200, 210) angeordnete zweite elektrische Anschlussfläche (250) des ersten opto¬ elektronischen Halbleiterchips (200, 210) elektrisch lei¬ tend mit einer an der Oberseite (101) des Trägers (100) angeordneten zweiten Kontaktfläche (111) verbunden ist.
Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 1 bis 5,
wobei eine an der Oberseite (201) des ersten optoelektro¬ nischen Halbleiterchips (200, 210) angeordnete zweite elektrische Anschlussfläche (250) des ersten optoelektro¬ nischen Halbleiterchips (200, 210) mittels eines zweiten Bonddrahts (260) elektrisch leitend mit einer an der Oberseite (101) des Trägers (100) angeordneten zweiten Kontaktfläche (111) verbunden ist.
8. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei ein zweiter optoelektronischer Halbleiterchip (200, 230) an der Oberseite (101) des Trägers (100) angeordnet ist,
wobei die erste elektrische Anschlussfläche (240) des ersten optoelektronischen Halbleiterchips (200, 210) und eine an einer Oberseite (201) des zweiten optoelektronischen Halbleiterchips (200, 230) angeordnete elektrische Anschlussfläche (240) des zweiten optoelektronischen Halbleiterchips (200, 230) mittels eines Bonddrahts (260) elektrisch leitend verbunden sind.
9. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei ein dritter optoelektronischer Halbleiterchip (200, 220) an der Oberseite (101) des Trägers (100) angeordnet ist,
wobei die Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) und eine Oberseite (201) des dritten optoelektronischen Halbleiterchips (200, 220) ge¬ meinsam in der Kavität (410) angeordnet sind.
10. Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 1 bis 8,
wobei ein dritter optoelektronischer Halbleiterchip (200) an der Oberseite (101) des Trägers (100) angeordnet ist, wobei die Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) und eine Oberseite (201) des dritten optoelektronischen Halbleiterchips (200) in voneinander getrennten Kavitäten (410) des Gehäusematerials (400) angeordnet sind.
11. Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 6 und 7 und einem der Ansprüche 9 und 10, wobei eine elektrische Anschlussfläche (250) des dritten optoelektronischen Halbleiterchips (200) elektrisch leitend mit der zweiten Kontaktfläche (111) verbunden ist.
12. Verfahren zum Herstellen eines optoelektronischen Bauelements (10)
mit den folgenden Schritten:
- Anordnen eines ersten optoelektronischen Halbleiterchips (200, 210) an einer Oberseite (101) eines Trägers (100) ;
- Herstellen einer elektrisch leitenden Verbindung zwischen einer an einer Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) angeordneten ersten elektrischen Anschlussfläche (240) des ersten optoelektronischen Halbleiterchips (200, 210) und einer an der Oberseite (101) des Trägers (100) angeordneten ersten Kontaktfläche (113) mittels eines Bonddrahts
(260) ;
- Anordnen eines Abdeckmaterials (300) an der Oberseite (201) des ersten optoelektronischen Halbleiterchips (200,
210), wobei ein erster Abschnitt (261) des Bonddrahts (260) in das Abdeckmaterial (300) eingebettet wird;
- Anordnen eines Gehäusematerials (400) über der Ober¬ seite (101) des Trägers (100), wobei das Abdeckmaterial (300) zumindest teilweise durch das Gehäusematerial (400) umschlossen wird, wobei ein zweiter Abschnitts (262) des Bonddrahts (260) in das Gehäusematerial (400) eingebettet wird . 13. Verfahren gemäß Anspruch 12,
wobei sich zwischen dem Abdeckmaterial (300) und dem Ge¬ häusematerial (400) eine Grenzfläche (411) ausbildet, die gegenüber einer senkrecht zur Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) orientier- ten Richtung um einen Winkel zwischen -60° und +60° geneigt ist.
14. Verfahren gemäß einem der Ansprüche 12 und 13, wobei vor dem Anordnen des Abdeckmaterials (300) ein op¬ tisch absorbierendes Material (500) über der Oberseite (101) des Trägers (100) angeordnet wird,
wobei das absorbierende Material (500) zumindest teil¬ weise durch das Abdeckmaterial (300) bedeckt wird.
15. Verfahren gemäß einem der Ansprüche 12 bis 14,
wobei nach dem Anordnen des Gehäusematerials (400) der folgende weitere Schritt durchgeführt wird:
- Entfernen des Abdeckmaterials (300) .
16. Verfahren gemäß Anspruch 15,
wobei das Verfahren den folgenden weiteren Schritt um- fasst:
- Anordnen eines weiteren Abdeckmaterials (300) in einer durch Entfernen des Abdeckmaterials (300) gebildeten Ka- vität (410) . 17. Verfahren gemäß einem der Ansprüche 12 bis 16,
wobei ein zweiter optoelektronischer Halbleiterchip (200, 230) gemeinsam mit dem ersten optoelektronischen Halbleiterchip (200, 210) an der Oberseite (101) des Trägers (100) angeordnet wird,
wobei die erste elektrische Anschlussfläche (240) des ersten optoelektronischen Halbleiterchips (200, 210) und eine an einer Oberseite (201) des zweiten optoelektronischen Halbleiterchips (200, 230) angeordnete elektrische Anschlussfläche (240) mittels eines Bonddrahts (260) elektrisch leitend verbunden werden.
18. Verfahren gemäß einem der Ansprüche 12 bis 17,
wobei ein dritter optoelektronischer Halbleiterchip (200, 220) gemeinsam mit dem ersten optoelektronischen Halb- leiterchip (200, 210) an der Oberseite (101) des Trägers
(100) angeordnet wird,
wobei das Abdeckmaterial (300) so angeordnet wird, dass ein zusammenhängender Abschnitt des Abdeckmaterials (300) sich über die Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) und über eine Oberseite (201) des dritten optoelektronischen Halbleiterchips (200, 220) erstreckt.
19. Verfahren gemäß einem der Ansprüche 12 bis 17,
wobei ein dritter optoelektronischer Halbleiterchip (200, 230) gemeinsam mit dem ersten optoelektronischen Halbleiterchip (200, 210) an der Oberseite (101) des Trägers (100) angeordnet wird,
wobei körperlich voneinander getrennte Abschnitte des Ab¬ deckmaterials (300) über der Oberseite (201) des ersten optoelektronischen Halbleiterchips (200, 210) und über einer Oberseite (201) des dritten optoelektronischen Halbleiterchips (200, 230) angeordnet werden.
20. Verfahren gemäß einem der Ansprüche 12 bis 19,
wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines weiteren Materials (510) über dem Abdeckmaterial (300) und/oder dem weiteren Abdeckmaterial (300) und/oder dem Gehäusematerial (400).
PCT/EP2016/076062 2015-10-28 2016-10-28 Optoelektronisches bauelement und verfahren zu seiner herstellung WO2017072294A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680063156.1A CN108140641B (zh) 2015-10-28 2016-10-28 光电子部件以及用于制造其的方法
US15/771,827 US10923640B2 (en) 2015-10-28 2016-10-28 Optoelectronic component and method of producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015118433.8 2015-10-28
DE102015118433.8A DE102015118433A1 (de) 2015-10-28 2015-10-28 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
WO2017072294A1 true WO2017072294A1 (de) 2017-05-04

Family

ID=57208308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/076062 WO2017072294A1 (de) 2015-10-28 2016-10-28 Optoelektronisches bauelement und verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US10923640B2 (de)
CN (1) CN108140641B (de)
DE (1) DE102015118433A1 (de)
WO (1) WO2017072294A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100976A1 (de) * 2020-11-16 2022-05-19 Ams-Osram International Gmbh Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109040A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Modul für eine videowand mit einer folie
CN106783817B (zh) * 2016-11-25 2019-02-05 杭州美卡乐光电有限公司 Led封装组件、led模组及其制造方法
DE102017114011B4 (de) 2017-06-22 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement
DE102020117207A1 (de) * 2020-06-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementegehäuse und verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166657A1 (en) * 2007-12-28 2009-07-02 Nichia Corporation Light emitting device
DE102012111065A1 (de) * 2012-11-16 2014-05-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN203826384U (zh) * 2014-02-08 2014-09-10 惠州科锐半导体照明有限公司 固态发射器面板
WO2015091005A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und adaptiver scheinwerfer für ein kraftfahrzeug
US20150192281A1 (en) * 2012-07-09 2015-07-09 Sharp Kabushiki Kaisha Light emission device, and illumination device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229067B4 (de) 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP4535928B2 (ja) * 2005-04-28 2010-09-01 シャープ株式会社 半導体発光装置
JP2010199547A (ja) * 2009-01-30 2010-09-09 Nichia Corp 発光装置及びその製造方法
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN102754229B (zh) * 2010-02-09 2016-07-06 日亚化学工业株式会社 发光装置、及发光装置的制造方法
JP5647028B2 (ja) * 2011-02-14 2014-12-24 スタンレー電気株式会社 発光装置およびその製造方法
CN103443941A (zh) 2011-03-31 2013-12-11 松下电器产业株式会社 半导体发光装置
DE102011115314B4 (de) 2011-09-29 2019-04-25 Osram Opto Semiconductors Gmbh LED-Modul
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013218268A1 (de) 2013-09-12 2015-03-26 Osram Gmbh Träger und Leuchtvorrichtung
DE102015112556B4 (de) 2015-07-30 2024-03-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Videowand-Modul und Verfahren zu dessen Herstellung
DE102015119653A1 (de) 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166657A1 (en) * 2007-12-28 2009-07-02 Nichia Corporation Light emitting device
US20150192281A1 (en) * 2012-07-09 2015-07-09 Sharp Kabushiki Kaisha Light emission device, and illumination device
DE102012111065A1 (de) * 2012-11-16 2014-05-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
WO2015091005A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und adaptiver scheinwerfer für ein kraftfahrzeug
CN203826384U (zh) * 2014-02-08 2014-09-10 惠州科锐半导体照明有限公司 固态发射器面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100976A1 (de) * 2020-11-16 2022-05-19 Ams-Osram International Gmbh Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung

Also Published As

Publication number Publication date
CN108140641A (zh) 2018-06-08
CN108140641B (zh) 2021-04-20
US10923640B2 (en) 2021-02-16
DE102015118433A1 (de) 2017-05-04
US20180358522A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
WO2017072294A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
EP2183779B1 (de) Halbleiterbauelement
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102013212928A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102010012602B4 (de) Strahlungsemittierendes Halbleiterbauteil sowie Anzeigevorrichtung und Herstellungsverfahren
DE19854414A1 (de) Lichtemittierende Vorrichtung
WO2015014874A1 (de) Verfahren zum herstellen eines abdeckelements und eines optoelektronischen bauelements, abdeckelement und optoelektronisches bauelement
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE102016103324A1 (de) Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2014001019A1 (de) Leuchtdiodenmodul und kfz-scheinwerfer
WO2015040107A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102015112556B4 (de) Videowand-Modul und Verfahren zu dessen Herstellung
DE102018119538A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
WO2014139789A1 (de) Optoelektronisches bauelement
DE112017002405B4 (de) Optische Anordnung, Verfahren zur Herstellung einer optischen Anordnung und Anzeigegerät
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
EP2283525A2 (de) Leuchtchip und leuchtvorrichtung mit einem solchen
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
WO2019020458A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE112019003660B4 (de) Optoelektronisches bauelement und anzeigevorrichtung
DE102017113020B4 (de) Herstellung von Halbleiterbauelementen
WO2016071308A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102018104290A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16787890

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16787890

Country of ref document: EP

Kind code of ref document: A1