CN108140641B - 光电子部件以及用于制造其的方法 - Google Patents

光电子部件以及用于制造其的方法 Download PDF

Info

Publication number
CN108140641B
CN108140641B CN201680063156.1A CN201680063156A CN108140641B CN 108140641 B CN108140641 B CN 108140641B CN 201680063156 A CN201680063156 A CN 201680063156A CN 108140641 B CN108140641 B CN 108140641B
Authority
CN
China
Prior art keywords
semiconductor chip
optoelectronic semiconductor
top side
carrier
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680063156.1A
Other languages
English (en)
Other versions
CN108140641A (zh
Inventor
T.施瓦茨
S.利斯特尔
B.霍克斯霍尔德
F.辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN108140641A publication Critical patent/CN108140641A/zh
Application granted granted Critical
Publication of CN108140641B publication Critical patent/CN108140641B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026Video wall, i.e. stackable semiconductor matrix display modules
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Abstract

一种光电子部件包括载体和布置在载体的顶侧上的第一光电子半导体芯片。壳体材料布置在载体的顶侧之上。腔体形成在壳体材料中。第一光电子半导体芯片的顶侧布置在腔体中。在第一光电子半导体芯片的顶侧上的第一光电子半导体芯片的第一电气连接端面通过电气传导接合线连接至载体的顶侧上的第一接触表面。该接合线的第一区段布置在腔体中。该接合线的第二区段嵌入在壳体材料中。

Description

光电子部件以及用于制造其的方法
技术领域
本发明涉及根据专利权利要求1的光电子部件,并且涉及根据专利权利要求12的用于制造光电子部件的方法。
该专利申请要求保护德国专利申请10 2015 118 433.8的优先权,通过引用将其公开内容合并于此。
背景技术
从现有技术已知如下光电子部件,其包括布置在腔体中且与接合线电气接触的光电子半导体芯片。在这种光电子部件的情况下,接合线所必需的空间对腔体尺寸的减小进行限制。
从现有技术已知用于构造视频墙的视频墙模块。视频墙是用于静态或运动的图片的显示面板,在所述静态或运动的图片中,每个像素都由一个或多个发光二极管芯片(LED芯片)形成。为了实现高显示质量,期望的是:像素彼此间的小距离、高的对比度和不同空间方向上的均匀发射。
发明内容
本发明的一个目的是用来提供一种光电子部件。该目的借助于包括权利要求1的特征的光电子部件来实现。本发明的另一目的是说明用于生产光电子部件的方法。该目的借助于包括权利要求12的特征的方法来实现。在从属权利要求中说明不同扩展方案。
一种光电子部件包括载体和布置在该载体的顶侧处的第一光电子半导体芯片。壳体材料布置在该载体的顶侧之上。腔体被构造在壳体材料中。第一光电子半导体芯片的顶侧被布置在腔体中。第一光电子半导体芯片的被布置在第一光电子半导体芯片的顶侧处的第一电气连接垫借助于接合线电气传导连接至布置在载体的顶侧处的第一接触垫。该接合线的第一区段布置在腔体中。该接合线的第二区段嵌入到壳体材料中。
该接合线的第二区段到壳体材料中的嵌入提供以小尺寸对在壳体材料中构造的腔体进行塑造的有利可能性。这有利地使得有可能以紧凑外部尺寸来构造整个光电子部件,其结果是可以成本高效地生产光电子部件。凭借接合线的仅第一区段布置在腔体中的事实,在该光电子部件的情况下,由于对光电子半导体芯片在接合线处发射的电磁辐射的吸收,有利地仅产生低损耗。接合线的第二区段到该光电子部件的壳体材料中的嵌入的其他优点是:由于凭借所述接合线的第二区段到壳体材料中的嵌入,使该接合线免受由于外部影响引起的损坏。由此,该光电子部件有利地是特别鲁棒性的。
在该光电子部件的一个实施方案中,该腔体由壁来限定,该壁相对于与第一光电子半导体芯片的顶侧垂直定向的方向以-60°和+60°之间的角度来倾斜。有利地,该腔体的壁可以由此引起由光电子部件的光电子半导体芯片所发射的电磁辐射的聚焦。
在该光电子部件的一个实施方案中,覆盖材料布置在腔体中。在这种情况下,该覆盖材料覆盖第一光电子半导体芯片的顶侧的至少一部分。该接合线的第一区段嵌入到覆盖材料中。该覆盖材料具有对于包括从紫外光的至少一部分至红外光谱范围的波长的电磁辐射而言的至少10%的透射率。有利地,凭借通过覆盖材料的覆盖,保护光电子半导体芯片以及在该光电子部件的情况下接合线的第一区段免受由于外部影响的损坏。因为该光电子部件的腔体的小尺寸,在这种情况下仅需要少量覆盖材料,其结果是可以成本高效地生产光电子部件。
该覆盖材料可以包括嵌入颗粒,例如嵌入散射颗粒和/或嵌入波长转换颗粒。可以通过嵌入在覆盖材料中的散射颗粒来使由光电子部件发射的电磁辐射均匀化。此外,嵌入到覆盖材料中的散射颗粒可以具有如下效果:从光电子部件的外部不能识别出嵌入到覆盖材料中的接合线的第一区段。嵌入到覆盖材料中的波长转换颗粒可以用于,将由光电子部件的第一光电子半导体芯片所发射的电磁辐射的至少一部分转换成具有不同波长的电磁辐射。布置在该腔体中的灌封材料还可以包括吸收颗粒。
在该光电子部件的一个实施方案中,该覆盖材料和壳体材料在背离载体的顶侧处齐平地终止。有利地,该光电子部件由此实现电磁辐射在不同空间方向上的均匀发射。
在该光电子部件的一个实施方案中,光吸收材料布置在载体的顶侧之上。在这种情况下,该第一光电子半导体芯片至少部分嵌入到吸收材料中。有利地,在该光电子部件的情况下产生在接通和断开第一光电子半导体芯片的状态之间的特别高的光学对比度。这凭借如下事实来实现:从外部撞击在光电子部件上的环境光被光吸收材料吸收而不是被反射。
在该光电子部件的一个实施方案中,该第一光电子半导体芯片的第二电气连接垫电气传导地连接至布置在载体的顶侧处的第二接触垫,其中所述第二电气连接垫布置在第一光电子半导体芯片的下侧处。有利地,这实现光电子部件的光电子半导体芯片经由布置在载体的顶侧处的接触垫的电气驱动。在这种情况下,该光电子半导体芯片可以包括在其顶侧处和在其下侧处的相应电气连接垫。
在该光电子部件的一个实施方案中,该第一光电子半导体芯片的第二电气连接垫借助于第二接合线电气传导地连接至布置在载体的顶侧处的第二接触垫,其中所述第二电气连接垫布置在第一光电子半导体芯片的顶侧处。有利地,布置在载体的顶侧处的电气接触垫由此实现光电子部件的光电子半导体芯片的电气驱动。在这种情况下,该光电子半导体芯片的两个电气连接垫都可以布置在光电子半导体芯片的顶侧处。
在该光电子部件的一个实施方案中,第二光电子半导体芯片布置在载体的顶侧处。在这种情况下,该第一光电子半导体芯片的第一电气连接垫和第二光电子半导体芯片的电气连接垫借助于接合线电气传导地连接,其中所述电气连接垫布置在第二光电子半导体芯片的顶侧处。在这种情况下,该接合线可以从第一光电子半导体芯片的第一电气连接垫直接延伸至第二光电子半导体芯片的电气连接垫。然而,该接合线也可以在第一光电子半导体芯片的第一电气连接垫和第二光电子半导体芯片的电气连接垫之间延伸至载体的顶侧。有利地,在第一光电子半导体芯片的电气连接垫和第二光电子半导体芯片的电气连接垫之间的电气传导连接实现:经由光电子部件的载体的仅一个第一接触垫来对第一光电子半导体芯片和第二光电子半导体芯片的驱动。
在该光电子部件的一个实施方案中,第三光电子半导体芯片布置在载体的顶侧处。在这种情况下,第一光电子半导体芯片的顶侧和第三光电子半导体芯片的顶侧共同布置在腔体中。有利地,该腔体可以由此引起由第一光电子半导体芯片所发射的电磁辐射和由第三光电子半导体芯片所发射的电磁辐射的混合。
在该光电子部件的一个实施方案中,第三光电子半导体芯片布置在载体的顶侧处。在这种情况下,第一光电子半导体芯片的顶侧和第三光电子半导体芯片的顶侧布置在彼此分开的壳体材料的腔体中。有利地,被构造在壳体材料中的腔体因此可以包括特别小的尺寸。
在该光电子部件的一个实施方案中,该第三光电子半导体芯片的电气连接垫电气传导连接至布置在载体的顶侧处的第二接触垫。有利地,该第一光电子半导体芯片和第三光电子半导体芯片二者可以由此经由第二接触垫被电气驱动。
一种用于制造光电子部件的方法包括:用于将第一光电子半导体芯片布置在载体的顶侧处的步骤,用于借助于接合线来在第一光电子半导体芯片的第一电气连接垫和布置在载体的顶侧处的第一接触垫之间建立电气传导连接,其中所述第一电气连接垫被布置在第一光电子半导体芯片的顶侧处;用于将覆盖材料布置在第一光电子半导体芯片的顶侧处的步骤,其中该接合线的第一区段嵌入到覆盖材料中;以及用于将壳体材料布置在载体的顶侧之上的步骤,其中该覆盖材料至少部分被壳体材料包围,其中该接合线的第二区段嵌入到壳体材料中。有利地,凭借将接合线的第二区段嵌入到壳体材料中,在能够通过该方法获得的光电子部件的情况下的接合线被保护免受由于外部影响的损坏。该方法有利地使得能够,使壳体材料非常靠近光电子半导体芯片,其结果是以紧凑外部尺寸来生产光电子部件。
在该方法的一个实施方案中,在覆盖材料和壳体材料之间形成界面,所述界面相对于与第一光电子半导体芯片的顶侧垂直定向的方向以-60°和+60°之间的角度来倾斜。有利地,构造在该覆盖材料和壳体材料之间的界面然后可以用于,使由第一光电子半导体芯片所发射的电磁辐射反射并聚焦。
在该方法的一个实施方案中,在布置覆盖材料之前,将光吸收材料布置在载体的顶侧之上。于是该吸收材料至少部分被覆盖材料覆盖。有利地,在能够通过该方法获得的光电子部件的情况下,布置在载体的顶侧之上的吸收材料可以用于,促使围绕第一个光电子半导体芯片的区域显得更暗。
在该方法的一个实施方案中,在布置壳体材料之后,实施用于移除覆盖材料的另一步骤。因此,腔体被构造在至少部分包围覆盖材料的壳体材料中。所述腔体随后可以要么保持空着,要么利用另一材料来填充。
在该方法的一个实施方案中,该方法包括用于将另一覆盖材料布置在通过移除覆盖材料所形成的腔体中的另一步骤。有利地,首先布置在第一光电子半导体芯片的顶侧处的第一覆盖材料可以由此被选择,以使得它非常适用于生产光电子部件并适用于例如光致图案化。在已经移除第一覆盖材料之后,被布置在腔体中的另一覆盖材料可以被选择,以使得它包括在能够通过该方法获得的光电子部件的运行期间的特别适宜的特性。以示例的方式,该另一覆盖材料可包括高透光性。该另一覆盖材料还可以包括嵌入波长转换颗粒、嵌入散射颗粒和/或嵌入吸收颗粒。
在该方法的一个实施方案中,第二光电子半导体芯片与第一光电子半导体芯片共同布置在载体的顶侧处。在这种情况下,该第一光电子半导体芯片的第一电气连接垫和布置在第二光电子半导体芯片的顶侧处的电气连接垫借助于接合线电气传导地连接。有利地,在能够通过该方法获得的光电子部件的情况下,该第一光电子半导体芯片和第二光电子半导体芯片可以由此经由载体的第一电气连接垫来共同地电气驱动。
在该方法的一个实施方案中,第三光电子半导体芯片与第一光电子半导体芯片共同布置在载体的顶侧处。在这种情况下,覆盖材料被这样布置,以使得覆盖材料的连续区段延伸在第一光电子半导体芯片的顶侧上并且延伸在第三光电子半导体芯片的顶侧上。有利地,在能够通过该方法获得的光电子部件的情况下,然后将第一光电子半导体芯片的顶侧和第三光电子半导体芯片的顶侧布置在构造于壳体材料中的共同腔体中。所述腔体因此可以引起由第一光电子半导体芯片和第三光电子半导体芯片所发射的电磁辐射的混合。
在该方法的一个实施方案中,第三光电子半导体芯片与第一光电子半导体芯片共同布置在载体的顶侧处。在这种情况下,物理上彼此分开的覆盖材料的区段布置在第一光电子半导体芯片的顶侧之上和第三光电子半导体芯片的顶侧之上。在能够通过该方法获得的光电子部件的情况下,然后将第一光电子半导体芯片的顶侧和第三光电子半导体芯片的顶侧布置在构造于彼此分开的壳体材料中的腔体中。这使得有可能以特别小的尺寸来构造所述腔体。
在该方法的一个实施方案中,该方法包括用于将另一材料布置在覆盖材料和/或另一覆盖材料和/或壳体材料之上的另一步骤。在这种情况下,该另一材料可以用作例如抗反射层;用作着色层,用于对能够通过该方法获得的光电子部件的着色、用于对比度增强;或用作光学透镜。该另一材料还可以被构造,使得它被粗糙化、横向结构化或多层化。
附图说明
本发明的上述特性、特征和优点以及实现它们的实现方式将变得更清楚并且与实施例的以下描述相结合来更清楚地理解,其中这些实施例与附图相结合来更详细地被解释。在这里在每种情况下以示意性示图的方式:
图1示出其上布置有光电子半导体芯片的载体的一部分的平面视图;
图2示出其上布置有光电子半导体芯片的载体的第一截面侧视图;
图3示出其上布置有光电子半导体芯片的所述载体的第二截面侧视图;
图4示出整个载体的平面视图;
图5示出布置在交叉矩阵互连中的发光二极管;
图6示出布置在载体的顶侧处的上载体金属化部的平面视图;
图7示出被构造在载体中的穿通接触部;
图8示出布置在载体的下侧处的下载体金属化部的平面视图;
图9示出在制造接合线连接的过程之后的其上布置有光电子半导体芯片的载体的顶侧的一部分的平面视图;
图10示出处于图9中示出的加工状态的载体的第一截面侧视图;
图11示出处于图9中示出的加工状态的载体的第二截面侧视图;
图12示出在将覆盖材料布置在光电子半导体芯片的顶侧之上的过程之后的载体的顶侧和在其上所布置的光电子半导体芯片的平面视图;
图13示出处于图12中示出的加工状态的载体的第一截面侧视图;
图14示出处于图12中示出的加工状态的载体的第二截面侧视图;
图15示出在将壳体材料布置在载体的顶侧之上的过程之后的载体和光电子半导体芯片的平面视图。
图16示出处于图15中示出的加工状态的载体的第一截面侧视图;
图17示出处于图15中示出的加工状态的载体的第二截面侧视图;
图18示出在将另一材料布置在覆盖材料和壳体材料之上的过程之后的载体的截面侧视图;
图19示出根据一种可替代的实施方案的载体的、布置在其上的光电子半导体芯片的、布置在那里之上的覆盖材料的、以及布置在载体之上的壳体材料的截面侧视图;以及
图20示出图19中示出的实施方案的另一截面侧视图。
具体实施方式
图1在以示意图中示出被提供用于制造光电子部件的载体100的一部分的顶侧的平面视图。图2示出处于图1中图示的加工状态的载体100的示意性截面侧视图。图3示出处于图1中示出的加工状态的载体100的另一示意性截面侧视图。在图1中描绘如下截面线,沿着其来在图2和3的图示中切割载体100。
以示例的方式将如下光电子部件构造为所述描述中的视频墙模块,其中为所述光电子部件的生产来提供载体100。视频墙模块可以用作用于构建视频墙的模块。在这种情况下,该视频墙可以包括同类型的多个视频墙模块。该视频墙可以用来显示静态或运动的、单色或多色图片。
图4示出被提供用于生产视频墙模块的完整载体100的顶侧101的高示意性的平面视图。图4中的图示是被简化且不完整的,以便图示视频墙模块的基本几何形状。
该视频墙模块包括以规则二维像素光栅710布置的多个像素700。在图4中示出的示例中,该视频墙模块包括16×16个像素700。像素光栅710因此包括16列和16行。然而,同样有可能构造具有不同数目的像素700的视频墙模块,例如具有8×8个像素700、具有4×4个像素700或具有32×32个像素700。同样有可能使像素光栅710的行数不同于像素光栅710的列数。在这种情况下,该视频墙模块可以包括例如8×16个像素700。
在图4中示出的示例中以方形方式来构造视频墙模块的像素700。因为在图4中示出的示例中像素光栅710也是方形的,所以视频墙模块整体上包括方形形状。然而,还可以以矩形方式来构造像素700。在这种情况下,该视频墙模块可以包括非方形的矩形形状。同样可设想:以非方形的矩形形状来构造像素700且以不同数目的行和列来构造像素光栅710,以使得该视频墙模块整体上包括方形形状。
该视频墙模块的各个像素700可以包括如下边长,其例如在0.3mm和2mm之间,尤其是例如在0.5mm和1mm之间。如果以方形方式来构造像素700,则它们可以因此包括例如1mm×1mm的尺寸。在这种情况下,该视频墙模块可以包括例如16mm的边长。可以适宜的是,使视频墙模块包括稍微更短的边长,例如15.9mm的边长,以便补偿公差。
在图4中示出的示例中,该视频墙模块的每个像素700包括三个光电子半导体芯片200。在每种情况下所述光电子半导体芯片200被构造成发射电磁辐射,例如发射可见光。所述光电子半导体芯片200可以被构造为例如发光二极管芯片(LED芯片)。像素700的三个光电子半导体芯片200可以被构造成发射不同颜色的光。以示例的方式,像素700的三个光电子半导体芯片200可以被构造成发射红色、绿色和蓝色的光。借助于对由像素700的光电子半导体芯片200所发射的辐射的附加混合,因此使得每个像素700能够发射具有在宽的限度之内能调节的颜色的光。
然而,同样有可能构造具有每像素700的不同数目的光电子半导体芯片200的视频墙模块。以示例的方式,该视频墙模块的每个像素700都可以包括一个光电子半导体芯片200、两个光电子半导体芯片200或多于三个的光电子半导体芯片200。在这种情况下,该光电子半导体芯片200可以被构造成例如发射蓝色、绿色、黄色、红色或橙色的光。
在图4中示出的示例中,像素700的各个光电子半导体芯片200线性地彼此并排布置。在这种情况下,光电子半导体芯片200以如下方式以行的方式来布置,使得视频墙模块的一行像素光栅710的所有像素700的所有光电子半导体芯片200都布置在共同行中。然而,同样地有可能以列的方式来布置像素700的光电子半导体芯片200,使得视频墙模块的一列像素光栅710的所有像素700的所有光电子半导体芯片200都布置在共同列中。同样地有可能以不同于线性的方式来彼此并排地布置像素700的各个光电子半导体芯片200,例如以三角形的布置或垂直偏移的布置。在可通过视频墙模块实现图像质量的情况下,视频墙模块的像素700的各个光电子半导体芯片200的线性布置可以提供优点。
像素700的各个光电子半导体芯片200可以包括例如在30µm和200µm之间的间距(半导体芯片至半导体芯片间距)。在这种情况下,各个光电子半导体200可以包括例如在0.05mm和0.24mm之间的边长。
以交叉矩阵互连720来布置视频墙模块的光电子半导体芯片200,在图5中示意性图示来自其的片段。
每个光电子半导体芯片200都包括第一电气连接垫240和第二电气连接垫250。该第一电气连接垫240可以例如是相应光电子半导体芯片200的阴极接头。于是第二电气连接垫250形成相应光电子半导体芯片200的阳极接头。
该交叉矩阵互连720包括逻辑行和逻辑列的逻辑矩阵。该光电子半导体芯片200以如下方式分布在交叉矩阵互连720的逻辑矩阵之中,使得光电子半导体芯片200其中之一布置在逻辑行和逻辑列的每个交叉处。在这种情况下,逻辑行的所有光电子半导体芯片200的第二电气连接垫250通过交叉矩阵互连720的行线来彼此电气连接。该交叉矩阵互连720的逻辑列的所有光电子半导体芯片200的第一电气连接垫240通过交叉矩阵互连720的列线来彼此电气传导地连接。
该交叉矩阵互连720使得逻辑矩阵的一行的所有光电子半导体芯片200能够彼此独立地同时被驱动。在该时间期间不会驱动逻辑矩阵的所有其他行的光电子半导体芯片200。可以时间上相继地驱动逻辑矩阵的各个行(行复用方法),以便以这种方式彼此独立地对布置在交叉矩阵互连720中的所有光电子半导体芯片200进行处理。
该交叉矩阵互连的逻辑矩阵的逻辑行和列可以像视频墙模块的像素光栅710的行和列一样定向。这使得视频墙模块的像素光栅710的一行的所有像素的所有光电子半导体芯片200同时彼此独立地被驱动,而像素光栅710的各个行则时间上相继地被驱动。在这里在每种情况下像素700的各个光电子半导体芯片200布置在逻辑矩阵的共同逻辑行中,但是布置在交叉矩阵互连720的逻辑矩阵的分开的逻辑列中,以使得可以同时彼此独立地驱动像素700的各个光电子半导体芯片200。在每像素 700给定三个光电子半导体芯片200的情况下,该交叉矩阵互连720的逻辑矩阵因此包括每像素光栅710的列的三个逻辑列。然而,该交叉矩阵互连720的行和列还可以关于像素光栅710的行和列而言互换。
该交叉矩阵互连720使得有可能驱动具有如下数目的外部接触件的视频墙模块的光电子半导体芯片200,所述数目小于视频墙模块的所有光电子半导体芯片200的所有电气连接垫240、250的总和。对于交叉矩阵互连720的每逻辑行,仅需要一个外部接触件,并且对于交叉矩阵互连720的每逻辑列,仅需要一个外部接触件。在包括16 × 16个像素700以及每像素700三个光电子半导体芯片200的示例性视频墙模块的情况下,该交叉矩阵互连720包括16行以及3 × 16列。换言之,因此需要64个外部接触件。
图6在示意性示图中示出整个载体100的顶侧101的平面视图。图7在示意性示图中示出平行于顶侧101且延伸通过载体100的截面表面的平面视图。图8在示意性示图中示出载体100的下侧102的平面视图,所述下侧与顶侧101处于相对。在图6、7和8中的每种情况中并且也在大部分的其他图中,描绘像素700的像素光栅710以便理解。
该载体100包括在其顶侧101处的上载体金属化部110和在其下侧102处的下载体金属化部120。在上载体金属化部110和下载体金属化部120之间,载体100包括电气绝缘材料,穿通接触部130延伸通过该电气绝缘材料,所述穿通接触部将上载体金属化部110的区段电气传导地连接至下载体金属化部120的区段。
该载体100的电气绝缘材料可以包括例如FR4。然而,可替代地,该载体100的电气绝缘材料还可以包括从FR1至FR4或CEM1至CEM4的一些其他电路板材料。该载体100还可以包括陶瓷衬底,例如Al2O3或AlN。还可以利用金属核来构造该载体100。
上载体金属化部110包括多个并行行线111,其形成交叉矩阵互连720的行线。这些行线111与像素光栅710的行对齐。对于像素光栅710的每行都存在一个行线111。在这里在每种情况下相应行线111都延伸通过像素光栅710的相应行的所有像素700。上载体金属化部110的各个行线111彼此电气绝缘。
该载体100的上载体金属化部110附加地包括行连接结构112和布置在行线111之间的列连接结构113。这些行连接结构112被电气传导地连接至行线111。在这种情况下,每个行线111连接至行连接结构112并且每个行连接结构112被连接至行线111。上载体金属化部110包括像素光栅710的每列的三个列连接结构113。因此,将专用列连接结构113分配给由每像素700的三个光电子半导体芯片200所形成的每个子列,或者分配给交叉矩阵互连720的每个逻辑列。这些列连接结构113彼此电气绝缘、与行线111电气绝缘并且与行连接结构112电气绝缘。
图7示出通过载体100从顶侧101延伸至下侧102的穿通接触部130。该穿通接触部130布置在像素光栅710的节点处,像素光栅710的两个相邻行和两个相邻列分别在该节点处相会。2 × 2的相邻像素700分别形成一组相关联的像素700。包括16 × 16个像素700的示例性像素光栅710因此包括这种类型的8 × 8个组。穿通接触部130布置在像素光栅710的每个节点处,一组像素700的四个像素700在该节点处彼此邻接。在所图示的示例中该载体100因此包括8 × 8个穿通接触部130。
该载体100的上载体金属化部110的每个行连接结构112和每个列连接结构113电气传导地连接至载体100的穿通接触部130其中的恰好一个穿通接触部。载体100的每个穿通接触部130电气传导地连接至恰好一个行连接结构112或恰好一个列连接结构113。
如图8中示出的,载体100的下载体金属化部120包括多个接触垫121。在所图示的示例中,下载体金属化部120包括8 × 8个接触垫121。在这种情况下,如同载体100的穿通接触部130,该接触垫121布置在像素光栅710的如下节点处,像素700的相关联组的四个像素700分别在该节点处彼此邻接。每个接触垫121电气传导地连接至恰好一个穿通接触部130。在所图示的示例中,接触垫121分别包括方形形状,但是也可以例如分别包括圆盘形状或某一其他形状。
该载体100的穿通接触部130的位置和载体100的下载体金属化部120的接触垫121的位置还可能相对于图7和8中示出的位置移动。最重要的是,上载体金属化部110的每个行连接结构112经由穿通接触部130中其中之一电气传导地连接至下载体金属化部120的接触垫121,并且上载体金属化部110的每个列连接结构113也经由穿通接触部130其中之一电气传导地连接至下载体金属化部120的接触垫121其中之一。在这种情况下,下载体金属化部120的每个接触垫121经由恰好一个穿通接触部130被连接至恰好一个行连接结构112或一个列连接结构113。
优选地,下载体金属化部120的所有接触垫121具有相同的尺寸。该载体100的下载体金属化部120的接触垫121可以形成岸面栅格阵列。在这种情况下,各个接触垫121优选地彼此间隔多于250µm。
为了制造光电子部件,例如视频墙模块,该光电子半导体芯片200被布置在载体100的顶侧101处。图1至3示出作为结果获得的加工状态。
像素光栅710的每像素700的三个光电子半导体芯片200布置在载体100的顶侧101处。例如每个像素700的三个光电子半导体芯片200可以被提供用于发射包括来自蓝色光谱范围、来自绿色光谱范围且来自红色光谱范围的波长的电磁辐射。
每个光电子半导体芯片200都包括顶侧201和与该顶侧201处于相对的下侧202。在这种情况下,该光电子半导体芯片200的第一电气连接垫240布置在其顶侧201处。该第二电气连接垫250布置在下侧202处。该光电子半导体芯片200的顶侧201形成光电子半导体芯片200的辐射发射面。在光电子半导体芯片200的运行期间,由光电子半导体芯片200生成的电磁辐射在光电子半导体芯片200的顶侧201处发射。在这种情况下,所发射的电磁辐射基本上以垂直于顶侧201的方向来居中。
该光电子半导体芯片200布置在载体100的上载体金属化部110的行线111上。在这种情况下,光电子半导体芯片200以如下方式被布置,使得光电子半导体芯片200的下侧202面向载体100的顶侧101并且布置在光电子半导体芯片200的下侧202处的第二电气连接垫250电气传导地连接至行线111。为了该目的,该光电子半导体芯片200可以例如借助于焊料或电气传导粘合剂固定至上载体金属化部110的行线111处。
在图1至3中示出的示例中,布置在载体100的顶侧101处的光电子半导体芯片200包括第一光电子半导体芯片210、第二光电子半导体芯片220和第三光电子半导体芯片230。该第一光电子半导体芯片210和第二光电子半导体芯片220彼此并排布置在像素光栅710的共同像素700中。该第三光电子半导体芯片230布置在第一光电子半导体芯片210的像素700相邻的像素700中并且布置在像素光栅710的相同列和相邻行中。在这里,该第一光电子半导体芯片210和第三光电子半导体芯片230分别布置在它们的像素700的中心,以使得第一光电子半导体芯片210和第三光电子半导体芯片230处于像素光栅的所述列的共同子列中。该第二光电子半导体芯片220布置在像素光栅710的所述列的相邻子列中。
图9示出处于对于图1至3中的示图而言在时间上之后的加工状态的载体100的顶侧101的示意性平面视图。图10和11示出处于图9中示出的加工状态的载体100的示意性截面侧视图。
光电子半导体芯片200的第一电气连接垫240已经经由接合线260以逐列的方式彼此电气传导地连接。接合线260因此形成来自图5的交叉矩阵互连720的列线。像素光栅710的每个列的每个子列、也就是说交叉矩阵互连720的每个逻辑列已经经由接合线260分开地穿通连接。因此,该第一光电子半导体芯片210的第一电气连接垫240已经经由接合线260电气传导地连接至第三光电子半导体芯片230的第一电气连接垫240。相反,该第二光电子半导体芯片220的第一电气连接垫240既没有连接至第一光电子半导体芯片210的第一电气连接垫240又没有连接至第三光电子半导体芯片230的第一电气连接垫240。
此外,由接合线260形成的每个列线已经电气传导连接至上载体金属化部110的至少一个列连接结构113。因此,该第一光电子半导体芯片210的第一电气连接垫240和第三光电子半导体芯片230的第一电气连接垫240二者已连接至上载体金属化部110的列连接结构113其中之一。在图9至11中示出的示例中,所述列连接结构113布置在第一光电子半导体芯片210和第三光电子半导体芯片230之间。一个或多个接合线260分别从第一光电子半导体芯片210的第一电气连接垫240延伸至列连接结构113并且从列连接结构113延伸至第三光电子半导体芯片230的第一电气连接垫240。
该光电子半导体芯片200之间的接合线260分别从光电子半导体芯片200的第一电气连接垫240直接延伸至最近的光电子半导体芯片200的第一电气连接垫240。然而,该接合线260还可以分别在相邻行的光电子半导体芯片200的第一电气连接垫240之间延伸至载体100的顶侧101。
由接合线260形成的每个列线的各个区段、也就是说各个光电子半导体芯片200的第一电气连接垫240之间的区段和/或电气连接垫240与载体100的顶侧101之间的区段分别可以由各个接合线260或由每列线的单个连续的接合线260形成。接合线260与第一电气连接垫240之间的连接和接合线260与列连接结构113之间的连接可以是例如球形接合连接或楔形接合连接。优选地,接合线260在垂直于载体100的顶侧101的方向上包括就高度而言的尽可能最小的范围。接合线260可以包括就高度而言的、例如小于150µm或甚至小于50µm的范围。
图12示出处于对于图9至11中的示图而言在时间上之后的加工状态的载体100的顶侧101和布置在载体100的顶侧101上的光电子半导体芯片200的示意性平面视图。图13和14示出处于图12中示出的加工状态的载体100和光电子半导体芯片200的示意性截面侧视图。
覆盖材料300已经布置在光电子半导体芯片200的顶侧201处。该覆盖材料300至少部分覆盖光电子半导体芯片200的顶侧201。该覆盖材料300还可以延伸超出光电子半导体芯片200的顶侧201并覆盖在光电子半导体芯片200附近的载体100的顶侧101的部分和/或覆盖光电子半导体芯片200的在光电子半导体芯片200的顶侧201和下侧202之间延伸的侧面。
该覆盖材料300被划分成物理上彼此分开的多个区段。布置在像素光栅710的各个像素700之上的覆盖材料300的区段在物理上彼此分开。覆盖材料300的单个连续区段可以分别布置在像素700的三个光电子半导体芯片200的顶侧201之上,所述区段共同覆盖所述三个光电子半导体芯片200的顶侧201,如在像素700包括第一光电子半导体芯片210的情况下示例性图示的那样。在这种情况下,在光电子半导体芯片200之间的覆盖材料300还可以覆盖载体100的顶侧101的部分。然而,可替代地,覆盖材料300的专用区段还分别可以布置在单个像素700的每个光电子半导体芯片200的顶侧201之上,所述专用区段在物理上与布置在所有其他光电子半导体芯片200的顶侧201之上的覆盖材料300的区段分开。这一点通过在像素700包括第三光电子半导体芯片230的情况下的示例来示出。在这种情况下,覆盖材料300的区段也分别延伸超出光电子半导体芯片200的顶侧201并覆盖载体100的顶侧101的部分。然而,该覆盖材料300的区段还可以被限定到光电子半导体芯片200的顶侧201。
该覆盖材料300可以包括光刻胶或某一其他可光致图案化的材料,例如ORMOCER或硅酮。在第一步骤中可以将该覆盖材料300以平面方式布置在载体100的顶侧101之上且在光电子半导体芯片200的顶侧201之上并且然后可以借助于光致图案化的方法被限定到图12至14中示出的区段,其方式为通过使其他区段中的所述覆盖材料已被移除。已经例如通过旋涂、喷射、计量方法或通过层压来实施以平面方式施加覆盖材料300的过程。在这里,在一个或多个步骤中已经实施以平面方式施加覆盖材料300的过程。还可以通过激可光致图案化方法或通过某一其他图案化方法来替代光致图案化方法来对该覆盖材料300图案化。覆盖材料300也可以已经以图案化形式被施加,例如通过图案化膜的层压或通过3D打印方法。
在布置覆盖材料300之前,已经将光吸收材料500布置在载体100的顶侧101处。所述光吸收材料500可以完全或部分覆盖载体100的顶侧101,但是不覆盖光电子半导体芯片200的顶侧201。然而,该光吸收材料500可以覆盖光电子半导体芯片200的在光电子半导体芯片200的顶侧201和下侧202之间延伸的侧面。于是所述光电子半导体芯片200至少部分嵌入到光吸收材料500中。在图13的右手部分中以示例的方式示出该光吸收材料500。
光吸收材料500可以已经被施加并例如通过光致图案化方法来被图案化。
如果在将覆盖材料300布置在载体100的顶侧101处的过程之前已经布置了光吸收材料500,则该覆盖材料300至少部分地被布置在光吸收材料500上。于是该光吸收材料至少部分地通过覆盖材料300被覆盖。
在完成的光电子部件、例如视频墙模块中,该光吸收材料500可以用于,增加在光电子半导体芯片200的辐射发射顶侧201和包围光电子半导体芯片200的顶侧201的载体100的顶侧101的区段之间的光对比度。该光吸收材料500还可以凭借减少杂散光来促进覆盖材料300的光致图案化。
因为该覆盖材料300至少部分覆盖光电子半导体芯片200的顶侧201并且因此还覆盖光电子半导体芯片200的第一电气接触垫240,所以布置在光电子半导体芯片200的顶侧201处的所述第一电气接触垫、连接至光电子半导体芯片200的第一电气连接垫240的接合线260的第一区段261也被嵌入到覆盖材料300中。覆盖材料300被施加,使得在所述过程中不损坏接合线260。
在完成了的光电子部件中,该覆盖材料300可以保持在光电子半导体芯片200的顶侧201之上。在这种情况下,该覆盖材料300可以适宜地包括高透明度。该覆盖材料300可以具有例如对于包括从紫外光的至少一部分至红外光谱范围的波长的电磁辐射而言的至少10%的透射率。
在这种情况下,该覆盖材料300可以另外包括嵌入颗粒,例如波长转换颗粒、散射颗粒和/或吸收颗粒。可以提供嵌入到覆盖材料300中的波长转换颗粒,用于将由光电子半导体芯片200所发射的电磁辐射至少部分转换成包括不同波长的电磁辐射。可以提供嵌入到覆盖材料中的散射颗粒,用于使由光电子半导体芯片200所发射的电磁辐射漫散射,以便实现由不同光电子半导体芯片200所发射的电磁辐射的良好混合和/或实现通过光电子部件的均匀和/或各向同性的发射。嵌入到覆盖材料300中的散射颗粒还可以用于,降低各个光电子半导体芯片200和/或接合线260从光电子部件外侧的能见性。嵌入到覆盖材料300中的吸收颗粒也可以用于该目的。
可替代地,还可以在后续加工步骤中移除该覆盖材料300。在这种情况下,不需要以透明方式来构造该覆盖材料300。
图15在示意性示图中示出处于对于图12至14中的示图而言在时间上之后的加工状态的载体100的顶侧101和布置在载体100的顶侧101处的光电子半导体芯片200的平面视图。图16和17示出处于图15中示出的加工状态的载体100和光电子半导体芯片200的示意性截面侧视图。
该壳体材料400已经布置在载体100的顶侧101之上。在这种情况下,覆盖材料300的区段已经至少部分被壳体材料400包围。该覆盖材料300因此已至少部分地嵌入到壳体材料400中。该覆盖材料300和壳体材料400共同形成壳体600的一部分。在背离载体100的顶侧101的壳体600的顶侧601处,覆盖材料300的区段没有被壳体材料400覆盖。该覆盖材料300的区段在壳体600的顶侧601处暴露。优选地,该覆盖材料300的区段和壳体材料400在壳体600的顶侧601处齐平地终止。
例如通过压力时间计量、通过喷射、通过成型方法(模制方法)、例如通过传送成型、膜辅助或非膜辅助的注塑成型、通过热压或压缩成型或通过打印方法来将壳体材料400已经布置在载体100的顶侧101之上。壳体材料400可以包括例如塑料,例如热固性塑料(例如环氧树脂、硅酮或丙烯酸酯)或热塑性塑料。该壳体材料400可以包括填料。对于外壳材料400来说适宜的是,高填充的和包括高硬度的。在该情况下,该壳体材料400可以有效地保护能够通过所述生产方法获得的光电子部件免受损坏且免受热机械应力。
该壳体材料400可以被构造成使得它是光反射的(例如白色)、光吸收的(例如黑色)或不同颜色的。还可以以透明方式来构造该壳体材料400。
在将壳体材料400布置在载体100的顶侧101之上的过程期间,还没有嵌入到覆盖材料300中的接合线260的第二区段262已经嵌入到壳体材料400中。该接合线260的第二区段262可以直接邻接接合线260的第一区段261。接合线260可以要么完全嵌入到覆盖材料300中要么完全嵌入到壳体材料400中。然而,还可以将接合线260的其他区段布置在覆盖材料300和壳体材料400二者的外部。以示例的方式,接合线260的其他区段可以嵌入到光吸收材料500中。作为接合线260的第二区段262嵌入到壳体材料400中的结果,接合线260被固定并且被保护以免受由于外部影响的损坏。
嵌入到壳体材料400中的覆盖材料300的区段在壳体材料400中形成腔体410。在该覆盖材料300和壳体材料400之间的界面形成腔体410的壁411。在图16和17中示出的示例中,所述壁411垂直于光电子半导体芯片200的顶侧201来定向。然而,壁411还可以相对于与光电子半导体芯片200的顶侧201垂直定向的方向以-60°和+60°之间的角度来倾斜。
光电子半导体芯片200的顶侧201布置在由覆盖材料300形成的腔体410中。每个光电子半导体芯片200的每个顶侧201都可以布置在相应专用的腔体410中,如在例如对于包括第三光电子半导体芯片230的像素700的情况。然而,共同的像素700的所有光电子半导体芯片200的顶侧201都可以布置在共同的腔体410中,如通过在包括第一光电子半导体芯片210的像素700的情况下的示例所图示的。
可以以图15至17中示出的加工状态来结束生产方法。通过所述方法获得的产品形成光电子部件10。例如,该光电子部件10可以是视频墙模块。
从图15至17中示出的加工状态出发,还可以可选地实施附加加工步骤。有可能移除布置在形成于壳体材料400中的腔体410中的覆盖材料300。覆盖材料300可以例如通过使用溶剂溶解掉覆盖材料300来被移除。在这种情况下不需要以光透射方式来构造在先前加工步骤中布置在光电子半导体芯片200的顶侧201处的覆盖材料300。
有可能在已移除覆盖材料300之后使壳体材料400中的腔体410保持为空的。同样有可能在从壳体材料400中的腔体410移除覆盖材料300之后,将另一覆盖材料引入到腔体410中。在这种情况下,布置在腔体410中的光电子半导体芯片200的顶侧201至少部分被该另一覆盖材料覆盖。此外,该接合线260的第一区段261至少部分地嵌入到该另一覆盖材料中。适宜的是,使该另一覆盖材料布置在壳体材料400的腔体410中,使得壳体材料400和另一覆盖材料在壳体600的顶侧601处齐平地终止,也就是说使该另一覆盖材料完全填充腔体410。
适宜的是,使该另一覆盖材料具有对于包括从紫外光的至少一部分至红外光谱范围的波长的电磁辐射而言的至少10%的透射率。这使得由光电子半导体芯片200所发射的电磁辐射能够穿透通过该另一覆盖材料。该另一覆盖材料可以附加地是光学有效的,例如包括嵌入散射颗粒、嵌入波长转换颗粒或嵌入吸收颗粒。
图18示出对于在图16中示出的加工状态而言随后的在其他可选加工步骤已经实施之后的光电子部件10的示意性截面侧视图。图18中的截面视图如在图16中的示图那样进行。
从图16中示出的加工状态出发,首先壳体的顶侧601已经被图案化,例如粗糙化。在这种情况下壳体材料400的暴露在壳体600的顶侧601处的部分以及还有覆盖材料300(和/或另一覆盖材料)的暴露在壳体600的顶侧601处的部分已经被图案化。
于是已将另一材料510布置在覆盖材料300(和/或另一覆盖材料)之上和壳体材料400之上。在这种情况下,已经将该另一材料510布置在一个或多个层中。也可以已经布置了不同材料的多个层。该另一材料510可以例如用作抗反射层或用作用于着色和/或用于对比度增强的着色层。该另一材料510可以包括如下中性密度滤光器,其吸收例如在宽波长范围内的电磁辐射的限定百分比,例如10%。该另一材料510还可以形成光学元件,例如光学透镜。
于是该另一材料510也已经被图案化,例如粗糙化。图案化可以例如引起从外面撞击在另一材料510上的环境光的散射。
有可能实施参考图18描述的加工步骤中的仅一个或一些。以示例的方式,有可能免除:壳体材料400和覆盖材料300(和/或另一覆盖材料)的图案化、另一材料510的布置或另一材料510的图案化。
图19和20示出在一个可替代的实施例中光电子部件10的示意性截面侧视图。图19中的截面视图如在图16中的示图中那样进行。图20中的截面视图如在图17中的示图那样进行。
如在图19和20中示出的光电子部件10的实施方案除了下面解释的差异之外都对应于如在图15至17中示出的光电子部件10的实施方案。除了下面描述的偏差之外,如在图19和20中示出的光电子部件10的实施方案的生产就如在图15至17中示出的光电子部件10的实施方案的上述生产那样。
用于生产在图19和20中示出的实施例的光电子部件10的光电子半导体芯片200与参考图1至18描述的光电子半导体芯片200的区别在于,它们被构造为体发射发光二极管芯片。在光电子半导体芯片200的运行期间,不仅在光电子半导体芯片200的顶侧201处发射电磁辐射,而且还在光电子半导体芯片200的侧面处发射电磁辐射。因此,为了生产如在图19和20中示出的光电子部件10的实施方案,免除用光吸收材料500来对光电子半导体芯片200的侧面的覆盖。
在如在图19和20中示出的光电子部件10的实施方案的情况下,以光反射方式适宜地构造壳体材料400。以示例的方式,该壳体材料400可以包括白色。因此,构造在壳体材料400中的腔体410的壁411引起对由光电子半导体芯片200所发射的电磁辐射的收集和聚焦。
在如图19和20中示出的光电子部件10的实施方案的情况下,另一材料510可以布置在壳体材料400和覆盖材料300之上,如在如图18中示出的光电子部件10的实施方案的情况下那样。该另一材料510可以例如是吸收光的和/或包括粗糙表面。可以提供该另一材料510来增加在光电子部件10的壳体600的顶侧601的发光区段和非发光区段之间的光对比度。
用于生产如在图19和20中示出的光电子部件10的实施方案的光电子半导体芯片200与参考图1至18描述的光电子半导体芯片200的进一步区别在于,第二电气连接垫250与第一电气连接垫240共同布置在光电子半导体芯片200的顶侧201处。在如图19和20中示出的光电子部件10的实施例的情况下,因此由另外的接合线260来建立在光电子半导体芯片200的第二电气连接垫250和上载体金属化部110的行线111之间的电气传导连接。所述另外的接合线260还可以布置在其中建立在光电子半导体芯片200的第一电气连接垫240和上载体金属化部110的列连接结构113之间的电气传导连接的相同加工步骤中。所述另外的接合线260还可以包括嵌入到覆盖材料300中的第一区段261和嵌入到壳体材料400中的第二区段262。
在该光电子部件10的另一实施方案中,有可能使用表面发射的光电子半导体芯片200,在其中电气连接垫240、250两者都布置在光电子半导体芯片200的顶侧201处。同样有可能使用体发射的光电子半导体芯片200,在其中第一电气连接垫240布置在顶侧201处并且第二电气连接垫250布置在光电子半导体芯片200的下侧202处。
除了被用于生产视频墙模块之外,所述生产方法还可以用于生产其他光电子部件10,在其中第一光电子半导体芯片200布置在载体100的顶侧101处,壳体材料400布置在载体100的顶侧101之上,腔体410被构造在壳体材料400中,第一光电子半导体芯片200的顶侧201布置在腔体410中,第一光电子半导体芯片200的第一电气连接垫240借助于接合线260电气传导地连接至布置在载体100的顶侧101处的第一接触垫113,其中所述第一电气连接垫布置在第一光电子半导体芯片200的顶侧201处,并且该接合线260的第一区段261布置在腔体410中并且接合线260的第二区段嵌入到壳体材料400中。
已经基于优选示例性实施方案更详细地图示且描述了本发明,然而,本发明不限于所公开的示例。相反,本领域技术人员可以在不偏离本发明保护范围的情况下从其中推导出其他变型方案。
附图标记列表
10 光电子部件
100 载体
101 顶侧
102 下侧
110 上载体金属化部
111 行线(第二接触垫)
112 行连接结构
113 列连接结构(第一接触垫)
120 下载体金属化部
121 接触垫
130 穿通接触部
200 光电子半导体芯片
201 顶侧
202 下侧
210 第一光电子半导体芯片
220 第二光电子半导体芯片
230 第三光电子半导体芯片
240 第一电气连接垫
250 第二电气连接垫
260 接合线
261 第一区段
262 第二区段
300 覆盖材料
400 壳体材料
410 腔体
411 壁
500 光吸收材料
510 另一材料
600 壳体
601 顶侧
700 像素
710 像素光栅
720 交叉矩阵互连。

Claims (18)

1.一种光电子部件(10),所述光电子部件包括载体(100),并且包括布置在所述载体(100)的顶侧(101)处的第一光电子半导体芯片(210),
其中第二光电子半导体芯片(230)布置在所述载体(100)的所述顶侧(101)处,
其中壳体材料(400)布置在所述载体(100)的顶侧(101)之上,
其中腔体(410)被构造在所述壳体材料(400)中,
其中所述第一光电子半导体芯片(210)的顶侧(201)布置在所述腔体(410)中,
其中所述第二光电子半导体芯片(230)的顶侧布置在另外的腔体中,
其中所述第一光电子半导体芯片(210)的第一电气连接垫(240)借助于接合线(260)电气传导地连接至布置在所述载体(100)的所述顶侧(101)处的第一接触垫(113),其中所述第一电气连接垫(240)布置在所述第一光电子半导体芯片(210)的所述顶侧(201)处,
其中所述第一光电子半导体芯片(210)的所述第一电气连接垫(240)和所述第二光电子半导体芯片(230)的电气连接垫(240)借助于所述接合线(260)电气传导地连接,所述电气连接垫布置在所述第二光电子半导体芯片(230)的顶侧处,
其中所述接合线(260)的第一区段(261)布置在所述腔体(410)中并且所述接合线(260)的第二区段(262)嵌入到所述壳体材料(400)中。
2.根据权利要求1所述的光电子部件(10),其中所述腔体(410)由壁(411)来限定,所述壁相对于与所述第一光电子半导体芯片(210)的所述顶侧(201)垂直定向的方向以在-60°和+60°之间的角度来倾斜。
3.根据权利要求1所述的光电子部件(10),
其中覆盖材料(300)布置在所述腔体(410)中,
其中所述覆盖材料(300)覆盖所述第一光电子半导体芯片(210)的所述顶侧(201)的至少一部分,
其中所述接合线(260)的所述第一区段(261)嵌入到所述覆盖材料(300)中,
其中所述覆盖材料(300)具有对于包括从紫外光的至少一部分至红外光谱范围的波长的电磁辐射而言的至少10%的透射率。
4.根据权利要求3所述的光电子部件(10),其中所述覆盖材料(300)和所述壳体材料(400)在背离所述载体的顶侧(601)处齐平地终止。
5.根据权利要求1所述的光电子部件(10),
其中光吸收材料(500)布置在所述载体(100)的所述顶侧(101)之上,
其中所述第一光电子半导体芯片(210)至少部分地嵌入到所述吸收材料(500)中。
6.根据权利要求1所述的光电子部件(10),
其中所述第一光电子半导体芯片(210)的第二电气连接垫(250)电气传导地连接至布置在所述载体(100)的所述顶侧(101)处的第二接触垫(111),其中所述第二电气连接垫(250)布置在所述第一光电子半导体芯片(210)的下侧(202)处。
7.根据权利要求1所述的光电子部件(10),
其中所述第一光电子半导体芯片(210)的第二电气连接垫(250)借助于第二接合线(260)电气传导地连接至布置在所述载体(100)的所述顶侧(101)处的第二接触垫(111),其中所述第二电气连接垫(250)布置在所述第一光电子半导体芯片(210)的所述顶侧(201)处。
8.根据权利要求6所述的光电子部件(10),
其中第三光电子半导体芯片(220)布置在所述载体(100)的所述顶侧(101)处,其中所述第一光电子半导体芯片(210)的所述顶侧(201)和所述第三光电子半导体芯片(220)的顶侧(201)共同布置在所述腔体(410)中。
9.根据权利要求7所述的光电子部件(10),
其中第三光电子半导体芯片(200)布置在所述载体(100)的所述顶侧(101)处,
其中所述第一光电子半导体芯片(210)的所述顶侧(201)和所述第三光电子半导体芯片(200)的顶侧(201)布置在彼此分开的所述壳体材料(400)的腔体(410)中。
10.根据权利要求6和7中的任一项所述的光电子部件(10),
其中第三光电子半导体芯片(200)布置在所述载体(100)的所述顶侧(101)处,
其中所述第三光电子半导体芯片的电气连接垫电气传导地连接至所述第二接触垫(111)。
11.一种用于生产光电子部件(10)的方法,所述方法包括以下步骤:
-将第一光电子半导体芯片(210)和第二光电子半导体芯片(230)共同布置在载体(100)的顶侧(101)处;
-借助于接合线(260)在所述第一光电子半导体芯片(210)的第一电气连接垫(240)和布置在所述载体(100)的所述顶侧(101)处的第一接触垫(113)之间建立电气传导连接,其中所述第一电气连接垫(240)被布置在所述第一光电子半导体芯片(210)的顶侧(201)处,其中所述第一光电子半导体芯片(210)的所述第一电气连接垫(240)和布置在所述第二光电子半导体芯片(230)的顶侧处的电气连接垫借助于所述接合线(260)电气传导地连接;
- 在所述第一光电子半导体芯片(210)的所述顶侧(201)处布置覆盖材料(300),其中所述接合线(260)的第一区段(261)嵌入到所述覆盖材料(300)中;
- 随后将壳体材料(400)布置在所述载体(100)的所述顶侧(101)之上,其中所述覆盖材料(300)至少部分由所述壳体材料(400)包围,其中所述接合线(260)的第二区段(262)嵌入到所述壳体材料(400)中。
12.根据权利要求11所述的方法,
其中在所述覆盖材料(300)和所述壳体材料(400)之间形成界面(411),所述界面(411)相对于与所述第一光电子半导体芯片(210)的所述顶侧(201)垂直定向的方向以-60°和+60°之间的角度来倾斜。
13.根据权利要求11所述的方法,
其中在布置所述覆盖材料(300)之前,将光吸收材料(500)布置在所述载体(100)的所述顶侧(101)之上,
其中所述吸收材料(500)至少部分被所述覆盖材料(300)覆盖。
14.根据权利要求11所述的方法,
其中在布置所述壳体材料(400)之后,实施以下另一步骤:
- 移除所述覆盖材料(300)。
15.根据权利要求14所述的方法,
其中所述方法包括以下另一步骤:
- 将另一覆盖材料(300)布置在通过移除所述覆盖材料(300)所形成的腔体(410)中。
16.根据权利要求11所述的方法,
其中第三光电子半导体芯片(220)与所述第一光电子半导体芯片(210)共同布置在所述载体(100)的所述顶侧(101)处,
其中,布置所述覆盖材料(300),以使得所述覆盖材料(300)的连续区段延伸在所述第一光电子半导体芯片(210)的所述顶侧(201)上并且延伸在所述第三光电子半导体芯片(220)的顶侧(201)上。
17.根据权利要求11所述的方法,
其中第三光电子半导体芯片(230)与所述第一光电子半导体芯片(210)共同布置在所述载体(100)的所述顶侧(101)处,
其中所述覆盖材料(300)的物理上彼此分开的区段布置在所述第一光电子半导体芯片(210)的所述顶侧(201)之上和所述第三光电子半导体芯片(230)的顶侧(201)之上。
18.根据权利要求11所述的方法,
其中所述方法包括以下另一步骤:
-将另一材料(510)布置在所述覆盖材料(300)和/或所述另一覆盖材料(300)和/或所述壳体材料(400)之上。
CN201680063156.1A 2015-10-28 2016-10-28 光电子部件以及用于制造其的方法 Expired - Fee Related CN108140641B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015118433.8 2015-10-28
DE102015118433.8A DE102015118433A1 (de) 2015-10-28 2015-10-28 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2016/076062 WO2017072294A1 (de) 2015-10-28 2016-10-28 Optoelektronisches bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
CN108140641A CN108140641A (zh) 2018-06-08
CN108140641B true CN108140641B (zh) 2021-04-20

Family

ID=57208308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063156.1A Expired - Fee Related CN108140641B (zh) 2015-10-28 2016-10-28 光电子部件以及用于制造其的方法

Country Status (4)

Country Link
US (1) US10923640B2 (zh)
CN (1) CN108140641B (zh)
DE (1) DE102015118433A1 (zh)
WO (1) WO2017072294A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109040A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Modul für eine videowand mit einer folie
CN106783817B (zh) * 2016-11-25 2019-02-05 杭州美卡乐光电有限公司 Led封装组件、led模组及其制造方法
DE102017114011B4 (de) * 2017-06-22 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement
DE102020117207A1 (de) * 2020-06-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementegehäuse und verfahren
DE102020130211A1 (de) * 2020-11-16 2022-05-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103443941A (zh) * 2011-03-31 2013-12-11 松下电器产业株式会社 半导体发光装置
DE102012111065A1 (de) * 2012-11-16 2014-05-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013100711A1 (de) * 2013-01-24 2014-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2015091005A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und adaptiver scheinwerfer für ein kraftfahrzeug

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10229067B4 (de) 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP4535928B2 (ja) * 2005-04-28 2010-09-01 シャープ株式会社 半導体発光装置
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
JP2010199547A (ja) * 2009-01-30 2010-09-09 Nichia Corp 発光装置及びその製造方法
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9196805B2 (en) * 2010-02-09 2015-11-24 Nichia Corporation Light emitting device and method for manufacturing light emitting device
JP5647028B2 (ja) * 2011-02-14 2014-12-24 スタンレー電気株式会社 発光装置およびその製造方法
DE102011115314B4 (de) 2011-09-29 2019-04-25 Osram Opto Semiconductors Gmbh LED-Modul
WO2014010354A1 (ja) 2012-07-09 2014-01-16 シャープ株式会社 発光装置、照明装置、および絶縁性基板
DE102013218268A1 (de) 2013-09-12 2015-03-26 Osram Gmbh Träger und Leuchtvorrichtung
CN203826384U (zh) 2014-02-08 2014-09-10 惠州科锐半导体照明有限公司 固态发射器面板
DE102015112556B4 (de) 2015-07-30 2024-03-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Videowand-Modul und Verfahren zu dessen Herstellung
DE102015119653A1 (de) 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103443941A (zh) * 2011-03-31 2013-12-11 松下电器产业株式会社 半导体发光装置
DE102012111065A1 (de) * 2012-11-16 2014-05-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013100711A1 (de) * 2013-01-24 2014-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2015091005A1 (de) * 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und adaptiver scheinwerfer für ein kraftfahrzeug

Also Published As

Publication number Publication date
CN108140641A (zh) 2018-06-08
US20180358522A1 (en) 2018-12-13
DE102015118433A1 (de) 2017-05-04
WO2017072294A1 (de) 2017-05-04
US10923640B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN108140641B (zh) 光电子部件以及用于制造其的方法
CN103210510B (zh) 光电子半导体器件
CN105826448B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
US11143808B2 (en) Light emitting module
CN104364921B (zh) 光电子模块和用于制造光电子模块的方法
US10833054B2 (en) Smart pixel surface mount device package
JP6653022B2 (ja) ビデオウォールモジュールおよびビデオウォールモジュールの製造方法
KR20130054430A (ko) 광전 소자 및 그 제조 방법
CN101636839A (zh) 发光模块和发光模块的制造方法
CN103250249B (zh) 光电子半导体器件、用于制造所述器件的方法和这种器件的应用
KR20100105631A (ko) 적어도 두 개의 발광 반도체 소자를 포함한 장치 및 그러한 장치의 제조 방법
US20210265317A1 (en) Optoelectronic semiconductor device and method for manufacturing optoelectronic semiconductor devices
KR20130079501A (ko) 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
US20180204823A1 (en) Video Wall Module and Method for Producing Same
KR20220101763A (ko) 다공성 입자들을 포함하는 반사성 측벽들을 갖는 발광 다이오드들
US8651703B2 (en) Light emitting device using filter element
KR100777410B1 (ko) 발광 소자 모듈 및 그 제조 방법
US10797102B2 (en) Chip-scale linear light-emitting device
US11152423B2 (en) Optical assembly and display device comprising an arrangement of luminescence diode chips
CN109155326B (zh) 用于制造光电子组件的方法和光电子组件
CN105874600A (zh) 光电组件和用于生产光电组件的方法
US11506933B2 (en) Light-emitting module, method for manufacturing the same, and liquid-crystal display device
JP2020096151A (ja) 発光モジュール
JP6599128B2 (ja) 表示装置
CN110364608B (zh) 晶片级线型光源发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210420

CF01 Termination of patent right due to non-payment of annual fee