WO2019020458A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2019020458A1
WO2019020458A1 PCT/EP2018/069509 EP2018069509W WO2019020458A1 WO 2019020458 A1 WO2019020458 A1 WO 2019020458A1 EP 2018069509 W EP2018069509 W EP 2018069509W WO 2019020458 A1 WO2019020458 A1 WO 2019020458A1
Authority
WO
WIPO (PCT)
Prior art keywords
trenches
potting
semiconductor chips
carrier
semiconductor
Prior art date
Application number
PCT/EP2018/069509
Other languages
English (en)
French (fr)
Inventor
Klaus Reingruber
Andreas Reith
Tobias Gebuhr
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/634,585 priority Critical patent/US11670745B2/en
Priority to CN201880050405.2A priority patent/CN110915004A/zh
Publication of WO2019020458A1 publication Critical patent/WO2019020458A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the invention relates to a method for producing optoelectronic semiconductor components.
  • an optoelectronic semiconductor component is specified.
  • This object is achieved, inter alia, by a method and by an optoelectronic semiconductor component with the
  • the semiconductor device may be at least one
  • Pixel or pixel which is set up for different colored emission of light.
  • LEDs short LEDs.
  • the method comprises the step of applying optoelectronic
  • Semiconductor chips on a support are set up to generate radiation.
  • the semiconductor chips are light-emitting diode chips, in short LED chips.
  • Semiconductor devices may be identical or to
  • the carrier may be a temporary or a permanent carrier.
  • a temporary carrier this is designed for example as a film.
  • a permanent carrier this is for example a
  • Circuit board such as a printed circuit board based on a plastic material or a metal core board or a ceramic substrate with tracks.
  • the permanent carrier may be a lead frame such that the final semiconductor device is, for example, a QFN device.
  • the method comprises the step of generating a potting.
  • the casting is in particular by means of injection molding or injection molding or
  • Forming produced Such methods are also referred to as Molden.
  • the casting has a casting top facing away from the carrier.
  • the potting is produced directly around the semiconductor chips. That is, in
  • the semiconductor chips can each round in a closed path of a potting material of the
  • Potting material are covered, for example, with a thickness of at most 10 ym or 5 ym.
  • the side facing away from the carrier is particularly preferred
  • the potting and thus the potting material is reflective for those of the
  • Potting material is about a silicone, in the reflective particles, for example, from a metal oxide such as titanium oxide, are added.
  • the potting is produced with trenches.
  • the trenches are between at least some adjacent semiconductor chips or between in particular
  • the trenches are preferably of the associated
  • the potting material is preferably located continuously between the trenches and the associated semiconductor chips.
  • the method comprises the step of filling the trenches with a
  • the support material By the support material at least one support body is formed.
  • the support material preferably has a higher specific in the finished, cured state mechanical stability than the potting material.
  • the support material is an epoxy.
  • the support material may comprise a matrix material such as an epoxy and a fiber reinforcement such as glass fibers and optionally comprise or consist of other components such as color particles.
  • the potting next to the trenches remains free of the support material. That is, seen in plan view, the support material for or for the support body may be limited to the trenches.
  • the support body is preferably a mechanical stability of the finished semiconductor devices increases, in comparison to
  • the method comprises the step of uniting to the semiconductor components.
  • the separation takes place at least through the support body. If the carrier is a permanent carrier, the carrier is preferably also of the singulator
  • the singulation is carried out, for example, by means of sawing, laser cutting, breaking, cutting and / or milling.
  • the method is used for producing optoelectronic semiconductor components and comprises the following steps, preferably in the order given:
  • the semiconductor chips only with a highly reflective material such as a silicone
  • prefabricated housings can be used which have a
  • This step can already be used to form the trenches, with the
  • the at least one support body is produced in order to generate the approximately in the first encapsulation step
  • the support material preferably another material is used as the support material, with which the requirements required for the optical contrast can be met and which preferably has an increased mechanical stability.
  • the trenches penetrate in the direction perpendicular to the carrier and of the
  • a lateral distance between the semiconductor chips and the trenches at the encapsulation top is at least 30 ym or 50 ym or 80 ym. alternatively or additionally, this distance is at most 250 ym or 150 ym or 100 ym.
  • the encapsulation on the encapsulation top side is partially permeable to the radiation generated by the semiconductor chips during operation.
  • a transmissivity of the casting is directly at the
  • Casting top side and in particular in the direction parallel to the casting top side for the generated radiation at at least 0.2% or 0.5% or 1%.
  • this transmittance is at most 10% or 5% or 3%, in particular between 1% and 3% inclusive. That is, a relatively large proportion of the radiation in the finished semiconductor devices through the potting
  • the support body is absorbent for the radiation generated during operation.
  • the support body appears to a viewer gray or black.
  • Radiation support at least 0.7 or 0.8 or 0.9 or 0.95.
  • the support body is made, for example, of an epoxy in which absorbent particles are added, for example, from carbon black.
  • the support body may have a high reflectivity. In this case it is possible that the
  • Support body is provided with a reflective coating or is formed of a reflective material such as a metal.
  • the support material has a higher by at least a factor of 1.5 or 2 or 4 Modulus of elasticity as the potting material. This is especially true at room temperature, ie 296 K.
  • step A) facing away from the carrier chip tops of
  • Is assigned phosphor body In this case, an association between the semiconductor chips and the phosphor body is preferably one-to-one. Alternatively, it is possible for a phosphor body to be common to a plurality of semiconductor chips
  • the phosphor bodies are designed for partial or complete conversion of the radiation generated by the semiconductor chips into a radiation of longer wavelengths.
  • the semiconductor chips may emit near ultraviolet radiation or blue light.
  • an RGB image can be constructed, either by means of red, blue and green emitting phosphors or by means of blue emitting semiconductor chips together with red
  • Transmissive body may be formed a common plane. In particular, potting does not extend to the
  • the potting is locally applied directly to the carrier.
  • the carrier may be completely covered by the potting together with the semiconductor chips and / or the phosphor bodies, optionally together with electrical connection means for the semiconductor chips such as bonding wires.
  • the encapsulation in step B) is produced by means of film-assisted transfer molding or film-assisted injection molding, also referred to as FAM or film assisted molding.
  • the trenches are preferably already formed by injection molding or transfer molding, so that subsequently no potting material is removed to form the trenches.
  • each step one or more in step B)
  • Anchoring structures are, for example, by nubs, Elevations and / or ramparts formed, which may extend within the trenches and / or along the trenches.
  • step B) comprises two substeps B1) and B2), which are preferably used in the
  • sub-step B1 the encapsulation is produced with a uniform thickness. That is, in step Bl), no trenches are present. Subsequently, in sub-step B2), the at least one
  • Trench formed by local removal of the potting material is preferably a saw, alternatively a laser process or a
  • a roughening is formed during the production of the trenches, in particular by means of sawing.
  • the roughening has, for example, an average roughness of at least 5 ⁇ m or 10 ⁇ m or 20 ⁇ m and / or of at most 50 ⁇ m or 40 ⁇ m or 30 ⁇ m.
  • the potting at the trenches is comparatively rough.
  • the roughness in the trenches exceeds a roughness at the potting top to
  • Example by at least a factor of 5 or 10 or 20 By such a roughening in the trenches an adhesion of the support material is increased to the potting. According to at least one embodiment, the
  • Side walls of the trenches with the grouting top an angle of at least 90 ° or 95 ° or 105 °. Alternatively or additionally, this angle is at most 140 ° or 135 ° or 125 °. In other words, the sidewalls can
  • edge rounding is formed along edges of the trenches in step B).
  • a radius of curvature of the edge rounding is, for example, at least 5 ym or 10 ym or 20 ym and / or at most 100 ym or 50 ym or 30 ym.
  • the trenches are additionally roughened after step B) and before step C).
  • a roughness of the trenches can be increased, combined with an increased adhesion of the support material to the potting.
  • This roughening is for example by sandblasting, also referred to as blasting, possible.
  • the trenches in step C) are flush and completely filled with the support material. That is, the support material does not protrude from the trenches.
  • This is preferably formed by the Vergussoberseite and a support facing away from the top of the support body a continuous plane.
  • the carrier has one or more anchoring elements in the region of the trenches.
  • at least one anchoring element is a
  • Such anchoring elements are for example by Holes in a metal layer near the trenches
  • the trenches extend in a plan view prior to step D)
  • step C) can be filled efficiently with the support material and a number of
  • Injection points can be reduced.
  • exactly one supporting body is formed per trench. For this it is possible that neighboring trenches neither touch nor intersect.
  • the trenches have a multiplicity of in the direction transverse to a longitudinal direction
  • the branches may be formed only to one side or on both sides of the
  • the support body is seen in plan view designed in particular U-shaped, wherein per semiconductor device one or two of these U-shaped trenches may be present.
  • a separation along at least one takes place in step D)
  • This dicing line can pass completely through the potting and optionally through the carrier.
  • Semiconductor chips at least up to step C) and optionally also in the finished semiconductor devices to pixels or pixels grouped.
  • the pixels are arranged to a variable, colored light emission.
  • the semiconductor chips can be electrically controlled independently of each other. Preferably located between the pixels
  • the semiconductor chips within the pixels and / or the semiconductor devices may be interconnected by a contiguous, unbroken potting top.
  • an optoelectronic semiconductor device is specified.
  • the semiconductor device is manufactured by a method as described in connection with one or more of the above embodiments. Features of the semiconductor device are therefore also disclosed for the method and vice versa.
  • this includes
  • Optoelectronic semiconductor device a carrier, which preferably comprises electrical contact surfaces. Furthermore, the semiconductor device comprises one or more optoelectronic semiconductor chips for generating a radiation, which on the Carrier are attached, in particular on the electrical contact surfaces.
  • a potting with a potting top facing away from the carrier is formed directly around the semiconductor chips, so that the semiconductor chips seen in plan view are free of a potting compound of the potting compound.
  • At least one trench is present in the potting, wherein the trench may be spaced from the semiconductor chips. At least one support body in the trench is restricted to the trench and preferably does not touch the semiconductor chips.
  • Component top side of the semiconductor device may from the potting together with the support body and the semiconductor chip,
  • Transmissive body be formed.
  • a component underside of the semiconductor component is preferably formed exclusively by the carrier.
  • Figures 1 to 3 are schematic sectional views of
  • FIG. 1 illustrates an exemplary embodiment of a method for producing optoelectronic semiconductor components 1.
  • a carrier 2 is provided which comprises electrical contact surfaces 41.
  • the carrier 2 is based for example on a ceramic.
  • optoelectronic semiconductor chips 3 are applied, in particular LED chips.
  • the phosphor bodies 7 are set up to convert a radiation R generated in the semiconductor chips 3.
  • the semiconductor chips 3 are located in a cavity which is formed by the carrier 2 together with a mold 81.
  • a press foil 82 At the Press mold 81 is a press foil 82.
  • the mold 81 has protuberances, so that the potting 5 is produced with trenches 56.
  • the trenches 56 may extend through the encapsulation 5 in the direction perpendicular to the plane of the drawing.
  • the trenches 56 extend from a casting top side 50 facing away from the carrier 2 to approximately 50% to 60% through the casting 5. Sidewalls 59 of the trenches 56 face the encapsulant top 50 at an angle of approximately 120 °, so that the mold 81 is efficiently removable.
  • the phosphor bodies 7 and the trenches 56 are preferably between 80 and 100 ym. Due to this small distance D, the radiation R generated in operation in the semiconductor chips 3 passes partially through the finished encapsulation 5 towards the trenches 56.
  • a casting material for the casting 5 is, for example, a silicone which is filled to about 30% by weight with titanium dioxide particles.
  • a thickness of the electrical contact surfaces 41 is, for example, at least 20 ⁇ m and / or at most 70 ⁇ m, in particular around 50 ⁇ m.
  • a thickness of the encapsulation 5 from the support 2 to the encapsulation top 50 is for example at least 150 ym and / or at most 400 ym, in particular around 250 ym.
  • a further press mold 83 with a further press film 84 is applied to the potting 5 attached so that 83 cavities 85 are formed by the trenches 56 together with the other mold.
  • These cavities 85 are provided with a support material for
  • Support body 6 filled, see also Figure ID.
  • the support body 6 close flush with the Vergussoberseite 50 and fill the trenches 56 completely.
  • a support body 6 is formed per trench 56.
  • singulation takes place along singulation lines S through the support 2, the potting 5 and the support bodies 6. This separation takes place along the trenches 56.
  • the support body 6 close flush with the Vergussoberseite 50 and fill the trenches 56 completely.
  • a support body 6 is formed per trench 56.
  • singulation takes place along singulation lines S through the support 2, the potting 5 and the support bodies 6. This separation takes place along the trenches 56.
  • the support body 6 see also Figure ID. The support body 6 close flush with the Vergussoberseite 50 and fill the trenches 56 completely.
  • a support body 6 is formed per trench 56.
  • singulation takes place along singulation lines S through the support 2, the potting 5 and the support bodies 6. This separation takes place along the trenches 56.
  • FIG. 1F shows the finished semiconductor components 1
  • a further separation line S may be present, which lies between adjacent semiconductor chips 3.
  • This additional separation line S is limited to the support 7 and the encapsulation 5, so that the support body 6 are not affected by this further separation line S.
  • a permanent is passed over the potting 5, and optionally also across the phosphor bodies 7
  • Roughening 85 generated, for example by means of sandblasting. By means of this roughening 85, an adhesion of the support body 6 to the potting 5 can subsequently be increased. In addition, it is possible that a coupling of radiation from the
  • Fluorescent bodies 7 is increased out.
  • the semiconductor chips 3 it is possible for the semiconductor chips 3 to be contacted on the chip top sides 30 with the aid of bonding wires 42 which are guided through the phosphor body 7 and / or the encapsulation 5 to the contact surfaces 41.
  • flip chips may also be used in each case.
  • the roughening 58 according to FIG. 2B is restricted to the trenches 56.
  • FIGS. 2C to 2E relate to variants in which
  • Anchoring structures 57 and / or anchoring elements 27 are present, by which an adhesion of the support body 6 on the support 2 and / or on the casting 5 can be increased.
  • the steps of FIGS. 2C to 2E correspond in particular to the step of FIG. 1B.
  • FIG. 2C it is shown that a plurality of carriers 2 are provided
  • Anchoring elements 27 are present. The
  • Anchoring elements 27 are formed, for example, by a perforated metal layer or ceramic layer or plastic layer. These holes can be
  • Undercuts provided anchoring elements 27 are for example, by etching an initial layer
  • edges of the trenches 56 each have a same shape. Furthermore, it is possible, as in all other embodiments, that edges of the trenches 56 each have a shape. Furthermore, it is possible, as in all other embodiments, that edges of the trenches 56 each have a same shape. Furthermore, it is possible, as in all other embodiments, that edges of the trenches 56 each have a same shape. Furthermore, it is possible, as in all other embodiments, that edges of the trenches 56 each
  • Edge roundings 51 are present.
  • a radius of curvature of the edge fillets 51 is, for example, 20 ym.
  • Anchoring structures 57 shaped, such as a suitably shaped mold 51 in the step corresponding to Figure 1A.
  • the anchoring structures 57 may be attached to the side walls 59 and / or to an underside of the trenches 56 closest to the carrier 2.
  • Anchoring structures 57 are formed, for example, by ramparts which extend along the trenches 56 and / or by individual, dome-shaped knobs, several of which may be lined up along the trenches 56. In FIG. 2E it is illustrated that the anchoring structures 57, in particular on the side walls 59 with the
  • Anchoring elements 27 on the carrier 2 can be combined. It is the same as in all others
  • the anchoring elements 27 are formed by a roughening of the carrier 2. That is, the anchoring elements 27 do not have to rise out of the carrier 2 but can be incorporated into the carrier 2. In FIGS. 2C and 2E, the trenches 56 extend to the
  • FIG. 3 illustrates an alternative to molding the encapsulation 5 with the trenches 56.
  • the steps of Figs. 3A to 3C may replace the steps shown in Figs. 1A and 1B. Incidentally, the comments on Figure 1 apply accordingly.
  • the trenches 56 preferably do not extend to the carrier 2.
  • the trenches 56 also to reach into or into the carrier 2.
  • the resulting trenches 56 are illustrated in FIG. 3C.
  • the side walls 59 of the trenches 56 are oriented perpendicular or nearly perpendicular to the potting top 50, so that the angle is 90 °.
  • Sawing in the step of FIG. 3B preferably produces a roughening 58 in the trenches 56, for example with a roughness of between 10 ⁇ m and 30 ⁇ m. By this roughening 58, the support material for the support body 6 adheres more strongly to the potting 5. The rest
  • FIG. 1 Panels before singulating, that is, on the arrangement according to the method step corresponding to the figure ID.
  • the figure parts B each relate to perspective views of
  • the semiconductor chips 3a, 3b, 3c may each be grouped into pixels 33.
  • the semiconductor chips 3a, 3b, 3c touch or almost touch and be lined up along a line parallel to the longitudinal directions of the support body 6.
  • the support body 6 are mounted within the semiconductor devices 1 only on one side of the pixels 33, where the ribbon wires 42 are not located. Seen in plan view, the support body 6 is thus in the finished
  • One of the separating lines S runs along the
  • a third separation line S which is schematically indicated in FIG. 4A, runs perpendicular to the first two
  • the support body 6 is exposed on three side surfaces 15 of the semiconductor devices 1.
  • the side surfaces 15 may consist of the carrier 2, the support body 6 and the encapsulation 5.
  • the support bodies 6, seen in plan view each have a plurality of branches 55 perpendicular to their longitudinal directions.
  • the semiconductor chips 3 can, as in all others
  • Embodiments be square-shaped to the pixels 33, for example, as RGGB pixels.
  • each pixel 33 two of the support body 6 are assigned from Figure 5.
  • Strip extends across the panel of Figure 6A.
  • a coherent support body 6 is formed in the panel, which surrounds the respective semiconductor chips 3 or pixels 33 in the shape of a frame. Since in particular directly to the support 2 of the potting 5 is a continuous layer, and the potting 5 is integrally formed over all semiconductor devices 1 in not yet isolated state. This surrounds the support body 6 in the finished
  • Support body 6 encloses the individual semiconductor chips 3 according to FIG. 8 in each case completely in the form of an in particular rectangular frame. In this case, the support body 6, as in FIG. 1, penetrate the encapsulation 5 in part or even run completely through the encapsulation 5, as described for example in FIGS. 2C or 2E. Furthermore, it is possible that the support body 6 seen in plan view is designed according to Figures 4 to 6.
  • connection channels through, in particular perpendicular to such connection channels.
  • the trenches 56 extend directly as far as the semiconductor chips 3.
  • the trenches 56 may be limited to one side of the semiconductor chips 3, analogous to FIG. 4, but may likewise extend over a plurality of sides of the semiconductor chips 3, as shown in connection with FIGS. 5 to 7.
  • the support body 6 can extend to the support 2, see FIG. 9B, so that one of the side surfaces 15 is formed by the support body 6 and optionally together with the support 2.
  • the trenches 56 can pass through the encapsulation 5 only in part, corresponding to the design in FIG. 4.
  • the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicit is specified in the claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

In einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) und umfasst die Schritte: A) Aufbringen von optoelektronischen Halbleiterchips (3) zur Erzeugung einer Strahlung (R) auf einen Träger (2), B) Erzeugen eines Vergusses (5) mit einer dem Träger (2) abgewandten Vergussoberseite (50) direkt um die Halbleiterchips (3) herum, sodass die Halbleiterchips (3) in Draufsicht gesehen frei von einem reflektierenden Vergussmaterial des Vergusses (5) bleiben und sodass der Verguss (5) zwischen den Halbleiterchips (3) Gräben (56) aufweist, C) Verfüllen der Gräben (56) mit einem Stützmaterial, sodass zumindest ein Stützkörper (6) gebildet wird und der Verguss (5) neben den Gräben (56) frei von dem Stützmaterial bleibt, und D) Vereinzeln zu den Halbleiterbauteilen (1).

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN HALBLEITERBAUTEILEN UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben, Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben.
Eine zu lösende Aufgabe liegt darin, optoelektronische
Halbleiterbauteile bereit zu stellen, die eine hohe
mechanische Stabilität aufweisen und Strahlung mit einem hohen Kontrast emittieren .
Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein optoelektronisches Halbleiterbauteil mit den
Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugt Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Gemäß zumindest einer Ausführungsform ist das
optoelektronische Halbleiterbauteil zur Emission von
Strahlung, insbesondere von sichtbarem Licht, eingerichtet. Insbesondere ist eine Farbe des in Betrieb von dem
Halbleiterbauteil abgestrahlten Lichts einstellbar. So kann es sich bei dem Halbleiterbauteil um zumindest einen
Bildpunkt oder Pixel handeln, das zur verschiedenfarbigen Emission von Licht eingerichtet ist. Bei den
Halbleiterbauteilen handelt es sich insbesondere um
Leuchtdioden, kurz LEDs.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens von optoelektronischen
Halbleiterchips auf einen Träger. Die Halbleiterchips sind zur Erzeugung von Strahlung eingerichtet. Insbesondere handelt es sich bei den Halbleiterchips um Leuchtdiodenchips, kurz LED-Chips. Die Halbleiterchips innerhalb eines
Halbleiterbauteils können baugleich sein oder zur
verschiedenfarbigen Emission eingerichtet sein.
Bei dem Träger kann es sich um einen temporären oder einen permanenten Träger handeln. In Falle eines temporären Trägers ist dieser beispielsweise als Folie ausgeführt. In Falle eines permanenten Trägers ist dieser beispielsweise eine
Leiterplatte, etwa eine bedruckte Leiterplatte basierend auf einem Kunststoffmaterial oder eine Metallkernplatine oder ein keramisches Substrat mit Leiterbahnen. Ebenso kann es sich bei dem permanenten Träger um einen Leiterrahmen handeln, sodass das fertige Halbleiterbauteil zum Beispiel ein QFN- Bauteil ist.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens eines Vergusses. Der Verguss wird insbesondere mittels Spritzpressen oder Spritzgießen oder
Formpressen erzeugt. Solche Verfahren werden auch als Molden bezeichnet. Der Verguss weist eine dem Träger abgewandte Vergussoberseite auf. Gemäß zumindest einer Ausführungsform wird der Verguss direkt um die Halbleiterchips herum erzeugt. Das heißt, in
Draufsicht gesehen können die Halbleiterchips je ringsum in einer geschlossenen Bahn von einem Vergussmaterial des
Vergusses umgeben sein. Dabei berührt der Verguss die
Halbleiterchips bevorzugt unmittelbar, so dass die
Halbleiterchips direkt von dem Verguss eingeschlossen sind. Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips in Draufsicht gesehen frei von dem
Vergussmaterial des Vergusses. Alternativ ist es möglich, dass die Halbleiterchips von einer dünnen Schicht des
Vergussmaterials bedeckt werden, beispielsweise mit einer Dicke von höchstens 10 ym oder 5 ym. Besonders bevorzugt jedoch ist die dem Träger abgewandte Seite der
Halbleiterchips und/oder eines optionalen Leuchtstoffkörpers frei von dem Vergussmaterial.
Gemäß zumindest einer Ausführungsform ist der Verguss und damit das Vergussmaterial reflektierend für die von den
Halbleiterchips im Betrieb erzeugte Strahlung. Insbesondere erscheint der Verguss einem Betrachter weiß. Bei dem
Vergussmaterial handelt es sich etwa um ein Silikon, in das reflektierende Partikel, beispielsweise aus einem Metalloxid wie Titanoxid, beigegeben sind.
Gemäß zumindest einer Ausführungsform wird der Verguss mit Gräben erzeugt. Die Gräben liegen zwischen zumindest einigen benachbarten Halbleiterchips oder zwischen insbesondere zu
Bildpunkten zusammengefassten Gruppen von Halbleiterchips.
Dabei sind die Gräben bevorzugt von den zugehörigen
Halbleiterchips beabstandet. Das heißt, die Gräben berühren die Halbleiterchips in diesem Fall nicht. Zwischen den Gräben und den zugehörigen Halbleiterchips befindet sich bevorzugt durchgehend das Vergussmaterial.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Verfüllens der Gräben mit einem
Stützmaterial. Durch das Stützmaterial wird mindestens ein Stützkörper gebildet. Das Stützmaterial weist in fertigem, ausgehärtetem Zustand bevorzugt eine höhere spezifische mechanische Stabilität auf als das Vergussmaterial. Zum
Beispiel handelt es sich bei dem Stützmaterial um ein Epoxid. Das Stützmaterial kann ein Matrixmaterial wie ein Epoxid und eine Faserverstärkung etwa aus Glasfasern aufweisen und optional weitere Komponenten wie Farbpartikel umfassen oder hieraus bestehen.
Gemäß zumindest einer Ausführungsform bleibt der Verguss neben den Gräben frei von dem Stützmaterial. Das heißt, in Draufsicht gesehen kann das Stützmaterial für den oder für die Stützkörper auf die Gräben beschränkt sein. Durch den Stützkörper wird bevorzugt eine mechanische Stabilität der fertigen Halbleiterbauteile erhöht, in Vergleich zu
Halbleiterbauteilen ohne solche mit dem Stützmaterial
verfüllte Gräben, bei denen anstatt des Stützmaterials lediglich das Vergussmaterial vorhanden ist.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Vereinzeins zu den Halbleiterbauteilen. Das Vereinzeln erfolgt zumindest durch den Stützkörper hindurch. Handelt es sich bei dem Träger um einen permanenten Träger, so ist bevorzugt auch der Träger von dem Vereinzeln
betroffen. Ebenso kann der Verguss von dem Vereinzeln
betroffen sein. Das Vereinzeln wird beispielsweise mittels Sägen, Lasertrennen, Brechen, Schneiden und/oder Fräsen durchgeführt .
In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und umfasst die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge :
A) Aufbringen von optoelektronischen Halbleiterchips zur Erzeugung einer Strahlung auf einen Träger, B) Erzeugen eines Vergusses mit einer dem Träger abgewandten Vergussoberseite direkt um die Halbleiterchips herum, sodass die Halbleiterchips in Draufsicht gesehen frei von einem reflektierenden Vergussmaterial des Vergusses bleiben und sodass der Verguss zwischen den Halbleiterchips Gräben aufweist,
C) Verfüllen der Gräben mit einem Stützmaterial, sodass zumindest ein Stützkörper gebildet wird und der Verguss neben den Gräben frei von dem Stützmaterial bleibt, und
D) Vereinzeln zu den Halbleiterbauteilen, beispielsweise zumindest durch den Stützkörper hindurch.
Mit den hier beschriebenen Halbleiterbauteilen lässt sich ein höherer Kontrast erreichen, ohne dass mechanische
Schwachstellen auftreten. Demgegenüber werden bei
herkömmlichen Halbleiterbauteilen die Halbleiterchips nur mit einem hochreflektierenden Material wie einem Silikon
umgössen, das jedoch vergleichsweise weich ist und somit keinen ausreichenden mechanischen Schutz bietet. Alternativ können vorgefertigte Gehäuse verwendet werden, die eine
Ausnehmung aufweisen, in dem Halbleiterchips montiert werden. Jedoch sind solche vorgefertigten Gehäuse vergleichsweise teuer . Bei dem hier beschriebenen Verfahren werden insbesondere durch einen ersten Vergussschritt die Halbleiterchips
umformt, zum Beispiel mit einer auf weißem Silikon
basierenden Pressmasse. Dieser Schritt kann bereits verwendet werden, um die Gräben zu formen, wobei sich die
Halbleiterchips im für den Kontrast benötigten Abstand zueinander befinden können. Diese für den ersten Verguss verwendbare Pressmasse weist jedoch optisch eine nicht ausreichende Absorption und/oder Reflektivität auf, um die geforderten Kontrastanforderungen zu erfüllen. Daher wird in einem zweiten Vergussschritt der zumindest eine Stützkörper erzeugt, um die etwa im ersten Vergussschritt erzeugten
Gräben zu verfüllen. Dabei wird als Stützmaterial bevorzugt ein anderes Material verwendet, mit dem die an den optischen Kontrast geforderten Anforderungen erfüllbar sind und das bevorzugt eine erhöhte mechanische Stabilität aufweist.
Somit kann ein Überverguss reduziert werden. Weiterhin ist eine erhöhte mechanische Stabilität insbesondere gegenüber Schüttgut-Prozessen gegeben, da das Stützmaterial für die Stützkörper geringere Anforderungen hinsichtlich der
optischen Eigenschaften erfüllen muss und daher auf
mechanische Eigenschaften hin optimiert sein kann. Weiterhin können beide Vergussschritte, also das Erzeugen des Vergusses und das Füllen der Gräben, auf Panel-Ebene durchgeführt werden, wodurch eine Parallelprozessierung und
Kostenersparnisse erreichbar sind. Gemäß zumindest einer Ausführungsform durchdringen die Gräben in Richtung senkrecht zu dem Träger und von der
Vergussoberseite her den Verguss zu mindestens 30 % oder 40 % oder 50 %. Es ist möglich, dass die Gräben den Verguss vollständig durchdringen und damit von der Vergussoberseite her bis zu dem Träger reichen. Alternativ oder zusätzlich durchdringen die Gräben den Verguss von der Vergussoberseite her zu höchstens 90 % oder 80 % oder 70 %. Bevorzugt weisen die Gräben eine Tiefe zwischen einschließlich 50 % und 70 % einer Dicke des Vergusses auf.
Gemäß zumindest einer Ausführungsform liegt ein lateraler Abstand zwischen den Halbleiterchips und den Gräben an der Vergussoberseite bei mindestens 30 ym oder 50 ym oder 80 ym. alternativ oder zusätzlich liegt dieser Abstand bei höchstens 250 ym oder 150 ym oder 100 ym.
Gemäß zumindest einer Ausführungsform ist der Verguss an der Vergussoberseite für die im Betrieb von den Halbleiterchips erzeugte Strahlung teilweise durchlässig. Insbesondere liegt ein Transmissionsvermögen des Vergusses direkt an der
Vergussoberseite und insbesondere in Richtung parallel zur Vergussoberseite für die erzeugte Strahlung bei mindestens 0,2 % oder 0,5 % oder 1 %. Alternativ oder zusätzlich liegt dieses Transmissionsvermögen bei höchstens 10 % oder 5 % oder 3 %, insbesondere zwischen einschließlich 1 % und 3 %. Das heißt, ein vergleichsweise großer Anteil der Strahlung kann in den fertigen Halbleiterbauteilen durch den Verguss
hindurch zum Stützkörper gelangen.
Gemäß zumindest einer Ausführungsform ist der Stützkörper für die im Betrieb erzeugte Strahlung absorbierend. Insbesondere erscheint der Stützkörper einem Betrachter grau oder schwarz. Beispielsweise liegt ein Absorptionskoeffizient des
Stützkörpers für die Strahlung bei mindestens 0,7 oder 0,8 oder 0,9 oder 0,95. Der Stützkörper ist zum Beispiel aus einem Epoxid gefertigt, in das absorbierende Partikel etwa aus Ruß beigegeben sind.
Alternativ kann der Stützkörper eine hohe Reflektivität aufweisen. In diesem Fall ist es möglich, dass der
Stützkörper mit einer reflektierenden Beschichtung versehen ist oder aus einem reflektierenden Material wie einem Metall gebildet wird.
Gemäß zumindest einer Ausführungsform weist das Stützmaterial einen um mindestens einen Faktor 1,5 oder 2 oder 4 höheren Elastizitätsmodul auf als das Vergussmaterial. Dies gilt insbesondere bei Raumtemperatur, also 296 K.
Gemäß zumindest einer Ausführungsform werden mit dem Schritt A) an dem Träger abgewandten Chipoberseiten der
Halbleiterchips Leuchtstoffkörper angebracht. Es ist möglich, dass jedem oder den meisten der Halbleiterchips je ein
Leuchtstoffkörper zugeordnet wird. Dabei ist eine Zuordnung zwischen den Halbleiterchips und den Leuchtstoffkörper bevorzugt eineindeutig. Alternativ ist es möglich, dass ein Leuchtstoffkörper gemeinsam mehreren Halbleiterchips
nachgeordnet ist oder dass einem Halbleiterchip mehrere
Leuchtstoffkörper nachgeordnet sind. Die Leuchtstoffkörper sind zur teilweisen oder vollständigen Umwandlung der von den Halbleiterchips erzeugten Strahlung in eine langwelligere Strahlung eingerichtet.
Emittieren die Halbleiterchips blaues Licht, so kann mittels der Leuchtstoffkörper insgesamt weißes Mischlicht erzeugt werden. Im Falle einer Vollkonversion der Strahlung der
Halbleiterchips durch die Leuchtstoffkörper kann
beispielsweise blaues Licht und grünes Licht und rotes Licht erzeugt werden. In diesem Fall können die Halbleiterchips nahultraviolette Strahlung oder blaues Licht emittieren.
Emittieren die Halbleiterchips blaues Licht, so ist es möglich, dass auf einem Teil der Halbleiterchips anstelle eines Leuchtstoffkörpers ein Transmissionskörper aufgebracht wird, der entweder transparent oder streuend für das blaue Licht wirkt und der frei von einem Leuchtstoff sein kann. Damit kann ein RGB-Bild aufgebaut werden, entweder mittels rot, blau und grün emittierender Leuchtstoffe oder mittels blau emittierender Halbleiterchips zusammen mit rot
emittierenden und grün emittierenden Leuchtstoffen. Gemäß zumindest einer Ausführungsform schließen der Leuchtstoffkörper und/oder der Stützkörper und/oder der
Transmissionskörper bündig mit der Vergussoberseite ab. Das heißt, durch die Vergussoberseite zusammen mit dem
Stützkörper und dem Leuchtstoffkörper und dem
Transmissionskörper kann eine gemeinsame Ebene gebildet sein. Insbesondere erstreckt sich der Verguss weder auf den
Leuchtstoffkörper noch auf den Stützkörper noch auf den
Transmissionskörper und umgekehrt.
Gemäß zumindest einer Ausführungsform wird der Verguss stellenweise direkt auf den Träger aufgebracht. Insbesondere kann der Träger vollständig von dem Verguss zusammen mit den Halbleiterchips und/oder den Leuchtstoffkörpern bedeckt sein, optional zusammen mit elektrischen Verbindungsmitteln für die Halbleiterchips wie Bonddrähte.
Gemäß zumindest einer Ausführungsform wird der Verguss im Schritt B) mittels folienunterstütztem Spritzpressen oder folienunterstütztem Spritzgießen erzeugt, auch als FAM oder Film Assisted Molding bezeichnet. Dabei werden die Gräben bevorzugt bereits mit dem Spritzgießen oder Spritzpressen gebildet, so dass nachträglich kein Vergussmaterial entfernt wird, um die Gräben zu bilden.
Gemäß zumindest einer Ausführungsform werden im Schritt B) in den Gräben am Verguss je eine oder mehrere
Verankerungsstrukturen geformt. Durch die
Verankerungsstrukturen wird im Schritt C) eine Anhaftung des Stützkörpers an dem Verguss erhöht. Die
Verankerungsstrukturen sind beispielsweise durch Noppen, Erhebungen und/oder Wälle gebildet, die sich innerhalb der Gräben und/oder entlang der Gräben erstrecken können.
Gemäß zumindest einer Ausführungsform umfasst der Schritt B) zwei Teilschritte Bl) und B2), die bevorzugt in der
angegebenen Reihenfolge aufeinander folgen. Im Teilschritt Bl) wird der Verguss mit einer gleichmäßigen Dicke erzeugt. Das heißt, im Schritt Bl) sind noch keine Gräben vorhanden. Nachfolgend wird im Teilschritt B2) der mindestens eine
Graben durch stellenweises Entfernen des Vergussmaterials gebildet. Bei diesem Entfernen handelt es sich bevorzugt um ein Sägen, alternativ um einen Laserprozess oder um ein
Schleifen oder Fräsen oder Ätzen. Durch ein solches Entfernen des Vergussmaterials sind senkrechte oder nahezu senkrecht zur Vergussoberseite verlaufende Gräbenseitenwände der Gräben realisierbar. Die Gräben durchdringen den Verguss dann bevorzugt nur unvollständig.
Gemäß zumindest einer Ausführungsform wird beim Erzeugen der Gräben, insbesondere mittels Sägen, eine Aufrauung gebildet. Die Aufrauung weist beispielsweise eine mittlere Rauheit von mindestens 5 ym oder 10 ym oder 20 ym und/oder von höchstens 50 ym oder 40 ym oder 30 ym auf. Mit anderen Worten ist der Verguss an den Gräben vergleichsweise rau. Die Rauheit in den Gräben übersteigt eine Rauheit an der Vergussoberseite zum
Beispiel um mindestens einen Faktor 5 oder 10 oder 20. Durch eine solche Aufrauung in den Gräben ist eine Anhaftung des Stützmaterials an den Verguss erhöht. Gemäß zumindest einer Ausführungsform schließen die
Seitenwände der Gräben mit der Vergussoberseite einen Winkel von mindestens 90° oder 95° oder 105° ein. Alternativ oder zusätzlich liegt dieser Winkel bei höchstens 140° oder 135° oder 125°. Mit anderen Worten können die Seitenwände
senkrecht oder nahezu senkrecht zur Vergussoberseite
verlaufen oder einen vergleichsweise großen Winkel zur
Vergussoberseite bilden. Insbesondere durch vergleichsweise große Winkel können Entformschrägen für eine Pressform realisiert werden.
Gemäß zumindest einer Ausführungsform wird entlang von Kanten der Gräben im Schritt B) eine Randverrundung gebildet. Ein Krümmungsradius der Randverrundung liegt beispielsweise bei mindestens 5 ym oder 10 ym oder 20 ym und/oder bei höchstens 100 ym oder 50 ym oder 30 ym.
Gemäß zumindest einer Ausführungsform werden die Gräben nach dem Schritt B) und vor dem Schritt C) zusätzlich aufgeraut. Damit ist eine Rauheit der Gräben erhöhbar, verbunden mit einer erhöhten Haftung des Stützmaterials an dem Verguss. Dieses Aufrauen ist beispielsweise durch ein Sandstrahlen, auch als Blasting bezeichnet, möglich.
Gemäß zumindest einer Ausführungsform werden die Gräben im Schritt C) bündig und vollständig mit dem Stützmaterial ausgefüllt. Das heißt, das Stützmaterial ragt aus dem Gräben nicht hervor. Damit wird durch die Vergussoberseite und eine dem Träger abgewandte Oberseite der Stützkörper bevorzugt eine zusammenhängende Ebene gebildet.
Gemäß zumindest einer Ausführungsform weist der Träger im Bereich der Gräben ein oder mehrere Verankerungselemente auf. Durch das mindestens eine Verankerungselement ist eine
Anhaftung des Stützkörpers an dem Träger gesteigert.
Derartige Verankerungselemente sind beispielsweise durch Löcher in einer Metallschicht im Bereich der Gräben
realisierbar .
Gemäß zumindest einer Ausführungsform erstrecken sich die Gräben vor dem Schritt D) in Draufsicht gesehen
zusammenhängend über mehrere der späteren Halbleiterbauteile hinweg. Dadurch sind die Gräben im Schritt C) effizient mit dem Stützmaterial auffüllbar und eine Anzahl von
Anspritzpunkten kann reduziert werden.
Gemäß zumindest einer Ausführungsform wird pro Graben genau ein Stützkörper geformt. Dazu ist es möglich, dass sich benachbarte Gräben weder berühren noch schneiden. Gemäß zumindest einer Ausführungsform weisen die Gräben in Richtung quer zu einer Längsrichtung eine Vielzahl von
Abzweigungen auf. Die Abzweigungen können nur nach einer Seite hin ausgebildet sein oder sich beiderseits der
Längsrichtung erstrecken. Es ist möglich, dass durch die Abzweigung H-förmige, entlang der Längsrichtung
aneinanderhängende Strukturen gebildet werden.
Gemäß zumindest einer Ausführungsform werden die
Halbleiterchips in Draufsicht gesehen an einer, an drei oder an vier Seiten von den betreffenden, zugeordneten Gräben sowie zusammen mit den zwei oder vier zugehörigen
Abzweigungen umgeben. Das heißt, in den fertigen
Halbleiterbauteilen ist der Stützkörper in Draufsicht gesehen insbesondere U-förmig gestaltet, wobei pro Halbleiterbauteil einer oder zwei dieser U-förmigen Gräben vorhanden sein können . Gemäß zumindest einer Ausführungsform erfolgt im Schritt D) eine Vereinzelung entlang mindestens einer
Vereinzelungslinie, die vollständig neben den Gräben
verläuft. Das heißt, die Stützkörper sind von dieser
Vereinzelungslinie nicht betroffen. Diese Vereinzelungslinie kann vollständig durch den Verguss und optional durch den Träger hindurch verlaufen.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips zumindest bis zum Schritt C) und optional auch in den fertigen Halbleiterbauteilen zu Bildpunkten oder Pixeln gruppiert. Die Bildpunkte sind zu einer variablen, farbigen Lichtemission eingerichtet. Innerhalb der Bildpunkte können die Halbleiterchips elektrisch unabhängig voneinander ansteuerbar sein. Bevorzugt befindet sich zwischen den
Halbleiterchips und/oder innerhalb der Bildpunkte kein
Graben. Mit anderen Worten können die Halbleiterchips innerhalb der Bildpunkte und/oder der Halbleiterbauteile durch eine zusammenhangende, ununterbrochene Vergussoberseite miteinander verbunden sein.
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil wird insbesondere mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Halbleiterbauteils sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst das
optoelektronische Halbleiterbauteil einen Träger, welcher bevorzugt elektrische Kontaktflächen umfasst. Ferner umfasst das Halbleiterbauteil einen oder mehrere optoelektronische Halbleiterchips zur Erzeugung einer Strahlung, welche auf den Träger angebracht sind, insbesondere an den elektrischen Kontaktflächen. Direkt um die Halbleiterchips herum ist ein Verguss mit einer dem Träger abgewandten Vergussoberseite geformt, sodass die Halbleiterchips in Draufsicht gesehen frei von einem reflektierenden Vergussmaterial des Vergusses sind. Mindestens ein Graben ist in dem Verguss vorhanden, wobei der Graben von den Halbleiterchips beabstandet sein kann. Mindestens ein Stützkörper in dem Graben ist auf den Graben beschränkt und berührt die Halbleiterchips bevorzugt nicht.
Bevorzugt sind genau drei Seitenflächen des
Halbleiterbauteils, optional alle vier Seitenflächen, teilweise durch den Stützkörper gebildet. Eine
Bauteiloberseite des Halbleiterbauteils kann von dem Verguss zusammen mit dem Stützkörper und dem Halbleiterchip,
alternativ dem Leuchtstoffkörper oder dem
Transmissionskörper, gebildet sein. Eine Bauteilunterseite des Halbleiterbauteils ist bevorzugt ausschließlich durch den Träger gebildet.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnungen anhand von
Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 bis 3 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von
Ausführungsbeispielen von optoelektronischen
Halbleiterbauteilen, und
Figuren 4 bis 9 in den Figurenteilen A schematische
Draufsichten auf mit einem hier beschriebenen Verfahren hergestellte Panele mit einer Vielzahl von nichtvereinzelten Halbleiterbauteilen und in den Figurenteilen B perspektivische Darstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
In Figur 1 ist ein Ausführungsbeispiel eines Verfahrens zur Herstellung von optoelektronischen Halbleiterbauteilen 1 illustriert. Gemäß Figur 1A wird ein Träger 2 bereitgestellt, der elektrische Kontaktflächen 41 umfasst. Der Träger 2 basiert beispielsweise auf einer Keramik. An den elektrischen Kontaktflächen 41 sind optoelektronische Halbleiterchips 3 aufgebracht, insbesondere LED-Chips. Besonders bevorzugt befinden sich an dem Träger 2 abgewandten Chipoberseiten 30 jeweils Leuchtstoffkörper 7 oder transparente Körper ohne Wellenlängenkonversionseigenschaften. Die Leuchtstoffkörper 7 sind zur Umwandlung einer in den Halbleiterchips 3 erzeugten Strahlung R eingerichtet.
Im Verfahrensschritt, wie in Figur 1A gezeigt, befinden sich die Halbleiterchips 3 in einer Kavität, die durch den Träger 2 zusammen mit einer Pressform 81 gebildet wird. An der Pressform 81 befindet sich eine Pressfolie 82. Hierdurch ist, siehe auch Figur 1B, mittels Formpressen oder Spritzgießen oder Spritzpressen ein Verguss 5 zu erzeugen. Dabei weist die Pressform 81 Ausstülpungen auf, so dass der Verguss 5 mit Gräben 56 erzeugt wird. Die Gräben 56 können sich in Richtung senkrecht zur Zeichenebene durchgehend durch den Verguss 5 erstrecken .
Die Gräben 56 reichen von einer dem Träger 2 abgewandten Vergussoberseite 50 her zu ungefähr 50 % bis 60 % durch den Verguss 5 hindurch. Seitenwände 59 der Gräben 56 weisen zur Vergussoberseite 50 hin einen Winkel von ungefähr 120° auf, so dass die Pressform 81 effizient entfernbar ist. Die
Vergussoberseite 50 schließt bündig mit dem Träger 2
abgewandten Oberseiten der Leuchtstoffkörper 7 ab. Ein
Ausstand D an der Vergussoberseite 50 zwischen den
Leuchtstoffkörpern 7 und den Gräben 56 liegt bevorzugt zwischen 80 ym und 100 ym. Aufgrund dieses geringen Abstands D gelangt die in den Halbleiterchips 3 im Betrieb erzeugte Strahlung R teilweise durch den fertigen Verguss 5 hin zu den Gräben 56.
Bei einem Vergussmaterial für den Verguss 5 handelt es sich beispielsweise um ein Silikon, das zu ungefähr 30 Gew% mit Titandioxidpartikeln gefüllt ist. Eine Dicke der elektrischen Kontaktflächen 41 liegt zum Beispiel bei mindestens 20 ym und/oder höchstens 70 ym, insbesondere um 50 ym. Eine Dicke des Vergusses 5 vom Träger 2 bis zur Vergussoberseite 50 liegt beispielsweise bei mindestens 150 ym und/oder bei höchstens 400 ym, insbesondere um 250 ym.
Im Verfahrensschritt der Figur IC wird eine weitere Pressform 83 mit einer weiteren Pressfolie 84 an dem Verguss 5 angebracht, sodass durch die Gräben 56 zusammen mit der weiteren Pressform 83 Kavitäten 85 gebildet werden.
Diese Kavitäten 85 werden mit einem Stützmaterial für
Stützkörper 6 verfüllt, siehe auch Figur ID. Die Stützkörper 6 schließen bündig mit der Vergussoberseite 50 ab und füllen die Gräben 56 vollständig aus. Pro Graben 56 entsteht ein Stützkörper 6. Im Verfahrensschritt der Figur IE erfolgt ein Vereinzeln entlang von Vereinzelungslinien S durch den Träger 2, den Verguss 5 und die Stützkörper 6 hindurch. Dieses Vereinzeln erfolgt entlang der Gräben 56. Beispielsweise wird das
Vereinzeln mittels eines Sägeblatts 9 durchgeführt.
In Figur 1F sind die fertigen Halbleiterbauteile 1
dargestellt. Im Betrieb gelangt aufgrund des kleinen Abstands D ein Anteil der Strahlung R zu dem Stützkörper 6 und wird dort absorbiert. Der Stützkörper 6 erscheint bevorzugt schwarz.
Optional kann eine weitere Vereinzelungslinie S vorhanden sein, die zwischen benachbarten Halbleiterchips 3 liegt.
Diese zusätzliche Vereinzelungslinie S ist auf den Träger 7 und den Verguss 5 beschränkt, so dass die Stützkörper 6 von dieser weiteren Vereinzelungslinie S nicht betroffen sind.
In den Figuren 2A und 2B sind optionale zusätzliche
Verfahrensschritte gezeigt, die zwischen den
Verfahrensschritten der Figuren 1B und IC erfolgen können.
Gemäß Figur 2A wird über den Verguss 5 durchgehend hinweg und optional auch über die Leuchtstoffkörper 7 hinweg eine
Aufrauung 85 erzeugt, beispielsweise mittels Sandstrahlen. Durch diese Aufrauung 85 kann nachfolgend eine Anhaftung des Stützkörpers 6 an dem Verguss 5 erhöht werden. Zudem ist es möglich, dass eine Auskopplung von Strahlung aus den
Leuchtstoffkörpern 7 heraus erhöht wird.
Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass eine Kontaktierung der Halbleiterchips 3 an den Chipoberseiten 30 mit Hilfe von Bonddrähten 42 erfolgt, die durch den Leuchtstoffkörper 7 und/oder den Verguss 5 hindurch zu den Kontaktflächen 41 geführt sind. Alternativ können, wie in Figur 1 illustriert, jeweils auch Flip-Chips verwendet werden .
Anders als in Figur 2A ist die Aufrauung 58 gemäß Figur 2B auf die Gräben 56 beschränkt.
Die Figuren 2C bis 2E betreffen Varianten, bei denen
Verankerungsstrukturen 57 und/oder Verankerungselemente 27 vorhanden sind, durch die eine Anhaftung des Stützkörpers 6 an dem Träger 2 und/oder an dem Verguss 5 steigerbar ist. Die Schritte der Figuren 2C bis 2E entsprechen insbesondere je dem Schritt der Figur IB.
In Figur 2C ist gezeigt, dass an den Träger 2 mehrere
Verankerungselemente 27 vorhanden sind. Die
Verankerungselemente 27 sind beispielsweise durch eine mit Löchern versehene Metallschicht oder Keramikschicht oder KunststoffSchicht gebildet. Diese Löcher können
zylinderförmig sein, wie in der linken Hälfte der Figur 2C illustriert, oder invers kegelförmig oder trapezförmig, wie in der rechten Hälfte der Figur 2C gezeigt. Solche mit
Hinterschneidungen versehene Verankerungselemente 27 sind beispielsweise durch ein Ätzen einer Ausgangsschicht
erzeugbar .
Ferner ist es wie auch in allen anderen Ausführungsbeispielen möglich, dass an Kanten der Gräben 56 jeweils
Randverrundungen 51 vorhanden sind. Ein Krümmungsradius der Randverrundungen 51 liegt beispielsweise bei 20 ym.
Gemäß Figur 2D werden am Verguss 5 in den Gräben 56
Verankerungsstrukturen 57 geformt, etwa durch eine passend gestaltete Pressform 51 im Schritt entsprechend der Figur 1A. Die Verankerungsstrukturen 57 können an den Seitenwänden 59 angebracht sein und/oder an einer Unterseite der Gräben 56, die dem Träger 2 am nächsten liegt. Die
Verankerungsstrukturen 57 sind beispielsweise durch Wälle gebildet, die sich entlang der Gräben 56 erstrecken, und/oder durch einzelne, kuppeiförmige Noppen, von denen mehrere entlang der Gräben 56 aufgereiht sein können. In Figur 2E ist illustriert, dass die Verankerungsstrukturen 57 insbesondere an den Seitenwänden 59 mit den
Verankerungselementen 27 am Träger 2 kombiniert werden können. Dabei ist es wie auch in allen anderen
Ausführungsbeispielen möglich, dass die Verankerungselemente 27 durch eine Aufrauung des Trägers 2 gebildet sind. Das heißt, die Verankerungselemente 27 müssen sich nicht aus dem Träger 2 heraus erheben sondern können in den Träger 2 eingebracht sein. In den Figuren 2C und 2E reichen die Gräben 56 bis an den
Träger 2 heran, so dass die Verankerungselemente 27 frei von dem Verguss 5 sind. In Figur 3 ist eine Alternative zum Formen des Vergusses 5 mit den Gräben 56 illustriert. Die Schritte der Figuren 3A bis 3C können die in den Figuren 1A und 1B gezeigten Schritte ersetzen. Im Übrigen gelten die Ausführungen zur Figur 1 entsprechend.
Gemäß Figur 3A wird der Verguss 5 mit der durchgehenden
Vergussoberseite 50 erzeugt. Somit sind nach diesem Schritt noch keine Gräben vorhanden.
Gemäß Figur 3B erfolgt ein Entfernen von Material des
Vergusses 5 im Bereich der späteren Gräben. Dies wird
insbesondere mittels eines Sägeblatts 9 durchgeführt. Die Gräben 56 reichen bevorzugt nicht bis zum Träger 2.
Alternativ ist es insbesondere im Falle eines nur temporären Trägers 2 möglich, dass die Gräben 56 auch bis an oder bis in den Träger 2 reichen.
Die resultierenden Gräben 56 sind in Figur 3C illustriert. Die Seitenwände 59 der Gräben 56 sind senkrecht oder nahezu senkrecht zur Vergussoberseite 50 orientiert, sodass der Winkel bei 90° liegt. Bevorzugt wird durch das Sägen im Schritt der Figur 3B in den Gräben 56 eine Aufrauung 58 erzeugt, beispielsweise mit einer Rauheit zwischen 10 ym und 30 ym. Durch diese Aufrauung 58 haftet das Stützmaterial für die Stützkörper 6 stärker an dem Verguss 5. Die übrigen
Verfahrensschritte können analog zur Figur 1 durchgeführt werden . Die Figurenteile A der Figuren 4 bis 7 beziehen sich auf
Panele vor dem Vereinzeln, also auf die Anordnung nach dem Verfahrensschritt entsprechend der Figur ID. Die Figurenteile B betreffen jeweils perspektivische Darstellungen der
fertigen Halbleiterbauteile 1 nach dem Schritt der Figur 1F.
Wie in Figur 4A gezeigt, können die Halbleiterchips 3a, 3b, 3c jeweils zu Bildpunkten 33 gruppiert sein. Dabei können sich die Halbleiterchips 3a, 3b, 3c berühren oder fast berühren und entlang einer Linie parallel zu Längsrichtungen der Stützkörper 6 aufgereiht sein. Die Stützkörper 6
erstrecken sich entlang von geraden Linien zwischen
benachbarten Bildpunkten 33 über das durch den Träger 2 und den Vergusskörper 5 gebildete Panel hinweg. Dabei sind die Stützkörper 6 innerhalb der Halbleiterbauteile 1 je nur an einer Seite der Bildpunkte 33 angebracht, an denen sich nicht die Banddrähte 42 befinden. In Draufsicht gesehen befindet sich der Stützkörper 6 damit in den fertigen
Halbleiterbauteilen lediglich an einer einzigen Seite der Bildpunkte 33.
Eine der Vereinzelungslinien S verläuft entlang des
jeweiligen Stützkörpers 6, eine weitere, parallel hierzu verlaufende Vereinzelungslinie S verläuft nur durch den
Verguss 5 zusammen mit dem Träger 2 hindurch. Ein dritte Vereinzelungslinie S, die schematisch in Figur 4A angedeutet ist, verläuft senkrecht zu den beiden erstgenannten
Vereinzelungslinien zwischen benachbarten Gruppen und
Bildpunkten 33 hindurch.
Damit weist der Stützkörper 6 in dem fertigen
Halbleiterbauteilen 1, siehe Figur 4B, eine balkenförmige Gestalt auf. Der Stützkörper 6 liegt an drei Seitenflächen 15 der Halbleiterbauteile 1 frei. Die Seitenflächen 15 können aus dem Träger 2, dem Stützkörper 6 sowie dem Verguss 5 bestehen . Gemäß Figur 5A weisen die Stützkörper 6 in Draufsicht gesehen senkrecht zu deren Längsrichtungen je mehrere Abzweigungen 55 auf. Damit sind die Stützkörper 6, pro Halbleiterbauteil 1, in Draufsicht gesehen U-förmig gestaltet und, solange noch nicht vereinzelt, als entlang der Längsrichtungen
zusammengesetzte liegende Hxs geformt.
Die Halbleiterchips 3 können, wie auch in allen anderen
Ausführungsbeispielen, quadratförmig zu den Bildpunkten 33 gruppiert sein, beispielsweise als RGGB-Pixel.
Beim Ausführungsbeispiel der Figur 6 sind jedem Bildpunkt 33 zwei der Stützkörper 6 aus Figur 5 zugeordnet. Damit werden die beispielsweise einzeln montierten Halbleiterchips 3a, 3b, 3c, die zu den Bildpunkten 33 gruppiert sind, beidseitig von den in Draufsicht U-förmigen Stützkörpern 6 eingefasst. Es ist möglich, dass sich parallel zu den Stützkörpern 6 auch der Verguss 5 in Draufsicht gesehen als durchgehender
Streifen über das Panel der Figur 6A hinweg erstreckt.
Beim Ausführungsbeispiel der Figur 7 ist in dem Panel ein zusammenhängender Stützkörper 6 gebildet, der die jeweiligen Halbleiterchips 3 oder Bildpunkte 33 rahmenförmig umgibt. Da sich insbesondere direkt an dem Träger 2 der Verguss 5 als zusammenhängende Schicht befindet, ist auch der Verguss 5 über alle Halbleiterbauteile 1 in noch nicht vereinzeltem Zustand einstückig ausgebildet. Damit umgibt der Stützkörper 6 auch in den fertigen
Halbleiterbauteilen 1, siehe Figur 7B, den Verguss 5 sowie den Halbleiterchip 3 an der Oberseite rahmenförmig . In den Figuren 4 bis 6 sind die Leuchtstoffkörper 7 nicht eigens gezeichnet, können aber je in gleicher Weise vorhanden seine wie in Figur 7. Gemäß Figur 8A verlaufen die Vereinzelungslinien S nicht durch den Stützkörper 6 hindurch, sondern sind auf den
Verguss 5 und optional auf den Träger 2 beschränkt. Handelt es sich um ein QFN-Bauteil, sodass der Träger 2 ein
Leiterrahmen ist, so können die Vereinzelungslinien S auf den Verguss 5 beschränkt sein. Dabei sind eventuell vorhandene, schmale nicht gezeichnete Verbindungsstege zwischen einzelnen Leiterrahmenteilen vernachlässigt. Somit können die
Seitenflächen 15 aus dem Vergussmaterial des Vergusses 5 bestehen, siehe Figur 8B, unter Vernachlässigung eventuell durchtrennter Verbindungsstege. Auch die Halbleiterbauteile 1, wie in den übrigen Figuren gezeigt, können abweichend von der jeweiligen Darstellung als QFN-Bauteile entsprechend Figur 7 ausgeführt werden. Der Stützkörper 6 umschließt die einzelnen Halbleiterchips 3 gemäß Figur 8 jeweils vollständig in Form eines insbesondere rechteckigen Rahmens. Dabei kann der Stützkörper 6 wie in Figur 1 den Verguss 5 zur zum Teil durchdringen oder auch vollständig durch den Verguss 5 verlaufen, wie etwa in den Figuren 2C oder 2E beschrieben. Weiterhin ist es möglich, dass der Stützkörper 6 in Draufsicht gesehen entsprechend der Figuren 4 bis 6 gestaltet ist.
Abweichend von der Darstellung in Figur 8 ist es möglich, dass zwischen den einzelnen rahmenförmigen Stützkörpern 6 nicht gezeichnete Verbindungskanäle vorhanden sind, sodass mehrere der Stützkörper 6 gemeinsam gespritzt werden können. Die Vereinzelungslinien S verlaufen dann bevorzugt durch solche Verbindungskanäle hindurch, insbesondere senkrecht zu solchen Verbindungskanälen.
In den Figuren 9A und 9B ist illustriert, dass die Gräben 56 direkt bis an die Halbleiterchips 3 reichen. Dabei können die Gräben 56 auf eine Seite der Halbleiterchips 3 beschränkt sein, analog zu Figur 4, können sich aber genauso auf mehrere Seiten der Halbleiterchips 3 erstrecken, wie in Verbindung mit den Figuren 5 bis 7 gezeigt.
Der Stützkörper 6 kann bis zum Träger 2 reichen, siehe Figur 9B, sodass eine der Seitenflächen 15 durch den Stützkörper 6 und optional zusammen mit dem Träger 2 gebildet ist.
Abweichend davon können die Gräben 56 den Verguss 5 auch nur zum Teil durchlaufen, entsprechend der Gestaltung in Figur 4.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 117 150.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 optoelektronisches Halbleiterbauteil
15 Seitenfläche des Halbleiterbauteils
2 Träger
27 Verankerungselemente
3 Halbleiterchip
33 Bildpunkt
30 Chipoberseite
41 elektrische Kontaktfläche
42 Bonddraht
5 Verguss
50 Vergussoberseite
51 Randverrundung
55 Abzweigung
56 Graben
57 Verankerungsstruktur
58 Aufrauung
59 Grabenseitenwand
6 Stützkörper
7 Leuchtstoffkörper
81 Pressform
82 Pressfolie
83 weitere Pressform
84 weitere Pressfolie
85 Kavität
9 Sägeblatt
R Strahlung
S Vereinzelungslinie
□ Winkel Vergussoberseite - Grabenseitenwand

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
A) Aufbringen von optoelektronischen Halbleiterchips (3) zur Erzeugung einer Strahlung (R) auf einen Träger (2),
B) Erzeugen eines Vergusses (5) mit einer dem Träger (2) abgewandten Vergussoberseite (50) direkt um die
Halbleiterchips (3) herum, sodass die Halbleiterchips (3) in Draufsicht gesehen frei von einem reflektierenden
Vergussmaterial des Vergusses (5) bleiben und sodass der Verguss (5) zwischen den Halbleiterchips (3) Gräben (56) aufweist,
C) Verfüllen der Gräben (56) mit einem Stützmaterial, sodass zumindest ein Stützkörper (6) gebildet wird und der Verguss
(5) neben den Gräben (56) frei von dem Stützmaterial bleibt, und
D) Vereinzeln zu den Halbleiterbauteilen (1) .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem
- die Gräben (56) in Richtung senkrecht zum Träger (2) von der Vergussoberseite (50) her den Verguss (5) zu mindestens 40 % durchdringen,
- ein lateraler Abstand (D) zwischen den Halbleiterchips (3) und den Gräben (56) an der Vergussoberseite (50) zwischen einschließlich 30 ym und 250 ym liegt, sodass der Verguss (5) an der Vergussoberseite (50) für die Strahlung (R) ein
Transmissionsvermögen von mindestens 0,5 % und von höchstens 5 ~6 aufweist,
- der Stützkörper (6) für die Strahlung (R) einen
Absorptionskoeffizienten von mindestens 0,8 aufweist,
- mit dem Schritt A) an dem Träger (2) abgewandten Chipoberseiten (30) der Halbleiterchips (3) je ein Leuchtstoffkörper (7) angebracht wird,
- die Leuchtstoffkörper (7) bündig mit der Vergussoberseite (50) sowie dem Stützkörper (6) abschließen,
- der Träger (2) in den fertigen Halbleiterbauteilen (1) noch vorhanden ist und elektrische Kontaktfläche (41) für die Halbleiterchips (3) umfasst,
- der Verguss (5) direkt auf den Träger (2) aufgebracht wird,
- das Vereinzeln im Schritt D) zumindest durch den
Stützkörper (6) hindurch erfolgt, und
- die Gräben (56) von den Halbleiterchips (3) beabstandet sind, sodass der Stützkörper (6) die Halbleiterchips (3) nicht berührt.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verguss (5) im Schritt B) mittels
folienunterstütztem Spritzgießen oder folienunterstütztem Spritzpressen erzeugt wird,
wobei die Gräben (56) mit dem Spritzgießen oder Spritzpressen gebildet werden, sodass nachträglich kein Vergussmaterial entfernt wird.
4. Verfahren nach dem vorhergehenden Anspruch,
bei dem im Schritt B) in den Gräben (56) am Verguss (5) je mindestens eine Verankerungsstruktur (57) geformt wird, wobei durch die Verankerungsstruktur (57) im Schritt C) eine Anhaftung des Stützkörpers (6) an dem Verguss (5) erhöht wird .
5. Verfahren nach einem der Ansprüche 1 oder 2,
bei dem der Schritt B) zwei Teilschritte Bl) und B2) umfasst, wobei der Verguss (5) im Teilschritt Bl) mit einer
gleichmäßigen Dicke erzeugt wird, und wobei im nachfolgenden Teilschritt B2) die Gräben (56) durch Entfernen des Vergussmaterials gebildet werden und das
Entfernen mittels Sägen durchgeführt wird.
6. Verfahren nach dem vorhergehenden Anspruch,
bei dem beim Sägen in den Gräben (56) eine Aufrauung (58) erzeugt wird und die Aufrauung (58) eine mittlere Rauheit zwischen einschließlich 5 ym und 40 ym aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Seitenwände (59) der Gräben (56) mit der
Vergussoberseite (50) einen Winkel zwischen einschließlich 95° und 135° einschließen,
wobei entlang von Kanten der Gräben (56) im Schritt B) jeweils Randverrundungen (51) mit einem Krümmungsradius zwischen einschließlich 10 ym und 50 ym gebildet werden.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Gräben (56) nach dem Schritt B) und vor dem
Schritt C) zusätzlich aufgeraut werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Gräben (56) den Verguss (5) von der
Vergussoberseite (50) her zu mindestens 45 % und zu höchstens 70 % durchdringen,
wobei die Gräben (56) im Schritt C) bündig und vollständig mit dem Stützmaterial aufgefüllt werden.
10. Verfahren nach einem der Ansprüche 1 bis 8,
bei dem die Gräben (56) den Verguss (5) von der
Vergussoberseite (50) her vollständig bis zum Träger (2) hin durchdringen, sodass der Träger (2) stellenweise freigelegt wird, wobei der Träger (2) im Bereich der Gräben (56) je mindestens ein Verankerungselement (27) zur Steigerung einer Anhaftung des Stützkörpers (6) an dem Träger (2) aufweist.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich die Gräben (56) vor dem Schritt D) in Draufsicht gesehen zusammenhängend über mehrere der späteren
Halbleiterbauteile (1) hinweg erstrecken,
wobei sich benachbarte Gräben (56) weder berühren noch schneiden, sodass im Schritt C) pro Graben (56) genau ein Stützkörper (6) geformt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Gräben (56) in Richtung quer zu einer
Längsrichtung eine Vielzahl von Abzweigungen (55) aufweisen, sodass die Halbleiterchips (3) in Draufsicht gesehen an drei Seiten von dem betreffenden Graben (56) zusammen mit zwei der Abzweigungen (55) umgeben werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt D) mindestens eine Vereinzelungslinie (S) , entlang der eine Vereinzelung zu den Halbleiterbauteilen (1) erfolgt, vollständig neben den Gräben (56) verläuft, sodass der Stützkörper (6) von dieser Vereinzelungslinie (S) nicht betroffen ist.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (3) zumindest bis zum Schritt C) zu Bildpunkten (33) , die zu einer einstellbaren farbigen Lichtemission eingerichtet sind, gruppiert sind,
wobei zwischen den Halbleiterchips (3) innerhalb der
Bildpunkte (33) kein Graben (56) erzeugt wird.
15. Optoelektronisches Halbleiterbauteil (1) mit
- einem Träger (2),
- mindestens einem optoelektronischen Halbleiterchip (3) zur Erzeugung einer Strahlung (R) auf dem Träger (2),
- einem Verguss (5) mit einer dem Träger (2) abgewandten Vergussoberseite (50) direkt um die Halbleiterchips (3) herum, sodass die Halbleiterchips (3) in Draufsicht gesehen frei von einem reflektierenden Vergussmaterial des Vergusses (5) sind,
- mindestens einem Graben (56) , und
- mindestens einem Stützkörper (6) in dem Graben (56) und beschränkt auf den Graben (56) .
16. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
wobei mindestens drei Seitenflächen (15) des
Halbleiterbauteils (1) teilweise durch den Stützkörper (6) gebildet sind oder der Stützkörper (6) ein Teil dieser
Seitenflächen (15) ist, und
wobei der mindestens eine Graben (56) von dem Halbleiterchip (3) beabstandet ist.
PCT/EP2018/069509 2017-07-28 2018-07-18 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil WO2019020458A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/634,585 US11670745B2 (en) 2017-07-28 2018-07-18 Method for producing optoelectronic semiconductor components, and optoelectronic semiconductor component
CN201880050405.2A CN110915004A (zh) 2017-07-28 2018-07-18 用于制造光电子半导体器件的方法及光电子半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017117150.9 2017-07-28
DE102017117150.9A DE102017117150A1 (de) 2017-07-28 2017-07-28 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2019020458A1 true WO2019020458A1 (de) 2019-01-31

Family

ID=62976065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/069509 WO2019020458A1 (de) 2017-07-28 2018-07-18 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US11670745B2 (de)
CN (1) CN110915004A (de)
DE (1) DE102017117150A1 (de)
WO (1) WO2019020458A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
DE102022101579A1 (de) 2022-01-24 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041926A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens
DE102012212963A1 (de) * 2012-07-24 2014-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008053489A1 (de) * 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
JP5423475B2 (ja) * 2009-03-06 2014-02-19 日亜化学工業株式会社 光半導体装置の製造方法
EP2551929A4 (de) * 2010-03-23 2013-08-14 Asahi Rubber Inc Reflektierendes silikonharzsubstrat, herstellungsverfahren dafür und basismaterialzusammensetzung für ein reflektierendes substrat
DE102011013052A1 (de) 2011-03-04 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
KR101284796B1 (ko) 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
US20130187179A1 (en) * 2012-01-23 2013-07-25 Sharp Kabushiki Kaisha Light emitting diode with improved directionality
EP2999014B1 (de) * 2013-05-13 2020-01-22 Seoul Semiconductor Co., Ltd. Herstellungsverfahren für gehäuse für lichtemittierende vorrichtung
JP6186904B2 (ja) * 2013-06-05 2017-08-30 日亜化学工業株式会社 発光装置
DE102013107967B4 (de) * 2013-07-25 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
DE102013220790A1 (de) 2013-10-15 2015-04-16 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
WO2015119858A1 (en) * 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
DE102014215939A1 (de) * 2014-08-12 2016-02-18 Osram Gmbh Beleuchtungsvorrichtung und Verfahren zum Herstellen einer solchen
DE102014114372B4 (de) * 2014-10-02 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
EP3121853B1 (de) * 2015-07-23 2022-01-19 ams AG Verfahren zur herstellung eines optischen sensors auf waferebene und optischer sensor
US20170271610A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, display device, electronic device, and lighting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041926A1 (de) * 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102011078906A1 (de) * 2011-07-11 2013-01-17 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens
DE102012212963A1 (de) * 2012-07-24 2014-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil

Also Published As

Publication number Publication date
DE102017117150A1 (de) 2019-01-31
US11670745B2 (en) 2023-06-06
US20200212271A1 (en) 2020-07-02
CN110915004A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
DE102013214877A1 (de) Verfahren zum Herstellen eines Abdeckelements und eines optoelektronischen Bauelements, Abdeckelement und optoelektronisches Bauelement
DE102013214896B4 (de) Verfahren zum Herstellen eines Konverterelements und eines optoelektronischen Bauelements, Konverterelement und optoelektronisches Bauelement
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2016087542A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP2474031A1 (de) Vergossenes optoelektronisches modul mit mehreren halbleiterbauelementen und verfahren zum herstellen eines optoelektronischen moduls
WO2014001019A1 (de) Leuchtdiodenmodul und kfz-scheinwerfer
DE102019125255A1 (de) Licht-emittierende Vorrichtung und Verfahren zu ihrer Herstellung
WO2013110540A1 (de) Leuchte und verfahren zur herstellung einer leuchte
WO2015162236A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2017072294A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2019020458A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102014108362B4 (de) Verfahren zur Herstellung mehrerer optoelektronischer Bauelemente und optoelektronisches Bauelement
DE112019001007B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112018000428T5 (de) Verfahren zum Herstellen eines optoelektronischen Elements
WO2011080058A1 (de) Strahlungsemittierende lichtleitervorrichtung für die beleuchtung, modul mit einer solchen vorrichtung und verfahren zur herstellung einer solchen
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112015003463B4 (de) Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013222702A1 (de) Optoelektronisches Bauelement, optoelektronische Anordnung, Verfahren zum Herstellen eines optischen Elements und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE112019003660B4 (de) Optoelektronisches bauelement und anzeigevorrichtung
DE102018122571A1 (de) VORRICHTUNG ZUR TEMPORÄREN BEGRENZUNG EINES FLIEßFÄHIGEN MATERIALS AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG
DE102017113020B4 (de) Herstellung von Halbleiterbauelementen
WO2017162753A1 (de) Herstellung von halbleiterbauelementen, halbleiterbauelement, und anzeigevorrichtung
WO2019076902A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18743009

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE