CN101273451A - 有直接接触散热片的微电子封装及其制造方法 - Google Patents

有直接接触散热片的微电子封装及其制造方法 Download PDF

Info

Publication number
CN101273451A
CN101273451A CNA2006800352080A CN200680035208A CN101273451A CN 101273451 A CN101273451 A CN 101273451A CN A2006800352080 A CNA2006800352080 A CN A2006800352080A CN 200680035208 A CN200680035208 A CN 200680035208A CN 101273451 A CN101273451 A CN 101273451A
Authority
CN
China
Prior art keywords
heat sink
tube core
sink body
substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800352080A
Other languages
English (en)
Inventor
C·胡
D·陆
G·范登托普
S·拉玛纳杉
R·巴斯卡兰
V·杜宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201410027206.3A priority Critical patent/CN103811437B/zh
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101273451A publication Critical patent/CN101273451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

描述了制造具有直接接触散热片的微电子封装的方法、根据该方法形成的封装、根据该方法形成的管芯－散热片组合和结合了该封装的系统。该方法包括微电子管芯的背侧，以形成直接接触并固定于管芯的背侧的散热片主体，由此获得管芯－散热片组合。该封装包括管芯－散热片组合及与管芯接合的基板。

Description

有直接接触散热片的微电子封装及其制造方法
技术领域
本发明的实施例一般涉及封装微电子管芯以制造集成电路，具体地涉及封装微电子管芯，以获得更大的热耗散。
背景技术
处理器和计算机相关组件随着它们性能的增强变得更加强大，导致从这些组件里耗散出的热量也增加。类似的，这些组件的封装和管芯的尺寸在减少或保持不变，这增加了这些组件的给定单位表面面积散发出来的热量。此外，随着计算机相关设备变得更加强大，更多的芯片被安装在印刷电路板上，且越来越多的组件被放置在尺寸减小的设备或机箱内部，导致更多的热产生在更小体积的空间内。升高的温度能潜在地损坏设备的组件，或减少个别组件和设备的寿命。而且，一些组件对由在测试、封装和使用过程中出现的应力和应变引起的损伤更敏感。
一种将微电子管芯接合到散热片上的现有技术方法包括将一个或更多减薄过的管芯放置到平坦的散热片上，并使用接合工艺使管芯固定在散热片上的封装技术，在固定时使用的接合工艺涉及诸如焊料或聚合材料之类的粘合材料，或可选择使用诸如由金(Au)和硅(Si)互扩散形成的直接冶金接合。然而当如上所述建立冶金接合时，这一现有技术工艺需要对管芯/散热片部件进行加热以形成接合。
然而，不利地是形成如上所述的接合的热会使温度为约150℃到约300℃，而且会导致在接合工艺的降温阶段在包括管芯和散热片以及/或它们中间的粘合材料(或热界面材料，以下称作“TIM”)中产生多余的应力和裂缝。另外，管芯上多余的应力对管芯上电路组件的性能有消极影响。而且，当用金作为将管芯接合到散热片上的焊料的一部分时，封装的成本不利地增加了。此外，由于现有技术涉及到使用TIM来建立管芯到散热片的接合，TIM的热阻会不利地且消极地影响管芯的电路组件的性能。
现有技术没能提供可靠的、简单的和有成本效益的、能生产表现出改良的热耗散特性的微电子管芯的技术。
附图简述
在附图的各图中，本发明的各实施例作为例子而非限制示出，附图中相同的附图标记表示相似的元件，附图中：
图1是根据实施例在封装中使用的微电子管芯的示意图表示。
图2、3a和3b是根据一个实施例图1的管芯接合到双面基板上的示意图表示。
图4是根据一个实施例在图3a的基板的焊区侧和基板上接合的表面安装组件的有源表面之间提供的密封的示意图表示。
图5是根据一个实施例提供的保护掩模以在金属化过程中保护基板和表面安装组件的示意图表示。
图6a和6b是示出根据一个实施例的金属化工艺的示意图表示。
图7是根据一个实施例形成的微电子封装的示意图表示。
图8是根据实施例在封装中使用的微电子管芯的示意图表示。
图9a和9b是示出根据一种可选的实施例的金属化工艺的示意图表示。
图10是根据一种可选的实施例形成的微电子封装的示意图表示。
图11是示出次级散热片已附连到图7的封装的散热片主体上的示意图表示。
图12是散热片主体的一种可选的实施例的示意图表示。
图13a至图13c是示出根据又一个实施例的金属化工艺的示意图表示。
图14是根据一个实施例包括了封装的系统的示意图表示。
具体实施方式
这里将描述制造有直接接触散热片的微电子封装的方法、根据该方法形成的封装、根据该方法形成的管芯-散热片组合和结合了该封装的系统。
这里将使用本领域的技术人员通常使用的术语来描述用作说明性实施例的各个方面，以向其他本领域的技术人员传递其工作的实质。然而，那些本领域的技术人员将清楚可仅利用所述各方面中的一些来实施本发明。为解释的目的，列出了特定的数字、材料和设置，来提供对说明性实施例的透彻理解。然而，那些本领域的技术人员将清楚本发明可以不采用这些特定的细节而进行实践。在其他实例中，省略或简化了众所周知的特征，以免混淆这些说明性实施例。
短语“一个实施例”被重复使用。这个短语虽然会但是通常不指同一个实施例。术语“包括”、“有”和“包含”是同义的，除非上下文暗示别的意思。
现在参考图1作为例子，本发明的实施例包括提供诸如图1所示的管芯110之类的微电子管芯。如图所示，管芯110具有有源表面114和背面112，且包括在有源表面上用来对基板进行电和机械接合的电触点(未示出)，像本领域的技术人员能认识到的一样。根据实施例可选择地，该管芯可以是减薄过的诸如图1中所示的管芯110之类的管芯。换言之，可选地，管芯的厚度可以通过本领域里众所周知的诸如等离子体刻蚀、化学刻蚀、研磨或抛光等多种技术的一种或几种减少到例如约100μm或更少。提供减薄过的管芯的好处包括：管芯与散热片的组合体的热阻的减小和由此引起的来自管芯的热散发的改善；管芯对于散热片的膨胀与收缩的柔量的改善以及随之而来的在焊接点中与管芯里的应力引起的失效的减少。
例如像图2、3a和3b中里看到的一样，本发明的一个实施例包括将管芯接合到微电子基板上。“接合”，在本发明的上下文中的意思是管芯的活性有源表面层上的电接触点和基板的管芯侧上的焊区两者皆有之间的机械的和电气的连接。如本领域的技术人员能认识到的一样，接合可以包括众所周知的倒装焊封装工艺的任一种。因此，如图2中的例子所建议的一样，接合可以包括：使用焊料沉积对基板上的焊区的选择性覆盖，管芯的有源表面上的电触点与基板焊区的电触点的对准，对管芯的有源表面上的接触点与基板管芯面的诸如回流焊接之类的焊接以固化焊料沉积层以形成固化的焊接点，以及对于固化焊接点可选的密封和底充胶。因此，图2表示出管芯110已通过固化焊接点120连接到微电子基板118的管芯侧116。可选择地，如这些附图里所示的一样，根据一个实施例，微电子基板是双面的基板，且在其管芯侧的相对侧上包含诸如电容器的表面安装组件。因此，所示的基板118是双面的且在对与其管芯侧116相对的焊区侧124上包括表面安装组件122。
下一步参考图3a和3b为例，如上所述，如本领域的技术人员能认识到的一样，提供诸如密封126之类的密封和/或提供诸如底充胶125(图3b)之类的底充胶来填充管芯和基板之间的诸如图2中所示的缝隙128之类的缝隙。众所周知，密封和/或底充胶主要用作补偿基板和管芯之间的热膨胀系数(CTE)的差别。如图3a和3b所示，诸如密封126之类的密封可与管芯110的背面112平齐。如本领域的技术人员能认识到的一样，有很多种办法来提供密封。根据一种公知方法，如图3a所示，有着将要提供的密封的形状的模具(未示出)被放置在管芯和基板周围，使得其模具腔环绕在缝隙周围，且用以液体形态流进模具腔然后在模具里固化的模塑密封材料充满模具内的缝隙以得到密封126。可选地，如图3b所示，在诸如缝隙128的缝隙里使用分配装置提供毛细底充胶125。其后如上所述可以在管芯和基板周围放置模具，然后模塑密封材料126流进模具腔且在腔内固化以得到密封。模塑材料的例子(即，密封材料)可包括美国乔治亚AlpharettaCookson Electronics公司制造的PLASKON MUF-2A。仍然是可选地，管芯背侧应该会留有任一种模塑材料，可根据例如像化学机械抛光或研磨之类的任何一种公知方法对管芯背侧进行平坦化以使得密封与其平齐。
需要注意的是，虽然图2、3a和3b示出了倒装键合工艺的步骤里涉及了有顺序的焊接与密封和/或底充胶的供给，但本发明的实施例在其范围内还包括焊接与密封和/或底充胶的提供同时发生的接合工艺，举例说诸如TCB NUF工艺(或称作热压缩接合和无流体填充工艺)，或者如本领域的技术人员所知道的任何一种众所周知的倒装接合工艺。
接着参见图4里作为例子，当基板是双面基板时，且稍后当表面安装组件已连接到基板的焊区侧上时，本发明的一个实施例包括提供密封以填充在表面安装组件与基板表面之间的缝隙，例如像图4所示的密封130填充缝隙132。根据实施例，诸如130的底充胶可根据本领域的技术人员所知道的任何一种方法来配备，例如像上面关于密封126所描述的一样。
接着参考图5作为例子，本发明的一个实施例包括在基板的焊区侧和它之上的任何表面安装组件的背侧上提供保护掩模以保护基板的焊区侧和表面安装组件的背侧不受管芯背面金属化工艺的伤害。因此，像图5中建议的，实施例包括在基板118的焊区侧124上和表面安装组件122的背面上设置保护掩模134。该掩模可包括例如像英格兰牛津郡Intertronics公司生产的3MTMCircuit Plating Tape 1279或INT 600Masking Tape之类的胶带，而且可以层叠使用，以保护管芯的焊区侧不受后面的管芯背面金属化的伤害。可选地，掩模可以是有着凹进去的坑以容纳基板焊区侧上的表面安装组件的软橡胶板。当在夹具提供的压力作用下把基板压向橡胶板时，橡胶板将密封并保护基板焊区侧。当基板的焊区侧上没有表面安装组件时(未示出)，可根据实施例应用掩模，来覆盖基板的整个焊区侧。而且根据实施例，当表面安装组件在基板有管芯侧时(未示出)，掩模也可设置在基板的管芯侧，像本领域的技术人员能认识到的一样。
接着如作为例子的图6a和6b里看到的，本发明的实施例包括管芯背侧的金属化以形成直接接触并固定在管芯背侧的散热片主体(即，根据实施例的“直接接触散热片”)。“散热片主体”在本说明书的上下文里指的是包含由把热从管芯耗散出去的高热传导材料组成的主体，举例说这样的材料包括诸如铜之类的金属、包括铜与钨合金的铜合金、铜层叠薄片、包含比铜的热导率高(即，高于400W/m/K，例如像钻石之类的)的粒子的铜复合材料、铝、铝合金等。“直接接触的”在本说明书的上下文里指的是不是通过管芯与散热片之间的中间层建立的接触，这些中间层诸如包括热润滑剂、环氧树脂、焊料、导热粘合剂或任何其他根据本领域的技术人员众所周知的热界面材料。根据实施例，散热片主体可能有约0.2mm到约3mm的厚度。虽然图6a和6b示出管芯110的背侧112的金属化步骤，该金属化根据较佳的实施方式涉及电镀以形成与管芯背侧的直接接触的散热片主体，但根据实施例的管芯背侧的金属化的方法不限于此，可根据众所周知的例如像电镀或无电镀、溅射、化学气相沉积和蒸发之类的其它方法之一来进行。
从而现在参考图6a的实施例，金属化可以通过所示的首先在管芯110的背侧112上设置导电种子层140，之后，如图6b的实施例所示，在种子层140上提供电镀的金属层142以形成散热片主体138来完成。根据实施例，种子层可由适合于作为后来的电解沉积层的电镀场地的材料组成。种子层的材料取决于将要电解沉积的层的材料，因此，它可包括例如铜、镍或银，且可通过无电镀或溅射来提供。如果使用铜、银或其他贵重金属作为种子层，那么像本领域的技术人员能认识到的一样需要附加提供诸如Ti/TiN、Ta/TaN等粘附/阻挡层。这样的粘附/阻挡层能通过溅射、ALD或CVD来沉积。根据较佳的实施方式，种子层包含一层通过无电镀提供的铜。参考图6a，所示实施例里提供的种子层140导致了包括管芯110、基板118、密封126和130、焊接点120、表面安装组件122、种子层140和保护掩模136的部分掩模的中间组合体144。例如像图6a里所示的在提供籽层以后，可将部分掩模的中间组合体浸没入含有待电镀的诸如铜之类的金属离子的电镀溶液的电解槽里，电镀工艺将使电镀层142形成在管芯背侧上。如本领域的技术人员能认识到的，需要注意的是由于事实上种子层140用作电镀层142的原子成核所在地，当层142已配备时，种子层140不再那样容易分辨，因此图6b中不再示出。还需要注意的是，虽然如图6a和6b的实施例中示出的金属化过程涉及管芯背侧平齐的密封126的表面金属化，并导致了如图示的比管芯110宽度宽的散热片主体138，但本发明的实施例在其范围内可提供包括比管芯宽度窄或实质上与之相等宽度的任意合适宽度的散热片主体(未示出)。根据一个实施例，比散热片主体金属例如铜的热导率高即热导率高于400W/m/K的粒子均匀分布在电镀溶液里。结果的电镀层142在形成后会在其中包含俘获的这些粒子，而这些粒子加强了层142的热导率因此也加强了散热片主体138的热性能。较佳地，这些粒子有着约100W/m/K到5000W/m/K之间的热导率。更佳地，这些粒子由金刚石组成。
其后，根据实施例，保护掩模可从基板焊区侧上和基板焊区侧上的表面安装组件的背侧上移除以得到微电子封装。保护掩模的移除可通过诸如剥离等众所周知的方法有效地进行。
接着参考图7作为例子，微电子封装146包括基板118(在其焊区侧上包括表面安装组件122)、接合在基板上的管芯110和固定在管芯背侧的直接接触散热片138即直接接触散热片。根据本实施例形成的微电子封装至少应当包含接合到基板的管芯，且散热片主体与管芯直接接触并固定到管芯背侧。因此根据本实施例基板不必要是双面的，或在管芯金属化过程中基板的焊区侧上不必要接合有一个或多个表面安装组件。对于在金属化过程中没有表面安装组件接合在基板焊区侧的情况，微电子基板的制造包括以上所概述的关于图1至7的实施例的所有子工艺，除了当金属化过程涉及电镀时在表面安装组件上提供保护掩模以外(例如图5)。在后面的实例里，根据实施例将在金属化前提供保护掩模以覆盖基板的整个焊区侧。当将要在基板焊区侧上提供表面安装组件时，于是可在根据任一种众所周知的包括如图4中举例描述的提供密封的方法对管芯背侧金属化之后设置这些组件。
接着参考8至图9b作为例子，对于图1至图6b中所示的例子可选择的本发明的另一种实施例包括提供微电子管芯，并在将管芯接合到基板之前对管芯背侧金属化以形成与管芯背侧直接接触并固定在管芯背侧的散热片主体从而得到管芯-散热片组合体。根据实施例提供微电子管芯可包括在晶片上提供大量的未切割的管芯。金属化过程可包括对晶片上所有的管芯背侧的金属化，之后再划开以得到单个管芯-散热片组合体。可选地，根据另一种实施例提供微电子管芯可包括提供已切割的单个管芯。在金属化之后为了形成例如类似于图7的封装146的微电子封装，管芯-散热片混合体可通过任何一种众所周知的(例如像以上关于图2和图3所描述的方法)的方法接合到基板上。而且，当基板是双面基板并且它的焊区侧上包含了表面安装组件时，可在表面安装组件和基板焊区侧之间通过例如以上参考图4所描述的方法的任何一种众所周知的方法提供密封。
因此，如图8中看到的，可提供与图1所示的管芯110类似的管芯220。因此，根据应用需要管芯220可以是减薄过的也可以是未减薄过的。如图示管芯220有有源表面214和背侧212。接着，如图9a和图9b里所示作为例子，管芯背侧的金属化可如以上关于图6a至6b的实施例所描述的来实施。
接着参考图9b作为例子，根据实施例金属化可产生诸如所示的管芯-散热片组合体250的管芯-散热片组合体，在组合体250里散热片主体242直接接触并固定在管芯210的背侧214上。类似于图6a和图6b，虽然图9a和图9b示出了根据较佳的实施例涉及了电镀的管芯210背侧212的金属化步骤以形成散热片主体242，但根据实施例的管芯背侧金属化方法不限于此，且如以上关于图6a和图6b所述，金属化可根据诸如电解电镀、溅射、化学气相沉积和热蒸发之类的公知方法之一来执行。现在参考图9a的实施例，金属化可通过如所示首先在管芯210背侧212上提供导电种子层240，之后如图9b的实施例所示通过在种子层240上提供电镀层242以形成散热片主体238来完成。根据实施例类似于图6a和图6b，散热片主体的厚度可能是约0.3mm到约3mm。如上所述，根据实施例的种子层可由适合用作后来的电解沉积层的电镀位置的材料组成。因此，根据将要被电解沉积的层的材料，种子层的材料可包括例如铜、镍或银等，且可通过无电镀或溅射来提供。根据较佳的实施例，种子层包含通过无电镀提供的一层铜。参考图9a，在所示的实施例里提供种子层240导致产生包含管芯210和种子层240在内的中间组合体244。如图9a所示的例子在提供种子层以后，中间组合体可浸没入含待电镀的诸如铜之类金属离子的溶液的电解槽中，且电镀工艺可使电镀层242形成在管芯210的背侧上。如本领域的技术人员能认识到的，需要注意的是由于事实上种子层240用作电镀层242的原子成核位置，当提供铜层242时，种子层240不再那样容易分辨，因而图9b里不再示出。尽管如参考图6a和图6b所述，金属化使得结果的散热片主体138比管芯110宽，但在管芯的背侧在它接合到基板之前进行金属化的情况下，诸如图9a和图9b的情况，如主体238的所得的散热片主体的宽度通常与诸如管芯210之类的管芯的宽度大体相等。
接着参考图10作为例子，本发明的实施例计划通过众所周知的方法之一将如组合体250之类的管芯-散热片组合体接合到如基板218之类的基板上以得到微电子封装246。封装246与图7的实施例里的封装146类似，它包含经由焊接点220和密封226接合到基板218的管芯210、已形成在管芯210背侧以形成直接接触散热片的散热片主体238。尽管表面安装组件222展示为已设在在基板218的焊区侧上，且密封230设置在表面安装组件222和基板218的焊区侧之间，然而可以理解的是本发明不局限于像以上关于图7的实施例所详细描述的一样提供这样的表面安装组件或不局限于双面基板。
较佳地，根据实施例提供了散热片主体以根据应用需要充分移除管芯产生的热。然而，如果没有将散热片主体配置成这种用途，则可通过许多公知的方法把次级散热片附连到散热片主体上。当使用了如上所述的关于图6b的保护掩模时，可根据应用需要在移除保护掩模之前或之后将次级散热片附连上去。制造次级散热片的材料可包括例如金属(诸如铜、铝及其合金)、陶瓷(诸如SiC和AlN)、热管或适合移除热量的其他结构。下文里参考了图11。开始需要注意的是尽管图11描述了在类似于图7实施例里的封装146的封装上提供次级散热片，然而也一样能在图10实施例的封装246上或在根据如上所述的本发明的实施例所形成的任何其他封装结构上提供次级散热片。
现在参考图11作为例子，根据本发明的一些实施例，将次级散热片附连到散热片主体上包括使用热界面材料来将次级散热片附连到散热片主体上。根据实施例，当使用热界面材料将次级散热片附连到散热片主体上时，热界面材料的厚度通常不超过200微米，较佳地不超过50微米。TIM可包括例如含有In、Sn或InAg之类的焊料，且可以作为焊接配备。TIM也可包括聚合物基材料，例如包括银颗粒填充的环氧膏或陶瓷颗粒填充的环氧膏的导热胶。
具体参考图11作为例子，诸如次级散热片310之类的附加散热片可经由诸如TIM 312之类的热界面材料(或TIM)附连到例如诸如散热片主体138之类的散热片主体上。次级散热片310还可如所示通过封口314密封到基板118上。在图11的情况里，当如参考图1至图6b所描述提供封装时，在将热沉310密封之前或之后将如图5、图6a和图6b里所示的保护掩模136移除是较佳的。然而如果如以上参考图8至图9b所描述的一样来提供封装(未示出)，那么上面所解释的第一个例子里基板的焊区侧上不需要有保护掩模。
现在参考图12作为例子，根据实施例示出了对于封装另一种可选择的构造。图12示出了类似于图7的封装146的封装546，除了散热片主体538不是连续结构而是如图所示包含了用于液体冷却的微沟渠结构552以外。因此根据实施例散热片主体不必要一定是例如图7和图10所示的连续体。根据实施例散热片主体可设置为任何形状以从管芯散出热。图12的微沟渠结构552可根据本领域众所周知的方法中的任一种通过管芯背侧电镀来获得。其后，根据众所周知的方法中的任一种将由与微沟渠结构类似的材料形成的平坦覆盖片554附连到微沟渠结构上，以闭合微沟渠结构552里的微沟渠555。例如，可经由焊接将覆盖片554附连到微沟渠结构252上。将得到的包含带有微沟渠结构552的散热片主体的结构526附连到如图12里所见的遮盖片254上。图12的封装546也与图7的构造相似地包含了通过焊接点520和密封526接合到基板518上的管芯510。
接着参考图13a至图13c作为例子，根据实施例金属化可涉及电镀接合。现在参考图13a和13b的实施例，可通过如图示在管芯610的背侧612上提供导电种子层之后再通过在种子层640上提供在其中对着管芯侧表面上包含支柱653的平坦铜片651来完成金属化。可根据诸如以上参考图6a所描述的众所周知的方法之一来完成管芯背侧612的种子化。其后如图13c的实施例所示，对铜片651的管芯侧与管芯610的背侧612之间由于支柱653产生的缝隙655进行电镀以在种子层640上得到电镀层642以形成散热片主体638。类似于图6a和图6b，根据实施例，散热片主体有大约0.3mm到3mm的厚度。根据实施例结果得到的结构是如图13c所示的微电子封装646，它包括基板618，管芯610通过固化的焊接点620和密封626接合到基板上，以及在管芯背侧提供的的直接接触散热片或散热片主体638。电镀接合相对一般的电镀方法有利地减少了金属化时间，因此也提供了进行管芯背侧金属化的有效的和划算的办法。
根据本实施例形成的微电子封装的一个有利方面是：因为在管芯背面提供散热片主体在室温下进行，而室温下硅基板的剩余应力少于或等于约50MPa，与现有技术的可比较封装中高温处理产生高许多的剩余应力刚好相反。另外，当电镀用于管芯背侧的金属化时，散热片主体与管芯背侧相邻的部分的金属的晶粒边界和晶向可与散热片主体其他部分的金属的晶粒边界和晶向区别开。
有利地，本发明的实施例提供了一种制造包含允许管芯和散热片之间直接接触以获得相比于现有技术的封装工艺改良的热耗散能力的直接接触散热片的微电子封装的方法。而且，根据这些实施例的方法允许在室温下在管芯的背侧上提供散热片，因此有利地减少了由于根据现有技术进行的高温接合在管芯上产生的应力、减少了硅管芯的可靠性风险、最小化了对管芯中存在的电路组件性能的冲击。另外，实施例通过排除如以前将散热片接合到管芯的现有技术的一些封装中对金的使用，使在管芯背侧上提供散热片更加合算。此外，根据实施例提供的直接接触散热片通过改进热性能有利地排除了管芯和散热片主体之间TIM的使用，或可选择地通过TIM在散热片主体上的附加次级散热片，该TIM通常至少比现有技术的TIM的厚度薄50％。根据本发明的实施例由于实际上在次级散热片和直接接触散热片之间没有CTE适配导致TIM厚度的减少。
参考图14，说明了在其中可使用本发明实施例的许多可能的系统中的一个。因此所示的系统90包括包含了如上所述图7的封装146或图10的封装246之类的封装的微电子部件1000。在可选的实施例里，电子部件1000可包含专用集成电路(ASIC)。芯片组(举例来说，图形、声音和控制芯片组)中的集成电路也可根据本发明的实施例来封装。
对于图14里描述的实施例，系统90也可入所示包含经由总线1010相互耦合的主存储器1002、图形处理器1004、大容量存储设备1006和/或输入/输出模块1008。存储器1002的例子包括但不限于静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。大容量存储设备106的例子包括但不限于硬盘驱动器、致密盘驱动器(CD)、数字通用驱动器(DVD)等等。输入/输出模块1008的例子包括但不局限于键盘、光标控制装置、显示器、网络接口等等。总线1010的例子包括但不限于外部控制接口(PCI)总线和工业标准体系结构(ISA)总线等等。在各种实施例里，系统90可以是无限移动电话、个人数字助理、掌上PC、平板PC、笔记本PC、台式计算机、机顶盒、媒体中心PC、DVD播放器和服务器。
尽管在这里为了描述较佳的实施例的目的说明并描述了特定的实施例，但那些本领域的技术人员能理解在不离开本发明的范围的情况下对目的在于实现相同目标的可选的和/或等价的实现可代替这里示出和描述的特定实施例。那些本领域的技术人员很容易理解本发明可实现为各种实施例。本申请旨在覆盖这里所讨论的实施例的任何改变或变化。因此，本发明很显然旨在仅由权力要求书及其等价技术方案来限定。

Claims (30)

1.一种微电子封装的制造方法，包括：
提供有有源表面和背侧的管芯；
在所述管芯的有源表面上将所述管芯接合到基板的管芯侧；
对所述管芯背侧进行金属化，以形成直接接触且固定于所述管芯背侧的散热片主体。
2.如权利要求1所述的方法，其特征在于，所述接合在金属化前进行。
3.如权利要求1所述的方法，其特征在于，所述接合在金属化后进行。
4.如权利要求3所述的方法，其特征在于，所述金属化在将所述管芯从相应晶片分离出来前进行。
5.如权利要求1所述的方法，其特征在于，所述金属化包括无电镀、电解电镀、电镀接合、溅射、化学气相沉积和蒸发中的至少一种方法。
6.如权利要求1所述的方法，其特征在于，所述金属化包括的电镀，所述电镀包括：
在所述管芯背侧提供导电种子层；
在种子层之上提供电镀层以形成散热片主体。
7.如权利要求6所述的方法，其特征在于，所述提供导电种子层包括在所述管芯背侧无电镀和溅射种子层。
8.如权利要求1所述的方法，其特征在于，所述金属化包括使用铜、铜合金、铜层叠薄片、铜复合材料、铝和铝合金中的至少一种的金属化。
9.如权利要求1所述的方法，其特征在于，所述金属化包括使用包含金属和比所述金属热导率高的颗粒的金属复合材料。
10.如权利要求9所述的方法，其特征在于，所述颗粒包括金刚石颗粒。
11.如权利要求1所述的方法，其特征在于，还包括在所述基板的焊区侧上提供保护掩模以在金属化过程中保护基板的焊区侧。
12.如权利要求1所述的方法，其特征在于，还包括将至少一个表面安装组件接合到所述基板的焊区侧上。
13.如权利要求11所述的方法，其特征在于，所述提供保护掩模包括在所述至少一个表面安装组件的背侧上提供保护掩模以在金属化过程中保护所述至少一个表面安装组件的背侧。
14.如权利要求1所述的方法，其特征在于，所述接合包括：
在所述管芯的有源表面和所述基板的管芯侧之间形成焊接点；以及
在所述管芯的有源表面和所述基板的管芯侧之间的缝隙里形成密封和底充胶中的至少一种。
15.如权利要求14所述的方法，其特征在于，还包括在所述金属化前使所述管芯背侧平坦化。
16.如权利要求1所述的方法，其特征在于，所述散热片主体包含微沟渠结构，所述方法还包括在所述微沟渠结构上提供覆盖片。
17.如权利要求1所述的方法，其特征在于，还包括使用热界面材料将热沉附连到散热片主体上。
18.一种微电子封装，包括：
基板；
有有源表面和背侧且以所述有源表面接合到所述基板的管芯；
直接接触并固定于所述管芯背侧的散热片主体。
19.如权利要求18所述的封装，其特征在于，所述基板包括硅且其中在室温下硅中的残余应力低于约50MPa。
20.如权利要求18所述的封装，其特征在于，在所述散热片主体与所述管芯背侧相邻的区域的散热片主体金属的晶粒边界和晶向与散热片主体在其他区域的金属的晶粒边界和晶向不同。
21.如权利要求18所述的封装，其特征在于，还包括布置在所述管芯的有源表面和所述基板的管芯侧之间的焊接点和密封和底充胶中的至少一个以将所述管芯接合到所述基板上。
22.如权利要求18所述的封装，其特征在于，所述散热片主体由包含铜、铜合金、铜层叠薄片、铜复合材料、铝和铝合金中的至少一种的材料组成。
23.如权利要求18所述的封装，其特征在于，所述散热片主体包含金属复合材料，所述金属复合材料包括金属和比金属热导率高的颗粒。
24.如权利要求18所述的封装，其特征在于，所述散热片主体包含微沟渠结构，所述封装还包含附连到所述微沟渠结构上的覆盖片。
25.如权利要求19所述的封装，其特征在于，还包括利用热界面材料附连到所述散热片主体上的热沉。
26.一种管芯-散热片组合体，包括：
有有源表面和背侧的管芯；以及
直接接触并固定于所述管芯的背侧的散热片主体。
27.如权利要求26所述的管芯-散热片组合体，其特征在于，所述散热片主体由包括铜、铜合金、铜层叠薄片、铜复合材料、铝和铝合金中的至少一种的材料组成。
28.如权利要求26所述的管芯-散热片组合体，其特征在于，所述散热片主体包含微沟渠结构。
29.一种系统，包括：
微电子部件，包括：
微电子封装，包括：
基板；
有有源表面和背侧且在所述有源表面处接合到所述基板的管芯；
直接接触并固定于所述管芯背侧的散热片主体；以及
耦合到所述微电子部件的主存储器。
30.如权利要求29所述的系统，其特征在于，所述散热片主体由包括铜、铜合金、铜层叠薄片、铜复合材料、铝和铝合金中的至少一种的材料形成。
CNA2006800352080A 2005-09-30 2006-09-29 有直接接触散热片的微电子封装及其制造方法 Pending CN101273451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410027206.3A CN103811437B (zh) 2005-09-30 2006-09-26 有直接接触散热片的微电子封装及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/242,176 US8541876B2 (en) 2005-09-30 2005-09-30 Microelectronic package having direct contact heat spreader and method of manufacturing same
US11/242,176 2005-09-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410027206.3A Division CN103811437B (zh) 2005-09-30 2006-09-26 有直接接触散热片的微电子封装及其制造方法

Publications (1)

Publication Number Publication Date
CN101273451A true CN101273451A (zh) 2008-09-24

Family

ID=37607425

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410027206.3A Expired - Fee Related CN103811437B (zh) 2005-09-30 2006-09-26 有直接接触散热片的微电子封装及其制造方法
CNA2006800352080A Pending CN101273451A (zh) 2005-09-30 2006-09-29 有直接接触散热片的微电子封装及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410027206.3A Expired - Fee Related CN103811437B (zh) 2005-09-30 2006-09-26 有直接接触散热片的微电子封装及其制造方法

Country Status (5)

Country Link
US (2) US8541876B2 (zh)
KR (1) KR101021846B1 (zh)
CN (2) CN103811437B (zh)
TW (1) TWI311804B (zh)
WO (1) WO2007041109A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165476A (zh) * 2011-12-15 2013-06-19 英飞凌科技股份有限公司 集成电路封装以及封装方法
TWI464839B (zh) * 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
CN107836062A (zh) * 2015-07-07 2018-03-23 阿莫绿色技术有限公司 散热片和包括该散热片的无线电力传输模块

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US7791188B2 (en) * 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US8617927B1 (en) 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
US9496197B1 (en) 2012-04-20 2016-11-15 Hrl Laboratories, Llc Near junction cooling for GaN devices
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US10079160B1 (en) 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
US9337124B1 (en) 2014-11-04 2016-05-10 Hrl Laboratories, Llc Method of integration of wafer level heat spreaders and backside interconnects on microelectronics wafers
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US9385083B1 (en) 2015-05-22 2016-07-05 Hrl Laboratories, Llc Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US10026672B1 (en) 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US9508652B1 (en) 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US10153261B2 (en) * 2017-04-03 2018-12-11 Cisco Technology, Inc. Cooling system for high power application specific integrated circuit with embedded high bandwidth memory
KR102460720B1 (ko) 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
CN109309064A (zh) * 2018-08-10 2019-02-05 北京嘉楠捷思信息技术有限公司 芯片器件、电路板及数字货币挖矿机
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
WO2020103145A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
WO2020103137A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
US10950562B1 (en) 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
US11289401B2 (en) 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
CN111924795B (zh) * 2020-07-17 2021-06-22 诺思(天津)微系统有限责任公司 器件封装模块及封装方法及具有该模块的电子装置
KR20230026763A (ko) * 2021-08-18 2023-02-27 삼성전자주식회사 칩 패키지 구조 및 이를 포함하는 전자 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
KR100311463B1 (ko) * 1994-12-02 2003-07-07 엘지전자주식회사 플레이티드히트씽크제조방법
JP2757805B2 (ja) 1995-01-27 1998-05-25 日本電気株式会社 半導体装置
US6770513B1 (en) 1999-12-16 2004-08-03 National Semiconductor Corporation Thermally enhanced flip chip packaging arrangement
JP2001298211A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法
JP4088052B2 (ja) * 2001-07-17 2008-05-21 株式会社東芝 半導体装置の製造方法
DE10249436A1 (de) 2001-11-08 2003-05-22 Tyco Electronics Amp Gmbh Kühlkörper zur Kühlung eines Leistungsbauelements auf einer Platine
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3930327B2 (ja) * 2002-01-22 2007-06-13 株式会社東芝 高周波回路基板
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
KR20050084845A (ko) * 2002-10-11 2005-08-29 치엔 민 성 탄소질 열 확산기 및 관련 방법
JP2004165471A (ja) * 2002-11-14 2004-06-10 Nitto Denko Corp アンダーフィル用接着フィルム及びこれを用いた半導体装置
WO2004075291A1 (ja) 2003-02-24 2004-09-02 Fujitsu Limited 電子部品と放熱部材および、それらを使用した半導体装置の製造方法
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
JP2006049769A (ja) * 2004-08-09 2006-02-16 Renesas Technology Corp 半導体装置
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
JP4997837B2 (ja) * 2006-06-12 2012-08-08 日産自動車株式会社 半導体素子の接合方法および半導体装置
US7807917B2 (en) 2006-07-26 2010-10-05 Translucent, Inc. Thermoelectric and pyroelectric energy conversion devices
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464839B (zh) * 2010-09-21 2014-12-11 Ritedia Corp 單層鑽石顆粒散熱器及其相關方法
CN103165476A (zh) * 2011-12-15 2013-06-19 英飞凌科技股份有限公司 集成电路封装以及封装方法
CN107836062A (zh) * 2015-07-07 2018-03-23 阿莫绿色技术有限公司 散热片和包括该散热片的无线电力传输模块

Also Published As

Publication number Publication date
KR20080044314A (ko) 2008-05-20
US9508675B2 (en) 2016-11-29
CN103811437A (zh) 2014-05-21
US8541876B2 (en) 2013-09-24
TWI311804B (en) 2009-07-01
CN103811437B (zh) 2017-07-11
US20130344659A1 (en) 2013-12-26
TW200733324A (en) 2007-09-01
KR101021846B1 (ko) 2011-03-17
US20070075420A1 (en) 2007-04-05
WO2007041109A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
CN101273451A (zh) 有直接接触散热片的微电子封装及其制造方法
US7429502B2 (en) Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink
EP2410563B1 (en) Stacked interconnect heat sink
US7119432B2 (en) Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
JP2008218926A (ja) 半導体装置及びその製造方法
JP2001291801A (ja) 直接取付けチップスケール・パッケージ
US20090027857A1 (en) Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry
KR20010067293A (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
CN109844934A (zh) 用于低温接合的结构和方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
US20030146520A1 (en) Flip-chip package with a heat spreader
US6586279B1 (en) Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP4543275B2 (ja) アルミニウム−セラミックス接合基板およびその製造方法
TWI774357B (zh) 具有高散熱效能的半導體裝置
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법
TWM620388U (zh) 具有高散熱效能的半導體裝置
TW477044B (en) Structure and method to provide highly thermally conductive interface between semiconductor chip devices and lid structures
KR20010070047A (ko) 고성능 칩의 열을 소산시키는 구조체 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080924