KR20230026763A - 칩 패키지 구조 및 이를 포함하는 전자 장치 - Google Patents

칩 패키지 구조 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20230026763A
KR20230026763A KR1020210108772A KR20210108772A KR20230026763A KR 20230026763 A KR20230026763 A KR 20230026763A KR 1020210108772 A KR1020210108772 A KR 1020210108772A KR 20210108772 A KR20210108772 A KR 20210108772A KR 20230026763 A KR20230026763 A KR 20230026763A
Authority
KR
South Korea
Prior art keywords
die
substrate
face
electronic device
chip package
Prior art date
Application number
KR1020210108772A
Other languages
English (en)
Inventor
선태원
김지철
박봉춘
이해진
전진환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210108772A priority Critical patent/KR20230026763A/ko
Priority to PCT/KR2022/011201 priority patent/WO2023022391A1/ko
Publication of KR20230026763A publication Critical patent/KR20230026763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Telephone Function (AREA)

Abstract

다양한 실시 예들에 따른 전자 장치는 전자 컴포넌트를 포함하고, 상기 전자 컴포넌트는 칩 패키지 구조를 포함하고, 상기 칩 패키지 구조는, 기판, 제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함하는 제 1 다이, 제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 포함하는 몰드, 상기 리세스 부분에 위치된 열 인터페이스 재료, 및 상기 몰드의 상기 제 1 단부 면 위에 그리고 상기 열 인터페이스 재료 위에 위치된 냉각 구조체를 포함할 수 있다. 그 외에도 다양한 실시 예들이 가능하다.

Description

칩 패키지 구조 및 이를 포함하는 전자 장치{CHIP PACKAGE STRUCTURE AND ELECTRONIC DEVICE COMPRISING THE SAME}
이하의 다양한 실시 예들은 칩 패키지 구조 및 이를 포함하는 전자 장치에 관한 것으로, 예를 들면, 칩 패키지 구조에서 방열이 필요한 부분을 노출시키고 냉각 구조체를 부착시켜 방열을 개선하는 칩 패키지 구조 및 이를 포함하는 전자 장치에 관한 것이다.
반도체가 고도로 집적화 됨에 따라 시스템-인-패키지(system in package, SIP)가 지속적으로 개발되고 있다. 예를 들면, 밀리미터파 모듈, RF 모듈 및 기타 전자 컴포넌트가 시스템-인-패키지로서 전자 장치에 배치될 수 있다.
다양한 실시 예들에 따르면, 방열이 필요한 부분을 노출시켜 전자 컴포넌트의 방열을 개선하는 전자 장치를 제공할 수 있다.
다양한 실시 예들에 따른 전자 장치는 전자 컴포넌트를 포함하고, 상기 전자 컴포넌트는 칩 패키지 구조를 포함하고, 상기 칩 패키지 구조는, 기판, 제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함하는 제 1 다이, 제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 포함하는 몰드, 상기 리세스 부분에 위치된 열 인터페이스 재료, 및 상기 몰드의 상기 제 1 단부 면 위에 그리고 상기 열 인터페이스 재료 위에 위치된 냉각 구조체를 포함할 수 있다.
다양한 실시 예들에 따른 칩 패키지 구조는, 기판, 제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함하는 제 1 다이, 및 제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 포함하는 몰드를 포함할 수 있다.
다양한 실시 예들에 따른 칩 패키지 구조를 포함하는 전자 컴포넌트를 제조하는 방법은, 기판 및 상기 기판 위의 제 1 다이를 제공하는 동작 - 상기 제 1 다이는 제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함함 -, 상기 제 1 다이의 상기 제 1 면, 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 몰드를 제공하는 동작, 상기 몰드 중, 제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 형성하는 동작, 상기 리세스 부분에 열 인터페이스 재료를 위치시키는 동작, 및 상기 몰드의 상기 제 1 단부 면 위에 그리고 상기 열 인터페이스 재료 위에 냉각 구조체를 위치시키는 동작을 포함할 수 있다.
다양한 실시 예들에 따르면, 전자 장치의 두께의 조절 없이 전자 컴포넌트의 방열을 개선할 수 있다.
다양한 실시 예들에 따르면, 칩 패키지 구조가 적용되는 전자 컴포넌트의 전자 장치 내 설계 자유도를 개선할 수 있다.
다양한 실시 예들에 따른 칩 패키지 구조 및 이를 포함하는 전자 장치의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 일 실시 예에 따른 전자 장치를 일 방향으로 바라본 사시도이다.
도 2b는 일 실시 예에 따른 전자 장치를 다른 방향으로 바라본 사시도이다.
도 2c는 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 3a는 일 실시 예에 따른 칩 패키지 구조를 포함하는 전자 컴포넌트의 도면이다.
도 3b는 도 3a의 전자 컴포넌트에서 열 인터페이스 재료 및 냉각 구조체를 제거한 칩 패키지 구조의 도면이다.
도 4a는 일 실시 예에 따른 전자 컴포넌트의 도면이다.
도 4b는 다른 실시 예에 따른 전자 컴포넌트의 도면이다.
도 5a는 일 실시 예에 따른 전자 컴포넌트의 도면이다.
도 5b는 다른 실시 예에 따른 전자 컴포넌트의 도면이다.
도 5c는 또 다른 실시 예에 따른 전자 컴포넌트의 도면이다.
도 6a 내지 도 6g는 일 실시 예에 따른 전자 컴포넌트를 제조하는 일 예시적인 방법을 나타낸 도면들이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2a 내지 도 2c를 참조하면, 일 실시 예에 따른 전자 장치(201)(예: 도 1의 전자 장치(101))는, 제 1 면(210a)(예: 전면), 제 2 면(210b)(예: 후면), 및 제 1 면(210a) 및 제 2 면(210b) 사이의 공간을 둘러싸는 제 3 면(210c)(예: 측면)을 갖는 하우징(210)을 포함할 수 있다.
일 실시 예에서, 제 1 면(210a)은 적어도 일부분이 실질적으로 투명한 제 1 플레이트(211a)에 의해 형성될 수 있다. 예를 들면, 제 1 플레이트(211a)는 적어도 하나의 코팅 레이어를 포함하는 글래스 플레이트 또는 폴리머 플레이트를 포함할 수 있다. 제 2 면(210b)은 실질적으로 불투명한 제 2 플레이트(211b)에 의해 형성될 수 있다. 예를 들면, 제 2 플레이트(211b)는, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 이들의 조합에 의하여 형성될 수 있다. 제 3 면(210c)은, 제 1 플레이트(211a) 및 제 2 플레이트(211b)와 결합하고 금속 및/또는 폴리머를 포함하는 프레임(211c)에 의해 형성될 수 있다. 일 실시 예에서, 제 2 플레이트(211b) 및 프레임(211c)은 일체로 심리스하게 형성될 수 있다. 일 실시 예에서, 제 2 플레이트(211b) 및 프레임(211c)은 실질적으로 동일한 재료(예: 알루미늄)로 형성될 수 있다.
일 실시 예에서, 제 1 플레이트(211a)는, 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 방향으로 라운드되고 일 방향(예: +/-Y 방향)으로 연장하는 복수 개의 제 1 가장자리 영역(212a-1)들, 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 방향으로 라운드되고 타 방향(예: +/-X 방향)으로 연장하는 복수 개의 제 2 가장자리 영역(212a-2)들, 및 제 1 면(210a)의 적어도 일부의 영역으로부터 제 2 플레이트(211b)를 향하는 방향으로 라운드된 복수 개의 제 1 가장자리 영역(212a-1)들 및 복수 개의 제 2 가장자리 영역(212a-2)들 사이의 복수 개의 제 3 가장자리 영역(212a-3)들을 포함할 수 있다. 일 실시 예에서, 제 2 플레이트(211b)는, 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 방향으로 라운드되고 일 방향(예: +/-Y 방향)으로 연장하는 복수 개의 제 4 가장자리 영역(212b-1)들, 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 방향으로 라운드되고 타 방향(예: +/-X 방향)으로 연장하는 복수 개의 제 5 가장자리 영역(212b-2)들, 및 제 2 면(210b)의 적어도 일부의 영역으로부터 제 1 플레이트(211a)를 향하는 방향으로 라운드된 복수 개의 제 4 가장자리 영역(212b-1)들 및 복수 개의 제 5 가장자리 영역(212b-2)들 사이의 복수 개의 제 6 가장자리 영역(212b-3)들을 포함할 수 있다.
전자 장치(201)는 디스플레이(261)(예: 디스플레이 모듈(160))를 포함할 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 면(210a)에 위치될 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 플레이트(211a)의 적어도 일부(예: 복수 개의 제 1 가장자리 영역(212a-1)들, 복수 개의 제 2 가장자리 영역(212a-2)들 및 복수 개의 제 3 가장자리 영역(212a-3)들을 통해 노출될 수 있다. 일 실시 예에서, 디스플레이(261)는 제 1 플레이트(211a)의 외부 테두리의 형상과 실질적으로 동일한 형상을 가질 수 있다. 어떤 실시 예에서, 디스플레이(261)의 가장자리는 제 1 플레이트(211a)의 외부 테두리와 실질적으로 일치할 수 있다. 일 실시 예에서, 디스플레이(261)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저를 포함할 수 있다. 일 실시 예에서, 디스플레이(261)는, 시각적으로 노출되고 픽셀을 통해 콘텐츠를 표시하는 화면 표시 영역(261a)을 포함할 수 있다. 일 실시 예에서, 화면 표시 영역(261a)은, 센싱 영역(261a-1) 및 카메라 영역(261a-2)을 포함할 수 있다. 센싱 영역(261a-1)은, 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 센싱 영역(261a-1)은, 센서 모듈(276)(예: 센서 모듈(176))과 관련된 입력 신호의 투과를 허용할 수 있다. 센싱 영역(261a-1)은, 센싱 영역(261a-1)과 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들면, 센싱 영역(261a-1)은, 센서 모듈(276)이 동작하지 않는 동안, 콘텐츠를 표시할 수 있다. 카메라 영역(261a-2)은, 화면 표시 영역(261a)의 적어도 일부의 영역과 오버랩될 수 있다. 카메라 영역(261a-2)은, 제 1 카메라 모듈(280a)(예: 카메라 모듈(180))과 관련된 광학 신호의 투과를 허용할 수 있다. 카메라 영역(261a-2)은, 카메라 영역(261a-2)과 중첩되지 않는 화면 표시 영역(261a)과 마찬가지로 콘텐츠를 표시할 수 있다. 예를 들면, 카메라 영역(261a-2)은, 제 1 카메라 모듈(280a)이 동작하지 않는 동안 콘텐츠를 표시할 수 있다.
전자 장치(201)는 오디오 모듈(270)(예: 오디오 모듈(170))을 포함할 수 있다. 일 실시 예에서, 오디오 모듈(270)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 오디오 모듈(270)은 적어도 하나의 홀을 통해 소리를 획득할 수 있다.
전자 장치(201)는 센서 모듈(276)을 포함할 수 있다. 일 실시 예에서, 센서 모듈(276)은 제 1 면(210a)에 위치될 수 있다. 센서 모듈(276)은 화면 표시 영역(261a)의 적어도 일부에 센싱 영역(261a-1)을 형성할 수 있다. 센서 모듈(276)은, 센싱 영역(261a-1)을 투과하는 입력 신호를 수신하고, 수신된 입력 신호에 기초하여 전기 신호를 생성할 수 있다. 일 예로, 입력 신호는 지정된 물리량(예: 열, 빛, 온도, 소리, 압력, 초음파)을 가질 수 있다. 또 다른 예로, 입력 신호는 사용자의 생체 정보(예: 지문)와 관련된 신호를 포함할 수 있다.
전자 장치(201)는, 제 1 카메라 모듈(280a), 제 2 카메라 모듈(280b)(예: 카메라 모듈(180)) 및 플래시(280c)를 포함할 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)은 제 1 면(210a)에 위치되고, 제 2 카메라 모듈(280b) 및 플래시(280c)는 제 2 면(210b)에 위치될 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)의 적어도 일부는 디스플레이(261) 아래에 위치될 수 있다. 일 실시 예에서, 제 1 카메라 모듈(280a)은 카메라 영역(261a-2)을 투과하는 광학 신호를 수신할 수 있다. 일 실시 예에서, 제 2 카메라 모듈(280b)은 복수 개의 카메라 모듈들(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카메라)을 포함할 수 있다. 일 실시 예에서, 플래시(280c)는 발광 다이오드 또는 제논 램프를 포함할 수 있다.
전자 장치(201)는 음향 출력 모듈(255)(예: 음향 출력 모듈(155))을 포함할 수 있다. 일 실시 예에서, 음향 출력 모듈(255)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 음향 출력 모듈(255)은 하나 이상의 홀을 포함할 수 있다.
전자 장치(201)는 입력 모듈(250)(예: 입력 모듈(150))을 포함할 수 있다. 일 실시 예에서, 입력 모듈(250)은 제 3 면(210c)에 위치될 수 있다. 일 실시 예에서, 입력 모듈(250)은 적어도 하나의 키 입력 장치를 포함할 수 있다.
전자 장치(201)는 연결 단자(278)(예: 연결 단자(178))를 포함할 수 있다. 일 실시 예에서, 연결 단자(278)는 제 3 면(210c)에 위치될 수 있다. 예를 들면, 전자 장치(201)를 일 방향(예: +Y 방향)으로 볼 때, 연결 단자(278)는 제 3 면(210c)의 중앙부에 위치되고, 연결 단자(278)를 기준으로 일 측(예: 우측)에 음향 출력 모듈(255)이 위치될 수 있다.
전자 장치(201)는, 지지체(240), 제 1 회로 기판(251), 제 2 회로 기판(252) 및 배터리(289)(예: 배터리(189))를 포함할 수 있다. 지지체(240)의 적어도 일부는, 제 1 플레이트(211a) 및 제 2 플레이트(211b)와 함께 하우징(210)을 형성할 수 있다. 일 실시 예에서, 지지체(240)는, 프레임 구조체(241)(예: 프레임(211c)) 및 플레이트 구조체(242)를 포함할 수 있다. 프레임 구조체(241)는 플레이트 구조체(242)의 가장자리를 둘러싸며 형성될 수 있다. 프레임 구조체(241)는, 제 1 플레이트(211a)의 가장자리 및 제 2 플레이트(211b)의 가장자리를 연결하고, 제 1 플레이트(211a) 및 제 2 플레이트(211b) 사이의 공간을 둘러싸고 전자 장치(201)의 제 3 면(210c)을 형성할 수 있다. 플레이트 구조체(242)는 제 1 회로 기판(251)을 수용하는 제 1 부분(242a) 및 제 2 회로 기판(252)을 수용하는 제 2 부분(242b)을 포함할 수 있다. 플레이트 구조체(242)의 일 면(예: 하면)에는 디스플레이(261)가 위치되고, 플레이트 구조체(242)의 타 면(예: 상면)에는 제 1 회로 기판(251) 및 제 2 회로 기판(252)이 위치될 수 있다. 일 실시 예에서, 플레이트 구조체(242)는, 제 1 부분(242a) 및 제 2 부분(242b) 사이에 위치되고 플레이트 구조체(242)의 양면을 통과하는 개구(245)를 포함할 수 있다. 개구(245)는 배터리(289)를 수용할 수 있다.
도 3a 및 도 3b를 참조하면, 일 실시 예에 따른 전자 컴포넌트(397)는 전자 장치(예: 도 2a 내지 도 2c의 전자 장치(201)) 내 포함되는 구성요소로서, 예를 들면, 프로세서(예: 도1의 프로세서(120)), 안테나 모듈(예: 도 1의 안테나 모듈(197)), RF 모듈 및/또는 전력 관리 모듈(예: 전력 관리 모듈(188))을 포함할 수 있다.
일 실시 예에서, 전자 컴포넌트(397)는, 칩 패키지 구조(350), 칩 패키지 구조(350)의 적어도 일부에 위치된 열 인터페이스 재료(391)(thermal interface material, TIM), 및 칩 패키지 구조(350) 위(예: 몰드(353)의 제 1 단부 면(3533) 위)에 그리고 열 인터페이스 재료(391) 위(예: 열 인터페이스 재료(391)의 제 1 인터페이스 면(3911) 위)에 위치된 냉각 구조체(392)를 포함할 수 있다. 열 인터페이스 재료(391)는, 제 1 인터페이스 면(3911), 및 제 1 인터페이스 면(3911)에 반대되는 제 2 인터페이스 면(3912)을 가질 수 있다. 제 1 인터페이스 면(3911) 및 제 2 인터페이스 면(3912)은 열 인터페이스 재료(391)의 두께(T)를 규정할 수 있다. 또한, 제 1 인터페이스 면(3911) 및 제 2 인터페이스 면(3912)은 열 인터페이스 재료(391)의 폭을 규정할 수 있다. 일 실시 예에서, 냉각 구조체(392)는, 히트 파이프, 증기 챔버, 구리층(Cu-plate), 그라파이트 시트 및 기타 냉각 구조를 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(350)는 단일 칩 패키지 구조로 형성될 수 있다. 예를 들면, 칩 패키지 구조(350)는, 기판(351)(예: 도 2c의 제 1 회로 기판(251) 또는 제 2 회로 기판(252)), 기판(351) 위의 제 1 다이(352), 및 기판(351) 위의 그리고 제 1 다이(352)를 적어도 부분적으로 둘러싸는 몰드(353)를 포함할 수 있다.
제 1 다이(352)는, 제 1 면(3521), 제 1 면(3521)에 반대되고 기판(351)을 대면하는 제 2 면(3522), 및 제 1 면(3521) 및 제 2 면(3522) 사이의 복수 개의 제 1 사이드 면(3523)들을 포함할 수 있다. 제 1 다이(352)는, 예를 들면, RFIC, PMIC 및 기타 전자 구성요소를 포함할 수 있다.
제 1 다이(352)는 기판(351)에 전기적으로 연결될 수 있다. 제 1 다이(352)는, 제 2 면(3522) 및 기판(351) 사이의 적어도 하나의 제 1 솔더(3524)를 포함할 수 있다. 예를 들면, 제 1 솔더(3524)는 볼, 범프 및 기타 전기적으로 연결하기에 적합한 임의의 형상을 가질 수 있다. 제 1 솔더(3524)는, 제 2 면(3522), 적어도 하나의 제 1 사이드 면(3523), 및/또는 제 2 면(3522) 및 적어도 하나의 제 1 사이드 면(3523) 사이의 모서리 영역에 형성될 수 있다.
몰드(353)는, 기판(351)을 대면하지 않는 제 1 단부 면(3533), 및 제 1 단부 면(3533)에 반대되고 기판(351)을 대면하는 제 2 단부 면(3534)을 포함할 수 있다. 예를 들면, 제 1 단부 면(3533)은 몰드(353)의 전면으로 규정되고, 제 2 단부 면(3534)은 몰드(353)의 배면으로 규정될 수 있다. 일 실시 예에서, 몰드(353)는 제 1 다이(352)를 부분적으로 둘러싸도록 기판(351) 위에 형성될 수 있다. 예를 들면, 몰드(353)는, 제 2 면(3522) 및 복수 개의 제 1 사이드 면(3523)들을 둘러싸는 인클로저 부분(3531), 및 제 1 단부 면(3533)으로부터 리세스되고 제 1 다이(352)의 제 1 면(3521)을 몰드(353) 외부에 노출시키는 리세스 부분(3532)을 포함할 수 있다.
리세스 부분(3532)은, 몰드(353) 중에서, 칩 패키지 구조(350)에서 단위 면적/볼륨당 실질적으로 많은 열량이 발생하는 위치에 형성될 수 있다. 일 실시 예에서, 리세스 부분(3532)은 제 1 다이(352)의 제 1 면(3521) 중 실질적으로 전체 영역을 노출시킬 수 있다. 일 실시 예에서, 리세스 부분(3532)의 폭(W)은 제 1 면(3521)을 구성하는 영역의 최대 치수(예: 제 1 면(3521)이 원형인 경우 직경)보다 클 수 있다. 다른 실시 예에서, 리세스 부분(3532)의 폭(W)은 제 1 면(3521)을 구성하는 영역의 최대 치수와 실질적으로 동일할 수도 있다. 또 다른 실시 예에서, 리세스 부분(3532)의 폭(W)은 제 1 면(3521)을 구성하는 영역의 최대 치수보다 작을 수도 있다. 리세스 부분(3532)의 폭(W)은, 열 인터페이스 재료(391)의 타입에 따라 결정되는 열 인터페이스 재료(391)의 폭에 따라 달라질 수 있다.
일 실시 예에서, 리세스 부분(3532)의 깊이(D)는 열 인터페이스 재료(391)의 두께(T)와 실질적으로 동일할 수 있다. 열 인터페이스 재료(391)의 타입에 따라 열 인터페이스 재료(391)의 두께(T)는 다양할 수 있으며, 그에 따라 리세스 부분(3532)의 깊이(D)가 달라질 수 있다. 또한, 제 1 다이(352)의 높이(H2)(예: 제 2 면(3522)이 대면하는 기판(351)의 일 면으로부터 제 1 면(3521)으로의 높이)에 따라 리세스 부분(3532)의 깊이(D)가 달라질 수 있고, 그에 따라 리세스 부분(3532)에 적용되는 열 인터페이스 재료(391)의 타입이 달라질 수도 있다.
어떤 실시 예에서, 리세스 부분(3532)은 열 인터페이스 재료(391)를 실질적으로 수용할 수 있다. 다시 말하면, 열 인터페이스 재료(391)의 제 1 인터페이스 면(3911)은 몰드(353)의 제 1 단부 면(3533)과 실질적으로 동일 평면 상에 있을 수 있다. 몰드(353) 중 제 1 다이(352)의 위치에 대응하는 위치에 부분적으로 형성된 리세스 부분(3532)은 열 인터페이스 재료(391)를 실질적으로 수용함으로써, 칩 패키지 구조(350)가 배치되는 전자 컴포넌트(397)의 전체적인 두께를 감소시킬 수 있으며, 이에 따라 전자 컴포넌트(397)가 배치되는 전자 장치(예: 도 2a 내지 도 2c의 전자 장치(201))의 두께를 증가 또는 감소시키지 않을 수 있다.
다른 실시 예에서, 열 인터페이스 재료(391)의 제 1 인터페이스 면(3911)은 기판(351)의 면을 기준으로 몰드(353)의 제 1 단부 면(3533)보다 낮게 형성될 수도 있다. 이 실시 예에서, 제 1 인터페이스 면(3911) 및 제 1 단부 면(3533) 사이의 높이 차이를 보완하기 위해, 제 1 인터페이스 면(3911) 위에 열적 및/또는 구조적 보완 재료가 위치될 수도 있다.
또 다른 실시 예에서, 열 인터페이스 재료(391)의 제 1 인터페이스 면(3911)은 기판(351)의 면을 기준으로 몰드(353)의 제 1 단부 면(3533)보다 높게 형성될 수도 있다. 이 실시 예에서, 제 1 인터페이스 면(3911) 및 제 1 단부 면(3533) 사이의 높이 차이를 보완하기 위해, 제 1 단부 면(3533) 위에 열적 및/또는 구조적 보완 재료가 위치될 수도 있다.
도시되지 않은 다른 실시 예에서, 기판(351) 상의 임의의 부분의 단위 면적/볼륨당 열량이 제 1 다이(352)의 단위 면적/볼륨당 열량보다 큰 경우, 제 1 다이(352)의 제 1 면(3521)이 아닌 기판(351) 상의 상기 부분에 리세스 부분(3532)이 형성될 수도 있다.
일 실시 예에서, 칩 패키지 구조(350)는 제 1 다이(352) 및 수동 소자(356)를 포함할 수 있다. 수동 소자(356)는, 예를 들면, 레지스터(resistor), 인덕터(inductor), 커패시터(capacitor), 기타 수동 소자 및 이들의 조합을 포함할 수 있다. 수동 소자(356)는 몰드(353)에 의해(예: 인클로저 부분(3531)에 의해) 실질적으로 둘러싸일 수 있다. 수동 소자(356)의 높이(H1)는 제 1 다이(352)의 높이(H2)보다 클 수 있다. 여기서, 수동 소자(356)의 높이(H1)는 수동 소자(356)가 배치되는 기판(351) 상의 일 면으로부터 측정된 수동 소자(356)의 최대 높이로 규정될 수 있고, 제 1 다이(352)의 높이(H2)는 제 1 다이(352)의 제 2 면(3522)이 대면하는 기판(351)의 일 면으로부터 제 1 다이(352)의 제 1 면(3521)으로의 높이로 규정될 수 있다. 칩 패키지 구조(350)에서 몰드(353) 중 부분적으로 리세스 부분(3532)을 형성하는 것은, 방열이 요구되는 제 1 다이(352)로부터 발생하는 열을 확산시키기 위해 제 1 다이(352)에 열 인터페이스 재료(391)를 배치하는 공정을 수행함에 있어서, 몰드(353)의 제 1 단부 면(3533) 중 실질적으로 전체적인 영역을 연마(예: 그라인딩)하지 않고, 수동 소자(356)를 회피하여 제 1 다이(352)가 위치된 부분적인 영역만을 연마하는 것으로서, 수동 소자(356)의 손상을 방지할 수 있다.
다른 실시 예에서, 수동 소자(356)의 높이(H1)는 제 1 다이(352)의 높이(H2)와 실질적으로 동일할 수도 있다. 또 다른 실시 예에서, 수동 소자(356)의 높이(H1)는 제 1 다이(352)의 높이(H2)보다 작을 수도 있다.
일 실시 예에서, 칩 패키지 구조(350)는 멀티 칩 패키지 구조로 형성될 수 있다. 예를 들면, 칩 패키지 구조(350)는, 기판(351)의 제 1 영역 상의 제 1 다이(352) 및 기판(351)의 제 1 영역과 다른 제 2 영역 상의 제 2 다이(357)를 포함할 수 있다. 한편, 도 3a 및 도 3b에는, 2개의 다이들(352, 357)이 도시되어 있으나, 전자 컴포넌트(397)의 구조/기능에 맞게 정해진 레이아웃에 따라 3개 이상의 다이들이 기판(351) 상의 영역들에 배치될 수 있음이 고려될 수 있다. 어떤 예에서는, 칩 패키지 구조(350)는, 제 1 다이(352) 및 제 2 다이(357) 외에도 수동 소자(356)를 포함할 수 있다. 도시된 예에서, 수동 소자(356)는 제 1 다이(352) 및 제 2 다이(357) 사이에 위치되는 것으로 도시되어 있으나, 반드시 이에 제한되지 않고, 다양한 레이아웃이 가능하다는 점이 고려될 수 있다.
제 2 다이(357)는, 제 3 면(3571), 제 3 면(3571)에 반대되고 기판(351)을 대면하는 제 4 면(3572), 및 제 3 면(3571) 및 제 4 면(3572) 사이의 복수 개의 제 2 사이드 면(3573)들을 포함할 수 있다. 제 2 다이(357)는, 예를 들면, RFIC, PMIC 및 기타 전자 구성요소를 포함할 수 있다. 일 실시 예에서, 전자 컴포넌트(397)의 동작 시, 제 1 다이(352)가 발생시키는 단위 볼륨당 열량은 제 2 다이(357)가 발생시키는 단위 볼륨당 열량보다 클 수 있다. 예를 들면, 제 1 다이(352)는 PMIC를 포함하고, 제 2 다이(357)는 RFIC를 포함할 수 있다.
제 2 다이(357)는 기판(351)에 전기적으로 연결될 수 있다. 제 2 다이(357)는, 제 4 면(3572) 및 기판(351) 사이의 적어도 하나의 제 2 솔더(3574)를 포함할 수 있다. 예를 들면, 제 2 솔더(3574)는 볼, 범프 및 기타 전기적으로 연결하기에 적합한 임의의 형상을 가질 수 있다. 제 2 솔더(3574)는, 제 4 면(3572), 적어도 하나의 제 2 사이드 면(3573), 및/또는 제 4 면(3572) 및 적어도 하나의 제 2 사이드 면(3573) 사이의 모서리 영역에 형성될 수 있다.
일 실시 예에서, 제 2 다이(357)는, 몰드(353)에 의해 실질적으로 둘러싸일 수 있다. 예를 들면, 인클로저 부분(3531)은, 제 2 다이(357)의 제 3 면(3571), 제 4 면(3572) 및 복수 개의 제 2 사이드 면(3573)들을 둘러쌀 수 있다. 도시되지 않은 다른 실시 예에서, 제 2 다이(357)는, 제 1 다이(352)와 같이, 몰드(353)에 의해 적어도 부분적으로 둘러싸일 수 있다. 예를 들면, 제 3 면(3571) 상에 추가적인 리세스 부분이 형성되어 몰드(353) 외부에 제 3 면(3571)의 적어도 일부가 노출되는 한편, 제 4 면(3572) 및 복수 개의 제 2 사이드 면(3573)들은 인클로저 부분(3531)에 의해 둘러싸일 수 있다.
일 실시 예에서, 제 2 다이(357)의 높이(H3)는 제 1 다이(352)의 높이(H2)보다 작을 수 있다. 여기서, 제 1 다이(352)의 높이(H2)는 제 1 다이(352)의 제 2 면(3522)이 대면하는 기판(351)의 일 면으로부터 제 1 다이(352)의 제 1 면(3521)으로의 높이로 규정되고, 제 2 다이(357)의 높이(H3)는 제 2 다이(357)의 제 4 면(3572)이 대면하는 기판(351)의 일 면으로부터 제 2 다이(357)의 제 3 면(3571)으로의 높이로 규정될 수 있다. 다른 실시 예에서, 제 2 다이(357)의 높이(H3)는 제 1 다이(352)의 높이(H2)와 실질적으로 동일할 수도 있다. 또 다른 실시 예에서, 제 2 다이(357)의 높이(H3)는 제 1 다이(352)의 높이(H2)보다 클 수도 있다.
도 4a를 참조하면, 일 실시 예에 따른 전자 컴포넌트(497)(예: 도 3a의 전자 컴포넌트(397))는, 칩 패키지 구조(450)(예: 도 3a 및 도 3b의 칩 패키지 구조(350)), 열 인터페이스 재료(491), 및 냉각 구조체(492)를 포함할 수 있다. 칩 패키지 구조(450)는, 기판(451)(예: 기판(351)), 제 1 다이(452)(예: 제 1 다이(352)) 및 몰드(453)(예: 몰드(353))를 포함할 수 있다. 몰드(453)는 인클로저 부분(4531)(예: 인클로저 부분(3531)) 및 리세스 부분(예: 리세스 부분(3532))을 포함할 수 있다. 어떤 실시 예에서, 칩 패키지 구조(450)는 수동 소자(456)(예: 수동 소자(356))를 더 포함할 수 있다. 어떤 실시 예에서, 칩 패키지 구조(450)는 제 2 다이(457)(예: 제 2 다이(357))를 더 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(450)는, 칩 패키지 구조(450)를 전자기적으로 차폐하는 차폐 레이어(458)를 포함할 수 있다. 차폐 레이어(458)는, 기판(451), 제 1 다이(452) 및 인클로저 부분(4531)을 둘러싸도록 형성될 수 있다.
일 실시 예에서, 차폐 레이어(458)는, 기판(451)의 일 면(예: 측면), 인클로저 부분(4531)의 일 면(예: 측면 및 제 1 단부 면(3533)) 및 제 1 다이(452)의 일 면(예: 제 1 면(3521)) 상에 금속 입자들이 적용되는 방식으로 형성될 수 있다. 일 실시 예에서, 차폐 레이어(458)는 금속 입자들이 증착 또는 도포되어 형성될 수 있다. 금속 입자는, 예를 들면, 철, 크롬, 니켈, 알루미늄, 구리, 은, 금, 기타 금속 입자 및 이들의 조합을 포함할 수 있다. 일 실시 예에서, 차폐 레이어(458)는 스퍼터링, 스프레이 및 기타 입자 적용 방식에 의해 형성될 수 있다.
일 실시 예에서, 차폐 레이어(458)는, 기판(451)의 일 면(예: 측면)에 노출된 제 1 그라운드(4511)에 연결될 수 있다. 제 1 그라운드(4511)는 기판(451)의 상기 면으로부터 기판(451) 내에 적어도 부분적으로 연장할 수 있다.
일 실시 예에서, 칩 패키지 구조(450)는, 제 1 다이(452) 및 제 2 다이(457)를 서로에 대해 전자기적으로 차폐하는 차폐 구조체(459a)를 포함할 수 있다. 차폐 구조체(459a)는, 제 1 다이(452) 및 제 2 다이(457) 사이에 위치되고, 기판(451)의 일 면(예: 상면)에 노출된 제 2 그라운드(4512)에 연결될 수 있다. 차폐 구조체(459a)는, 예를 들면, 제 2 그라운드(4512)에 접합되는 방식으로 제 2 그라운드(4512)에 연결될 수 있다.
일 실시 예에서, 차폐 구조체(459a)는, 제 1 다이(452)가 대면하는 기판(451)의 일 면 및 기판(451)을 대면하지 않는 몰드(453)의 일 면(예: 제 1 단부 면(3533)) 사이에서 인클로저(4531) 내에서 연장하는 금속 블록을 포함할 수 있다. 금속 블록은, 예를 들면, 철, 크롬, 니켈, 알루미늄, 구리, 은, 금, 기타 금속 및 이들의 조합으로 형성될 수 있다. 일 실시 예에서, 금속 블록은, 제 1 다이(452)가 대면하는 기판(451)의 일 면에서 제 1 면적의 단면을 갖고, 기판(451)을 대면하지 않는 몰드(453)의 일 면(예: 제 1 단부 면(3533))에서 제 1 면적보다 큰 제 2 면적의 단면을 갖는 테이퍼 된 구조를 가질 수 있다.
한편, 도 4a에서, 차폐 구조체(459a)는 단일의 금속 블록으로 도시되어 있으나, 이에 제한되지 않고 다양한 형상으로 형성될 수도 있다. 예를 들면, 차폐 구조체(459a)는 복수 개의 금속 블록들이 스택되어 형성될 수 있으며, 복수 개의 금속들은 단일 타입의 금속(예: 구리) 또는 복수 타입의 금속(예: 구리 및 은의 조합 또는 구리 및 금의 조합)일 수 있다.
다른 실시 예에서, 차폐 구조체(459a)는, 제 1 다이(452)가 대면하는 기판(451)의 일 면 및 기판(451)을 대면하지 않는 몰드(453)의 일 면(예: 제 1 단부 면(3533)) 사이에서 인클로저(4531) 내 형성된 캐비티에 충전된 수지(resin) 및/또는 필러를 포함할 수 있다. 예를 들면, 캐비티는, 임의의 삭마 장치(예: 레이저 장치)를 이용하여 인클로저(4531)의 적어도 일부가 삭마(ablation)되는 방식으로 형성될 수 있다. 필러는, 예를 들면, 구리, 은, 금, 기타 금속 및 이들의 조합을 포함할 수 있다.
도 4b를 참조하면, 일 실시 예에 따른 전자 컴포넌트(497')의 칩 패키지 구조(450')는 도 4a에 도시된 차폐 구조체(459a)와 다른 형태의 차폐 구조체(459b)를 포함할 수 있다. 차폐 구조체(459b)는 금속 와이어를 포함할 수 있다. 금속 와이어는, 일 단부 및 타 단부가 각각 제 2 그라운드(4512)에 본딩되고, 단부들 사이에서 인클로저 부분(4531) 내에서 임의의 적합한 형상으로 연장할 수 있다. 예를 들면, 금속 와이어는 울타리 형상을 가질 수 있다. 금속 와이어는, 예를 들면, 철, 크롬, 니켈, 알루미늄, 구리, 은, 금, 팔라듐 및 기타 금속으로 형성될 수 있다. 한편, 금속 와이어는 단일의 금속으로 형성될 수 있지만, 이에 제한되지 않고 복수 개의 세그먼트들로 형성될 수 있으며 복수 개의 세그먼트들은 복수 타입의 금속으로 형성될 수 있다.
도 5a를 참조하면, 일 실시 예에 따른 전자 컴포넌트(597)(예: 도 3a의 전자 컴포넌트(397))는, 칩 패키지 구조(550)(예: 도 3a 및 도 3b의 칩 패키지 구조(350)), 열 인터페이스 재료(591), 및 냉각 구조체(592)를 포함할 수 있다. 칩 패키지 구조(550)는, 기판(551)(예: 기판(351)), 제 1 다이(552)(예: 제 1 다이(352)), 제 2 다이(557)(예: 제 2 다이(357)) 및 몰드(553)(예: 몰드(353))를 포함할 수 있다. 몰드(553)는 인클로저 부분(5531)(예: 인클로저 부분(3531)) 및 리세스 부분(예: 리세스 부분(3532))을 포함할 수 있다. 어떤 실시 예에서, 칩 패키지 구조(550)는 수동 소자(556)(예: 수동 소자(356))를 더 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(550)는, 제 1 다이(552) 및 제 2 다이(557) 사이에 위치되고 제 1 다이(552) 및 제 2 다이(557)를 서로에 대해 단열시키는 단열 구조체(559a)를 포함할 수 있다. 예를 들면, 제 1 다이(552)의 단위 볼륨당 발열량이 제 2 다이(557)의 단위 볼륨당 발열량보다 클 경우, 단열 구조체(559a)는 제 1 다이(552)에서 발생하는 열이 몰드(553)를 통해 제 2 다이(557)로 전달되는 것을 방지 또는 지연시킬 수 있다.
일 실시 예에서, 단열 구조체(559a)는, 제 1 다이(552)가 대면하는 기판(551)의 일 면 및 기판(551)을 대면하지 않는 몰드(553)의 일 면(예: 제 1 단부 면(3533)) 사이에서 인클로저(5531) 내에서 연장하는 에어 갭을 포함할 수 있다. 일 실시 예에서, 에어 갭은, 제 1 다이(552)가 대면하는 기판(551)의 일 면에서 제 1 면적의 단면을 갖고, 기판(551)을 대면하지 않는 몰드(553)의 일 면(예: 제 1 단부 면(3533))에서 제 1 면적보다 큰 제 2 면적의 단면을 갖는 테이퍼 된 구조를 가질 수 있다.
도 5b를 참조하면, 다른 실시 예에 따른 전자 컴포넌트(597')의 칩 패키지 구조(550')는 도 5a에 도시된 칩 패키지 구조(550)를 포함하고, 도 5a에 도시된 단열 구조체(559a)인 에어 갭에 적어도 부분적으로 적용된 액상 단열 재료를 포함하는 단열 구조체(559b)를 포함할 수 있다. 액상 단열 재료는, 에어 갭을 포함하는 칩 패키지 구조(550, 550')의 강성을 개선할 수 있다. 액상 단열 재료는, 예를 들면, 수지(resin), 기타 단열 재료 및 이들의 조합을 포함할 수 있다. 일 실시 예에서, 액상 단열 재료는, 에어 갭 및 인클로저 부분(5531) 사이에 적어도 부분적으로 도포될 수 있다. 어떤 실시 예에서, 액상 단열 재료는, 에어 갭을 적어도 부분적으로 충전할 수 있다.
도 5c를 참조하면, 다른 실시 예에 따른 전자 컴포넌트(597'')의 칩 패키지 구조(550'')는 도 5a에 도시된 칩 패키지 구조(550)를 포함하고, 칩 패키지 구조(550'')를 전자기적으로 차폐하는 차폐 레이어(558a, 558b)(예: 도 4a 및 도 4b의 차폐 레이어(458))를 포함할 수 있다. 차폐 레이어(558a, 558b)는 제 1 차폐 레이어(558a) 및 제 2 차폐 레이어(558b)를 포함할 수 있다.
제 1 차폐 레이어(558a)는, 기판(551)의 일 면(예: 상면)에 노출된 제 2 그라운드(5512)(예: 제 2 그라운드(4512))에 연결되고, 기판(551), 제 1 다이(552), 및 인클로저 부분(5531) 중 제 1 다이(552)를 둘러싸는 제 1 컴파트먼트(5531a)를 둘러싸도록 형성될 수 있다. 제 1 차폐 레이어(558a)는, 인클로저 부분(5531)의 제 1 컴파트먼트(5531a)의 일 면(예: 측면) 및 제 1 다이(552)의 일 면(예: 제 1 면(3521)) 상에, 단열 구조체(559a) 및 인클로저 부분(5531)의 제 1 컴파트먼트(5531a) 사이에 그리고 단열 구조체(559a)를 따라 금속 입자들이 적용되는 방식으로 형성될 수 있다.
제 2 차폐 레이어(558b)는, 기판(551)의 타 면(예: 측면)에 노출된 제 1 그라운드(5511)(예: 제 1 그라운드(4511)) 및 기판(551)의 일 면(예: 상면)에 노출된 제 2 그라운드(5512)(예: 제 2 그라운드(4512))에 연결되고, 기판(551), 제 2 다이(557), 수동 소자(556) 및 인클로저 부분(5531) 중 제 2 다이(557) 및/또는 수동 소자(556)를 둘러싸는 제 2 컴파트먼트(5531b)를 둘러싸도록 형성될 수 있다. 제 2 차폐 레이어(558b)는, 기판(551)의 상기 타 면 및 인클로저 부분(5531)의 제 2 컴파트먼트(5531b)의 일 면(예: 측면 및 제 1 단부 면(3533)) 상에, 단열 구조체(559a) 및 인클로저 부분(5531)의 제 2 컴파트먼트(5531b) 사이에 그리고 단열 구조체(559a)를 따라 금속 입자들이 적용되는 방식으로 형성될 수 있다.
도 6a 내지 도 6g는 일 실시 예에 따른 전자 장치(예: 도 2a 내지 도 2c의 전자 장치(201))의 전자 컴포넌트(예: 도 4a의 전자 컴포넌트(497))를 제조하는 방법을 설명하는 도면들이다. 이하에서 도 6a 내지 도 6g를 순차적으로 참조하며 전자 컴포넌트를 제조하는 방법을 설명하지만, 방법은 반드시 설명되는 순서에 제한되는 것은 아니고, 동작들 사이에 추가적인 동작이 포함될 수 있거나, 설명되는 순서와 다른 순서의 일련의 동작들로 전자 컴포넌트가 제조될 수 있음이 고려되어야 할 것이다.
도 6a 내지 도 6e를 참조하면, 일 실시 예에 따른 방법은 칩 패키지 구조(650)를 제공하는 동작을 포함할 수 있다. 도 6a를 참조하면, 칩 패키지 구조(650)를 제공하는 동작은, 기판(651)(예: 기판(451)) 상에 제 1 다이(652)(예: 제 1 다이(452)), 제 2 다이(657)(예: 제 2 다이(457)) 및 수동 소자(656)(예: 수동소자(456))를 배치하는 동작을 포함할 수 있다. 제 1 다이(652)는, 기판(651)을 대면하지 않는 제 1 면(6521), 기판(651)을 대면하는 제 2 면(6522), 및 제 1 면(6521) 및 제 2 면(6522) 사이의 복수 개의 제 1 사이드 면(6523)들을 포함할 수 있다. 제 2 다이(657)는, 기판(651)을 대면하지 않는 제 3 면(6571), 기판(651)을 대면하는 제 4 면(6572), 및 제 3 면(6571) 및 제 4 면(6572) 사이의 복수 개의 제 2 사이드 면(6573)들을 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(650)를 제공하는 동작은, 제 1 다이(652)의 제 2 면(6522), 적어도 하나의 제 1 사이드 면(6523) 및/또는 제 2 면(6522) 및 적어도 하나의 제 1 사이드 면(6523) 사이의 모서리 영역을, 적어도 하나의 제 1 솔더(6524)(예: 도 3a 및 도 3b의 제 1 솔더(3524))를 통해, 제 2 면(6522)이 대면하는 기판(651) 상의 일 면(예: 상면)에 솔더링하는 동작을 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(650)를 제공하는 동작은, 제 2 다이(657)의 제 4 면(6572), 적어도 하나의 제 2 사이드 면(6573) 및/또는 제 4 면(6572) 및 적어도 하나의 제 2 사이드 면(6573) 사이의 모서리 영역을, 적어도 하나의 제 2 솔더(6574)(예: 도 3a 및 도 3b의 제 2 솔더(3574))를 통해, 제 4 면(6572)이 대면하는 기판(651) 상의 일 면(예: 상면)에 솔더링하는 동작을 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(650)를 제공하는 동작은, 기판(651)의 일 면(예: 제 2 다이(657)가 배치되는 기판(651) 상의 영역에 인접한 측면)에 제 1 그라운드(6511)(예: 제 1 그라운드(4511))를 노출시키는 동작을 포함할 수 있다.
일 실시 예에서, 칩 패키지 구조(650)를 제공하는 동작은, 제 1 다이(652)가 배치되는 기판(651) 상의 제 1 영역 및 제 2 다이(657)가 배치되는 기판(651) 상의 제 2 영역 사이의 기판(651) 상의 제 3 영역에 제 2 그라운드(6512)(예: 제 2 그라운드(4512))를 노출시키는 동작을 포함할 수 있다.
도 6b를 참조하면, 칩 패키지 구조(650)를 제공하는 동작은, 기판(651) 상에 몰드(653)를 제공하는 동작을 포함할 수 있다. 몰드(653)를 제공하는 동작은, 제 1 다이(652)의 제 1 면(6521), 제 2 면(6522) 및 복수 개의 제 1 사이드 면(6523)들을 둘러싸고, 제 2 다이(657)의 제 3 면(6571), 제 4 면(6572) 및 복수 개의 제 2 사이드 면(6573)들을 둘러싸고, 수동 소자(656)를 둘러싸는 인클로저 부분(6531)을 제공하는 동작을 포함할 수 있다.
도 6c를 참조하면, 칩 패키지 구조(650)를 제공하는 동작은, 기판(651) 상의 몰드(653) 중 기판(651)을 대면하지 않는 단부 면(6533)(예: 도 3a 및 도 3b의 제 1 단부 면(3533))의 일부 영역을 제거함으로써, 인클로저 부분(6531) 중 제 1 다이(652)의 제 1 면(6521)이 노출되게 하는 리세스 부분(6532)을 형성하는 동작을 포함할 수 있다.
일 실시 예에서, 리세스 부분(6532)을 형성하는 동작은, 인클로저 부분(6531) 중 제 1 다이(652)가 위치된 단부 면(6533)의 영역을 그라인더(670)로 그라인딩하는 동작을 포함할 수 있다. 일 실시 예에서, 그라인더(670)는, 몰드(653)에 대해 일 방향(예: +/-X 방향)으로 놓인 회전축(A-A)을 갖는 회전 샤프트(671), 및 회전 샤프트(671) 주위의 회전체(672)를 포함할 수 있다. 회전체(672)는, 축 방향 면(6721) 및 원주 방향 면(6722)을 가질 수 있다.
일 실시 예에서, 그라인더(670)로 그라인딩하는 동작은, 회전체(672)의 원주 방향 면(6722)이 제 1 다이(652)가 위치된 단부 면(6533)의 영역에 맞닿도록 그라인딩하는 동작을 포함할 수 있다.
어떤 실시 예에서는, 수동 소자(656) 및/또는 제 2 다이(657)를 손상시키지 않는 한, 몰드(653)의 제 1 단부 면(6533)의 실질적으로 전체적인 영역을 그라인딩할 수도 있다.
일 실시 예에서, 칩 패키지 구조(650)를 제공하는 동작은, 기판(651) 상의 몰드(653) 중 기판(651)을 대면하지 않는 단부 면(6533)(예: 도 3a 및 도 3b의 제 1 단부 면(3533))으로부터 인클로저 부분(6531)의 일 부분을 제거함으로써 캐비티(659)를 형성하는 동작을 포함할 수 있다. 캐비티(659)를 형성하는 동작은, 예를 들면, 기판(651) 상에 노출된 제 2 그라운드(6512)의 적어도 일부가 칩 패키지 구조(650) 외부에 노출되도록, 인클로저 부분(6531)을, 제 1 다이(652)를 적어도 부분적으로 둘러싸는 제 1 컴파트먼트(6531a), 및 제 2 다이(657) 및 수동 소자(656)를 둘러싸는 제 2 컴파트먼트(6531b)로 분리하는 동작을 포함할 수 있다.
일 실시 예에서, 인클로저 부분(6531)을 제 1 컴파트먼트(6531a) 및 제 2 컴파트먼트(6531b)로 분리하는 동작은, 레이저 장치(미도시)를 이용하여 인클로저 부분(6531)의 일 부분을 삭마(ablation)하는 동작을 포함할 수 있다.
도 6d를 참조하면, 칩 패키지 구조(650)를 제공하는 동작은, 캐비티(예: 도 6c의 캐비티(659))에 차폐 구조체(659a)(예: 차폐 구조체(459a))를 제공하는 동작을 포함할 수 있다. 차폐 구조체(659a)는, 기판(651) 상의 제 1 다이(652) 및 제 2 다이(657) 사이에 위치되고, 제 1 다이(652) 및 제 2 다이(657)를 서로에 대해 전자기적으로 차폐할 수 있다. 또한, 차폐 구조체(659a)는, 기판(651) 상의 제 1 다이(652) 및 수동 소자(656) 사이에 위치되고, 제 1 다이(652) 및 수동 소자(656)를 서로에 대해 전자기적으로 차폐할 수 있다.
일 실시 예에서, 차폐 구조체(659a)를 제공하는 동작은, 캐비티의 형상에 대응하는 형상을 갖는 금속 블록을 제 2 그라운드(6512)에 연결되게 캐비티에 제공하는 동작을 포함할 수 있다. 다른 실시 예에서, 차폐 구조체(659a)를 제공하는 동작은, 제 2 그라운드(6512)에 연결되게 캐비티에 금속 페이스트 재료(예: 구리)를 제공하는 동작을 포함할 수 있다.
도 6e를 참조하면, 칩 패키지 구조(650)를 제공하는 동작은, 칩 패키지 구조(650)를 전자기적으로 차폐하는 차폐 레이어(658)를 제공하는 동작을 포함할 수 있다. 차폐 레이어(658)는, 기판(651)의 일 면(예: 측면)에 노출된 제 1 그라운드(6511)에 연결되고, 제 1 다이(652), 제 2 다이(657), 수동 소자(656), 몰드(653) 및 차폐 구조체(659a)를 둘러싸도록 형성될 수 있다. 일 실시 예에서, 차폐 레이어(658)는, 스퍼터링, 스프레이 및 기타 입자 적용 방식에 의해 형성될 수 있다.
도 6f 및 도 6g를 참조하면, 일 실시 예에 따른 방법은 전자 컴포넌트(697)를 제공하는 동작을 포함할 수 있다. 도 6f를 참조하면, 전자 컴포넌트(697)를 제공하는 동작은, 칩 패키지 구조(650)의 일부 영역 위에 열 인터페이스 재료(691)를 제공하는 동작을 포함할 수 있다. 열 인터페이스 재료(691)는, 몰드(653) 중 인클로저 부분(6531)이 둘러싸지 않는 제 1 다이(652)의 위치에 형성된 리세스 부분(6532)에 위치될 수 있다.
도 6g를 참조하면, 전자 컴포넌트(697)를 제공하는 동작은, 칩 패키지 구조(650) 위에 그리고 열 인터페이스 재료(691) 위에 냉각 구조체(692)를 제공하는 동작을 포함할 수 있다. 냉각 구조체(692)는, 차폐 레이어(658)의 적어도 일부의 영역 및 열 인터페이스(691)의 일부 영역(예: 도 3a의 제 1 인터페이스 면(3911) 위에 위치될 수 있다.
다양한 실시 예들에 따른 전자 장치(101)는 전자 컴포넌트(197, 188, 397)를 포함하고, 상기 전자 컴포넌트(197, 188, 397)는 칩 패키지 구조(350)를 포함하고, 상기 칩 패키지 구조(350)는, 기판(351), 제 1 면(3521), 상기 제 1 면(3521)에 반대되고 상기 기판(351)을 대면하는 제 2 면(3522), 및 상기 제 1 면(3521) 및 상기 제 2 면(3522) 사이의 복수 개의 제 1 사이드 면(3523)들을 포함하는 제 1 다이(352), 제 1 단부 면(3533) 및 상기 제 1 단부 면(3533)에 반대되고 상기 기판(351) 상의 제 2 단부 면(3534)을 포함하고 상기 제 1 다이(352)의 상기 제 2 면(3522) 및 상기 복수 개의 제 1 사이드 면(3523)들을 둘러싸는 인클로저 부분(3531), 및 상기 제 1 면(3521)을 노출시키고 상기 인클로저 부분(3531)의 상기 제 1 단부 면(3533)으로부터 리세스 된 리세스 부분(3532)을 포함하는 몰드(353), 상기 리세스 부분(3532)에 위치된 열 인터페이스 재료(391), 및 상기 몰드(353)의 상기 제 1 단부 면(3533) 위에 그리고 상기 열 인터페이스 재료(391) 위에 위치된 냉각 구조체(392)를 포함할 수 있다.
일 실시 예에서, 상기 열 인터페이스 재료(391)는 일 두께(T)를 갖고, 상기 리세스 부분(3532)은 상기 열 인터페이스 재료(391)의 상기 두께(T)와 실질적으로 동일한 깊이(D)를 가질 수 있다.
일 실시 예에서, 상기 열 인터페이스 재료(391)는, 상기 제 1 단부 면(3533)과 실질적으로 동일 평면 상에 있으며 상기 냉각 구조체(392)를 대면하는 제 1 인터페이스 면(3911), 및 상기 제 1 인터페이스 면(3911)에 반대되고 상기 제 1 다이(352)의 제 1 면(3521)을 대면하는 제 2 인터페이스 면(3912)을 포함할 수 있다.
일 실시 예에서, 상기 칩 패키지 구조(350)는 상기 기판(351) 위의 수동 소자(356)를 더 포함하고, 상기 수동 소자(356)는 상기 인클로저 부분(3531)에 의해 둘러싸이고, 상기 수동 소자(356)는, 상기 기판(351)으로부터 상기 제 1 면(3521)으로의 상기 제 1 다이(352)의 높이(H2)보다 큰 높이(H1)를 가질 수 있다.
일 실시 예에서, 상기 칩 패키지 구조(350)는 제 2 다이(357)를 더 포함하고, 상기 제 2 다이(357)는, 제 3 면(3571), 상기 제 3 면(3571)에 반대되고 상기 기판(351)을 대면하는 제 4 면(3572), 및 상기 제 3 면(3571) 및 상기 제 4 면(3572) 사이의 복수 개의 제 2 사이드 면(3573)들을 포함하고, 상기 인클로저 부분(3531)은 상기 제 2 다이(357)의 상기 제 3 면(3571), 상기 제 4 면(3572) 및 상기 복수 개의 제 2 사이드 면(3573)들을 둘러쌀 수 있다.
일 실시 예에서, 상기 제 1 다이(352)가 발생시키는 단위 볼륨당 열량은 상기 제 2 다이(357)가 발생시키는 단위 볼륨당 열량보다 클 수 있다.
일 실시 예에서, 상기 칩 패키지 구조(450)는, 상기 기판(451), 상기 제 1 다이(452) 및 상기 인클로저 부분(4531)을 둘러싸는 차폐 레이어(458)를 더 포함할 수 있다.
일 실시 예에서, 상기 칩 패키지 구조(450)는, 상기 제 1 다이(452)로부터 이격된 상기 기판(451) 위의 제 2 다이(457), 및 상기 제 1 다이(452) 및 상기 제 2 다이(457) 사이에 위치되고, 상기 제 1 다이(452) 및 상기 제 2 다이(457)를 서로에 대해 차폐하는 차폐 구조체(459a, 459b)를 더 포함할 수 있다.
일 실시 예에서, 상기 기판(451)은 그라운드(4512)를 포함하고, 상기 차폐 구조체(459a)는 상기 그라운드(4512)에 접합된 금속 블록을 포함할 수 있다.
일 실시 예에서, 상기 몰드(453)는 상기 제 1 다이(452) 및 상기 제 2 다이(457) 사이의 캐비티 부분을 더 포함하고, 상기 차폐 구조체(459a)는 상기 캐비티 부분에 위치된 수지 및 금속 필러 중 적어도 하나를 포함할 수 있다.
일 실시 예에서, 상기 기판(451)은 그라운드(4512)를 포함하고, 상기 차폐 구조체(459b)는 상기 그라운드(4512)에 본딩된 금속 와이어를 포함할 수 있다.
일 실시 예에서, 상기 칩 패키지 구조(550, 550', 550'')는, 상기 제 1 다이(552)로부터 이격된 상기 기판(551) 위의 제 2 다이(557), 및 상기 제 1 다이(552) 및 상기 제 2 다이(557) 사이에 위치되고, 상기 제 1 다이(552) 및 상기 제 2 다이(557)를 서로에 대해 단열시키는 단열 구조체(559a, 559b)를 더 포함할 수 있다.
일 실시 예에서, 상기 단열 구조체(559a)는 상기 몰드(553) 내 위치된 에어 갭을 포함할 수 있다.
일 실시 예에서, 상기 단열 구조체(559b)는, 상기 에어 갭에 적용된 액상 단열 재료를 더 포함할 수 있다.
일 실시 예에서, 상기 기판(551)은 그라운드(5512)를 포함하고, 상기 칩 패키지 구조(550'')는, 상기 제 1 다이(552)를 둘러싸고 상기 에어 갭을 따라 상기 그라운드(5512)에 연결된 제 1 차폐 레이어(558a), 및 상기 제 2 다이(557)를 둘러싸고 상기 에어 갭을 따라 상기 그라운드(5512)에 연결된 제 2 차폐 레이어(558b)를 더 포함할 수 있다.
다양한 실시 예들에 따른 칩 패키지 구조(350)는, 기판(351), 제 1 면(3521), 상기 제 1 면(3521)에 반대되고 상기 기판(351)을 대면하는 제 2 면(3522), 및 상기 제 1 면(3521) 및 상기 제 2 면(3522) 사이의 복수 개의 제 1 사이드 면(3523)들을 포함하는 제 1 다이(352), 및 제 1 단부 면(3533) 및 상기 제 1 단부 면(3533)에 반대되고 상기 기판(351) 상의 제 2 단부 면(3534)을 포함하고 상기 제 1 다이(352)의 상기 제 2 면(3522) 및 상기 복수 개의 제 1 사이드 면(3523)들을 둘러싸는 인클로저 부분(3531), 및 상기 제 1 면(3521)을 노출시키고 상기 인클로저 부분(3531)의 상기 제 1 단부 면(3533)으로부터 리세스 된 리세스 부분(3532)을 포함하는 몰드(353)를 포함할 수 있다.
다양한 실시 예들에 따른 방법은 칩 패키지 구조(650)를 포함하는 전자 컴포넌트(697)를 제조하는 방법으로서, 기판(651) 및 상기 기판(651) 위의 제 1 다이(652)를 제공하는 동작 - 상기 제 1 다이(652)는 제 1 면(6521), 상기 제 1 면(6521)에 반대되고 상기 기판(651)을 대면하는 제 2 면(6522), 및 상기 제 1 면(6521) 및 상기 제 2 면(6522) 사이의 복수 개의 제 1 사이드 면(6523)들을 포함함 -, 상기 제 1 다이(652)의 상기 제 1 면(6521), 상기 제 2 면(6522) 및 상기 복수 개의 제 1 사이드 면(6523)들을 둘러싸는 몰드(653)를 제공하는 동작, 상기 몰드(653) 중, 제 1 단부 면(6533) 및 상기 제 1 단부 면(6533)에 반대되고 상기 기판(651) 상의 제 2 단부 면(6534)을 포함하고 상기 제 1 다이(652)의 상기 제 2 면(6522) 및 상기 복수 개의 제 1 사이드 면(6523)들을 둘러싸는 인클로저 부분(6531), 및 상기 제 1 면(6521)을 노출시키고 상기 인클로저 부분(6531)의 상기 제 1 단부 면(6533)으로부터 리세스 된 리세스 부분(6532)을 형성하는 동작, 상기 리세스 부분(6532)에 열 인터페이스 재료(691)를 위치시키는 동작, 및 상기 몰드(653)의 상기 제 1 단부 면(6533) 위에 그리고 상기 열 인터페이스 재료(691) 위에 냉각 구조체(692)를 위치시키는 동작을 포함할 수 있다.
일 실시 예에서, 상기 리세스 부분(6532)을 형성하는 동작은, 그라인더(670)에 의해 상기 인클로저 부분(6531)의 적어도 일부를 그라인딩하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 그라인더(670)는, 회전축(A-A)을 갖는 회전 샤프트(671) 및 상기 회전축(A-A)에 대해 원주 방향으로 연장하는 원주 방향 면(6722)을 갖는 회전체(672)를 포함하고, 상기 그라인딩하는 동작은, 상기 원주 방향 면(6722)을 이용하여 상기 인클로저 부분(6531)의 상기 적어도 일부를 그라인딩하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 리세스 부분(6532)을 형성하는 동작 이후, 상기 제 1 다이(652)를 둘러싸는 차폐 레이어(658)를 형성하는 동작을 더 포함할 수 있다.

Claims (20)

  1. 칩 패키지 구조를 포함한 전자 컴포넌트를 포함하고,
    상기 칩 패키지 구조는,
    기판;
    제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함하는 제 1 다이;
    제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 포함하는 몰드;
    상기 리세스 부분에 위치된 열 인터페이스 재료; 및
    상기 몰드의 상기 제 1 단부 면 위에 그리고 상기 열 인터페이스 재료 위에 위치된 냉각 구조체;
    를 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 열 인터페이스 재료는 일 두께를 갖고, 상기 리세스 부분은 상기 열 인터페이스 재료의 상기 두께와 실질적으로 동일한 깊이를 갖는 전자 장치.
  3. 제 1 항에 있어서,
    상기 열 인터페이스 재료는,
    상기 제 1 단부 면과 실질적으로 동일 평면 상에 있으며 상기 냉각 구조체를 대면하는 제 1 인터페이스 면; 및
    상기 제 1 인터페이스 면에 반대되고 상기 제 1 다이의 제 1 면을 대면하는 제 2 인터페이스 면;
    을 포함하는 전자 장치.
  4. 제 1 항에 있어서,
    상기 칩 패키지 구조는 상기 기판 위의 수동 소자를 더 포함하고, 상기 수동 소자는 상기 인클로저 부분에 의해 둘러싸이고, 상기 수동 소자는, 상기 기판으로부터 상기 제 1 면으로의 상기 제 1 다이의 높이보다 큰 높이를 갖는 전자 장치.
  5. 제 1 항에 있어서,
    상기 칩 패키지 구조는 제 2 다이를 더 포함하고, 상기 제 2 다이는, 제 3 면, 상기 제 3 면에 반대되고 상기 기판을 대면하는 제 4 면, 및 상기 제 3 면 및 상기 제 4 면 사이의 복수 개의 제 2 사이드 면들을 포함하고,
    상기 인클로저 부분은 상기 제 2 다이의 상기 제 3 면, 상기 제 4 면 및 상기 복수 개의 제 2 사이드 면들을 둘러싸는 전자 장치.
  6. 제 5 항에 있어서,
    상기 제 1 다이가 발생시키는 단위 볼륨당 열량은 상기 제 2 다이가 발생시키는 단위 볼륨당 열량보다 큰 전자 장치.
  7. 제 1 항에 있어서,
    상기 칩 패키지 구조는, 상기 기판, 상기 제 1 다이 및 상기 인클로저 부분을 둘러싸는 차폐 레이어를 더 포함하는 전자 장치.
  8. 제 1 항에 있어서,
    상기 칩 패키지 구조는,
    상기 제 1 다이로부터 이격된 상기 기판 위의 제 2 다이; 및
    상기 제 1 다이 및 상기 제 2 다이 사이에 위치되고, 상기 제 1 다이 및 상기 제 2 다이를 서로에 대해 차폐하는 차폐 구조체;
    를 더 포함하는 전자 장치.
  9. 제 8 항에 있어서,
    상기 기판은 그라운드를 포함하고, 상기 차폐 구조체는 상기 그라운드에 접합된 금속 블록을 포함하는 전자 장치.
  10. 제 8 항에 있어서,
    상기 몰드는 상기 제 1 다이 및 상기 제 2 다이 사이의 캐비티 부분을 더 포함하고, 상기 차폐 구조체는 상기 캐비티 부분에 위치된 수지 및 금속 필러 중 적어도 하나를 포함하는 전자 장치.
  11. 제 8 항에 있어서,
    상기 기판은 그라운드를 포함하고, 상기 차폐 구조체는 상기 그라운드에 본딩된 금속 와이어를 포함하는 전자 장치.
  12. 제 1 항에 있어서,
    상기 칩 패키지 구조는,
    상기 제 1 다이로부터 이격된 상기 기판 위의 제 2 다이; 및
    상기 제 1 다이 및 상기 제 2 다이 사이에 위치되고, 상기 제 1 다이 및 상기 제 2 다이를 서로에 대해 단열시키는 단열 구조체;
    를 더 포함하는 전자 장치.
  13. 제 12 항에 있어서,
    상기 단열 구조체는 상기 몰드 내 위치된 에어 갭을 포함하는 전자 장치.
  14. 제 13 항에 있어서,
    상기 단열 구조체는, 상기 에어 갭에 적용된 액상 단열 재료를 더 포함하는 전자 장치.
  15. 제 13 항에 있어서,
    상기 기판은 그라운드를 포함하고,
    상기 칩 패키지 구조는,
    상기 제 1 다이를 둘러싸고 상기 에어 갭을 따라 상기 그라운드에 연결된 제 1 차폐 레이어; 및
    상기 제 2 다이를 둘러싸고 상기 에어 갭을 따라 상기 그라운드에 연결된 제 2 차폐 레이어;
    를 더 포함하는 전자 장치.
  16. 기판;
    제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함하는 제 1 다이; 및
    제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 포함하는 몰드;
    를 포함하는 칩 패키지 구조.
  17. 칩 패키지 구조를 포함하는 전자 컴포넌트를 제조하는 방법에 있어서,
    기판 및 상기 기판 위의 제 1 다이를 제공하는 동작 - 상기 제 1 다이는 제 1 면, 상기 제 1 면에 반대되고 상기 기판을 대면하는 제 2 면, 및 상기 제 1 면 및 상기 제 2 면 사이의 복수 개의 제 1 사이드 면들을 포함함 -;
    상기 제 1 다이의 상기 제 1 면, 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 몰드를 제공하는 동작;
    상기 몰드 중, 제 1 단부 면 및 상기 제 1 단부 면에 반대되고 상기 기판 상의 제 2 단부 면을 포함하고 상기 제 1 다이의 상기 제 2 면 및 상기 복수 개의 제 1 사이드 면들을 둘러싸는 인클로저 부분, 및 상기 제 1 면을 노출시키고 상기 인클로저 부분의 상기 제 1 단부 면으로부터 리세스 된 리세스 부분을 형성하는 동작;
    상기 리세스 부분에 열 인터페이스 재료를 위치시키는 동작; 및
    상기 몰드의 상기 제 1 단부 면 위에 그리고 상기 열 인터페이스 재료 위에 냉각 구조체를 위치시키는 동작;
    을 포함하는 방법.
  18. 제 17 항에 있어서,
    상기 리세스 부분을 형성하는 동작은, 그라인더에 의해 상기 인클로저 부분의 적어도 일부를 그라인딩하는 동작을 포함하는 방법.
  19. 제 18 항에 있어서,
    상기 그라인더는, 회전축을 갖는 회전 샤프트 및 상기 회전축에 대해 원주 방향으로 연장하는 원주 방향 면을 갖는 회전체를 포함하고,
    상기 그라인딩하는 동작은, 상기 원주 방향 면을 이용하여 상기 인클로저 부분의 상기 적어도 일부를 그라인딩하는 동작을 포함하는 방법.
  20. 제 17 항에 있어서,
    상기 리세스 부분을 형성하는 동작 이후, 상기 제 1 다이를 둘러싸는 차폐 레이어를 형성하는 동작을 더 포함하는 방법.
KR1020210108772A 2021-08-18 2021-08-18 칩 패키지 구조 및 이를 포함하는 전자 장치 KR20230026763A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210108772A KR20230026763A (ko) 2021-08-18 2021-08-18 칩 패키지 구조 및 이를 포함하는 전자 장치
PCT/KR2022/011201 WO2023022391A1 (ko) 2021-08-18 2022-07-29 칩 패키지 구조 및 이를 포함하는 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210108772A KR20230026763A (ko) 2021-08-18 2021-08-18 칩 패키지 구조 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20230026763A true KR20230026763A (ko) 2023-02-27

Family

ID=85240681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210108772A KR20230026763A (ko) 2021-08-18 2021-08-18 칩 패키지 구조 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
KR (1) KR20230026763A (ko)
WO (1) WO2023022391A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541876B2 (en) * 2005-09-30 2013-09-24 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
KR101301782B1 (ko) * 2011-03-30 2013-08-29 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN105340078A (zh) * 2013-02-11 2016-02-17 马维尔国际贸易有限公司 封装上封装结构
TWI600091B (zh) * 2014-10-23 2017-09-21 英特爾股份有限公司 用於多表面構件之使用撓性熱管的散熱器連接器
KR102480014B1 (ko) * 2018-11-23 2022-12-21 삼성전자 주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2023022391A1 (ko) 2023-02-23

Similar Documents

Publication Publication Date Title
KR20200121037A (ko) 안테나 및 방열 구조물을 포함하는 전자 장치
KR20210101091A (ko) mmWave 안테나 모듈을 포함하는 전자 장치
KR20210033796A (ko) 열전달 부재가 연장된 안테나 모듈을 포함하는 전자 장치
US20220352120A1 (en) Interposer and electronic device including interposer
KR20230026763A (ko) 칩 패키지 구조 및 이를 포함하는 전자 장치
KR20220048754A (ko) 인터포저 구조 및 이를 포함하는 전자 장치.
US11943862B2 (en) Board having conductive layer for shielding electronic component and electronic device including the same
US20230116299A1 (en) Electronic device comprising printed circuit board
KR20230097943A (ko) 부품의 실장 부피를 줄이기 위한 차폐 구조를 포함하는 전자 장치
EP4225003A1 (en) Electronic device comprising shielding structure for reducing mounting volume of component
US20230007766A1 (en) Rigid flexible printed circuit board and electronic device including the same
KR20230119562A (ko) 열 전도성 계면 물질을 포함하는 전자 장치
KR20230031104A (ko) 인터포저 및 이를 포함하는 전자 장치
KR20230013537A (ko) 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR20230081531A (ko) 안테나를 포함하는 전자 장치
KR20210138418A (ko) 안테나 모듈 및 상기 안테나 모듈을 포함하는 전자 장치
KR20230026764A (ko) 안테나를 포함하는 전자 장치
KR20230041390A (ko) 안테나 모듈을 포함하는 전자 장치
KR20240050209A (ko) 열 발산 구조를 포함하는 전자 장치
KR20230017089A (ko) 절연 부재 배치 구조 및 이를 포함하는 전자 장치
KR20220166587A (ko) 안테나를 포함하는 전자 장치
KR20230037171A (ko) 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR20230043020A (ko) 실링 부재를 포함하는 마이크 모듈 및 이를 포함하는 전자 장치
KR20230063222A (ko) 안테나를 포함하는 전자 장치
KR20240002645A (ko) 차폐 구조 및 이를 포함하는 전자 장치