KR20230031104A - 인터포저 및 이를 포함하는 전자 장치 - Google Patents

Abstract

전자 장치가 개시된다. 전자 장치는, 하우징; 상기 하우징 내부에 배치되고 서로 제1 방향으로 마주보도록 배치되는 제1 기판 및 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이의 내부 공간을 둘러싸도록 연장되고 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하고 상기 제1 방향으로 연장되는 비아들을 포함하는 인터포저, 상기 인터포저는 외측면을 형성하는 제1 부분 및 상기 내부 공간을 향하는 내측면을 형성하고 상기 제1 부분에 의해 둘러싸이는 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 부분, 및 상기 내부 공간을 차폐하도록 구성됨;을 포함하고, 상기 제1 부분에 포함된 비아들은 모두 그라운드 비아이고 서로 제1 간격으로 이격되고, 상기 제2 부분에 포함된 비아들은 시그널 비아, 및 상기 시그널 비아보다 작은 개수의 그라운드 비아를 포함하고 서로 상기 제1 간격보다 크거나 같은 제2 간격으로 이격될 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

인터포저 및 이를 포함하는 전자 장치 {INTERPOSER AND ELECTRONIC DEVICE INCLUDING THE SAME}

본 문서에서 개시되는 실시 예들은, 인터포저 및 이를 포함하는 전자 장치에 관한 것이다.

전자 장치에 탑재되는 기능이 점점 다양화됨에 따라 전기 소자의 클럭(clock) 주파수가 높아지고 데이터 전송 속도가 빨라지고 있다. 높은 주파수로 동작하는 전기 소자에 의해 전자기 간섭(EMI: electromagnetic interference)이 발생되거나, 정전기 방전(ESD: electrostatic discharge)에 의한 문제가 발생될 수 있다. 이는 전자 장치의 작동 불량을 야기할 수 있다. 또는 RF 전자기장 내성(RF immunity) 문제가 발생될 수 있다.

전자 장치는 전기 소자가 실장되는 두 개 이상의 기판을 포함할 수 있다. 상기 두 개 이상의 기판은 서로 중첩되게 배치될 수 있다. 전자 장치는 두 개 이상의 기판을 전기적으로 연결하기 위한 인터포저를 포함할 수 있다. 인터포저는 두 개의 기판 각각의 대면 영역을 둘러싸도록 제공될 수 있다. 인터포저는 각각에 포함된 회로를 전기적으로 연결하고, 및 인터포저에 의해 둘러싸인 영역을 차폐하도록 구성될 수 있다.

본 문서에 개시되는 실시 예들에 따르면, 별도의 측면 도금 영역을 포함하지 않고, 일부 비아들을 활용하여 차폐 성능을 개선한 인터포저 및 이를 포함하는 전자 장치를 제공하고자 한다.

본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 하우징; 상기 하우징 내부에 배치되고 서로 제1 방향으로 마주보도록 배치되는 제1 기판 및 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이의 내부 공간을 둘러싸도록 연장되고 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하고 상기 제1 방향으로 연장되는 비아들을 포함하는 인터포저, 상기 인터포저는 외측면을 형성하는 제1 부분 및 상기 내부 공간을 향하는 내측면을 형성하고 상기 제1 부분에 의해 둘러싸이는 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 부분, 및 상기 내부 공간을 차폐하도록 구성됨;을 포함하고, 상기 제1 부분에 포함된 비아들은 모두 그라운드 비아이고 서로 제1 간격으로 이격되고, 상기 제2 부분에 포함된 비아들은 시그널 비아, 및 상기 시그널 비아보다 작은 개수의 그라운드 비아를 포함하고 서로 상기 제1 간격보다 크거나 같은 제2 간격으로 이격될 수 있다.

본 문서에 개시되는 실시 예들에 따른 인터포저는, 별도의 도금 공정 없이 제조될 수 있으므로 생산 비용이 감소될 수 있다. 또한, 인터포저는 비아를 포함하는 펜스 구조를 포함함으로써, 개선된 차폐 성능을 제공할 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.

도 1는 일 실시 예에 따른 전자 장치의 전면 사시도이다.
도 2는 일 실시 예에 따른 전자 장치의 후면 사시도이다.
도 3는 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 4는 일 실시 예에 따른 전자 장치를 도시한 도면이다.
도 5는 일 실시 예에 따른 전자 장치의 인터포저를 도시한 도면이다.
도 6은 일 실시 예에 따른 인터포저의 평면도이다.
도 7a는 일 실시 예에 따른 인터포저의 단면도이다.
도 7b는 일 실시 예에 따른 인터포저의 단면도이다.
도 8은 일 실시 예에 따른 인터포저의 평면도이다.
도 9a는 일 실시 예에 따른 인터포저의 제2 구조의 단면도이다.
도 9b는 일 실시 예에 따른 인터포저의 제3 구조의 단면도이다.
도 10은 일 실시 예에 따른 인터포저의 평면도이다.
도 11a는 일 실시 예에 따른 인터포저의 제1 부분의 단면도이다.
도 11b는 일 실시 예에 따른 인터포저의 제1 부분의 단면도이다.
도 12a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 12b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 13a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 13b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 13c는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 14a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 14b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.
도 15는 다양한 실시 예에 따른 인터포저를 도시한 도면이다.
도 16a, 도 16b, 및 도 16c는 다양한 실시 예에 따른 그라운드 비아들의 배치를 도시한 도면이다.
도 17은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.

이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.

도 1는 일 실시 예에 따른 전자 장치(100)의 전면 사시도이다. 도 2는 일 실시 예에 따른 전자 장치(100)의 후면 사시도이다. 도 3는 일 실시 예에 따른 전자 장치(100)의 분해 사시도이다.

도 1 및 도 2를 참조하면, 전자 장치(100)는, 제1 면(또는 전면)(110A), 제2 면(또는 후면)(110B), 및 제1 면(110A) 및 제2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다.

다른 실시 예(미도시)에서, 하우징(110)은, 제1 면(110A), 제2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다.

일 실시 예에서, 제1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 도 3의 전면 플레이트(120))에 의하여 형성될 수 있다. 전면 플레이트(102)는 다양한 코팅 레이어들을 포함하는 글래스 플레이트, 또는 폴리머 플레이트를 포함할 수 있다. 일 실시 예에서, 제2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)(예: 도 3의 후면 플레이트(180))에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(118)에 의하여 형성될 수 있다.

다른 실시 예에서, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성될 수 있고, 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.

도시된 실시 예에서, 전면 플레이트(102)는, 제1 면(110A)의 일부 영역으로부터 후면 플레이트(111) 방향으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(110D)들을 포함할 수 있다. 제1 영역(110D)들은 전면 플레이트(102)의 긴 엣지(long edge) 양단에 위치할 수 있다.

도시된 실시 예에서, 후면 플레이트(111)는, 제2 면(110B)의 일부 영역으로부터 전면 플레이트(102) 방향으로 휘어져 심리스하게 연장된 2개의 제2 영역(110E)들을 포함할 수 있다. 제2 영역(110E)들은 후면 플레이트(111)의 긴 엣지 양단에 포함할 수 있다.

다른 실시 예에서, 전면 플레이트(102)(또는 후면 플레이트(111))는 제1 영역(110D)들(또는 제2 영역(110E)들) 중 하나 만을 포함할 수 있다. 또한, 다른 실시 예에서, 전면 플레이트(102)(또는 후면 플레이트(111))는 제1 영역(110D)들(또는 제2 영역(110E)들) 중 일부를 포함하지 않을 수 있다.

일 실시 예에서, 측면 베젤 구조(118)는, 전자 장치(100)의 측면에서 볼 때, 상기와 같은 제1 영역(110D)들 또는 제2 영역(110E)들이 포함되지 않는 측면 방향(예: 단변)에서는 제1 두께(또는 폭)을 가지고, 상기 제1 영역(110D)들 또는 제2 영역(110E)들을 포함한 측면 방향(예: 장변)에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다.

일 실시 예에서, 전자 장치(100)는 디스플레이(101), 오디오 모듈(103, 104, 107), 센서 모듈(미도시), 카메라 모듈(105, 112), 키 입력 장치(117), 발광 소자(미도시), 및 커넥터 홀(108) 중 적어도 하나를 포함할 수 있다. 다른 실시 예에서, 전자 장치(100)는, 상기 구성요소들 중 적어도 하나(예: 키 입력 장치(117) 또는 발광 소자(미도시))를 생략하거나, 다른 구성요소를 추가적으로 포함할 수 있다.

일 실시 예에서, 디스플레이(101)는 전면 플레이트(102)의 적어도 일부를 통하여 노출될 수 있다. 예를 들어, 디스플레이(101)의 적어도 일부는 상기 제1 면(110A), 및 상기 측면(110C)의 제1 영역(110D)들을 포함하는 전면 플레이트(102)를 통하여 노출될 수 있다.

일 실시 예에서, 디스플레이(101)의 형상은 상기 전면 플레이트(102)의 인접한 외곽 형상과 실질적으로(substantially) 동일하게 형성될 수 있다. 다른 실시 예(미도시)에서, 디스플레이(101)가 노출되는 면적을 확장하기 위하여, 디스플레이(101)의 외곽과 전면 플레이트(102)의 외곽 간의 간격은 대체로 동일하게 형성될 수 있다.

일 실시 예에서, 하우징(110)의 표면(또는 전면 플레이트(102))은 디스플레이(101)가 시각적으로 노출되고 픽셀을 통해 콘텐츠가 표시되는 표시 영역을 포함할 수 있다. 예를 들어, 표시 영역은, 제1 면(110A), 및 측면의 제1 영역(110D)들을 포함할 수 있다.

다른 실시 예(미도시)에서, 표시 영역(110A, 110D)은 사용자의 생체 정보를 획득하도록 구성된 센싱 영역(미도시)을 포함할 수 있다. 여기서, "표시 영역(110A, 110D)이 센싱 영역을 포함함"의 의미는 센싱 영역의 적어도 일부가 표시 영역(110A, 110D)에 겹쳐질 수 있는 것(overlapped)으로 이해될 수 있다. 예를 들어, 상기 센싱 영역(미도시)은 표시 영역(110A, 110D)의 다른 영역과 마찬가지로 디스플레이(101)에 의해 콘텐츠를 표시할 수 있고, 추가적으로 사용자의 생체 정보(예: 지문)를 획득할 수 있는 영역을 의미할 수 있다.

일 실시 예에서, 디스플레이(101)의 표시 영역(110A, 110D)은 카메라 영역(106)을 포함할 수 있다. 예를 들어, 카메라 영역(106)은 피사체로부터 반사되어 제1 카메라 모듈(105)로 수신되는 광이 통과하는 영역일 수 있다. 예를 들어, 카메라 영역(106)은 제1 카메라 모듈(105)의 광 축이 통과하는 영역을 포함할 수 있다. 여기서, "표시 영역(110A, 110D)이 카메라 영역(106)을 포함함"의 의미는 카메라 영역(106)의 적어도 일부가 표시 영역(110A, 110D)에 겹쳐질 수 있는 것(overlapped)으로 이해될 수 있다. 예를 들어, 상기 카메라 영역(106)은 표시 영역(110A, 110D)의 다른 영역과 마찬가지로 디스플레이(101)에 의해 콘텐츠를 표시할 수 있다.

다양한 실시 예(미도시)에서, 디스플레이(101)의 화면 표시 영역(110A, 110D)은 제1 카메라 모듈(105)(예: 펀치 홀 카메라)이 시각적으로 노출될 수 있는 영역을 포함할 수 있다. 예를 들어, 제1 카메라 모듈(105)이 노출된 영역은 가장자리의 적어도 일부가 화면 표시 영역(110A, 110D)에 의해 둘러싸일 수 있다. 일 실시 예에서, 제1 카메라 모듈(105)은 복수의 카메라 모듈들을 포함할 수 있다.

일 실시 예에서, 디스플레이(101)는 화면 표시 영역(110A, 110D)의 배면에, 오디오 모듈(103, 104, 107), 센서 모듈(미도시), 카메라 모듈(예: 제1 카메라 모듈(105)), 및 발광 소자(미도시) 중 적어도 하나 이상을 포함할 수 있다. 예를 들면, 전자 장치(100)는 제1 면(110A)(예: 전면) 및/또는 측면(110C)(예: 제1 영역(110D) 중 적어도 하나의 면)의 배면(예: -Z축 방향을 향하는 면)에, 카메라 모듈(예: 제1 카메라 모듈(105))이 제1 면(110A) 및/또는 측면(110C)를 향하도록 배치될 수 있다. 예를 들어, 제1 카메라 모듈(105)은 화면 표시 영역(110A, 110D)으로 시각적으로 노출되지 않을 수 있고, 감춰진 디스플레이 배면 카메라(under display camera; UDC)를 포함할 수 있다.

다른 실시 예(미도시)에서, 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저를 포함하거나, 인접하여 배치될 수 있다.

일 실시 예에서, 오디오 모듈(103, 104, 107)은, 마이크 홀(103, 104) 및 스피커 홀(107)을 포함할 수 있다.

일 실시 예에서, 마이크 홀(103, 104)은 측면(110C)의 일부 영역에 형성된 제1 마이크 홀(103) 및 제2 면(110B)의 일부 영역에 형성된 마이크 홀(104)을 포함할 수 있다. 마이크 홀(103, 104)은 외부의 소리를 획득하기 위한 마이크가 하우징(110)의 내부에 배치될 수 있다. 상기 마이크는 소리의 방향을 감지할 수 있도록 복수개의 마이크들을 포함할 수 있다. 일 실시 예에서, 제2 면(110B)의 일부 영역에 형성된 제2 마이크 홀(104)은, 카메라 모듈(105, 112)에 인접하도록 배치될 수 있다. 예를 들어, 제2 마이크 홀(104)은 카메라 모듈(105, 112) 실행 시 소리를 획득하거나, 다른 기능 실행 시 소리를 획득할 수 있다.

일 실시 예에서, 스피커 홀(107)은 통화용 리시버 홀(미도시)을 포함할 수 있다. 스피커 홀(107)은 전자 장치(100)의 측면(110C)의 일부에 형성될 수 있다. 다른 실시 예에서, 스피커 홀(107)은 마이크 홀(103)과 하나의 홀로 구현될 수 있다. 도시되지 않았으나, 통화용 리시버 홀(미도시)은 측면(110C)의 다른 일부에 형성될 수 있다. 예를 들어, 통화용 리시버 홀(미도시)은 스피커 홀(107)이 형성된 측면(110C)의 일부(예: -Y축 방향을 향하는 부분)와 마주보는 측면(110C)의 다른 일부(예: +Y축 방향을 향하는 부분)에 형성될 수 있다.

일 실시 예에서, 전자 장치(100)는, 스피커 홀(107)과 유체가 흐르도록 연결(fluidally connected)되는 스피커를 포함할 수 있다. 다른 실시 예에서, 스피커는 스피커 홀(107)이 생략된 피에조 스피커를 포함할 수 있다.

일 실시 예에서, 센서 모듈(미도시)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에서, 센서 모듈(미도시)은, 하우징(110)의 제1 면(110A), 제2 면(110B), 또는 측면(110C)(예: 제1 영역(110D)들 및/또는 상기 제2 영역(110E)들) 중 적어도 일부에 배치될 수 있고, 디스플레이(101)의 배면에 배치(예: 지문 센서)될 수 있다. 예를 들어, 센서 모듈(미도시)은 적어도 일부가 표시 영역(110A, 110D) 아래에 배치되어, 시각적으로 노출되지 않으며, 표시 영역(110A, 110D)의 적어도 일부에 센싱 영역(미도시)을 형성할 수 있다. 예를 들어, 센서 모듈(미도시)는, 광학식 지문 센서를 포함할 수 있다. 어떤 실시 예에서(미도시), 지문 센서는 하우징(110)의 제1 면(110A)(예: 화면 표시 영역(110A, 110D))뿐만 아니라 제2 면(110B)에 배치될 수 있다. 예를 들어, 센서 모듈은, 근접 센서, HRM 센서, 지문 센서, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 포함할 수 있다.

일 실시 예에서, 키 입력 장치(117)는 하우징(110)의 측면(110C))(예: 제1 영역(110D)들 및/또는 제2 영역(110E)들)에 배치될 수 있다. 다른 실시 예에서, 전자 장치(100)는 키 입력 장치(117) 중 일부 또는 전부를 포함하지 않을 수 있고, 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키와 같은 다른 형태로 구현될 수 있다. 다른 실시 예에서, 키 입력 장치는 표시 영역(110A, 110D)에 포함된 센싱 영역(미도시)을 형성하는 센서 모듈(미도시)을 포함할 수 있다.

일 실시 예에서, 커넥터 홀(108)은 커넥터를 수용할 수 있다. 커넥터 홀(108)은 하우징(110)의 측면(110C)에 배치될 수 있다. 예를 들어, 커넥터 홀(108)은 오디오 모듈(예: 마이크 홀(103) 및 스피커 홀(107))의 적어도 일부와 인접하도록 측면(110C)에 배치될 수 있다. 다른 실시 예에서, 전자 장치(100)는 외부 전자 장치와 전력 및/또는 데이터를 송/수신 하기 위한 커넥터(예: USB 커넥터)를 수용할 수 있는 제1 커넥터 홀(108) 및/또는 외부 전자 장치와 오디오 신호를 송/수신하기 위한 커넥터(예: 이어폰 잭)를 수용할 수 있는 제2 커넥터 홀(미도시)을 포함할 수 있다.

일 실시 예에서, 전자 장치(100)는 발광 소자(미도시)를 포함할 수 있다. 예를 들어, 상기 발광 소자(미도시)는 하우징(110)의 제1 면(110A)에 배치될 수 있다. 상기 발광 소자(미도시)는 전자 장치(100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서, 상기 발광 소자(미도시)는 제1 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 예를 들어, 상기 발광 소자(미도시)는, LED, IR LED 및/또는 제논 램프를 포함할 수 있다.

일 실시 예에서, 카메라 모듈(105, 112)은, 전자 장치(100)의 제1 면(110A)의 카메라 영역(106)을 통해 광을 수신하도록 구성되는 제1 카메라 모듈(105)(예: 언더 디스플레이 카메라), 제2 면(110B)의 일부 영역(예: 도 3의 후면 카메라 영역(184))를 통해 광을 수신하도록 구성되는 제2 카메라 모듈(112), 및/또는 플래시(113)를 포함할 수 있다.

일 실시 예에서, 제1 카메라 모듈(105)은 디스플레이(101)의 배면에 배치되는 언더 디스플레이 카메라(UDC, under display camera)를 포함할 수 있다. 예를 들어, 제1 카메라 모듈(105)은 디스플레이(101)의 일부 레이어에 위치하거나, 또는 렌즈의 광 축이 디스플레이의 표시 영역(110A, 110D)을 통과하도록 위치될 수 있다. 다양한 실시 예에서, 제1 카메라 모듈(105)은 표시 영역(110A, 110D)에 포함된 카메라 영역(106)을 통해 광을 수신하도록 구성될 수 있다. 예를 들어, 카메라 영역(106)은 제1 카메라 모듈(105)이 동작하지 않을 때, 표시 영역(110A, 110D)의 다른 영역과 마찬가지로 콘텐츠를 표시하도록 구성될 수 있다. 예를 들어, 제1 카메라 모듈(105)이 동작할 때, 카메라 영역(106)은 콘텐츠를 표시하지 않고, 제1 카메라 모듈(105)은 상기 카메라 영역(106)을 통해 광을 수신할 수 있다.

다양한 실시 예(미도시)에서, 제1 카메라 모듈(105)(예: 펀치 홀 카메라)은 디스플레이(101)의 표시 영역(110A, 110D)의 일부를 통해 노출될 수 있다. 예를 들어, 제1 카메라 모듈(105)은 디스플레이(101)의 일부에 형성된 개구를 통해 화면 표시 영역(110A, 110D)의 일부 영역으로 노출될 수 있다.

일 실시 예에서, 제2 카메라 모듈(112)은 복수의 카메라 모듈들(예: 듀얼 카메라, 트리플 카메라 또는 쿼드 카메라)를 포함할 수 있다. 다만, 제2 카메라 모듈(112)이 반드시 복수의 카메라 모듈들을 포함하는 것으로 한정되는 것은 아니며, 하나의 카메라 모듈을 포함할 수도 있다.

일 실시 예에서, 제1 카메라 모듈(105) 및/또는 제2 카메라 모듈(112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 다른 실시 예에서, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(100)의 한 면(예: 제2 면(110B))이 향하는 방향을 향하도록 하우징의 내부)에 배치될 수 있다.

도 3를 참조하면, 전자 장치(100)는, 측면 베젤 구조(118), 제1 지지 부재(140)(예: 브라켓), 전면 플레이트(120)(예: 도 1의 전면 플레이트(102)), 디스플레이(130)(예: 도 1의 디스플레이(101)), 인쇄 회로 기판(150)(예: PCB(printed circuit board), FPCB(flexible PCB) 또는 RFPCB(rigid-flexible PCB)), 배터리(152), 제2 지지 부재(160)(예: 리어 케이스), 안테나(170), 및 후면 플레이트(180)(예: 도 2의 후면 플레이트(111))를 포함할 수 있다. 어떤 실시 예에서, 전자 장치(100)는, 구성요소들 중 적어도 하나(예: 제1 지지 부재(140), 또는 제2 지지 부재(160))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(100)의 구성요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.

일 실시 예에서, 제1 지지 부재(140)는, 전자 장치(100) 내부에 배치되어 측면 베젤 구조(118)와 연결될 수 있거나, 측면 베젤 구조(118)와 일체로 형성될 수 있다. 제1 지지 부재(140)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제1 지지 부재(140)는, 일면에 디스플레이(130)가 결합 또는 위치되고 타면에 인쇄 회로 기판(150)이 결합 또는 위치될 수 있다.

일 실시 예에서, 인쇄 회로 기판(150)에는, 프로세서, 메모리, 및/또는 인터페이스가 배치될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.

일 실시 예에서, 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.

일 실시 예에서, 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(100)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.

일 실시 예에서, 배터리(152)는 전자 장치(100)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(152)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(150)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(152)는 전자 장치(100) 내부에 일체로 배치될 수 있고, 전자 장치(100)와 탈부착 가능하게 배치될 수도 있다.

일 실시 예에서, 안테나(170)는, 후면 플레이트(180)와 배터리(152) 사이에 배치될 수 있다. 안테나(170)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(170)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시 예에서는, 측면 베젤 구조(118) 및/또는 상기 제1 지지 부재(140)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.

일 실시 예에서, 제1 카메라 모듈(105)은 전면 플레이트(120)의 카메라 영역(106)을 통해 수광하도록 디스플레이(130)의 배면에 결합될 수 있다. 예를 들어, 제1 카메라 모듈(105)의 적어도 일부는 제1 지지 부재(140)에 배치될 수 있다. 예를 들어, 제1 카메라 모듈(105)의 이미지 센서는 카메라 영역(106), 및 디스플레이(130)에 포함된 픽셀 어레이를 통과한 광을 수신할 수 있다. 예를 들어, 카메라 영역(106)은 콘텐츠가 디스플레이되는 표시 영역과 적어도 부분적으로 중첩될 수 있다. 예를 들어, 제1 카메라 모듈(105)은 제1 카메라 모듈(105)의 광 축(OA)(optical axis)이 디스플레이(130)의 일부 영역 및 전면 플레이트(120)의 카메라 영역(106)을 통과할 수 있다. 예를 들어, 상기 일부 영역은 복수의 발광 소자들을 포함하는 픽셀 어레이를 포함할 수 있다. 일 실시 예에서, 제1 카메라 모듈(105)과 대면하는 디스플레이(130)의 일부 영역은, 콘텐츠가 디스플레이되는 표시 영역의 일부로서 지정된 투과율을 갖는 투과 영역으로 형성될 수도 있다. 일 실시 예에서, 투과 영역은 약 5% 내지 약 25% 범위의 투과율을 갖도록 형성될 수 있다. 일 실시 예에서, 투과 영역은 약 25% 내지 약 50% 범위의 투과율을 갖도록 형성될 수 있다. 일 실시 예에서, 투과 영역은 약 50% 이상의 투과율을 갖도록 형성될 수 있다. 이러한 투과 영역은 이미지 센서로 결상되어 화상을 생성하기 위한 광이 통과하는, 제1 카메라 모듈(105)의 유효 영역(예: 화각 영역(FOV; field of view))과 중첩되는 영역을 포함할 수 있다. 예를 들어, 디스플레이(130)의 투과 영역은 주변보다 픽셀의 밀도 및/또는 배선 밀도가 낮은 영역을 포함할 수 있다.

일 실시 예에서, 제2 카메라 모듈(112)은 렌즈가 전자 장치(100)의 후면 플레이트(180)(예: 도 2의 후면(110B))의 후면 카메라 영역(184)으로 노출되도록 배치될 수 있다. 상기 후면 카메라 영역(184)은 후면 플레이트(180)의 표면(예: 도 2의 후면(110B))의 적어도 일부에 형성될 수 있다. 일 실시 예에서, 상기 제2 카메라 영역(184)은 제2 카메라 모듈(112)이 상기 제2 카메라 영역(184)을 통해 외부 광을 수광하도록 적어도 부분적으로 투명하게 형성될 수 있다.

일 실시 예에서, 후면 카메라 영역(184)의 적어도 일부는 후면 플레이트(180)의 상기 표면으로부터 소정의 높이로 돌출될 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 후면 카메라 영역(184)은 후면 플레이트(180)의 상기 표면과 실질적으로 동일한 평면을 형성할 수도 있다.

도 4는 일 실시 예에 따른 전자 장치를 도시한 도면이다.

도 4를 참조하면, 전자 장치(100)는 제1 기판(150)(예: 도 3의 인쇄 회로 기판(150))과 제2 기판(190)을 전기적으로 연결하는 인터포저(interposer)(200)(예: 차폐 부재)를 포함할 수 있다. 일 실시 예에서, 인터포저(200)는 제1 기판(150), 및 제2 기판(190) 사이에서 발생되거나, 외부에서 유입되는 노이즈를 차폐할 수 있는 차폐 공간(209)을 형성할 수 있다. 일 실시 예에서, 인터포저(200)는 다양한 형상으로 제공될 수 있다. 예를 들어, 인터포저(200)는 다각형태로 제공될 수 있다. 인터포저(200)는 차폐 공간(209)을 둘러싸는 링 형태로 제공될 수 있다. 차폐 공간(209)은 제1 기판(150)의 일부 영역 및 제2 기판(190)의 일부 영역을 포함할 수 있다. 본 문서에 개시되는 인터포저(200)의 형태는 도면에 도시된 바로 제한되지 않는다.

일 실시 예에서, 제1 기판(150)(예: 도 3의 인쇄 회로 기판(150))은 하나 이상의 전기 소자(152, 154), 전기 소자(152, 154)를 전기적으로 연결하는 시그널 라인, 및 그라운드를 포함할 수 있다. 일 실시 예에서, 하나 이상의 전기 소자(152, 154)는 차폐 공간(209) 내부에 위치하는 제1 전기 소자(152) 및 차폐 공간(209) 외부에 위치하는 제2 전기 소자(154)를 포함할 수 있다. 일 실시 예에서, 제1 기판(150)은 제2 기판(190)의 제2 하부면(1902)과 마주보는 제1 상부면(1501), 및 제1 상부면(1501)에 반대되는 제1 하부면(1502)을 포함할 수 있다. 도면을 참조하면, 제1 기판(150)의 제1 상부면(1501)의 일부 영역은 차폐 공간(209)에 포함될 수 있다. 제1 전기 소자(152) 및 제2 전기 소자(154)는 제1 상부면(1501)에 배치될 수 있다.

일 실시 예에서, 제2 기판(190)은 제1 기판(150)의 제1 방향에 위치할 수 있다. 예를 들어, 제2 기판(190)은 제1 기판(150)의 제1 상부면(1501) 위에 배치되거나, 제1 기판(150)의 제1 하부면(1502) 아래에 배치될 수 있다. 제2 기판(190)의 위치는 제2 기판(190)에 실장된 제3 전기 소자(192)의 종류 및/또는 기능에 따라 달라질 수 있다. 제3 전기 소자(192)는 차폐 공간(209) 내부에 위치할 수 있다. 도면을 참조하면, 제3 전기 소자(192)는 제2 기판(190)의 제2 하부면(1902)에 배치될 수 있다. 제2 기판(190)은 제1 기판(150)의 제1 상부면(1501)과 마주보는 제2 하부면(1902), 및 제2 하부면(1902)에 반대되는 제2 상부면(1901)을 포함할 수 있다. 도면을 참조하면, 제2 기판(190)의 제2 하부면(1902)의 적어도 일부 영역은 차폐 공간(209)에 포함될 수 있다.

일 실시 예에서, 인터포저(200)는 제1 기판(150)과 제2 기판(190) 사이에 규정되는 차폐 공간(209)을 둘러싸도록 연장될 수 있다. 예를 들어, 인터포저(200)는 제1 기판(150)의 제1 상부면(1501)에 적어도 부분적으로 접촉하는 제2 면(202), 제2 기판(190)의 제2 하부면(1902)에 적어도 부분적으로 접촉하는 제1 면(201), 및 상기 제1 면(201)과 제2 면(202) 사이의 공간을 둘러싸는 측면(203, 204)을 포함할 수 있다.

일 실시 예에서(미도시), 인터포저(200)는, 연성 회로 기판과 메인 회로 기판(예: 제1 기판(150))을 연결할 수 있다. 예를 들어, 제2 기판(190)은 연성 회로 기판일 수 있다. 예를 들면, 인터포저(200)는, 연성 회로 기판의 접합부와 메인 회로 기판 사이를 연결하는 도전성 부재일 수 있다. 일 실시 예에서, 인터포져(200)는 복수의 비아들(예: 도 6의 복수의 비아들(Vs, V1, V2, V3))을 포함할 수 있으며, 연성 회로 기판의 접합부와 동축으로 배치될 수 있다. 또한, 연성 회로 기판과 메인 회로 기판의 접합 공정(예: 핫 바 공정) 시, 납과 같은 도전 물질이 복수의 비아들과 접합되어 연성 회로 기판과 메인 회로 기판 간의 신호 전달 구조가 형성될 수 있다.

다양한 실시 예에서, 제2 기판(190)은 다양한 크기로 형성될 수 있다. 예를 들어, 제2 기판(190)은 제1 기판(150)과 동일한 크기로 형성되거나, 또는 제2 기판(190)은 제1 기판(150)에 비해 작게 형성되거나, 또는 제2 기판(190)은 제1 기판(150)보다 크게 형성될 수 있다. 제2 기판(190)은 인터포저(200)의 형상과 대응되는 형상으로 형성될 수 있다. 도면에 도시되는 제1 기판(150)과 제2 기판(190)의 형상은 예시에 불과하며 각 기판은 다양한 형상으로 형성될 수 있다.

일 실시 예에서, 제1 전기 소자(152), 제2 전기 소자(154), 및 제3 전기 소자(192) 각각은 집적회로, 능동 소자, 또는 수동 소자를 포함할 수 있다. 예를 들어, 차폐 공간 내부에 배치되는 제1 전기 소자(152) 및 제3 전기 소자(192)는, 제2 전기 소자(154)에 비해 노이즈 취약성이 높아 차폐가 요구되거나, 또는 더 많은 노이즈가 발생되는 전기 소자를 포함할 수 있다. 예를 들면, 제1 전기 소자(152)는, 프로세서(예: 도 17의 프로세서(1720)(예: 어플리케이션 프로세서(AP: application processor) 및/또는 콜 프로세서(CP: call processor), 메모리(예: 도 17의 메모리(1730), 및 전력관리 회로(예: 도 17의 전력 관리 모듈(1788))을 포함할 수 있다. 또한, 제3 전기 소자(192)는, RF 회로(예: 도 17의 통신 모듈(1790)), NFC 칩(chip), UWB 칩, 센서 회로(예: 도 17의 센서 모듈(1776)), 트랜시버(transceiver), 무선 통신 모듈(예: 와이파이 모듈(WiFi module)), 및 외부 전자 장치와의 연결을 위한 커넥터 모듈(예: 도 17의 연결 단자(1778))이 포함될 수 있다. 커넥터 모듈은 IF C타입 커넥터, 디스플레이 커넥터, 및/또는 배터리 커넥터를 포함할 수 있다.

일 실시 예에서, 인터포저(200)는 복수의 시그널 비아들(예: 도 6의 시그널 비아(Vs))(예: 전원 인터페이스, USB 인터페이스, MIPI 인터페이스, RF 인터페이스, 관통전극들, 배선들) 및 그라인드 비아(예: 도 6의 그라운드 비아(V1, V2, V3))(예: 그라운드(GND) 단자)를 포함할 수 있다. 예를 들면, 인터포저(200)에 의해서 제1 기판(150)과 제2 기판(190)이 전기적으로 연결될 수 있으며, 제1 기판(150)은 RF(radio frequency) 밴드와 관련된 디지털 신호를 인터포저(200)를 통해 제2 기판(190)으로 전달할 수 있다.

일 실시 예에 따르면, 일부 전기 소자가 제2 기판(190)에 배치됨으로써, 전자 장치(100)의 내부 공간이 효율적으로 활용될 수 있다. 일 실시 예에 따르면, 인터포저(200)는 제1 기판(150)과 제2 기판(190)의 전기적 연결 외에도 차폐 기능을 수행하는 점에서, 별도의 실드 캔이 요구되지 않을 수 있다.

도 5는 일 실시 예에 따른 전자 장치의 인터포저를 도시한 도면이다.

도 5를 참조하면, 인터포저(200)는 내부 공간(209)을 둘러싸도록 폐쇄된 형태로 연장될 수 있다. 일 실시 예에서, 인터포저(200)의 연장 방향(E)은 z축(예: 도 1 및 도 2의 z축)에 실질적으로 수직한 방향(예: 도 1 및 도 2의 x축, y축)일 수 있다. 다른 실시 예에서, 인터포저(200)의 연장 방향(E)은 도시된 방향 외에, x-y평면 상 형성되는 방향을 포함할 수 있다. 예를 들면, 연장 방향(E)은 x-y평면에서의 대각선 방향을 포함할 수 있다. 예를 들어, 연장 방향(E)은 x축 방향 벡터와 y축 방향 벡터의 합성으로 이루어진 임의의 방향을 포함할 수 있다. 인터포저(200)는 실질적으로 직선으로 연장되는 직선 구간, 및 곡선으로 연장되는 곡선 구간을 포함할 수 있다. 일 실시 예에서, 내부 공간(209)에는 제1 기판(150) 및/또는 제2 기판(190)에 실장된 전기 소자(예: 도 4의 제1 전기 소자(152), 제3 전기 소자(192))가 위치할 수 있다.

일 실시 예에서, 인터포저(200)는 제1 면(201), 제2 면(202), 외측면(203), 및 내측면(204)을 포함할 수 있다. 내측면(204)은 상기 내부 공간(209)을 향하는 면일 수 있다. 외측면(203)은 인터포저(200)의 외측을 향하는 면일 수 있다.

일 실시 예에서, 인터포저(200)의 제1 면(201)은 절연성인 제1 커버층(예: 도 7a의 제1 커버층(230a)) 및 제1 커버층(230a)의 개방된 영역에 형성된 도전성 패드(예: 도 7a의 제1 패드(310), 제2 패드(320))를 포함할 수 있다. 예를 들어, 제1 면(201)에 포함된 도전성 패드는 제2 기판(190)의 도전성 영역과 적어도 부분적으로 접촉함으로써, 전기적으로 연결될 수 있다. 예를 들어, 제1 면(201)에 포함된 도전성 패드는 제2 기판(190)의 도전성 영역과 솔더링을 통해 결합될 수 있다.

일 실시 예에서, 인터포저(200)의 제2 면(202)은 절연성인 제2 커버층(예: 도 7a의 제2 커버층(230b)) 및 제2 커버층(230b)의 개방된 영역에 형성된 도전성 패드(예: 도 7a의 제1 패드(310), 제2 패드(320))를 포함할 수 있다. 예를 들어, 제2 면(202)에 포함된 도전성 패드는 제1 기판(150)의 도전성 영역과 적어도 부분적으로 접촉함으로써, 전기적으로 연결될 수 있다. 예를 들어, 제2 면(202)에 포함된 도전성 패드는 제1 기판(150)의 도전성 영역과 솔더링을 통해 결합될 수 있다.

일 실시 예에서, 인터포저(200)는 복수의 층들을 포함하는 구조로 형성될 수 있다. 예를 들면, 인터포저(200)는 절연성 물질을 포함하는 복수의 절연 부분들을 포함할 수 있다. 예를 들어, 절연성 물질은 PPG(PREPREG, preimpregnated materials)(예: 절연성 수지)를 포함할 수 있고, 상기 절연성 물질들 사이에는 동박(copper clad laminate)이 배치될 수 있다.

도 6은 일 실시 예에 따른 인터포저의 평면도이다. 도 7a는 일 실시 예에 따른 인터포저의 단면도이다. 도 7b는 일 실시 예에 따른 인터포저의 단면도이다.

도 6을 참조하면, 인터포저(200)는 복수의 비아들(Vs, V1, V2, V3)을 포함할 수 있다. 복수의 비아들(Vs, V1, V2, V3)은 제1 기판(예: 도 4의 제1 기판(150))과 제2 기판(예: 도 4의 제2 기판(190)) 각각의 시그널 라인을 연결하는 시그널 비아들(Vs), 및 제1 기판(150)과 제2 기판(190) 각각의 그라운드 영역을 연결하는 그라운드 비아들(V1, V2, V3)을 포함할 수 있다. 다양한 실시 예에서, 본 문서에 개시되는 그라운드 비아들은 도 6 내지 도 7b에 도시된 비아들(V1, V2, V3) 외에도, 도 8 내지 도 15에 도시된 비아들(V4~V11)을 포함할 수 있다.

일 실시 예에서, 인터포저(200)는, 홀 플러깅(hole plugging)을 통해 적어도 하나의 비아들(Vs, V1, V2, V3)의 내부를 전도성 물질(또는 전도성 재료)로 충진할 수 있으나, 이에 한정되는 것은 아니다.

일 실시 예에서(미도시), 복수의 비아들(Vs, V1, V2, V3)의 형태는 도면에 도시된 바에 한정되지 않는다. 예를 들어, 복수의 비아들(Vs, V1, V2, V3) 중 적어도 일부는 슬롯 형태로 형성할 수 있다. 예를 들면, 슬롯 형태의 비아는 연장 방향(E)으로 길이를 가지는 개구 형태로 형성될 수 있다. 예를 들면, 슬롯 형태의 비아는 도시된 복수의 비아들(Vs, V1, V2, V3) 사이가 이격되지 않도록 연속적인 홀 플러깅이 수행(perform)됨으로써 형성될 수 있다.

도 6을 참조하면, 인터포저(200)는 표면에 형성되고 시그널 비아들(Vs) 및 그라운드 비아들(V1, V2, V3) 각각과 전기적으로 연결되는 복수의 패드(310, 320)를 포함할 수 있다. 복수의 패드(310, 320) 각각은 하나 또는 두 개 이상의 비아들과 연결될 수 있다. 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때(예: z축 방향), 복수의 패드(310, 320) 각각은 적어도 하나의 비아와 중첩될 수 있다.

일 실시 예에서, 시그널 비아(Vs)에 연결되는 패드들은 각각 제1 기판(150) 또는 제2 기판(190)의 신호선에 전기적으로 연결될 수 있다. 일 실시 예에서, 그라운드 비아(V1, V2, V3)에 연결되는 패드들은 각각 제1 기판(150) 또는 제2 기판(190)의 그라운드 영역에 전기적으로 연결될 수 있다.

다양한 실시 예에서, 그라운드 비아들(V1, V2)이 배치된 제1 부분(P1)이 반드시 제1 열(C1)에 규정되는 것으로 한정되지 않는다. 예를 들어, 인터포저(200)의 제1 부분(P1)은 부분적으로 안테나 연결에 제공될 수 있다. 이 경우, 그라운드 비아들(V1, V2)의 일부는 제2 열(C2) 또는 제3 열(C3)에 위치하고, 제1 열(C1)에 배치된 그라운드 비아들(V1, V2)과 펜스를 형성할 수 있다. 인터포저(200)의 시그널 비아들(Vs), 및 내부 공간은 펜스 내부에 위치하고, 안테나 연결에 제공되는 비아들은 펜스 외부에 위치할 수 있다.

도 7a를 참조하면, 복수의 비아들(V1, V2, V3)은 절연층(210)을 관통하도록 z축 방향으로 길게 연장될 수 있다. 예를 들어, 복수의 비아들(V1, V2, V3) 각각의 길이 방향은 z축에 실질적으로 평행한 방향으로 규정될 수 있다.

일 실시 예에서, 인터포저(200)는 제1 부분(P1), 및 제1 부분(P1)에 의해 둘러싸이는 제2 부분(P2)을 포함할 수 있다. 제1 부분(P1)은 인터포저(200)의 외측면(203)을 따라 규정될 수 있다. 일 실시 예에서, 제1 부분(P1)은 인터포저(200)가 둘러싸는 내부 공간(209) 및 인터포저(200)의 제2 부분(P2)을 차폐하도록 구성될 수 있다. 예를 들어, 제1 부분(P1)은 내부 공간(209) 또는 제2 부분(P2)으로부터 발생된 노이즈가 인터포저(200)의 외부로 유출되는 것을 방지하거나 감소시키고, 외부에서 발생된 노이즈가 인터포저(200)의 내부 공간(209) 또는 제2 부분(P2)으로 유입되는 것을 방지하거나 감소시킬 수 있다.

일 실시 예에서, 인터포저(200)의 제1 부분(P1)은 그라운드 비아들(V1, V2, V3)을 포함할 수 있다. 예를 들어, 제1 부분(P1)에는 그라운드 비아들(V1, V2, V3)만 배치되고 시그널 비아들(Vs)은 배치되지 않을 수 있다. 다른 실시 예에서(미도시), 인터포저(200)의 제1 부분(P1)은 그라운드 비아들(V1, V2, V3) 및 시그널 비아들(Vs)을 포함할 수 있고, 그라운드 비아들(V1, V2, V3)이 배치된 영역이 시그널 비아들(Vs)이 배치된 영역보다 넓게 형성될 수 있다.

다양한 실시 예에서, 인터포저(200)의 제2 부분(P2)은 시그널 비아들(Vs) 및 그라운드 비아들을 포함할 수 있다. 인터포저(200)의 제2 부분(P2)에는 시그널 비아들(Vs)의 개수가 그라운드 비아들의 개수보다 많을 수 있다. 일 실시 예에서, 시그널 비아들(Vs)과 그라운드 비아들의 크기가 서로 상이하게 형성될 수 있다. 예를 들면, 시그널 비아들(Vs)는 z축 방향에서 볼 때, 제1 크기(직경)로 형성될 수 있고, 그라운드 비아들은 제1 크기(직경)보다 작은 제2 크기(직경)로 형성될 수 있다. 예를 들면, 인터포저(200)는 적어도 하나의 비아들(Vs, V1, V2, V3)을 형성하는 공정에서, 드릴(drill)의 크기 및/또는 횟수에 기반하여 서로 다른 형태로 가공할 수 있다. 다만, 드릴 가공은 적어도 하나의 비아들(Vs, V1, V2, V3)을 형성하는 가공 방식의 일 예시에서 불과하며, 적어도 하나의 비아들(Vs, V1, V2, V3)은 레이저 가공 또는 펀칭(punching) 가공에 의해 형성될 수 있다.

일 실시 예에서, 인터포저(200)의 제2 부분(P2)은, 시그널 비아들(Vs)이 배치된 영역인 제1 영역이 그라운드 비아들이 배치된 영역인 제2 영역보다 더 큰 면적을 가지도록 제공될 수 있다. 예를 들면, 제1 영역에 배치된 시그널 비아들(Vs)의 크기(직경)가 제2 영역에 배치된 그라운드 비아들의 크기(직경)보다 큰 경우, 제1 영역은 제2 영역보다 넓은 면적을 가지고, 제1 영역의 시그널 비아들(Vs)의 개수와 제2 영역의 그라운드 비아들의 개수는 서로 동일하게 배치될 수 있다.

일 실시 예에서, 인터포저(200)의 제2 부분(P2)은 시그널 비아들(Vs)이 배치된 영역인 제1 영역과 그라운드 비아들이 배치된 영역인 제2 영역이 실질적으로 동일한 면적을 가지도록 제공될 수 있다. 예를 들면, 제1 영역에 배치된 시그널 비아들(Vs)의 크기(직경)이 제2 영역에 배치된 그라운드 비아들의 크기(직경)보다 큰 경우, 제1 영역은 제2 영역과 실질적으로 동일한 면적을 가지고, 제1 영역의 시그널 비아들(Vs)의 개수는 제2 영역의 그라운드 비아들의 개수보다 적게 배치될 수 있다.

다양한 실시 예에서, 상기 인터포저(200)의 표면(201, 202)을 위에서 볼 때, 상기 제1 부분(P1)이 차지하는 면적은 상기 제2 부분(P2)이 차지하는 면적보다 작을 수 있다. 제1 부분(P1)에 포함된 비아들(예: 그라운드 비아)의 개수는 제2 부분(P2)에 포함된 비아들의 개수보다 작을 수 있다. 이와 같이, 일 실시 예에 따른 인터포저(200)는 동일한 크기의 종래의 인터포저 대비, 더 많은 개수의 시그널 비아를 제공할 수 있다. 예를 들면, 종래의 인터포저는 제1 부분(P1)과 제2 부분(P2)의 면적이 실질적으로 동일하다. 실시 예들에 따른 인터포저(200)는 종래의 인터포저 대비, 제1 부분(P1)의 면적이 감소되고 제2 부분(P2)의 면적이 증가됨으로써, 인터포저(200)에 형성되는 전체 비아들의 수를 증가시킬 수 있다. 예를 들어, 증가된 비아들은 주로 시그널 비아(Vs)로 이용됨으로써, 더 많은 신호 처리를 수행할 수 있다. 다른 예를 들면, 제1 부분(P1)에 포함된 그라운드 비아들을 이용하여, 인터포저(200)의 차페 기능(예: 쉴드캔)을 제공함으로써, 기존의 인터포저의 제2 부분에 배치되는 그라운드 비아를 시그널 비아로 이용할 수 있다. 따라서, 인터포저(200)는, 더 많은 개수의 시그널 비아(Vs)를 제공할 수 있다.

일 실시 예에서, 인터포저(200)에 제공된 비아들(V1, V2, V3, Vs)은 복수의 열을 형성할 수 있다. 인터포저(200)의 열은 실질적으로 연장 방향(E)을 따라 규정될 수 있다. 예를 들어, 도면을 참조하면, 인터포저(200)에는 외측면(203)에 인접한 제1 열(C1), 내측면(204)에 인접한 제3 열(C3), 및 제1 열(C1)과 제3 열(C3) 사이의 제2 열(C2)이 규정될 수 있다. 다만, 인터포저(200)는 반드시 3개의 열을 포함하는 것으로 한정되지 않는다. 예를 들어, 인터포저(200)는 3개 이상의 열을 포함할 수 있다. 일 실시 예에서, 인터포저(200)의 외측면(203)에 인접한 제1 열(C1)에는 차폐 성능을 위해 그라운드 비아들(V1, V2, V3)이 배치될 수 있다. 시그널 비아들(Vs)은 제2 열 및/또는 제3 열에 배치될 수 있다. 다양한 실시 예에서, 일부의 그라운드 비아들은 제2 열(C2) 및/또는 제3 열(C3)에 배치될 수 있다. 예를 들어, 인터포저(200)의 제1 부분(P1)은 인터포저(200)의 제1 열(C1)에 배치된 그라운드 비아들(V1, V2, V3)을 포함할 수 있다.

도 7a 및 도 7b를 참조하면, 인터포저(200)는 절연층(210), 절연층(210)의 양면에 배치된 제1 도전층(220a)과 제2 도전층(220b), 및 각 도전층(220a, 220b)의 표면에 배치된 제1 커버층(230a)과 제2 커버층(230b)을 포함할 수 있다. 예를 들어, 제1 도전층(220a)은 제1 커버층(230a)과 절연층(210) 사이에 배치될 수 있다. 예를 들어, 제2 도전층(220b)은 제2 커버층(230b)과 절연층(210) 사이에 배치될 수 있다. 예를 들어, 제1 커버층(230a)은 인터포저(200)의 제1 면(201)을 형성하고, 제2 커버층(230b)은 인터포저(200)의 제2 면(202)을 형성할 수 있다. 일 실시 예에서, 제1 도전층(220a) 및 제2 도전층(220b) 각각은 제1 패드(310), 제2 패드(320), 및 제1 도전성 패턴(221)을 포함할 수 있다. 일 실시 예에서, 인터포저(200)의 비아들(V1, V2, V3, Vs)의 내부에는 충진 부재가 채워질 수 있다. 예를 들면, 1차적으로 비아홀의 내벽이 도금되고, 충진 부재(예: 유전체 물질)는 도금된 비아홀의 내부에 채워짐으로써, 비아들(V1, V2, V3, Vs)이 형성될 수 있다. 일 실시 예에서, 충진 부재는 페이스트 상태 또는 잉크 상태의 유전체 물질(예: PSR 잉크(photo imageable solder resist mask ink))이 비아들(V1, V2, V3, Vs) 사이의 공간에 채워진 후, 경화함으로써 형성될 수 있다. 예를 들어, 충진 부재는 인접한 비아들(V1, V2, V3, Vs) 간의 전기적인 단락(short)을 방지할 수 있다.도 7a 및 도 7b를 참조하면, 그라운드 비아들(V1, V2, V3) 각각은 z축 방향에서 제1 면(201) 또는 제2 면(202)을 바라볼 때, 패드들(311, 312, 320)과 중첩될 수 있다. 다만, 그라운드 비아들(V1, V2, V3)과 패드들(311, 312, 320)의 관계는 도시된 바로 한정되지 않는다. 예를 들어, 그라운드 비아들(V1, V2, V3)은 z축 방향에서 제1 면(201) 또는 제2 면(202)을 바라볼 때, 커버층(230a, 230b)의 일부 영역(예: 절연성 코팅 영역)과 중첩될 수 있다. 예를 들어, 절연성 코팅 영역은 솔더 레지스트(solder resist)를 포함할 수 있다.

도 6, 및 도 7a를 참조하면, 제1 부분(P1)은 제1 구조(301)를 포함할 수 있다. 일 실시 예에서, 제1 구조(301)는 제1 비아(V1)와 제2 비아(V2), 및 인터포저(200)의 표면에 형성되고 제1 비아(V1)와 제2 비아(V2)에 접촉하는 제1 패드(310)를 포함할 수 있다. 제1 패드(310)는 인터포저(200)의 표면을 위에서 볼 때(예: z축 방향에서 볼 때), 제1 비아(V1)와 제2 비아(V2) 각각을 덮도록 중첩될 수 있다. 예를 들어, 제1 패드(310)는 제1 비아(V1) 및 제2 비아(V2)를 완전히 덮도록 제1 비아 홀(예: 제1 비아(V1)), 및 제2 비아 홀(예: 제2 비아(V2))보다 넓은 면적을 가질 수 있다.

도 6 및 도 7a를 참조하면, 제1 패드(310)는 제1 비아(V1)의 단부에 접촉하는 덮는 제1 영역(311), 제2 비아(V2)의 단부에 접촉하는 제2 영역(312), 및 제1 영역(311)과 제2 영역(312)을 연결하는 제3 영역(313)을 포함할 수 있다. 일 실시 예에서, 제1 비아(V1)의 단부 및 제2 비아(V2)의 단부는 절연층(210)의 표면에 형성되며 비아 홀에 채워진 도전성 물질에 의해 규정되는 도전성 영역을 포함할 수 있다. 예를 들어, 제1 영역(311)은 제1 비아(V1)가 절연층(210)의 표면으로 노출됨으로써 형성되는 도전성 영역을 덮도록 제1 비아 홀의 크기보다 크게 형성될 수 있다. 예를 들어, 제2 영역(312)은 제2 비아(V2)가 절연층(210)의 표면으로 노출됨으로써 형성되는 도전성 영역을 덮도록 제2 비아 홀의 크기보다 크게 형성될 수 있다. 일 실시 예에서, 도전성 물질은, 구리(Cu), 납(Pb), 은(Ag), 니켈(Ni), 알루미늄(Al), 주석(Sn), 스테인리스 스틸(stainless steel) 및/또는 이들의 조합을 포함할 수 있다.

다양한 실시 예에서, 제1 영역(311) 및 제2 영역(312)은 실질적으로 원형 형상으로 형성되고, 제3 영역(313)은 제1 영역(311) 및 제2 영역(312)에 규정되는 지름보다 작은 폭을 가질 수 있다. 여기서, 폭은 인터포저(200)의 연장 방향(E)에 실질적으로 수직한 방향으로 측정된 거리일 수 있다. 다양한 실시 예에서, 상기 제3 영역(313)의 폭은 상기 제1 영역(311) 또는 상기 제2 영역(312)의 최대 폭(예: 지름)보다 작을 수 있다. 다양한 실시 예에서, 제1 패드(310)는 아령(덤벨) 형상으로 형성될 수 있다.

일 실시 예예서, 비아들(V1, V2, V3, Vs) 및, 비아들에 대응하는 패드(310, 320)의 형상은 다양하게 형성될 수 있다. 예를 들면, 제1 패드(310), 및/또는 제2 패드(320)는 원형, 타원형 또는 다각형으로 형성될 수 있다. 제1 패드(310), 및/또는 제2 패드(320)는 서로 동일한 크기 또는 서로 다른 크기로 형성될 수 있다. 제1 패드(310), 및/또는 제2 패드(320)는 일정하거나 일정하지 않은 간격을 갖도록 배치될 수 있다. 또한, 제2 부분(P2)에 배치된 패드들의 형상 및/또는 간격도 동일한 내용이 적용됨을 당업자는 이해할 것이다.

도 6을 참조하면, 제1 영역(311), 제2 영역(312), 및 제3 영역(313)은 모두 인터포저(200)의 표면에 형성되고 제1 기판(150) 또는 제2 기판(190)의 표면에 적어도 부분적으로 접촉할 수 있다. 일 실시 예에서, 인터포저(200)는 제3 영역(313)을 포함함으로써, 기판들(150, 190)과의 접촉 면적이 증가되고, 증가된 면적에 의해 인터포저(200)는 기판들(150, 190)에 더 견고하게 결합될 수 있다.

도 6, 및 도 7b를 참조하면, 제1 부분(P1)은 제3 비아(V3), 및 상기 제3 비아(V3)에 접촉하는 제2 패드(320)를 포함할 수 있다. 제2 패드(320)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때(예: z축 방향에서 볼 때), 제3 비아(V3)를 덮도록 중첩될 수 있다. 예를 들어, 제2 패드(320)는 제3 비아(V3)를 완전히 덮도록 제3 비아 홀보다 넓은 면적을 가질 수 있다. 도 7b를 참조하면, 제3 비아(V3) 및 제2 패드(320)는 도전층(220a, 220b)에 포함된 제1 도전성 패턴(221)을 통해 제1 구조(301)와 전기적으로 연결될 수 있다. 예를 들어, 제1 도전성 패턴(221)은 절연층(210)의 표면에 형성되고, 제1 커버층(230a)과 절연층(210) 사이, 및 제2 커버층(230b)과 절연층(210) 사이에 배치될 수 있다. 제2 패드(320)는 제3 비아(V3)에 의해 규정되는 도전성 영역을 덮도록 형성될 수 있다. 제2 패드(320)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 실질적으로 원형 테두리를 포함할 수 있다. 일 실시 예에서, 제2 패드(320)는 제1 기판(150) 또는 제2 기판(190)의 그라운드 영역에 표면 실장(SMT, surface mounting technology)될 수 있다. 일 실시 예에서, 제1 패드(310) 및/또는 제2 패드(320)는 제1 기판(150) 또는 제2 기판(190)과 솔더 볼, 솔더 월 및/또는 언더필 수지에 의해 연결될 수 있다. 일 실시 예에서, 솔더 월은 솔더 볼과 동일한 재질로 형성될 수 있다. 예를 들어, 솔더 월 및/또는 솔더 볼은 주석, 납, 은, 구리 및 아연 중 적어도 하나 이상을 포함할 수 있다.

도 6을 참조하면, 인터포저(200)는 제1 구조(301)와 제3 비아(V3)를 전기적으로 연결하기 위한 제1 도전성 패턴(221)을 포함할 수 있다. 다양한 실시 예에서, 인터포저(200)가 복수의 제1 구조들(301)과 제3 비아들(V3)을 포함하는 경우, 제1 도전성 패턴(221)은 이웃한 제1 구조(301)를 전기적으로 연결하거나 이웃한 제3 비아(V3)를 전기적으로 연결할 수 있다. 일 실시 예에서, 제1 도전성 패턴(221)은 커버층(230a, 230b)에 의해 덮이므로 인터포저(200)의 표면(예: 제1 면(201), 또는 제2 면(202))에 노출되지 않을 수 있다. 도 6 및 도 7b를 참조하면, 제3 비아(V3)의 양 측에 위치한 제1 구조들(301)은 제1 도전성 패턴(221)에 의해 전기적으로 연결될 수 있다.

일 실시 예에서, 제1 도전성 패턴(221)이 커버층(230a, 230b)에 의해 덮임으로써, 제1 기판(150) 및 제2 기판(190)의 실장 영역이 효율적으로 활용될 수 있다. 예를 들어, 제1 기판(150) 및 제2 기판(190) 중 제1 도전성 패턴(221)에 대면하는 영역에는 반드시 그라운드 패드가 배치될 필요가 없으며, 그라운드 신호가 아닌 다른 신호가 흐르는 패턴이 위치할 수 있다. 예를 들어, 상기 신호선은 커버층(230a, 230b)에 의해 제1 도전성 패턴(221)과 전기적으로 절연될 수 있다. 예를 들면, 커버층(230a, 230b)에는 솔더 레지스트(solder resist)를 형성할 수 있다. 예를 들면, 솔더 레지스트는 솔더(예: 솔더 볼, 솔더 월)가 형성되는 영역을 제외한 나머지 영역에 형성될 수 있다. 또한, 솔더 레지스트는 제1 패드(310) 및 제2 패드(320) 중 적어도 어느 하나의 주변에 배치될 수 있다. 예를 들면, 솔더 레지스트는 인터포저(200)에 배치되는 외부의 충격, 습기 또는 오염물질 등으로부터 보호해주는 역할을 할 수 있다.

다양한 실시 예에서, 도면에 도시되지 않았으나, 제1 도전성 패턴(221)은 제1 부분(P1)에 포함된 모든 그라운드 비아들을 연결하기 위해 인터포저(200)의 외측면(203)을 따라 길게 연장(예: 제1 열(C1))될 수 있다. 다양한 실시 예에서, 제1 도전성 패턴(221)의 일부 영역은 패드의 일부(예: 제3 영역(313))를 형성하거나, 또는 커버층(230a, 230b)에 의해 덮일 수 있다.

일 실시 예에 따르면, 제1 부분(P1)은 다양한 형태로 구성된 패드(310, 320), 비아들(V1, V2, V3), 및 제1 부분(P1)에 대응되도록 연장된 제1 도전성 패턴(221)을 포함할 수 있다. 제1 도전성 패턴(221)은 제1 부분(P1)에 포함된 비아들(V1, V2, V3) 모두에 그라운드 신호가 인가되도록 비아들(V1, V2, V3)을 연결할 수 있다. 제1 도전성 패턴(221)은 커버층(230a, 230b)에 의해 덮이거나 또는 패드(예: 제1 패드(310))의 일부(예: 제3 영역(313))를 형성할 수 있다.

도 8은 일 실시 예에 따른 인터포저의 평면도이다. 도 9a는 일 실시 예에 따른 인터포저의 제2 구조의 단면도이다. 도 9b는 일 실시 예에 따른 인터포저의 제3 구조의 단면도이다.

이하, 도 8, 도 9a, 및 도 9b를 설명함에 있어서, 도 6, 도 7a, 및 도 7b에서 설명한 내용과 중복되는 내용은 생략한다.

도 8 및 도 9a를 참조하면, 인터포저(200)의 제1 부분(P1)은 제2 구조(302)를 포함할 수 있다. 일 실시 예에서, 제2 구조(302)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))에 위치하는 제3 패드(330), 제4 비아(V4), 제5 비아(V5), 및 제6 비아(V6)를 포함할 수 있다. 제3 패드(330), 제4 비아(V4), 제5 비아(V5), 및 제6 비아(V6)에는 그라운드 신호가 인가될 수 있다.

일 실시 예에서, 제3 패드(330)는 실질적으로 원형 또는 원호형 테두리를 부분적으로 가지며 서로 이격된 제1 영역(331)과 제2 영역(332), 및 제1 영역(331)과 제2 영역(332)을 연결하는 제3 영역(333)을 포함할 수 있다. 일 실시 예에서, 제1 영역(331), 제2 영역(332), 및 제3 영역(333)은 제1 기판(150) 또는 제2 기판(190)의 표면에 적어도 부분적으로 접촉할 수 있다. 예를 들어, 제1 영역(331), 제2 영역(332), 및 제3 영역(333)은 제1 기판(150) 또는 제2 기판(190)에 표면 실장(surface mounting technology)될 수 있다. 예를 들어, 제1 영역(331), 제2 영역(332), 및 제3 영역(333)은 제1 기판(150) 또는 제2 기판(190)에 도전성 물질(예: 주석, 납, 은, 구리, 및 아연 중 적어도 하나를 포함함)을 통해 결합될 수 있다. 예를 들어. 도전성 물질은 솔더 볼, 솔더 월 및/또는 언더필 수지를 포함할 수 있다.

일 실시 예에서, 인터포저(200)는 제3 영역(333)을 포함함으로써, 기판들과의 접촉 면적이 증가되고, 인터포저(200)는 증가된 면적에 의해 기판들에 더 견고하게 결합될 수 있다.

일 실시 예에서, 제4 비아(V4)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제3 패드(330)의 제1 영역(331)에 중첩되고 제3 패드(330)의 제1 영역(331)에 접촉할 수 있다. 예를 들어, 제3 패드(330)의 제1 영역(331)은 제4 비아 홀의 크기보다 넓은 면적을 가질 수 있다. 일 실시 예에서, 제5 비아(V5)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제3 패드(330)의 제2 영역(332)에 중첩되고 제3 패드(330)의 제2 영역(332)에 접촉할 수 있다. 예를 들어, 제3 패드(330)의 제2 영역(332)은 제5 비아 홀의 크기보다 넓은 면적을 가질 수 있다. 일 실시 예에서, 제6 비아(V6)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제3 패드(330)의 제3 영역(333)에 적어도 부분적으로 중첩되고 제3 패드(330)의 제3 영역(333)에 접촉할 수 있다.

다양한 실시 예에서, 제1 영역(331) 및 제2 영역(332)은 실질적으로 원형 형상으로 형성되고, 제3 영역(333)은 제1 영역(331) 및 제2 영역(332)에 규정되는 지름보다 작은 폭을 가질 수 있다. 여기서, 폭은 인터포저(200)의 연장 방향(E)에 실질적으로 수직한 방향으로 측정된 거리일 수 있다. 다양한 실시 예에서, 상기 제3 영역(333)의 폭은 상기 제1 영역(331) 또는 상기 제2 영역(332)의 최대 폭(예: 지름)보다 작을 수 있다.

다양한 실시 예에서, 제2 구조(302)는 제1 구조(301)의 제1 비아(V1)와 제2 비아(V2) 사이에 추가적인 비아(예: 제6 비아(V6))를 더 포함하는 것으로 이해될 수 있다. 제2 구조(302)는 더 작은 간격으로 배열된 비아들(V4, V5, V6)을 포함하고, 이를 통해 향상된 차폐 성능이 제공될 수 있다.

도 8 및 도 9b를 참조하면, 인터포저(200)의 제1 부분(P1)은 제3 구조(303)를 포함할 수 있다. 제3 구조(303)는 제2 구조(302), 제7 비아(V7), 제8 비아(V8), 제4 영역(334), 및 제5 영역(335)을 포함할 수 있다. 제3 구조(303)에는 그라운드 신호가 인가되고, 제3 구조(303)는 제1 부분(P1)에 포함된 다른 비아들, 및 다른 구조들(예: 제1 구조(301), 제2 구조(302))과 함께 차폐벽을 형성함으로써, 인터포저(200)의 제2 부분(P2) 및 인터포저(200)에 의해 둘러싸인 내부 공간(209)을 차폐할 수 있다.

일 실시 예에서, 제4 영역(334)은 제1 영역(331) 또는 제2 영역(332)과 마찬가지로 실질적으로 원형 또는 원호형 테두리를 부분적으로 가지고 제7 비아(V7)의 단부에 접촉할 수 있다. 제4 영역(334)은 인터포저(200)의 표면(예: 제1 면(201), 또는 제2 면(202))을 위에서 볼 때, 제7 비아(V7)를 완전히 덮도록 제7 비아 홀의 크기보다 넓은 면적을 가질 수 있다. 일 실시 예에서, 제5 영역(335)은 제4 영역(334)과 제2 영역(332)을 연결할 수 있다. 일 실시 예에서, 인터포저(200)는 제5 영역(335)을 포함함으로써, 기판들(150, 190)과의 접촉 면적이 증가되고, 인터포저(200)는 증가된 면적에 의해 기판들(150, 190)에 더 견고하게 결합될 수 있다. 다양한 실시 예에서, 제4 영역(334)은 실질적으로 원형 형상으로 형성되고, 제5 영역(335)은 제4 영역(334)에 규정되는 지름보다 작은 폭을 가질 수 있다.

일 실시 예에서, 제7 비아(V7)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제3 패드(330)의 제4 영역(334)에 중첩되고 제3 패드(330)의 제4 영역(334)에 접촉할 수 있다. 일 실시 예에서, 제8 비아(V8)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제3 패드(330)의 제5 영역(335)에 적어도 부분적으로 중첩되고 제3 패드(330)의 제5 영역(335)에 접촉할 수 있다.

다양한 실시 예에서, 제3 구조(303)는 두 개의 제2 구조(302)가 하나의 비아(예: 제5 비아(V5))를 공유하는 형태로 제공된 것으로 이해될 수 있다. 제3 구조(303)는 제2 구조(302)에 비해 제3 패드(330)가 더 길게 연장됨으로써, 제1 기판(150) 또는 제2 기판(190)의 접촉 면적이 증가할 수 있다. 증가된 면적을 통해, 인터포저(200)와 기판들(150, 190)은 더 견고하게 결합될 수 있다. 또한, 제3 구조(303)는 제1 구조(301)에 비해 제8 비아(V8) 및 제6 비아(V6)를 더 포함함으로써 비아들 사이의 간격이 감소하고, 감소된 간격을 통해 향상된 차폐 성능이 제공될 수 있다.

다양한 실시 예에서, 제2 구조(302) 및 제3 구조(303)는 도전층(220a, 220b)에 형성되고 커버층(230a, 230b)에 의해 가려지는 제2 도전성 패턴(222)을 통해 전기적으로 연결될 수 있다.

다양한 실시 예에서, 제2 구조(302) 및 제3 구조(303)는, 제1 부분(P1)에서 연장 방향(E)으로 이어지는 형상 외에, 다양한 형상으로 연결될 수 있다. 예를 들면, 제2 구조(302) 및 제3 구조(303)는 지그재그(zigzag) 형상으로 형성될 수 있다. z축 방향에서 볼 때, 제3 구조(303)의 제4 비아(V4), 제5 비아(V5), 및 제7 비아(V7)는 실질적으로 동일한 연장 방향(E)으로 형성되고, 제6 비아(V6), 및 제8 비아(V8)는 제4 비아(V4), 제5 비아(V5), 및 제7 비아(V7)의 연장 방향(E)보다 위 또는 아래에 배치될 수 있다. 예를 들어, 제4 비아(V4), 제5 비아(V5), 및 제7 비아(V7) 각각의 간격은 서로 0.6mm 내지 0.8mm일 수 있고, 제4 비아(V4)와 제6 비아(V6)의 간격은 0.15mm 내지 0.17mm일 수 있다.

도 8을 참조하면, 제1 부분(P1)에 포함된 비아들 사이의 간격(d2)은, 제2 부분(P2)에 포함된 비아들 사이의 간격(d1, d3)에 비해 작거나 같을 수 있다. 예를 들어, 제2 부분(P2)에 포함된 비아들(예: 시그널 비아들)은 서로 독립된 신호를 전송하므로, 서로 전기적으로 절연될 것이 요구될 수 있다. 따라서, 제2 부분(P2)에 포함된 비아들은 패드의 면적을 고려하여, 각 패드들이 물리적으로 분리될 수 있는 충분한 간격으로 이격될 수 있다. 한편, 제1 부분(P1)에 포함된 비아들은 모두 그라운드 비아들이므로, 동일한 그라운드 신호가 인가되므로 비교적 더 가깝게 배치될 수 있다. 예를 들어, 제1 부분(P1)에 포함된 패드들은 서로 중첩되거나 연결될 수 있다. 예를 들어, 제1 부분(P1)에 포함된 비아들은 서로 0.2mm 이하의 제2 간격(d2)으로 이격될 수 있다. 이 때, 제2 간격(d2)은 비아의 외곽선 사이의 간격일 수 있다.

다양한 실시 예에서, 제2 부분(P2)에 포함된 비아들 중 어느 하나는 연장 방향에 위치하는 인접한 다른 비아와 제3 간격(d3)으로 이격될 수 있다. 다양한 실시 예에서, 제2 부분(P2)에 포함된 비아들 중 어느 하나는 연장 방향이 아닌 방향에 위치하는 인접한 다른 비아와 제1 간격(d1)으로 이격될 수 있다. 예를 들어, 제1 간격(d1)은 서로 0.5mm 내지 0.8mm일 수 있다. 제3 간격(d3)은 0.6mm 내지 0.8mm일 수 있다. 제1 간격(d1)은 제3 간격(d3)보다 작을 수 있다. 제1 간격(d1), 및 제3 간격(d3)은 비아의 중심 사이의 간격일 수 있다.

도 8을 참조하면, 제1 부분(P1)에 포함된 비아(예: 제6 비아(V6), 제7 비아(V7), 제8 비아(V8))에 연결된 패드와 제2 부분(P2)에 포함된 비아에 연결된 패드는 서로 제4 간격(d4)으로 이격될 수 있다. 예를 들어, 제4 간격(d4)은 그라운드 비아와 시그널 비아의 쇼트 방지를 위한 거리일 수 있다. 이 때, 제4 간격(d4)은 연장 방향(E) 및 z축에 실질적으로 수직한 방향(예: 인터포저(200)의 폭(w) 방향)으로 측정된 간격일 수 있다. 제4 간격(d4)은 0.12mm 내지 0.18mm일 수 있다. 제4 간격(d4)은 패드의 외곽선 사이의 간격일 수 있다. 도 8을 참조하면, 인터포저의 폭(w)은 1.5mm 내지 2mm 일 수 있다.

도 8을 참조하면, 외측면(203)에 인접한 비아 또는 패드는, 외측면(203)으로부터 폭 방향으로 제5 간격(d5)으로 이격될 수 있다. 예를 들어, 제5 간격(d5)은 패드와 외측면 사이의 간격일 수 있다. 예를 들어, 제5 간격(d5)은 0.2mm 내지 0.3mm일 수 있다. 도 8을 참조하면, 내측면(204)에 인접한 비아 또는 패드는 내측면(204)으로부터 폭 방향으로 제6 간격(d6)으로 이격될 수 있다. 예를 들어, 제6 간격(d6)은 패드와 내측면 사이의 간격일 수 있다. 예를 들어, 제6 간격(d6)은 0.2mm 내지 0.3mm일 수 있다.

도 10은 일 실시 예에 따른 인터포저의 평면도이다. 도 11a는 일 실시 예에 따른 인터포저의 제1 부분의 단면도이다. 도 11b는 일 실시 예에 따른 인터포저의 제1 부분의 단면도이다.

이하, 도 10, 도 11a 및 도 11b를 설명함에 있어서, 도 6, 도 7a, 도 7b, 도 8, 도 9a, 및 도 9b 에서 설명한 내용과 중복되는 내용은 생략한다.

도 10 및 도 11a을 참조하면, 제1 부분(P1)은 제4 구조(304)를 포함할 수 있다. 일 실시 예에서, 제4 구조(304)는 제2a 구조(302a), 제2b 구조(302b), 제9 비아(V9), 및 제3 도전성 패턴(223)을 포함할 수 있다. 제3 도전성 패턴(223)은 제2a 구조(302a), 제2b 구조(302b), 및 제9 비아(V9)를 전기적으로 연결할 수 있다. 제2a 구조(302a) 및 제2b 구조(302b) 각각은 도 8 및 도 9a에 도시된 제2 구조(302)와 실질적으로 동일할 수 있다. 예를 들어, 제2a 구조(302a) 및 제2b 구조(302b) 각각은 제3 패드(330), 제4 비아(V4), 제5 비아(V5), 및 제6 비아(V6)를 포함하고, 제3 패드(330)는 제1 영역(331), 제2 영역(332), 및 제3 영역(333)을 포함할 수 있다.

도 11a을 참조하면, 제9 비아(V9)는 제4 비아(V4) 내지 제8 비아(V8)와 달리, 제1 커버층(230a) 및 제2 커버층(230b) 사이에 형성될 수 있다. 예를 들어, 제9 비아(V9)는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 제1 커버층(230a) 또는 제2 커버층(230b)의 제1 절연 영역(231)에 의해 덮여 인터포저(200)의 표면에 노출되지 않을 수 있다. 예를 들어, 다른 비아들(예: 제4 비아 내지 제6 비아(V4~V6))는 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))을 위에서 볼 때, 도전성 패드(예: 제3 패드(330))에 의해 덮일 수 있다. 이와 같이, 제9 비아(V9)는 제1 기판(150) 또는 제2 기판(190)과 직접적으로 접촉하지 않을 수 있다. 도 11a을 참조하면, 제4 비아(V4), 제5 비아(V5), 및 제6 비아(V6)는, 비아의 길이 방향(예: z축 방향)으로 볼 때, 인터포저(200)의 표면의 일부를 형성하는 패드에 적어도 부분적으로 중첩될 수 있다. 도 11a을 참조하면, 제9 비아(V9)는, 비아의 길이 방향(예: z축 방향)으로 볼 때, 인터포저(200)의 표면(예: 제1 면(201), 또는 제2 면(202))의 일부를 형성하는 도전성 패드와 중첩되지 않고 커버층(230a, 230b)과 중첩될 수 있다. 제9 비아(V9)는 비아의 길이 방향(예: z축 방향)으로 볼 때), 제3 도전성 패턴(223)에 적어도 부분적으로 중첩될 수 있다. 제9 비아(V9)는 제3 도전성 패턴(223)에 적어도 부분적으로 접촉할 수 있다. 일 실시 예에서, 제2a 구조(302a)에 포함된 제2 영역(332)과 제2b 구조(302b)에 포함된 제1 영역(331) 사이에는 제1 절연 영역(231)이 위치할 수 있다. 따라서, 제2a 구조(302a)와 제2b 구조(302b)는 패드를 통해 연결되지 않고 내부의 도전층(220a, 220b)에 포함된 제3 도전성 패턴(223)을 통해 연결될 수 있다.

일 실시 예에서 제9 비아(V9)는 제3 도전성 패턴(223)에 의해 제2b 구조(302b)에 포함된 제4 비아(V4)와 제2a 구조(302a)에 포함된 제5 비아(V5) 각각과 전기적으로 연결될 수 있다. 도 11a을 참조하면, 제9 비아(V9)는 서로 이격된 제2a 구조(302a)와 제2b 구조(302b) 사이에 위치함으로써 더 촘촘한 차폐벽을 형성하고 향상된 차폐 성능을 제공할 수 있다.

일 실시 예에서, 제3 도전성 패턴(223)은 제9 비아(V9)와 마찬가지로 커버층(230a, 230b)의 제1 절연 영역(231)에 의해 덮일 수 있다. 제3 도전성 패턴(223)은 절연층(210)과 커버층(230a, 230b) 사이에 배치되고 인터포저(200)의 연장 방향(E)을 따라 연장될 수 있다. 제3 도전성 패턴(223)은 제2b 구조(302b)에 포함된 제4 비아(V4)로부터 제9 비아(V9)를 거쳐 제2a 구조(302a)에 포함된 제5 비아(V5)까지 연장될 수 있다. 예를 들어, 제3 도전성 패턴(223)은 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))으로 노출되지 않을 수 있다.

일 실시 예에서, 제3 도전성 패턴(223)이 커버층(230a, 230b)의 제1 절연 영역(231)에 의해 덮임으로써, 제1 기판(150) 및 제2 기판(190)의 실장 영역이 효율적으로 활용될 수 있다. 예를 들어, 제1 기판(150) 및 제2 기판(190) 중 제3 도전성 패턴(223)에 대면하는 영역에는 반드시 그라운드 패드가 배치될 필요가 없으며, 그라운드 신호가 아닌 다른 신호가 흐르는 패턴이 배치될 수 있다. 예를 들어, 상기 신호선은 커버층(230a, 230b)에 의해 제3 도전성 패턴(223)과 전기적으로 절연될 수 있다.

도 10 및 도 11b를 참조하면, 제1 부분(P1)은 제4 구조(304)로부터 이격된 제10 비아(V10), 제11 비아(V11), 및 제4 패드(340)를 더 포함할 수 있다. 다양한 실시 예에서, 제10 비아(V10) 및 제4 패드(340)는 도 7b의 제3 비아(V3), 및 제2 패드(320)로 참조될 수 있다. 예를 들어, 제4 패드(340)는 제10 비아(V10)의 z축 방향 단부에 접촉하고 제10 비아(V10)의 단부를 완전히 덮도록 제10 비아 홀보다 넓은 면적을 가질 수 있다. 일 실시 예에서, 제4 패드(340), 및 상기 제4 패드(340)에 인접한 제2b 구조(302b)의 제2 영역(332) 사이에는 제2 절연 영역(232)이 위치할 수 있다.

도 11b를 참조하면, 제10 비아(V10)는 제4 구조(304)의 인접한 비아(예: 제2b 구조(302b)의 제5 비아(V5))와 제4 도전성 패턴(224)에 의해 전기적으로 연결될 수 있다. 제4 도전성 패턴(224)은 도전층(220a, 220b)에 포함되고 커버층(230a, 230b)의 제2 절연 영역(232)에 의해 덮여 인터포저(200)의 표면(예: 제1 면(201) 또는 제2 면(202))으로 노출되지 않을 수 있다.

도 11b를 참조하면, 제11 비아(V11)는 제10 비아(V10)와 제4 구조(304)의 인접한 비아(예: 제2b 구조(302b)의 제5 비아(V5)) 사이에 위치할 수 있다. 제11 비아(V11)는 적어도 부분적으로 제4 도전성 패턴(224)에 중첩되고 제4 도전성 패턴(224)에 접촉하도록 배치될 수 있다. 제11 비아(V11)가 제10 비아(V10)와 제5 비아(V5) 사이에 위치함으로써, 인터포저(200)는 더 촘촘한 차폐벽을 제공할 수 있다.

도 11b를 참조하면, 제4 도전성 패턴(224) 및 제11 비아(V11)가 커버층(230a, 230b)에 의해 덮임으로써, 제1 기판(150) 및 제2 기판(190)의 실장 영역이 효율적으로 활용될 수 있다. 예를 들어, 제1 기판(150) 및 제2 기판(190) 중 제4 도전성 패턴(224)에 대면하는 영역에는 반드시 그라운드 패드가 배치될 필요가 없으며, 다른 신호가 흐르는 패턴이 배치될 수 있다. 예를 들어, 상기 신호선은 커버층(230a, 230b)에 의해 제4 도전성 패턴(224) 및 제11 비아(V11)와 전기적으로 절연될 수 있다.

도 10을 참조하면, 제1 부분(P1)에 포함된 비아들(예: 그라운드 비아들) 사이의 간격(d2)은, 제2 부분(P2)에 포함된 비아들(예: 시그널 비아들) 사이의 간격(d1)에 비해 작거나 같을 수 있다. 예를 들어, 제1 부분(P1)에 포함된 비아들은 모두 그라운드 비아들이므로, 하나의 패드로 연결되거나, 도전층(220a, 220b)에 포함된 제3 도전성 패턴(223) 및/또는 제4 도전성 패턴(224)에 의해 연결될 수 있다. 따라서, 제1 부분(P1)에 포함된 비아들은 제2 부분(P2)에 포함된 비아들에 비해 더 가깝게 위치할 수 있다. 다양한 실시 예에서, 제2 부분(P2)에 포함된 비아들은 서로 0.5mm 내지 0.8mm 간격으로 이격되고, 제1 부분(P1)에 포함된 비아들은 서로 0.2mm 이하의 간격으로 이격될 수 있다. 다양한 실시 예에서, 도 8에 도시된 제3 간격(d3), 제4 간격(d4), 제5 간격(d5), 제6 간격(d6), 및 폭(w)은 도 10에 도시된 인터포저(200)에 실질적으로 동일하게 규정될 수 있다.

일 실시 예에 따르면, 인터포저(200)의 제1 부분(P1)은, 적어도 하나의 그라운드 비아를 포함하는 다양한 형태의 차폐 구조(301, 302, 303, 304)를 포함할 수 있다. 상기 적어도 하나의 그라운드 비아는 인터포저(200)의 표면에 형성되는 패드(예: 제1 패드(310), 제3 패드(330)), 또는 커버층(230a, 230b) 아래에 위치한 도전층(220a, 220b)을 통해 서로 전기적으로 연결될 수 있다. 예를 들어, 그라운드 비아들 또는 차폐 구조(301, 302, 303, 304)가 패드(예: 제1 패드(310), 제3 패드(330))를 통해 연결되는 경우, 인터포저(200)와 기판들(150, 190)의 접촉 면적이 증가하여 견고한 결합이 제공될 수 있다. 예를 들어, 그라운드 비아들 또는 차폐 구조(301, 302, 303, 304)가 도전층(220a, 220b)을 통해 연결되는 경우, 기판들(150, 190)의 실장 영역이 효율적으로 활용될 수 있다. 또한, 그라운드 비아들은 시그널 비아들과 달리 서로 쇼트 우려가 없으므로, 시그널 비아들에 비해 더 촘촘한 간격으로 배치되고 이는 향상된 차폐 성능을 제공할 수 있다. 이와 같은 그라운드 비아들의 촘촘한 간격은 종래의 인터포저(200)의 측면에 제공되는 도금 영역을 대체할 수 있는 차폐 성능을 제공할 수 있다.

도 12a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다. 도 12b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.

도 12a 및 도 12b를 참조하면, 인터포저(200)의 제1 부분은 그라운드 신호가 인가되는 제1 비아들(401)과 제2 비아(402)를 포함할 수 있다. 제1 비아들(401) 및 제2 비아(402) 각각은 z축 방향으로 길게 연장될 수 있다.

일 실시 예에서, 제1 비아들(401)은 z축 방향에서 볼 때, 도전성인 제1 패드(410)에 완전히 중첩되는 비아들로 규정될 수 있다. 예를 들어, 제1 비아들(401) 각각의 z축 방향에는 제1 패드(410)가 위치할 수 있다. 예를 들어, 제1 패드(410)는 실질적으로 원형 또는 원호형 테두리를 가지는 패드일 수 있다.

일 실시 예에서, 제2 비아(402)는 z축 방향에서 볼 때, 절연성인 커버층에 의해 가려져 외부로 노출되지 않는 비아들로 규정될 수 있다. 예를 들어, 제2 비아들(402) 각각의 z축 방향에는 커버층(예: 도 11a의 커버층(230a, 230b))이 위치할 수 있다.

일 실시 예에서, 제1 비아들(401)은 제1 패드(410)를 통해 제1 기판(150) 또는 제2 기판(190)에 표면 실장(SMT, surface mounting technology)될 수 있다. 예를 들어, 제1 비아들(401)은 제1 패드(410)를 통해 제1 기판(150) 또는 제2 기판(190)의 그라운드 영역에 전기적으로 연결될 수 있다. 일 실시 예에서, 제1 패드(410)는 제1 기판(150) 또는 제2 기판(190)과 솔더 볼, 솔더 월 및/또는 언더필 수지에 의해 연결될 수 있다. 일 실시 예에서, 솔더 월은 솔더 볼과 동일한 재질로 형성될 수 있다. 예를 들어, 솔더 월 및/또는 솔더 볼은 주석, 납, 은, 구리 및 아연 중 적어도 하나 이상을 포함할 수 있다.

일 실시 예에서, 제2 비아(402)는 인터포저(200)의 연장 방향(E)으로 볼 때, 제1 비아들(401) 사이에 위치할 수 있다. 도 12a를 참조하면, 제2 비아(402)는 두 개 이상의 비아를 포함할 수 있다. 일 실시 예에서, 제2 비아들(402)은 커버층(예: 도 11a의 커버층(230a, 230b)) 아래에 위치한 도전층(예: 도 11a의 도전층(220a, 220b))에 포함된 도전성 패턴(예: 도 11a의 제3 도전성 패턴(223))을 통해 제1 비아들(401)과 전기적으로 연결될 수 있다. 예를 들어, 제2 비아들(402)은 커버층(예: 도 11a의 커버층(230a, 230b))에 의해 제1 기판(150) 또는 제2 기판(190)의 회로와 전기적으로 절연될 수 있다.

다양한 실시 예에서, 도 12b를 참조하면, 제2 비아(402)는 두 개의 비아가 적어도 일부 중첩된 형태로 제공될 수 있다. 예를 들어, 도 12b의 제2 비아(402)는 하나의 연통된 비아 홀, 및 상기 비아 홀에 채워진 도전성 물질을 포함할 수 있다. 상기 비아 홀은 8 자 형태를 가질 수 있다. 다양한 실시 예에서, 도 12b를 참조하면, 상기 제2 비아(402)는 연장 방향(E)에 비해 상기 연장 방향(E)에 실질적으로 수직한 폭 방향으로 더 긴 형태를 가질 수 있다. 예를 들어, 제2 비아(402)는 두 개의 제2 비아 홀이 폭 방향으로 부분적으로 중첩된 형태를 가질 수 있다.

도 13a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다. 도 13b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다. 도 13c는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.

도 13a 및 도 13b를 참조하면, 인터포저(200)의 제1 부분은 그라운드 신호가 인가되는 제1 비아들(401), 제3 비아(403), 및 인터포저(200)의 표면에 형성되며 제1 비아들(401) 및 제3 비아(403) 각각을 적어도 부분적으로 덮는 제1 패드(411, 412)를 포함할 수 있다. 제1 비아들(401) 및 제3 비아(403) 각각은 z축 방향으로 길게 연장될 수 있다.

도 13a 및 도 13b는 도 8에 도시된 제2 구조(302)의 변형 예일 수 있다. 예를 들어, 제1 비아들(401)은 도 8의 제4 비아(V4) 및 제5 비아(V5)로 참조될 수 있다. 제1 패드(411, 412)는 도 8의 제3 패드(330)로 참조될 수 있다.

일 실시 예에서, 제1 비아들(401)은 z축 방향에서 볼 때, 도전성인 제1 패드(411, 412)에 의해 완전히 중첩되는 비아로 규정될 수 있다. 예를 들어, 제1 비아들(401)의 z축 방향에는 실질적으로 원형 또는 원호형 테두리를 가지며 도전성인 제1 패드(411, 412)의 제1 영역(411)이 위치할 수 있다.

일 실시 예에서, 제3 비아(403)는 z축 방향에서 볼 때, 적어도 부분적으로 커버층(예: 도 9a의 커버층(230a, 230b))에 중첩되는 비아로 규정될 수 있다. 예를 들어, 제3 비아(403)의 일부 영역은 도전성인 제1 패드(411, 412)의 제2 영역(412)에 중첩되고, 다른 일부 영역은 절연성인 커버층(230a, 230b)에 중첩될 수 있다.

일 실시 예에서, 제1 패드(411, 412)의 제1 영역(411) 및 제2 영역(412)은 제1 기판(150) 또는 제2 기판(190)에 표면 실장되고 제1 기판(150) 또는 제2 기판(190)의 그라운드 영역에 전기적으로 연결될 수 있다. 일 실시 예에서, 제1 패드(411, 412)는 제1 기판(150) 또는 제2 기판(190)과 솔더 볼, 솔더 월 및/또는 언더필 수지에 의해 연결될 수 있다. 일 실시 예에서, 솔더 월은 솔더 볼과 동일한 재질로 형성될 수 있다. 예를 들어, 솔더 월 및/또는 솔더 볼은 주석, 납, 은, 구리 및 아연 중 적어도 하나 이상을 포함할 수 있다.

일 실시 예에서, 제3 비아(403)는 인터포저(200)의 연장 방향(E)으로 볼 때, 제1 비아들(401) 사이에 위치할 수 있다. 제3 비아(403)는 제1 패드(411, 412)의 제2 영역(412)에 적어도 부분적으로 접촉될 수 있다. 도 13a를 참조하면, 제3 비아(403)는 두 개 이상의 비아를 포함할 수 있다. 일 실시 예에서, 제3 비아들(403)은 커버층(예: 도 9a의 커버층(230a, 230b)) 아래에 위치한 도전층(예: 도 9a의 도전층(220a, 220b))에 포함된 도전성 패턴 및/또는 제1 패드(411, 412)의 제2 영역(412)을 통해 제1 비아들(401)과 전기적으로 연결될 수 있다.

다양한 실시 예에서, 도 13b를 참조하면, 제3 비아(403)는 두 개의 비아가 적어도 일부 중첩된 형태로 제공될 수 있다. 예를 들어, 도 13b의 제3 비아(403)는 하나의 연통된 비아 홀, 및 상기 비아 홀에 채워진 도전성 물질을 포함할 수 있다. 상기 비아 홀은 8 자 형태를 가질 수 있다. 다양한 실시 예에서, 도 13b를 참조하면, 상기 제3 비아(403)는 연장 방향(E)에 비해 상기 연장 방향(E)에 실질적으로 수직한 폭 방향으로 더 긴 형태를 가질 수 있다. 예를 들어, 제3 비아(403)는 두 개의 제3 비아 홀이 폭 방향으로 부분적으로 중첩된 형태를 가질 수 있다. 도 13c를 참조하면, 인터포저(200)의 제1 부분은 제3 비아들(403)이 적어도 두 개의 열(C1, C2)로 배열된 형태로 제공될 수 있다. 제1 열(C1)은 외측면(203)에 가장 인접한 열로 규정되고 제2 열(C2)은 제1 열(C1)에 인접한 열로 규정될 수 있다. 제3 비아들(403)은 도전층(예: 도 11a의 도전층(220a, 220b))를 통해 서로 전기적으로 연결되는 그라운드 비아일 수 있다. 제3 비아들(403)은 인터포저(200)의 표면(201, 202)에 형성된 패드(예: 제1 패드(411, 412))에 직접적으로 연결되지 않을 수 있다. 예를 들어, 제3 비아들(403)은 z축 방향으로 커버층(예: 도 11a의 커버층(230a, 230b))에 중첩될 수 있다. 다양한 실시 예에서, 제3 비아들(403)은 패드에 직접 연결되지 않으므로, 쇼트 문제가 없어 제1 비아들(401) 또는 제2 비아들(402)에 비해 더 촘촘한 간격으로 배치될 수 있다. 이를 통해, 인터포저(200)의 차폐 성능에 더 향상될 수 있다.

도 14a는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다. 도 14b는 다양한 실시 예에 따른 인터포저의 제1 부분의 표면의 일부분을 도시한 도면이다.

도 14a에 도시된 인터포저는 도 13a에 도시된 인터포저(200)에 제3 영역(413)이 부가된 것으로 이해될 수 있다. 도 14b에 도시된 인터포저(200)는 도 13b에 도시된 인터포저(200)에 제3 영역(413)이 부가된 것으로 이해될 수 있다. 도 14a 및 도 14b를 설명함에 있어서, 도 13a 및 도 13b에서 설명한 내용과 동일한 내용은 생략한다.

도 14a 및 도 14b를 참조하면, 제1 패드(411, 412, 413)는 제3 영역(413)을 더 포함할 수 있다. 제3 영역(413)은 z축 방향으로 볼 때, 제3 비아(403)에 중첩되는 형태로 제공될 수 있다. 제3 영역(413)의 테두리는 부분적으로 원형, 또는 타원형으로 형성될 수 있다. 제3 영역(413)은 제2 영역(412) 및/또는 제1 영역(411)으로부터 연장될 수 있다. 인터포저(200)가 제3 영역(413)을 더 포함함으로써, 기판(150, 190)과의 접촉 면적이 증가하고 이는 인터포저(200)와 기판(150, 190)의 견고한 결합을 제공할 수 있다.

도 15는 다양한 실시 예에 따른 인터포저를 도시한 도면이다.

도 15를 참조하면, 인터포저(200)의 제1 부분(P1)은 복수의 그라운드 비아들(501, 502, 503)을 포함할 수 있다. 인터포저(200)는 제1 면(201)이 제2 기판(190)에 접촉하고 제2 면(202)이 제1 기판(150)에 접촉하도록 구성될 수 있다. 그라운드 비아들(501, 502, 503)은 제1 면(201)에 형성된 도전성 패드들(510) 및 제2 면(202)에 형성된 도전성 패드들(520, 530)을 통해 제1 기판(150)과 제2 기판(190) 각각의 그라운드 영역을 전기적으로 연결할 수 있다. 복수의 그라운드 비아들(501, 502, 503)은 서로 도전층(220a, 220b) 또는 도전성 패드(510, 520, 530)를 통해 전기적으로 연결될 수 있다. 일 실시 예에서, 제1 면(201)에 형성된 도전성 패드(510)와 제2 면(202)에 형성된 도전성 패드(520, 530)는 z축 방향(예: 비아의 길이 방향)으로 볼 때, 적어도 부분적으로 마주보게 제공될 수 있다.

예를 들어, 인터포저(200)의 제1 면(201)에는 제1 도전성 패드(510)가 형성되고, 제2 면(202)에는 제2 도전성 패드(520), 및 제3 도전성 패드(530)가 형성될 수 있다. 도 15를 참조하면, z축 방향으로 볼 때, 제1 도전성 패드(510)의 제1 영역(511)은 제2 도전성 패드(520)의 제1 영역(521)과 마주보고, 제1 도전성 패드(510)의 제2 영역(512)은 제3 도전성 패드(530)와 마주보고, 제1 도전성 패드(510)의 제3 영역(513)은 제2 커버층(230b)에 형성된 절연 영역(234)과 마주볼 수 있다. 도 15를 참조하면, 제2 도전성 영역(520)의 제1 영역(521)은 제1 도전성 패드(510)의 제1 영역(511)과 마주보고, 제2 도전성 패드(520)의 제2 영역(522)은 제1 커버층(230a)에 형성된 절연 영역(235)과 마주볼 수 있다.

예를 들어, 도 6 내지 도 11을 참조하면, 제1 면(201)에 위치한 패드와 및 제2 면(202)에 위치한 패드가 실질적으로 동일한 위치에 제공될 수 있다. 반면, 도 15를 참조하면, 제1 면(201)에 제공되는 도전성 패드(510)와 제2 면(202)에 제공되는 도전성 패드(520, 530)는 일부 영역은 마주보고 다른 영역은 마주보지 않도록 엇갈리게 형성될 수 있다. 이로써, 인터포저(200)와 제1 기판(150) 및 제2 기판(190) 각각의 결합 영역은 부분적으로 엇갈리게 제공될 수 있다. 이와 같은 결합 구조는, 인터포저(200)와 기판들(150, 190)의 결합력을 향상시킬 수 있다. 예를 들어, 제1 기판(150)과 제2 기판(190) 각각에 연장 방향(E)으로 작용하며 서로 반대 방향의 응력(예: 전단 응력, F)이 작용하는 경우, 엇갈리게 배치된 도전성 패드들에 의해 실질적으로 접촉 면적이 증가한 것과 유사한 효과를 가질 수 있다.

다양한 실시 예에서, 인터포저(200)의 제1 부분(P1)은 그라운드 비아들(501, 502, 503)을 포함하고, 그라운드 비아들은, 상기 제1 방향(예: 도 z축 방향)으로 볼 때, 제1 면(201)의 도전성 패드와 제2 면(202)의 도전성 패드 사이에 위치하는 제1 비아(501), 제1 면(501)의 도전성 패드와 제2 면(202)의 절연 영역(234) 사이에 위치하는 제2 비아(502), 및 제1 면(201)의 절연 영역(235)과 제2 면(202)의 도전성 패드 사이에 위치하는 제3 비아(503)를 포함할 수 있다. 다양한 실시 예에서, 비아들은, 도 11a를 참조하면, 제1 면(201)의 절연 영역(예: 도 11a의 제1 절연 영역(231))과 제2 면(202)의 절연 영역(예: 도 11a의 제2 절연 영역(232)) 사이에 위치하는 제9 비아(V9)를 포함할 수 있다.

도 16a, 도 16b, 및 도 16c는 다양한 실시 예에 따른 그라운드 비아들의 배치를 도시한 도면이다.

도 16a, 도 16b, 및 도 16c를 참조하면, 인터포저(200)의 제1 부분(P1)은 그라운드 비아들(601, 602)을 포함할 수 있다. 그라운드 비아들(601, 602)은 제1 비아들(601), 및 제2 비아들(602)을 포함할 수 있다. 제1 비아들(601)은 인터포저(200)의 표면(201, 202)에 위치하는 패드(611)에 직접적으로 연결되는 비아들로 규정될 수 있다. 예를 들어, 인터포저(200)의 표면(201, 202)을 위에서 볼 때, 제1 비아들(601)은 패드(611)에 중첩될 수 있다. 제2 비아들(602)은 인터포저(200)의 표면(201, 202)의 커버층(예: 도 15의 커버층(230a, 230b))에 중첩되는 비아들로 규정될 수 있다. 제1 비아들(601)은 패드(611)를 통해 인터포저(200)와 기판(150, 190)의 물리적/전기적 접속을 제공하고, 제2 비아들(602)은 제1 비아들(601) 사이의 공간에 배치되어 차폐 성능을 향상시킬 수 있다. 제1 비아들(601) 및 제2 비아들(602)은, 도전층에 포함된 도전성 패턴을 통해 전기적으로 연결될 수 있다.

다양한 실시 예에서, 제2 비아들(602)은 도 11a의 제9 비아(V9) 또는 도 15의 제2 비아(502) 또는 제3 비아(503)로 참조될 수 있다.

도 16a, 도 16b, 및 도 16c를 참조하면, 제1 비아들(601) 및 제2 비아들(602)은 지그재그 형태로 배치될 수 있다. 예를 들어, 제1 비아들(601)은 연장 방향(E)으로 배열되고, 제2 비아들(602)은 연장 방향(E)으로 배열되되, 제1 비아들(601)에 대해 내측 또는 외측에 배치될 수 있다. 도면을 설명함에 있어서, 외측면(203)을 향하며 연장 방향(E)에 실질적으로 수직한 방향을 외측 방향으로 규정하고, 반대 방향을 내측 방향으로 규정한다.

도 16a를 참조하면, 제1 비아들(601) 및 제2 비아들(602) 각각은 연장 방향(E)으로 배열될 수 있다. 제2 비아들(602)은 연장 방향(E)으로 볼 때 제1 비아들(601) 사이에 위치하되 제1 비아들(601)에 비해 외측면(203)에 더 가깝게 배치될 수 있다.

도 16b를 참조하면, 제1 비아들(601) 및 제2 비아들(602) 각각은 연장 방향(E)으로 배열될 수 있다. 제2 비아들(602)은 연장 방향(E)으로 볼 때 제1 비아들(601) 사이에 위치하되 제1 비아들(601)에 비해 내측 방향에 더 가깝게 배치될 수 있다.

도 16c를 참조하면, 제1 비아들(601)은 연장 방향(E)으로 배열되고, 제2 비아들(602)은 연장 방향(E)으로 볼 때 제1 비아들(601) 사이에 위치하되 제1 비아들(601)을 기준으로 내측 방향 또는 외측 방향에 배치될 수 있다. 예를 들어, 어느 하나의 제2 비아는 인접한 두 개의 제1 비아들(601)에 비해 외측에 위치하고, 어느 하나의 제2 비아에 인접한 다른 제2 비아는 인접한 두 개의 제1 비아들(601)에 비해 내측에 위치할 수 있다.

본 문서의 일 실시예에 따르면, 도 6 내지 도 16에 도시된 적어도 하나의 비아들(V1~V9, 401, 402, 403, 501, 502, 503)은 서로 다른 기판(예: 제1 기판(150), 제2 기판(190))을 전기적으로 연결하기 위해 뚫은 도전성 홀(hole)일 수 있다. 적어도 하나의 비아들은, 예를 들어, PTH(plated through hole)를 포함할 수 있다.

본 문서에 개시되는 실시 예들에 따른 인터포저(200)는 복수의 그라운드 비아들이 제1 부분에 집중적으로 배치되고, 그라운드 비아들이 다양한 형태로 서로 연결됨으로써, 종래의 인터포저와 달리 측면 도금 영역이 없어도 충분한 차폐 성능을 제공할 수 있다. 또한 비교적 높은 비용이 요구되는 도금 공정이 생략되어, 인터포저의 생산 비용이 크게 절감될 수 있다.

도 17은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.

도 17을 참조하면, 네트워크 환경(1700)에서 전자 장치(1701)는 제 1 네트워크(1798)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(1702)와 통신하거나, 또는 제 2 네트워크(1799)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(1704) 또는 서버(1708)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1701)는 서버(1708)를 통하여 전자 장치(1704)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(1701)는 프로세서(1720), 메모리(1730), 입력 모듈(1750), 음향 출력 모듈(1755), 디스플레이 모듈(1760), 오디오 모듈(1770), 센서 모듈(1776), 인터페이스(1777), 연결 단자(1778), 햅틱 모듈(1779), 카메라 모듈(1780), 전력 관리 모듈(1788), 배터리(1789), 통신 모듈(1790), 가입자 식별 모듈(1796), 또는 안테나 모듈(1797)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(1701)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(1778))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(1776), 카메라 모듈(1780), 또는 안테나 모듈(1797))은 하나의 구성요소(예: 디스플레이 모듈(1760))로 통합될 수 있다.

프로세서(1720)는, 예를 들면, 소프트웨어(예: 프로그램(1740))를 실행하여 프로세서(1720)에 연결된 전자 장치(1701)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1720)는 다른 구성요소(예: 센서 모듈(1776) 또는 통신 모듈(1790))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1732)에 저장하고, 휘발성 메모리(1732)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(1734)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(1720)는 메인 프로세서(1721)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(1723)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(1701)가 메인 프로세서(1721) 및 보조 프로세서(1723)를 포함하는 경우, 보조 프로세서(1723)는 메인 프로세서(1721)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(1723)는 메인 프로세서(1721)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(1723)는, 예를 들면, 메인 프로세서(1721)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(1721)를 대신하여, 또는 메인 프로세서(1721)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(1721)와 함께, 전자 장치(1701)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(1760), 센서 모듈(1776), 또는 통신 모듈(1790))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(1723)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(1780) 또는 통신 모듈(1790))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(1723)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(1701) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(1708))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.

메모리(1730)는, 전자 장치(1701)의 적어도 하나의 구성요소(예: 프로세서(1720) 또는 센서 모듈(1776))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(1740)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(1730)는, 휘발성 메모리(1732) 또는 비휘발성 메모리(1734)를 포함할 수 있다.

프로그램(1740)은 메모리(1730)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(1742), 미들 웨어(1744) 또는 어플리케이션(1746)을 포함할 수 있다.

입력 모듈(1750)은, 전자 장치(1701)의 구성요소(예: 프로세서(1720))에 사용될 명령 또는 데이터를 전자 장치(1701)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(1750)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.

음향 출력 모듈(1755)은 음향 신호를 전자 장치(1701)의 외부로 출력할 수 있다. 음향 출력 모듈(1755)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

디스플레이 모듈(1760)은 전자 장치(1701)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(1760)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(1760)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.

오디오 모듈(1770)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(1770)은, 입력 모듈(1750)을 통해 소리를 획득하거나, 음향 출력 모듈(1755), 또는 전자 장치(1701)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(1702))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.

센서 모듈(1776)은 전자 장치(1701)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(1776)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(1777)는 전자 장치(1701)가 외부 전자 장치(예: 전자 장치(1702))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(1777)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(1778)는, 그를 통해서 전자 장치(1701)가 외부 전자 장치(예: 전자 장치(1702))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(1778)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(1779)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(1779)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(1780)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1780)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(1788)은 전자 장치(1701)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(1788)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(1789)는 전자 장치(1701)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(1789)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(1790)은 전자 장치(1701)와 외부 전자 장치(예: 전자 장치(1702), 전자 장치(1704), 또는 서버(1708)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1790)은 프로세서(1720)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1790)은 무선 통신 모듈(1792)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(1794)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(1798)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(1799)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(1704)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(1792)은 가입자 식별 모듈(1796)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(1798) 또는 제 2 네트워크(1799)와 같은 통신 네트워크 내에서 전자 장치(1701)를 확인 또는 인증할 수 있다.

무선 통신 모듈(1792)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(1792)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(1792)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(1792)은 전자 장치(1701), 외부 전자 장치(예: 전자 장치(1704)) 또는 네트워크 시스템(예: 제 2 네트워크(1799))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(1792)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.

안테나 모듈(1797)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(1797)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(1797)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(1798) 또는 제 2 네트워크(1799)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(1790)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(1790)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(1797)의 일부로 형성될 수 있다.

다양한 실시 예에 따르면, 안테나 모듈(1797)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(1799)에 연결된 서버(1708)를 통해서 전자 장치(1701)와 외부의 전자 장치(1704)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(1702, 또는 1704) 각각은 전자 장치(1701)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(1701)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(1702, 1704, 또는 1708) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(1701)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(1701)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(1701)로 전달할 수 있다. 전자 장치(1701)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(1701)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(1704)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(1708)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(1704) 또는 서버(1708)는 제 2 네트워크(1799) 내에 포함될 수 있다. 전자 장치(1701)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.

본 문서에 개시되는 실시 예들에 따른 전자 장치(100)는, 하우징(110); 상기 하우징(110) 내부에 배치되고 서로 제1 방향(z축)으로 마주보도록 배치되는 제1 기판(150) 및 제2 기판(190); 및 상기 제1 기판(150)과 상기 제2 기판(190) 사이의 내부 공간(209)을 둘러싸도록 연장되고 상기 제1 기판(150)과 상기 제2 기판(190)을 전기적으로 연결하고 상기 제1 방향으로 연장되는 비아들을 포함하는 인터포저(200), 상기 인터포저(200)는 외측면(203)을 형성하는 제1 부분(P1) 및 상기 내부 공간(209)을 향하는 내측면(204)을 형성하고 상기 제1 부분(P1)에 의해 둘러싸이는 제2 부분(P2)을 포함하고, 상기 제1 부분(P1)은 상기 제2 부분(P2), 및 상기 내부 공간(209)을 차폐하도록 구성됨;을 포함하고, 상기 제1 부분(P1)에 포함된 비아들은 모두 그라운드 비아이고 서로 제1 간격으로 이격되고, 상기 제2 부분(P2)에 포함된 비아들은 시그널 비아, 및 상기 시그널 비아보다 작은 개수의 그라운드 비아를 포함하고 서로 상기 제1 간격보다 크거나 같은 제2 간격으로 이격될 수 있다.

다양한 실시 예에서, 상기 제1 부분(P1)은 제1 비아(V1, V4), 상기 제1 비아(V1, V4)로부터 상기 인터포저(200)의 연장 방향(E)으로 이격된 제2 비아(V2, V5), 및 상기 제1 비아(V1, V4)와 상기 제2 비아(V2, V5)에 연결되는 제1 패드(310, 330)를 포함하고, 상기 제1 방향으로 볼 때, 상기 제1 패드(310, 330)는 상기 제1 비아(V1, V4)의 단부를 덮는 제1 영역(311, 331), 상기 제2 비아(V2, V5)의 단부를 덮는 제2 영역(312, 332), 및 상기 제1 영역(311, 331)과 상기 제2 영역(312, 332)을 연결하는 제3 영역(313, 333)을 포함하는 전자 장치.

다양한 실시 예에서, 상기 제1 패드(310)는 상기 인터포저(200)의 제1 면(201) 및 제2 면(202)에 각각 형성되고, 각각 상기 제1 기판(150) 및 상기 제2 기판(190)에 실장되도록 구성될 수 있다.

다양한 실시 예에서, 상기 제1 부분(P1)은 상기 제1 비아(V4)와 상기 제2 비아(V5) 사이에 위치하고 상기 제3 영역(333)에 연결되는 제3 비아(V6)를 더 포함하고, 상기 제1 방향으로 볼 때, 상기 제3 비아(V6)는 상기 제3 영역(333)에 적어도 부분적으로 중첩될 수 있다.

다양한 실시 예에서, 상기 제1 영역(311, 331)은 실질적으로 원형 또는 원호형 테두리를 가지고, 상기 제1 비아(V1, V4)의 제1 비아 홀의 크기보다 넓은 면적을 가지고, 상기 제2 영역(312, 332)은 실질적으로 원형 또는 원호형 테두리를 가지고, 상기 제2 비아(V2, V5)의 제2 비아 홀의 크기보다 넓은 면적을 가질 수 있다.

다양한 실시 예에서, 상기 제3 영역(313, 333)의 폭은 상기 제1 영역(311, 331) 또는 상기 제2 영역(312, 332)의 최대 폭보다 작고, 상기 폭은 상기 인터포저(200)의 상기 연장 방향(E)에 수직한 방향으로 측정된 거리로 규정될 수 있다.

다양한 실시 예에서, 상기 제1 부분(P1)은 상기 제2 비아(V5)로부터 이격된 제4 비아(V10), 및 상기 제4 비아(V10)에 연결되는 제2 패드(340)를 포함하고, 상기 제2 패드(340)와 상기 제1 패드(330)의 상기 제2 영역(332) 사이에는 커버층(230)의 절연 영역(232)이 형성되고, 상기 제4 비아(V10)와 상기 제2 비아(V5)는 상기 절연 영역(232) 아래에 배치된 도전성 패턴(224)을 통해 전기적으로 연결될 수 있다.

다양한 실시 예에서, 상기 제1 부분(P1)은 상기 제4 비아(V10)와 상기 제2 비아(V5) 사이에 위치하고 상기 도전성 패턴(224)에 적어도 부분적으로 접촉하는 제5 비아(V11)를 더 포함하고, 상기 인터포저(200)를 상기 제1 방향에서 볼 때, 상기 제5 비아(V11)는 상기 절연 영역(232)에 의해 가려질 수 있다.

다양한 실시 예에서, 상기 제1 기판(150) 또는 상기 제2 기판(190)은, 상기 인터포저(200)의 상기 제1 패드(310, 330) 및 상기 제2 패드(340)와 대면하는 제1 실장 영역, 및 상기 인터포저(200)의 상기 절연 영역(231, 232)에 대면하는 제2 실장 영역을 포함하고, 상기 제1 실장 영역은 그라운드 영역으로 이루어지고, 상기 제2 실장 영역은 그라운드 신호가 아닌 다른 신호가 흐르는 패턴을 포함할 수 있다.

다양한 실시 예에서, 상기 제3 비아(V6)는 상기 인터포저의 상기 연장 방향(E)에 수직한 폭 방향(W)으로 배치된 두 개 이상의 제3 비아(402, 403)를 포함할 수 있다.

다양한 실시 예에서, 상기 제3 비아(402, 403)는 상기 연장 방향에 비해 상기 연장 방향에 수직한 폭 방향으로 더 길게 형성되고, 상기 제3 비아의 제3 비아 홀은 두 개의 비아 홀이 부분적으로 중첩된 형태를 가질 수 있다.

다양한 실시 예에서, 상기 제5 비아(V11)는 상기 인터포저의 상기 연장 방향(E)에 수직한 폭 방향(W)으로 배치된 두 개 이상의 제5 비아(402, 403)를 포함할 수 있다.

다양한 실시 예에서, 상기 제5 비아(402, 403)는 상기 연장 방향에 비해 상기 연장 방향에 수직한 폭 방향으로 더 길게 형성되고, 상기 제5 비아의 제5 비아 홀은 두 개의 비아 홀이 부분적으로 중첩된 형태를 가질 수 있다.

다양한 실시 예에서, 상기 제1 간격은 0.2mm 이하이고, 상기 제2 간격은 0.5mm 내지 0.8mm일 수 있다.

다양한 실시 예에서, 상기 인터포저를 상기 제1 방향에서 볼 때, 상기 제1 부분이 차지하는 면적은 상기 제2 부분이 차지하는 면적보다 작을 수 있다.

다양한 실시 예에서, 상기 제1 부분에 포함된 비아들의 개수는 상기 제2 부분에 포함된 비아들의 개수보다 작을 수 있다.

다양한 실시 예에서, 상기 인터포저(200)는 상기 제1 기판(150)에 접촉하는 제1 면(201), 및 상기 제2 기판(190)에 접촉하는 제2 면(202)을 포함하고, 상기 제1 면은 상기 제1 기판에 결합되는 제1 도전성 패드(510), 및 상기 제1 도전성 패드를 둘러싸는 제1 절연 영역(235)을 포함하고, 상기 제2 면은 상기 제2 기판에 결합되는 제2 도전성 패드(520, 530), 및 상기 제2 도전성 패드를 둘러싸는 제2 절연 영역(234)을 포함하고, 상기 제1 부분(P1)에 포함된 비아들은, 상기 제1 방향으로 볼 때, 상기 제1 도전성 패드(510)와 상기 제2 도전성 패드(521, 530) 사이에 위치하는 제1 비아(501), 상기 제1 도전성 패드(510)와 상기 제2 절연 영역(234) 사이에 위치하는 제2 비아(502), 상기 제1 절연 영역(235)과 상기 제2 도전성 패드(522) 사이에 위치하는 제3 비아(503), 및 상기 제1 절연 영역(235)과 상기 제2 절연 영역(234) 사이에 위치하는 제4 비아(V9, V11)를 포함할 수 있다.

다양한 실시 예에서, 상기 제1 방향으로 볼 때, 상기 제1 도전성 패드(510)의 제1 영역은 상기 제2 도전성 패드(520)와 부분적으로 마주보고, 상기 제1 방향으로 볼 때, 상기 제1 도전성 패드(510)의 제2 영역은 제2 절연 영역(234)과 마주볼 수 있다.

다양한 실시 예에서, 상기 제1 기판은 상기 제1 도전성 패드와 솔더링되는 제1 도전성 영역을 포함하고, 상기 제2 기판은 상기 제2 도전성 패드와 솔더링되는 제2 도전성 영역을 포함하고, 상기 제1 도전성 영역과 상기 제2 도전성 영역은 상기 제1 방향으로 볼 때, 적어도 부분적으로 엇갈릴 수 있다.

다양한 실시 예에서, 상기 인터포저(200)는 상기 인터포저의 표면(201, 202)을 형성하는 절연성의 커버층(230), 및 상기 커버층 아래에 배치되는 도전층(220)을 포함하고, 상기 도전층은 상기 제1 부분(P1)에 대응되도록 연장되고 상기 제1 부분(P1)에 포함된 비아들 각각에 연결되는 도전성 패턴을 포함할 수 있다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(1701)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(1736) 또는 외장 메모리(1738))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(1740))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(1701))의 프로세서(예: 프로세서(1720))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

1. 전자 장치에 있어서,
   하우징;
   상기 하우징 내부에 배치되고 서로 제1 방향으로 마주보도록 배치되는 제1 기판 및 제2 기판; 및
   상기 제1 기판과 상기 제2 기판 사이의 내부 공간을 둘러싸도록 연장되고 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하고 상기 제1 방향으로 연장되는 비아들을 포함하는 인터포저, 상기 인터포저는 외측면을 형성하는 제1 부분 및 상기 내부 공간을 향하는 내측면을 형성하고 상기 제1 부분에 의해 둘러싸이는 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 부분, 및 상기 내부 공간을 차폐하도록 구성됨;을 포함하고,
   상기 제1 부분에 포함된 비아들은 모두 그라운드 비아이고 서로 제1 간격으로 이격되고,
   상기 제2 부분에 포함된 비아들은 시그널 비아, 및 상기 시그널 비아보다 작은 개수의 그라운드 비아를 포함하고 서로 상기 제1 간격보다 크거나 같은 제2 간격으로 이격되는 전자 장치.
2. 청구항 1에 있어서,
   상기 제1 부분은 제1 비아, 상기 제1 비아로부터 상기 인터포저의 연장 방향으로 이격된 제2 비아, 및 상기 제1 비아와 상기 제2 비아에 연결되는 제1 패드를 포함하고,
   상기 제1 방향으로 볼 때, 상기 제1 패드는 상기 제1 비아의 단부를 덮는 제1 영역, 상기 제2 비아의 단부를 덮는 제2 영역, 및 상기 제1 영역과 상기 제2 영역을 연결하는 제3 영역을 포함하는 전자 장치.
3. 청구항 2에 있어서,
   상기 제1 패드는 상기 인터포저의 제1 면 및 제2 면에 각각 형성되고, 각각 상기 제1 기판 및 상기 제2 기판에 실장되도록 구성되는 전자 장치.
4. 청구항 2에 있어서,
   상기 제1 부분은 상기 제1 비아와 상기 제2 비아 사이에 위치하고 상기 제3 영역에 연결되는 제3 비아를 더 포함하고,
   상기 제1 방향으로 볼 때, 상기 제3 비아는 상기 제3 영역에 적어도 부분적으로 중첩되는 전자 장치.
5. 청구항 2에 있어서,
   상기 제1 영역은 실질적으로 원형 또는 원호형 테두리를 가지고, 상기 제1 비아의 제1 비아 홀의 크기보다 넓은 면적을 가지고,
   상기 제2 영역은 실질적으로 원형 또는 원호형 테두리를 가지고, 상기 제2 비아의 제2 비아 홀의 크기보다 넓은 면적을 가지는 전자 장치.
6. 청구항 4에 있어서,
   상기 제3 영역의 폭은 상기 제1 영역 또는 상기 제2 영역의 최대 폭보다 작고,
   상기 폭은 상기 인터포저의 상기 연장 방향에 수직한 방향으로 측정된 거리로 규정되는 전자 장치.
7. 청구항 4에 있어서,
   상기 제1 부분은 상기 제2 비아로부터 이격된 제4 비아, 및 상기 제4 비아에 연결되는 제2 패드를 포함하고,
   상기 제2 패드와 상기 제1 패드의 상기 제2 영역 사이에는 커버층의 절연 영역이 형성되고,
   상기 제4 비아와 상기 제2 비아는 상기 절연 영역 아래에 배치된 도전성 패턴을 통해 전기적으로 연결되는 전자 장치.
8. 청구항 7에 있어서,
   상기 제1 부분은 상기 제4 비아와 상기 제2 비아 사이에 위치하고 상기 도전성 패턴에 적어도 부분적으로 접촉하는 제5 비아를 더 포함하고,
   상기 인터포저를 상기 제1 방향에서 볼 때, 상기 제5 비아는 상기 절연 영역에 의해 가려지는 전자 장치.
9. 청구항 8에 있어서,
   상기 제1 기판 또는 상기 제2 기판은, 상기 인터포저의 상기 제1 패드 및 상기 제2 패드와 대면하는 제1 실장 영역, 및 상기 인터포저의 상기 절연 영역에 대면하는 제2 실장 영역을 포함하고,
   상기 제1 실장 영역은 그라운드 영역으로 이루어지고,
   상기 제2 실장 영역은 그라운드 신호가 아닌 다른 신호가 흐르는 패턴을 포함하는 전자 장치.
10. 청구항 4에 있어서,
    상기 제3 비아는 상기 인터포저의 상기 연장 방향에 수직한 폭 방향으로 배치된 두 개 이상의 제3 비아를 포함하는 전자 장치.
11. 청구항 4에 있어서,
    상기 제3 비아는 상기 연장 방향에 비해 상기 연장 방향에 수직한 폭 방향으로 더 길게 형성되고,
    상기 제3 비아의 제3 비아 홀은 두 개의 비아 홀이 부분적으로 중첩된 형태를 가지는 전자 장치.
12. 청구항 8에 있어서,
    상기 제5 비아는 상기 인터포저의 상기 연장 방향에 수직한 폭 방향으로 배치된 두 개 이상의 제5 비아를 포함하는 전자 장치.
13. 청구항 8에 있어서,
    상기 제5 비아는 상기 연장 방향에 비해 상기 연장 방향에 수직한 폭 방향으로 더 길게 형성되고,
    상기 제5 비아의 제5 비아 홀은 두 개의 비아 홀이 부분적으로 중첩된 형태를 가지는 전자 장치.
14. 청구항 1에 있어서,
    상기 제1 간격은 0.2mm 이하이고, 상기 제2 간격은 0.5mm 내지 0.8mm인 전자 장치.
15. 청구항 1에 있어서,
    상기 인터포저를 상기 제1 방향에서 볼 때, 상기 제1 부분이 차지하는 면적은 상기 제2 부분이 차지하는 면적보다 작은 전자 장치.
16. 청구항 1에 있어서,
    상기 제1 부분에 포함된 비아들의 개수는 상기 제2 부분에 포함된 비아들의 개수보다 작은 전자 장치.
17. 청구항 1에 있어서,
    상기 인터포저는 상기 제1 기판에 접촉하는 제1 면, 및 상기 제2 기판에 접촉하는 제2 면을 포함하고,
    상기 제1 면은 상기 제1 기판에 결합되는 제1 도전성 패드, 및 상기 제1 도전성 패드를 둘러싸는 제1 절연 영역을 포함하고,
    상기 제2 면은 상기 제2 기판에 결합되는 제2 도전성 패드, 및 상기 제2 도전성 패드를 둘러싸는 제2 절연 영역을 포함하고,
    상기 제1 부분에 포함된 비아들은, 상기 제1 방향으로 볼 때,
    상기 제1 도전성 패드와 상기 제2 도전성 패드 사이에 위치하는 제1 비아, 상기 제1 도전성 패드와 상기 제2 절연 영역 사이에 위치하는 제2 비아, 상기 제1 절연 영역과 상기 제2 도전성 패드 사이에 위치하는 제3 비아, 및 상기 제1 절연 영역과 상기 제2 절연 영역 사이에 위치하는 제4 비아를 포함하는 전자 장치.
18. 청구항 17에 있어서,
    상기 제1 방향으로 볼 때, 상기 제1 도전성 패드의 제1 영역은 상기 제2 도전성 패드와 부분적으로 마주보고,
    상기 제1 방향으로 볼 때, 상기 제1 도전성 패드의 제2 영역은 제2 절연 영역과 마주보는 전자 장치.
19. 청구항 18에 있어서,
    상기 제1 기판은 상기 제1 도전성 패드와 솔더링되는 제1 도전성 영역을 포함하고,
    상기 제2 기판은 상기 제2 도전성 패드와 솔더링되는 제2 도전성 영역을 포함하고,
    상기 제1 도전성 영역과 상기 제2 도전성 영역은 상기 제1 방향으로 볼 때, 적어도 부분적으로 엇갈리는 전자 장치.
20. 청구항 1에 있어서,
    상기 인터포저는 상기 인터포저의 표면을 형성하는 절연성의 커버층, 및 상기 커버층 아래에 배치되는 도전층을 포함하고,
    상기 도전층은 상기 제1 부분에 대응되도록 연장되고 상기 제1 부분에 포함된 비아들 각각에 연결되는 도전성 패턴을 포함하는 전자 장치.

Images