CN109309064A - 芯片器件、电路板及数字货币挖矿机 - Google Patents

芯片器件、电路板及数字货币挖矿机 Download PDF

Info

Publication number
CN109309064A
CN109309064A CN201810908906.1A CN201810908906A CN109309064A CN 109309064 A CN109309064 A CN 109309064A CN 201810908906 A CN201810908906 A CN 201810908906A CN 109309064 A CN109309064 A CN 109309064A
Authority
CN
China
Prior art keywords
chip device
crystal grain
chip
heat dissipating
dissipating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810908906.1A
Other languages
English (en)
Inventor
卢战勇
吴敬杰
张楠赓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canaan Creative Co Ltd
Original Assignee
Canaan Creative Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canaan Creative Co Ltd filed Critical Canaan Creative Co Ltd
Priority to CN201810908906.1A priority Critical patent/CN109309064A/zh
Publication of CN109309064A publication Critical patent/CN109309064A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开提出了一种芯片器件,包括:至少一个芯片,所述芯片包括晶粒,所述晶粒的背部是裸露的;形成并覆盖在所述晶粒的裸露背部上的金属介质层;以及覆盖在所述金属介质层上的散热层,其中,所述散热层延伸超出所述裸露背部的边缘。通过以上结构,改善了该芯片器件的散热效率。另外还公开了一种包括该芯片器件的电路板及数字货币挖矿机。

Description

芯片器件、电路板及数字货币挖矿机
技术领域
本发明涉及芯片散热技术领域,具体涉及芯片器件、包括该芯片器件的电路板及数字货币挖矿机,其中该芯片器件带有高效散热结构。
背景技术
随着芯片技术的不断发展,芯片的运行速度越来越快,处理能力越来越强,同时芯片在运行时产生的热量通常也会越多,这就需要采用更加高效的散热结构对芯片进行散热,避免芯片在运行时温度过高而导致芯片运行速度下降甚至芯片损坏。
在现有技术中,例如在中国专利申请公开CN107507813A中公开了一种散热片及安装了这种散热片的芯片,其中散热片包括底片和与底片连接的多个竖片,散热片的底片与芯片贴合,用于对芯片进行散热。但是,该散热片的底片仅部分与芯片贴合,因此导致散热片与芯片的接触面积小,使得从芯片到散热片的热传递效率不高,从而散热片对芯片的散热效果并不理想。
发明内容
鉴于上述问题,提出了一种克服上述问题或者至少部分地解决上述问题的芯片器件、电路板及数字货币挖矿机,用于解决现有技术中存在的芯片散热不够高效的缺陷。
依据本发明的第一方面,提供了一种芯片器件,包括:
至少一个芯片,所述芯片包括晶粒,所述晶粒的背部是裸露的;
形成并覆盖在所述晶粒的裸露背部上的金属介质层;以及
覆盖在所述金属介质层上的散热层;其中,所述散热层延伸超出所述裸露背部的边缘。
上述晶粒的背部是指当芯片安装在电路板上时,晶粒的、背向电路板的那一表面,即,与晶粒的面向电路板的表面相对的表面。背部裸露的晶粒的封装形式可以为ExposedDie形式,但是又不限于该封装形式,例如也可以是Bare Die、FCBGA(Flip Chip Ball GridArray,覆晶式球栅阵列封装结构)、FCCSP(Flip Chip Chip Scale Package,倒装芯片芯片级封装)、WLCSP(Wafer Level Chip Scale Package,晶圆级芯片级封装)、InFO(Integrated Fan-Out,集成扇出型晶圆级封装结构)/FOWLP(Fan Out Wafer LevelPackage,扇出型晶圆级封装结构)/FOPLP(Fan-Out Panel Level Package,扇出型面板级封装结构)、LGA(Land Grid Array,栅格阵列封装)等其它封装形式,只要晶粒背部裸露未被封装即可用于本发明的技术方案中,甚至晶粒的背面及四周均未封装时亦可适用于本发明的技术方案,或者也可以是在对晶粒封装之后再对该封装进行处理以使晶粒背部裸露出来,本发明不限于此。
优选地,所述芯片器件还可以包括:设置在所述散热层上的散热片。
优选地,在所述芯片器件中,金属介质层通过晶背金属化过程(BackSideMetallization process)形成在晶粒的背部上。
优选地,在所述芯片器件中,芯片还包括封装所述晶粒的封装部,封装部暴露晶粒的背部,且散热层覆盖所述晶粒以及晶粒周围的至少一部分封装部。
优选地,在所述芯片器件中,金属介质层形成为使得金属介质层的、面向散热层的上表面与封装部的、面向散热层的上表面在同一平面中。
优选地,在所述芯片器件中,金属介质层与晶粒直接接触,并且与散热层直接接触。
优选地,在所述芯片器件中,散热层由金属制成,并且通过焊接或通过热界面材料粘接而设置在金属介质层上。
优选地,在所述芯片器件中,散热片通过热界面材料或焊接而贴合在散热层上。
优选地,在所述芯片器件中,热界面材料为金属热界面材料或非金属热界面材料。
优选地,在所述芯片器件中,所述散热片与所述散热层是由相同材料一体形成的,这相当于在这两者之间不存在热界面材料。
优选地,在所述芯片器件中,金属介质层为钛层或钛合金层。
优选地,在所述芯片器件中,散热层为铜层,厚度在0.3mm至1.0mm的范围内。该厚度不限于此,例如也可以在0.1mm至1.5mm的范围内,例如为0.7mm。
优选地,在所述芯片器件中,所述散热层覆盖全部所述封装部,即覆盖封装部的全部上表面。
根据本发明的另一方面,提供了一种电路板,包括:PCB板(即,印刷电路板);以及固定在PCB板上的如上所述的芯片器件。
根据本发明的另一方面,提供了一种数字货币挖矿机,包括运算板,所述运算板包括如上所述的芯片器件。
由于晶粒的背部是裸露的,而且在晶粒背部与金属介质层之间、在金属介质层与散热层之间不存在影响热传递的非金属介质,使得芯片产生的热能够快速有效地传递到散热层,从而进一步通过散热片散热。此外,与晶粒背部的裸露面积相比,散热层的面积更大,使得能够更加快速有效地从晶粒背部吸收热量,进而将吸收的热量高效地散发出去以及传递到散热片。
上述说明仅是本发明技术方案的概述,以便能够更清楚地了解本发明的技术手段,从而可依照说明书的内容予以实施。为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举说明本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是根据本发明实施例的芯片器件的示意图,其中示出了芯片器件的剖视图;
图2是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件的剖视图;
图3是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件的剖视图;
图4是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件的剖视图;
图5是根据本发明另一实施例的具有本发明的芯片器件的电路板的示意图,其中示出了该电路板的剖视图;
图6是根据本发明另一实施例的具有本发明的芯片器件的数字货币挖矿机的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
图1是根据本发明实施例的芯片器件100的示意图。如图1所示,该芯片器件100包括:
至少一个芯片101,所述芯片101包括晶粒102,该晶粒102的背部102a是裸露的;
形成并覆盖在晶粒102的背部上的金属介质层104;以及
覆盖在金属介质层104上的散热层105,其中,散热层105延伸超出裸露背部102a的边缘。
在这里,散热层105用于通过金属介质层104从芯片101吸收由晶粒102产生的热量,金属介质层104优选是完全覆盖晶粒102的背部102a的所有裸露部分,而散热层105完全覆盖金属介质层104并延伸超出晶粒102的背部102a的边缘,使得散热层105在于背部102a平行的平面中的面积大于背部102a的面积,从而芯片101产生的热量能够快速通过其背部102a经由金属介质层104而传递到散热层105以便散发。同时,晶粒102向封装部103扩散的热量,也可以由散热层105与封装部103相接触位置进行扩散,以达到散热目的。
芯片101也可以包括封装该晶粒102的封装部103,封装部103暴露晶粒102的背部102a。如图1所示,芯片101采用Exposed die封装形式,封装部103可以为模塑料(moldingcompound)。在这种情况下,散热层105覆盖晶粒102的整个背部102a以及晶粒102周围的至少一部分封装部103,当然也可以覆盖晶粒102的整个背部102a以及晶粒102周围的全部封装部103。
晶粒102通过设置于基底108中的导电线路110以及管脚109与例如外部电路板电连接。
在图1中,示出芯片102的背部102a是全部裸露的,当然也可以是该背部102a的一部分是裸露的。
在这里,芯片101也可以没有封装部103,即,晶粒102是完全裸露的,不仅其背部102a裸露,而且其四周也是裸露的。
如图1所示,本发明实施例中的芯片器件100还可以包括:设置在散热层105上的散热片107。在这里,对散热片107的具体形式没有限制,只要其能够良好贴合在散热层105上即可。
在本文中,晶粒102的背部102a是指当芯片101安装在电路板上时,晶粒102上背向该电路板的那一表面,即,与晶粒102的面向电路板的表面相对的表面。在本文中,背部裸露的晶粒102的封装形式可以为Exposed Die形式,但是又不限于该封装形式,例如也可以是Bare Die/FCBGA(如图2所示)、WLCSP(如图3所示)、InFO/FOWLP/FOPLP(如图4所示)等其它封装形式。也就是说,本发明的技术方案不仅适用于Exposed Die封装形式,也同样适用于其它使晶粒背部裸露的封装形式,例如Bare Die/FCBGA、WLCSP、InFO/FOWLP/FOPLP、FCCSP、LGA等其它封装形式,只要芯片的晶粒背部是裸露未封装的即可,或者也可以是不对晶粒进行封装,或者在对晶粒封装之后再对该封装进行处理以使晶粒背部裸露出来,本发明不限于此。
由于晶粒102的背部102a是裸露的,而且在晶粒背部102a与金属介质层104之间、在金属介质层104与散热层105之间不存在影响热传递的非金属介质,使得芯片101产生的热能够快速有效地传递到散热层105,从而进一步通过散热片107散热。此外,与晶粒背部102a的裸露面积相比,散热层105的面积更大,使得能够更加快速有效地从晶粒背部102a吸收热量(也相当于增大了晶粒背部的散热面积),进而将吸收的热量高效地散发出去以及传递到散热片107。
但是在现有技术中,没有设置类似于本发明中的散热层105。而且,在现有技术中,散热片往往通过非金属热界面材料与芯片贴合,在这种情况下,由于非金属热界面材料的导热性不佳,而且芯片的晶粒并非裸露,使得从晶粒到散热片的热传递效率较低,影响散热效果。然而,本发明的上述技术方案避免了现有技术中存在的这些问题。
在本发明的实施例中,金属介质层104可以通过晶背金属化过程(BackSideMetallization process)形成在晶粒102的背部102a上,例如,在晶背金属化过程中,可以通过在晶粒背部102a蒸镀或溅镀一层或多层金属来形成金属介质层104。金属介质层104的形成工艺也可以包括但不限于:电镀、溅射、阳极氧化、物理气相沉积(PVD)、化学气相乘积(CVD)、光刻、蚀刻、激光等工艺,也可以是以上工艺的组合。
在本发明的实施例中,金属介质层104可以形成为使其面向散热层105的上表面与封装部103的面向散热层105的上表面在同一平面中。这样,使得散热层105能够与金属介质层104及封装部103紧密贴合,以利于从晶粒102到散热层105的热传递。
在本发明的实施例中,金属介质层104与晶粒102直接接触,并且与散热层105直接接触。散热层105可以由金属制成,并且可以通过焊接或通过热界面材料粘接而设置在金属介质层104上。这样,利用了金属的良好导热性,使得晶粒102产生的热量能够畅通地传递到散热层105。而且由于金属之间的结合紧密且牢固,使得金属介质层104能够牢固地固定在晶粒的背部上。而在现有技术中,在晶粒或芯片与散热片之间往往存在非金属热界面材料层,而非金属热界面材料层的热传递性能往往不佳,从而影响了由晶粒/芯片产生的热量到散热片的热传递效率。
在本发明的实施例中,散热片107通过热界面材料106或焊接而贴合在散热层105上。热界面材料106可以为金属热界面材料或非金属热界面材料,本发明对此没有限制。另外,散热片107与散热层105也可以是由相同材料一体形成的,这相当于不存在热界面材料106。
在本发明的实施例中,散热层105可以为铜层,厚度例如在0.3mm至1.0mm的范围内。该厚度不限于此,例如也可以在0.1mm至1.5mm的范围内,例如为0.7mm。金属介质层104的厚度可以根据晶背金属化过程以及实际需要来设定,例如可以具有在10nm至1000nm的范围内的厚度,但是本发明并不限于此,金属介质层104也可以具有其它适当厚度。
在本发明的实施例中,金属介质层104可以是、但不限于由如下材料形成:钛Ti、镍Ni、锡Sn、银Ag、金Au、钒V、铝Al、钯Pd、铜Cu、锌Zn、铬Cr、钼Mo、钨W和锆Zr之一或者以上所列材料的组合(即合金),例如为钛层或钛合金层,金属介质层104也可以是多层结构,例如为两层或更多层不同金属材料的结构。其中,钛具有重量轻、强度高、耐高温的特点,而且钛与其他金属的结合牢固,因此在本发明实施例中与晶粒102背部的连接良好,同时由于钛的化学物理特性稳定,因此不易扩散到相邻金属层中,可以起到很好的扩散阻挡作用。
在本发明的实施例中,可以理解,如有必要,同一散热层105也可以覆盖多个芯片101的晶粒。
本发明的技术方案也可以适用于其它封装形式的芯片,只要其中芯片的晶粒的背部是未封装而裸露的即可。下面结合图2-4进行进一步说明。
图2是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件200的剖视图。
图2所示实施例中的芯片器件200与图1所示实施例中的芯片器件100的区别在于芯片201和封装部203。由于芯片器件200中的芯片201采用Bare Die/FCBGA封装形式,所以封装部203(例如底部填充胶)的高度在从晶粒102的四周边缘向外的方向上逐渐降低,从而在晶粒102周围、在散热层105下方形成有空隙202,而图1中所示实施例中的封装部103的高度保持不变,从而封装部103与散热层105贴合。
需要注意,图2所示实施例中的、与图1所示实施例中的部件具有相同编号的部件与图1中所示的相同,因此在此不再赘述。
图3是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件300的剖视图。
图3所示实施例中的芯片器件300与图1所示实施例中的芯片器件100的区别在于芯片301。由于芯片器件300中的芯片301采用WLCSP封装形式,所以晶粒102周围没有封装部,不仅背部102a是裸露的,其四周侧面也是裸露的。另外,由于采用WLCSP封装,因此基底108中相应采用了WLCSP RDL(重布线层)310,而非普通导电线路110。
需要注意,图3所示实施例中的、与图1所示实施例中的部件具有相同编号的部件与图1中所示的相同,因此在此不再赘述。
图4是根据本发明另一实施例的芯片器件的示意图,其中示出了芯片器件400的剖视图。
图4所示实施例中的芯片器件400与图1所示实施例中的芯片器件100的区别在于芯片401。由于芯片器件400中的芯片401采用InFO/FOWLP/FOPLP封装形式,所以晶粒102的背部102a也是裸露的,晶粒102a四周例如采用模塑料进行封装。另外,由于采用InFO/FOWLP/FOPLP封装,因此基底108中相应采用了RDL(重布线层)410,而非普通导电线路110。
需要注意,图4所示实施例中的、与图1所示实施例中的部件具有相同编号的部件与图1中所示的相同,因此在此不再赘述。
以上仅是通过几个实施例对本公开的晶片封装结构进行了说明,但本公开并不限于此,除FCCSP和WLCSP外,
根据本发明的另一实施例,如图5所示,提供了一种电路板500,包括:PCB板501;以及固定在PCB板501上的如上实施例中所述的任何芯片器件100、200、300、400。
根据本发明的另一实施例,如图6所示,提供了一种数字货币挖矿机600,包括至少一个运算板601,所述运算板601包括如上实施例中所述的任何芯片器件100、200、300、400。
在本说明书中描述了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实施。在一些实例中,并未详细示出公知的方法、结构和技术,以避免对本说明书的理解模糊不清。
本领域那些技术人员可以理解,可以对实施例中的装置中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个装置中。可以把实施例中的若干模块组合成一个模块或单元或组件,以及此外可以把它们分成多个模块或单元或组件。除了这样的特征和/或过程或者模块中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的替代特征来代替。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。

Claims (15)

1.一种芯片器件,包括:
至少一个芯片,所述芯片包括晶粒,所述晶粒的背部是裸露的;
形成并覆盖在所述晶粒的裸露背部上的金属介质层;以及
覆盖在所述金属介质层上的散热层;
其中,所述散热层延伸超出所述裸露背部的边缘。
2.根据权利要求1所述的芯片器件,还包括:设置在所述散热层上的散热片。
3.根据权利要求1所述的芯片器件,其中所述金属介质层通过晶背金属化过程形成在所述晶粒的背部上。
4.根据权利要求1所述的芯片器件,所述芯片还包括封装所述晶粒的封装部,所述封装部暴露所述晶粒的背部,且所述散热层覆盖所述晶粒以及所述晶粒周围的至少一部分所述封装部。
5.根据权利要求4所述的芯片器件,其中所述金属介质层形成为使得所述金属介质层的、面向所述散热层的上表面与所述封装部的、面向所述散热层的上表面在同一平面中。
6.根据权利要求1至5中任一项所述的芯片器件,其中所述金属介质层与所述晶粒直接接触,并且与所述散热层直接接触。
7.根据权利要求1至5中任一项所述的芯片器件,其中所述散热层由金属制成,并且通过焊接或通过热界面材料粘接而设置在所述金属介质层上。
8.根据权利要求2所述的芯片器件,其中所述散热片通过热界面材料或焊接而贴合在所述散热层上。
9.根据权利要求8所述的芯片器件,其中所述热界面材料为金属热界面材料或非金属热界面材料。
10.根据权利要求2所述的芯片器件,其中所述散热片与所述散热层是由相同材料一体形成的。
11.根据权利要求1至5中任一项所述的芯片器件,其中所述金属介质层为钛层或钛合金层。
12.根据权利要求1至5中任一项所述的芯片器件,其中所述散热层为铜层,厚度在0.3mm至1.0mm的范围内。
13.根据权利要求4至5中任一项所述的芯片器件,其中所述散热层覆盖全部所述封装部。
14.一种电路板,其特征在于,包括:
PCB板;以及
根据权利要求1至13中任一项所述的芯片器件,其固定在所述PCB板上。
15.一种数字货币挖矿机,包括运算板,所述运算板包括根据权利要求1-13中任一项所述的芯片器件。
CN201810908906.1A 2018-08-10 2018-08-10 芯片器件、电路板及数字货币挖矿机 Withdrawn CN109309064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810908906.1A CN109309064A (zh) 2018-08-10 2018-08-10 芯片器件、电路板及数字货币挖矿机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810908906.1A CN109309064A (zh) 2018-08-10 2018-08-10 芯片器件、电路板及数字货币挖矿机

Publications (1)

Publication Number Publication Date
CN109309064A true CN109309064A (zh) 2019-02-05

Family

ID=65223830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810908906.1A Withdrawn CN109309064A (zh) 2018-08-10 2018-08-10 芯片器件、电路板及数字货币挖矿机

Country Status (1)

Country Link
CN (1) CN109309064A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265306A (zh) * 2019-05-20 2019-09-20 芯原微电子(上海)股份有限公司 一种无芯基板封装结构及其制造方法
CN112490208A (zh) * 2020-12-31 2021-03-12 合肥祖安投资合伙企业(有限合伙) 具有电感的芯片封装结构
WO2023179557A1 (zh) * 2022-03-22 2023-09-28 北京嘉楠捷思信息技术有限公司 散热器、电路板和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075420A1 (en) * 2005-09-30 2007-04-05 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN102130018A (zh) * 2010-12-08 2011-07-20 华为终端有限公司 芯片散热方法、相关装置和系统
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺
CN208538831U (zh) * 2018-08-10 2019-02-22 北京嘉楠捷思信息技术有限公司 芯片器件、电路板及数字货币挖矿机

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075420A1 (en) * 2005-09-30 2007-04-05 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN102130018A (zh) * 2010-12-08 2011-07-20 华为终端有限公司 芯片散热方法、相关装置和系统
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺
CN208538831U (zh) * 2018-08-10 2019-02-22 北京嘉楠捷思信息技术有限公司 芯片器件、电路板及数字货币挖矿机

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265306A (zh) * 2019-05-20 2019-09-20 芯原微电子(上海)股份有限公司 一种无芯基板封装结构及其制造方法
CN112490208A (zh) * 2020-12-31 2021-03-12 合肥祖安投资合伙企业(有限合伙) 具有电感的芯片封装结构
WO2023179557A1 (zh) * 2022-03-22 2023-09-28 北京嘉楠捷思信息技术有限公司 散热器、电路板和电子设备

Similar Documents

Publication Publication Date Title
US9741638B2 (en) Thermal structure for integrated circuit package
US7023089B1 (en) Low temperature packaging apparatus and method
US7671466B2 (en) Semiconductor package having heat dissipating device with cooling fluid
US7119432B2 (en) Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
KR101245114B1 (ko) 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스
EP1889290B1 (en) Integrated circuit die attach using backside heat spreader
CN109309064A (zh) 芯片器件、电路板及数字货币挖矿机
US20090250807A1 (en) Electronic Component and Method for its Production
US20080242003A1 (en) Integrated circuit devices with integral heat sinks
KR20200050411A (ko) 향상된 열 방산을 갖는 반도체 디바이스 및 그 제조 방법
EP2913856A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP5607092B2 (ja) パッケージ構造およびその製造方法
CN208538831U (zh) 芯片器件、电路板及数字货币挖矿机
US11469156B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
KR20230120966A (ko) 패키지 구조 및 그 제조 방법
CN208538830U (zh) 芯片器件、电路板及数字货币挖矿机
US11488922B2 (en) Back side metallization
EP3693991B1 (en) Heat sink design for flip chip ball grid array
CN110828399A (zh) 芯片器件、电路板及数字货币挖矿机
US10217713B2 (en) Semiconductor device attached to an exposed pad
CN118039619A (zh) 多层堆叠芯片封装结构及封装方法
KR20220164946A (ko) 반도체 패키지
JPH04354342A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190205

WW01 Invention patent application withdrawn after publication