CN108520867A - 封装结构及焊接方法 - Google Patents

封装结构及焊接方法 Download PDF

Info

Publication number
CN108520867A
CN108520867A CN201810355870.9A CN201810355870A CN108520867A CN 108520867 A CN108520867 A CN 108520867A CN 201810355870 A CN201810355870 A CN 201810355870A CN 108520867 A CN108520867 A CN 108520867A
Authority
CN
China
Prior art keywords
gold
plated region
encapsulating structure
length
metal heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810355870.9A
Other languages
English (en)
Other versions
CN108520867B (zh
Inventor
陈传兴
邱原
吴鼎皞
季洪虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Original Assignee
Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tong Fu Chaowei Semiconductor Co Ltd filed Critical Suzhou Tong Fu Chaowei Semiconductor Co Ltd
Priority to CN201810355870.9A priority Critical patent/CN108520867B/zh
Publication of CN108520867A publication Critical patent/CN108520867A/zh
Application granted granted Critical
Publication of CN108520867B publication Critical patent/CN108520867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装结构及焊接方法，其中封装结构包括：基板连接层；位于所述基板连接层部分表面的芯片；位于所述芯片顶部表面的金属导热层；位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域与所述金属导热层表面接触，所述非镀金区域与所述金属导热层表面不接触，所述非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起。所述封装结构的散热性得到提高。

Description

封装结构及焊接方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种封装结构及焊接方法。
背景技术
BGA(ball grid Array)封装产品是一种重要的电子封装产品。BGA(ball gridArray)封装产品的组成部分包括：BGA基片和PCB板。BGA基片和PCB板通过BGA基片中的焊球焊接在一起。
所述BGA基片包括散热盖，所述散热盖用于为BGA基片在工作的过程中产生的热量散发至外界环境。
然而，现有的BGA封装产品的散热性能较差。
发明内容
本发明解决的问题是提供一种封装结构及焊接方法，以提高封装结构的散热性。
为解决上述问题，本发明提供一种封装结构，包括：基板连接层；位于所述基板连接层部分表面的芯片；位于所述芯片顶部表面的金属导热层；位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域与所述金属导热层表面接触，所述非镀金区域与所述金属导热层表面不接触，所述非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起。
可选的，环绕所述镀金区域的凸起一体成型；所述凸起呈环状结构，所述凸起具有环绕所述镀金区域的内侧壁和环绕所述内侧壁的外侧壁。
可选的，所述凸起的内侧壁至所述镀金区域的边缘之间的距离为0毫米～5毫米。
可选的，所述内侧壁至所述外侧壁之间的距离为0.5毫米～10毫米。
可选的，所述凸起在环绕镀金区域的方向上各区域的高度一致。
可选的，所述凸起的高度为0.1毫米～2毫米。
可选的，所述凸起在环绕镀金区域的方向上包括若干第一凸起区，所述凸起在环绕镀金区域的方向上还包括位于相邻第一凸起区之间的第二凸起区，所述第一凸起区沿环绕镀金区域的方向上的尺寸大于第二凸起区沿环绕镀金区域的方向上的尺寸，所述第二凸起区的高度小于所述第一凸起区的高度。
可选的，环绕所述镀金区域的凸起数量为若干个，所述若干个凸起沿环绕所述镀金区域的方向进行排列；所述封装结构还包括：位于相邻凸起之间的非镀金区域中的凹槽。
可选的，各凸起沿环绕镀金区域的方向上的尺寸大于各凹槽沿环绕镀金区域的方向上的尺寸。
可选的，所述散热盖还包括侧盖，所述侧盖与所述顶盖连接，所述侧盖位于所述基板连接层的边缘区域上且位于芯片的侧部，所述顶盖位于所述侧盖、金属导热层和芯片上。
可选的，所述金属导热层的材料为铟、铟合金或银合金。
可选的，所述镀金区域朝向所述金属导热层的表面具有第一镀层，第一镀层与所述金属导热层表面接触，所述第一镀层的材料为金；所述非镀金区域朝向基板连接层的表面具有第二镀层，所述第二镀层的材料为镍。
可选的，所述芯片投影至所述散热盖的形状呈矩形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域的表面形状呈矩形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
可选的，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
可选的，所述最大位置误差为0.3mm～0.4mm。
本发明还提供一种焊接方法，包括：提供上述任意一项所述的封装结构；对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的封装结构中，所述非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起，所述凸起能够阻拦金属导热层在高温回炉焊的过程中向非镀金区域流动，避免芯片和散热盖之间的金属导热层的材料减少，避免金属导热层与散热盖的接触面积减少，避免金属导热层的导热性能变差，因此封装结构的散热性能得到提高。
本发明技术方案提供的焊接方法中，尽管所述高温回流焊采用的温度大于所述金属导热层的熔点，但是由于所焊接的封装结构的非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起，所述凸起能够阻拦金属导热层在高温回炉焊的过程中向非镀金区域流动，因此避免芯片和散热盖之间的金属导热层的材料减少，避免金属导热层与散热盖的接触面积减少，避免金属导热层的导热性能变差，进而提高封装结构在高温回流焊过程中的散热性。
附图说明
图1是一种封装结构的结构示意图；
图2是本发明一实施例中封装结构的结构示意图；
图3是本发明一种散热盖的俯视图；
图4是本发明另一种散热盖的俯视图。
具体实施方式
正如背景技术所述，现有技术形成的封装结构的性能较差。
一种封装结构，请参考图1，包括：基板连接层100；位于所述基板连接层100部分表面的芯片110；位于所述芯片110顶部表面的金属导热层120；位于所述基板连接层100上的散热盖130；所述散热盖130包括顶盖131，所述顶盖包括镀金区域1311和位于镀金区域1311周围的非镀金区域1312。
所述镀金区域1311的内表面与所述金属导热层120表面接触。所述镀金区域1311的内表面的材料为金，这样使得在金属导热层120与散热盖130焊接一起的过程，金属导热层120在镀金区域1311内表面的浸润效果好。
然而，由于封装结构在后续的工艺中还要经过高温回流焊接，具体的，需要将封装结构中位于基板连接层100底部的焊球140焊接至PCB板上。而焊球140的材料一般为锡，所述金属导热层120的材料一般为铟，锡的熔点大于铟的熔点。因此，在将焊球140焊接至PCB板上采用的高温回流焊的过程中，金属导热层120会熔化成为液态状，加之非镀金区域1312的内表面的浸润性较差，因此导致金属导热层120流动至非镀金区域1312；其次，所述金属导热层120中残留一些助焊剂，所述助焊剂为将散热盖130的镀金区域与基板连接层100焊接在一起时残留在金属导热层120中的材料，那么在进行上述高温回流焊的过程中，金属导热层120中残留的助焊剂在高温的条件下容易挥发而释放气体，在释放气体的过程中也会排挤液态的金属导热层120材料，导致金属导热层120流动至非镀金区域1312。金属导热层120流动至非镀金区域1312的缺点包括：金属导热层120与散热盖130的接触面积减少，金属导热层120的导热性能变差。综上，导致封装结构的散热性能变差。
在此基础上，本发明提供一种封装结构，包括：散热盖，所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域与所述金属导热层表面接触，所述非镀金区域与所述金属导热层表面不接触，所述非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起。所述封装结构的散热性得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本实施例提供一种封装结构，请参考图2，包括：
基板连接层200；
位于所述基板连接层200部分表面的芯片210；
位于所述芯片210顶部表面的金属导热层220；
位于所述基板连接层200上的散热盖230，所述散热盖230围成的空间容纳所述芯片210和金属导热层220；
所述散热盖230包括顶盖231，所述顶盖231包括镀金区域A和位于镀金区域A周围的非镀金区域B，所述镀金区域A与所述金属导热层220表面接触，所述非镀金区域B与所述金属导热层220表面不接触，所述非镀金区域B具有朝向基板连接层200且环绕所述镀金区域A的凸起2311。
所述镀金区域A朝向所述金属导热层220的表面具有第一镀层，第一镀层与所述金属导热层220表面接触，所述第一镀层的材料为金；所述非镀金区域B朝向基板连接层200的表面具有第二镀层，所述第二镀层的材料为镍。本实施例中，第二镀层还延伸至镀金区域A表面，延伸至镀金区域A表面的第二镀层被第一镀层覆盖，具体的，先在镀金区域A和非镀金区域B朝向基板连接层200的表面整个镀第二镀层，之后仅在位于镀金区域A的第二镀层表面镀第一镀层。
本实施例中，第一表面就是第一镀层朝向金属导热层220的表面，第二表面为非镀金区域B中第二镀层朝向基板连接层200的表面。
第一镀层与所述金属导热层220表面接触，第一镀层的材料为金，这样使得在金属导热层220与散热盖230焊接一起的过程，金属导热层220在镀金区域A内表面的浸润效果好，有利于提高金属导热层220与散热盖230的焊接质量。
所述凸起2311能够阻拦金属导热层220在高温回炉焊的过程中向非镀金区域B流动，避免芯片210和散热盖230之间的金属导热层220的材料减少，避免金属导热层220与散热盖230的接触面积减少，避免金属导热层220的导热性能变差，本实施例的封装结构的散热性能得到提高。
需要说明的是，本实施例中，凸起2311的表面也具有第二镀层。
所述芯片210在散热盖230表面的投影位于所述镀金区域A内，所述镀金区域A的面积大于所述芯片210的顶部表面面积。
本实施例中，所述金属导热层220仅覆盖芯片210的部分顶部表面，且金属导热层220的边缘至芯片210的边缘之间的距离大于0mm且小于等于0.005mm。在其它实施例中，金属导热层220覆盖芯片210的整个顶部表面，金属导热层220投影在散热盖230表面的区域与芯片210投影在散热盖230表面的区域重合。
本实施例中，结合参考图2和图3，环绕所述镀金区域A的凸起2311一体成型；所述凸起2311呈环状结构，所述凸起2311具有环绕所述镀金区域A的内侧壁2311a和环绕所述内侧壁2311a的外侧壁2311b。
本实施例中，所述凸起2311的内侧壁2311a至所述镀金区域A的边缘之间的距离为0毫米～5毫米，利于有效的围挡住金属导热层220在后续高温回流焊中的流动。
在一个具体的实施例中，参考图3，所述凸起2311的内侧壁2311a至所述镀金区域A的边缘之间的距离为零。在其它具体的实施例中，所述凸起的内侧壁至所述镀金区域的边缘之间的距离大于零且小于5毫米。
当所述凸起2311的内侧壁至所述镀金区域边缘之间的距离大于零且小于1毫米时，小于1毫米的好处包括：凸起2311的围挡作用更有效，减小金属导热层220的材料流动和扩散的距离。
本实施例中，参考图3，所述内侧壁2311a至所述外侧壁2311b之间的距离为0.5毫米～10毫米。所述内侧壁2311a至所述外侧壁2311b之间的距离选择此范围的意义在于：若所述内侧壁2311a至所述外侧壁2311b之间的距离小于0.5毫米，则散热盖230加工难度大，凸起2311的顶部宽度小于凸起2311的底部宽度，因此凸起2311对金属导热层220材料的围挡作用变差；若所述内侧壁2311a至所述外侧壁2311b之间的距离大于10毫米，则当凸起2311投影在散热盖230表面的几何形状对称性较差时，如凸起2311投影在散热盖230表面的几何形状为长方环，散热盖230在高低温变换过程中，凸起2311在不同方向产生的应力差别不同，容易让散热盖230在高低温变换过程中发生翘曲。
本实施例中，所述凸起2311的顶部宽度等于凸起2311的底部宽度。
本实施例中，所述凸起2311在环绕镀金区域A的方向上各区域的高度一致。
本实施例中，所述凸起2311的高度为0.1毫米～2毫米，若所述凸起2311的高度大于2毫米，则受到散热盖230至基板连接层200之间空间的限制；若所述凸起2311的高度小于0.1毫米，则凸起2311对金属导热层220的材料的围挡作用较差。
在另一个实施例中，凸起在环绕镀金区域A的方向上包括若干第一凸起区，所述凸起在环绕镀金区域A的方向上还包括位于相邻第一凸起区之间的第二凸起区，各第一凸起区沿环绕镀金区域A的方向上的尺寸大于各第二凸起区沿环绕镀金区域A的方向上的尺寸，所述第二凸起区的高度小于所述第一凸起区的高度。具体的，各第二凸起区沿环绕镀金区域A的方向上的尺寸为0.1毫米～1毫米，第一凸起区的高度为第二凸起区的高度的0.1毫米～2毫米。
第一凸起区的第二凸起区的位置设置具有以下特点：第一凸起区相对于第二凸起区更靠近封装结构的排气口，这样设置的好处包括：在将散热盖230和金属导热层220焊接在一起的工艺为回流焊接工艺，而回流焊接工艺存在抽真空的步骤，在此基础上，高度相对较高的第一凸起区靠近封装结构的排气口，第一凸起区能有效的阻挡抽真空的步骤对金属导热层220液态材料的抽吸，进而避免金属导热层220液态材料受到所述抽真空的步骤的影响而形变或流动，在后续的高温回流焊接过程中，第一凸起区也能有效的阻挡抽真空的步骤对金属导热层220液态材料的抽吸，且第一凸起区的高度有效的阻拦金属导热层220在高温回炉焊的过程中向非镀金区域B流动，另一方面，第二凸起区的高度起到阻拦金属导热层220在高温回炉焊的过程中向非镀金区域B流动的作用的同时，高度相对较低的第二凸起区利于金属导热层220中残留的助焊剂在高温回炉焊的过程中向外排气，高度相对较低的第二凸起区也利于在焊接散热盖230和金属导热层220的过程中的排气。
在其它实施例中，参考图4，环绕所述镀金区域A的凸起4311数量为若干个，所述若干个凸起4311沿环绕所述镀金区域A的方向进行排列；所述封装结构还包括：位于相邻凸起4311之间的非镀金区域B中的凹槽4312。
所述凹槽4312将镀金区域A和凹槽4312外围的非镀金区域B隔离，因此，所述凹槽4312的存在也具有防止金属导热层220在高温回炉焊的过程中向非镀金区域B流动的作用。
在一个具体的实施例中，参考图4，各凸起4311沿环绕镀金区域的方向上的尺寸大于各凹槽4312沿环绕镀金区域方向上的尺寸。
所述凹槽4312的深度需要选择合适的范围，若所述凹槽4312的深度大于1毫米，则导致过量的散热材料很容易的流动到凹槽4312中，从而残留在芯片210和散热盖230之间的金属导热层220减少，降低了封装结构的散热性能；若所述凹槽4312的深度小于0.1毫米，则凹槽4312防止金属导热层220在高温回炉焊的过程中向非镀金区域B流动的效果较差。
所述散热盖230还包括侧盖232，所述侧盖232与所述顶盖231连接，所述侧盖232位于所述基板连接层200的边缘区域上且位于芯片210的侧部，所述顶盖231位于所述侧盖232、金属导热层220和芯片210上。所述散热盖230用于将封装结构内部的热量散发至外界环境中。
所述金属导热层220的材料为铟、铟合金或银合金，选择这些材料的好处包括：业界导热性能优越的散热材料为铟、铟合金或银合金。
所述金属导热层220的作用包括：将芯片210在工作时产生的热量传导至散热盖230。
本实施例中，所述封装结构为BGA(ball grid Array)结构，所述封装结构还包括：位于基板连接层100底部的焊球240。所述焊球240的材料为锡、锡银合金、锡银铜合金或锡铅合金。
所述焊球240的材料选择锡、锡银合金或锡银铜合金的好处包括：绿色环保，可靠性好等。所述焊球240的材料选择锡铅合金的好处是：浸润性好，工艺温度低等。
本实施例的封装结构中，散热盖230和基板连接层200的边缘区域并不是完全封死的，而是在部分区域留有一些小开口(即封装结构的排气口)，这样利于高温回炉焊中残留在金属导热层220中的助焊剂挥发排出至外界环境。
本实施例中，所述芯片210投影至所述散热盖230的形状呈矩形，所述芯片210投影至所述散热盖230的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域A的表面形状呈矩形，所述镀金区域A的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
在其它实施例中，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
所述最大位置误差为0.3mm～0.4mm。
当芯片的中心对准镀金区域A的中心时，芯片的边缘至镀金区域A的边缘之间的距离为目标距离，在实际工艺中，芯片的中心可能会与镀金区域A的中心有小的偏离，所述最大位置误差指的就是：所述偏离在工艺精度上允许发生最大程度时，芯片的边缘至镀金区域A的边缘之间的实际距离。
在上述芯片210与镀金区域A的位置关系中，严格控制镀金区域A的面积，使得在保证将金属导热层220与散热盖230的镀金区域A在误差范围内焊接在一起的同时，镀金区域A的面积相对芯片210顶部表面的面积不至于过大，相比现有的镀金区域的面积，本实施例的镀金区域A的面积被缩小。在金属导热层220的材料在镀金区域A表面的浸润性由于在非镀金区域B表面的浸润性的基础上，缩小的镀金区域A可以控制金属导热层220在高温回流焊时向外流动。
本发明另一实施例还提供一种焊接方法，包括：
提供上述的封装结构(参考图2)；
对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层220的熔点。
具体的，本实施例中，将所述焊球240焊接至PCB板上，使得封装结构和PCB板组装在一起。
由于焊球240的熔点大于金属导热层220的熔点，因此需要使高温回流焊的温度大于金属导热层220的熔点，具体的，所述高温回流焊采用的温度为217摄氏度～220摄氏度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种封装结构，其特征在于，包括：
基板连接层；
位于所述基板连接层部分表面的芯片；
位于所述芯片顶部表面的金属导热层；
位于所述基板连接层上的散热盖，所述散热盖围成的空间容纳所述芯片和金属导热层；
所述散热盖包括顶盖，所述顶盖包括镀金区域和位于镀金区域周围的非镀金区域，所述镀金区域与所述金属导热层表面接触，所述非镀金区域与所述金属导热层表面不接触，所述非镀金区域具有朝向基板连接层且环绕所述镀金区域的凸起。
2.根据权利要求1所述的封装结构，其特征在于，环绕所述镀金区域的凸起一体成型；所述凸起呈环状结构，所述凸起具有环绕所述镀金区域的内侧壁和环绕所述内侧壁的外侧壁。
3.根据权利要求2所述的封装结构，其特征在于，所述凸起的内侧壁至所述镀金区域的边缘之间的距离为0毫米～5毫米。
4.根据权利要求2所述的封装结构，其特征在于，所述内侧壁至所述外侧壁之间的距离为0.5毫米～10毫米。
5.根据权利要求2所述的封装结构，其特征在于，所述凸起在环绕镀金区域的方向上各区域的高度一致。
6.根据权利要求5所述的封装结构，其特征在于，所述凸起的高度为0.1毫米～2毫米。
7.根据权利要求2所述的封装结构，其特征在于，所述凸起在环绕镀金区域的方向上包括若干第一凸起区，所述凸起在环绕镀金区域的方向上还包括位于相邻第一凸起区之间的第二凸起区，所述第一凸起区沿环绕镀金区域的方向上的尺寸大于第二凸起区沿环绕镀金区域的方向上的尺寸，所述第二凸起区的高度小于所述第一凸起区的高度。
8.根据权利要求1所述的封装结构，其特征在于，环绕所述镀金区域的凸起数量为若干个，所述若干个凸起沿环绕所述镀金区域的方向进行排列；所述封装结构还包括：位于相邻凸起之间的非镀金区域中的凹槽。
9.根据权利要求8所述的封装结构，其特征在于，各凸起沿环绕镀金区域的方向上的尺寸大于各凹槽沿环绕镀金区域的方向上的尺寸。
10.根据权利要求1所述的封装结构，其特征在于，所述散热盖还包括侧盖，所述侧盖与所述顶盖连接，所述侧盖位于所述基板连接层的边缘区域上且位于芯片的侧部，所述顶盖位于所述侧盖、金属导热层和芯片上。
11.根据权利要求1所述的封装结构，其特征在于，所述金属导热层的材料为铟、铟合金或银合金。
12.根据权利要求1所述的封装结构，其特征在于，所述镀金区域朝向所述金属导热层的表面具有第一镀层，第一镀层与所述金属导热层表面接触，所述第一镀层的材料为金；所述非镀金区域朝向基板连接层的表面具有第二镀层，所述第二镀层的材料为镍。
13.根据权利要求1所述的封装结构，其特征在于，所述芯片投影至所述散热盖的形状呈矩形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度大于第二边的长度；所述镀金区域的表面形状呈矩形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度大于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；
所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
14.根据权利要求1所述的封装结构，其特征在于，所述芯片投影至所述散热盖的形状呈方形，所述芯片投影至所述散热盖的形状具有相对的两条第一边、以及相对的两条第二边，第一边分别和第二边的两端连接，第一边的长度等于第二边的长度；所述镀金区域的表面形状呈方形，所述镀金区域的表面形状具有相对的两条第三边、以及相对的两条第四边，第三边分别和第四边的两端连接，第三边的长度等于第四边的长度；所述第一边平行于所述第三边，所述第二边平行于所述第四边；
所述第三边的长度等于第一边的长度与2倍的最大位置误差之和；所述第四边的长度等于第二边的长度与2倍的最大位置误差之和。
15.根据权利要求13或14所述的封装结构，其特征在于，所述最大位置误差为0.3mm～0.4mm。
16.一种焊接方法，其特征在于，包括：
提供如权利要求1至15任意一项所述的封装结构；
对所述封装结构进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点。
CN201810355870.9A 2018-04-19 2018-04-19 封装结构及焊接方法 Active CN108520867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810355870.9A CN108520867B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810355870.9A CN108520867B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Publications (2)

Publication Number Publication Date
CN108520867A true CN108520867A (zh) 2018-09-11
CN108520867B CN108520867B (zh) 2020-05-15

Family

ID=63429732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810355870.9A Active CN108520867B (zh) 2018-04-19 2018-04-19 封装结构及焊接方法

Country Status (1)

Country Link
CN (1) CN108520867B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887891A (zh) * 2019-03-08 2019-06-14 苏州通富超威半导体有限公司 封装结构及其形成方法
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
CN110416097A (zh) * 2019-06-12 2019-11-05 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN111446218A (zh) * 2020-03-31 2020-07-24 上海兆芯集成电路有限公司 芯片封装体
CN113594102A (zh) * 2021-07-26 2021-11-02 苏州通富超威半导体有限公司 散热盖及制作方法和芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887891A (zh) * 2019-03-08 2019-06-14 苏州通富超威半导体有限公司 封装结构及其形成方法
CN109887891B (zh) * 2019-03-08 2021-01-22 苏州通富超威半导体有限公司 封装结构及其形成方法
US11450732B2 (en) 2019-03-08 2022-09-20 Suzhou Tf-Amd Semiconductor Co. Ltd. Structure for capacitor protection, package structure, and method of forming package structure
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
CN110416097A (zh) * 2019-06-12 2019-11-05 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN110416097B (zh) * 2019-06-12 2021-05-11 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
CN111446218A (zh) * 2020-03-31 2020-07-24 上海兆芯集成电路有限公司 芯片封装体
CN111446219A (zh) * 2020-03-31 2020-07-24 上海兆芯集成电路有限公司 芯片封装体
CN113594102A (zh) * 2021-07-26 2021-11-02 苏州通富超威半导体有限公司 散热盖及制作方法和芯片封装结构
CN113594102B (zh) * 2021-07-26 2024-05-28 苏州通富超威半导体有限公司 散热盖及制作方法和芯片封装结构

Also Published As

Publication number Publication date
CN108520867B (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN108520867A (zh) 封装结构及焊接方法
CN108493165A (zh) 封装结构及焊接方法
TWI601219B (zh) 電子封裝件及其製法
WO2015080161A1 (ja) ベース板及びベース板を備えた半導体装置
CN112701087B (zh) 一种封装结构及封装方法
CN110416097A (zh) 防止铟金属溢出的封装结构及封装方法
CN108550558A (zh) 封装结构及焊接方法
KR101060924B1 (ko) 패키지 기판용 리드핀
CN111128912A (zh) 封装结构及其制备方法
JP2011222706A (ja) 半導体パッケージ
CN111739855B (zh) 一种封装结构及封装结构的形成方法
TWI730703B (zh) 晶片封裝體
TWI471992B (zh) 具有導電凸塊之半導體裝置、封裝結構及製法
CN106548993A (zh) 一种晶圆封装结构
US5372296A (en) Graphite lid seal fixture
US11837573B2 (en) Chip bonding apparatus and method of manufacturing semiconductor device using the apparatus
CN109243987B (zh) 倒装结构及倒装方法
CN109887891A (zh) 封装结构及其形成方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
CN106449563A (zh) 一种具有鳍形结构的晶圆封装
KR101099052B1 (ko) 냉각 판 및 그 제조방법
CN106449561A (zh) 一种具有散热结构的晶圆封装
CN220672564U (zh) 芯片封装结构
US20220415745A1 (en) Semiconductor packages including recesses to contain solder
CN217485436U (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant