CN106548993A - 一种晶圆封装结构 - Google Patents

一种晶圆封装结构 Download PDF

Info

Publication number
CN106548993A
CN106548993A CN201611058170.0A CN201611058170A CN106548993A CN 106548993 A CN106548993 A CN 106548993A CN 201611058170 A CN201611058170 A CN 201611058170A CN 106548993 A CN106548993 A CN 106548993A
Authority
CN
China
Prior art keywords
heat
packaging structure
conducting layer
wafer packaging
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611058170.0A
Other languages
English (en)
Other versions
CN106548993B (zh
Inventor
王汉清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhuoyu Intelligent Technology Co ltd
Original Assignee
Nantong Voight Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Voight Optoelectronics Technology Co Ltd filed Critical Nantong Voight Optoelectronics Technology Co Ltd
Priority to CN201811015830.6A priority Critical patent/CN109378299B/zh
Priority to CN201611058170.0A priority patent/CN106548993B/zh
Priority to CN201811015831.0A priority patent/CN109378300B/zh
Publication of CN106548993A publication Critical patent/CN106548993A/zh
Application granted granted Critical
Publication of CN106548993B publication Critical patent/CN106548993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种晶圆封装结构，其特征在于，包括：半导体衬底，具有相对的上表面和下表面；位于所述上表面的多个焊盘；位于所述多个焊盘上的多个焊球；围绕所述多个焊盘和焊球的阻焊层；围绕所述阻焊层的金属导热层，所述金属导热层仅位于所述上表面的边缘；位于所述下表面的散热层；以及连接所述金属导热层和所述散热层的多个导热通孔。

Description

一种晶圆封装结构
技术领域
本发明涉及一种半导体封装件，尤指一种具有散热结构的晶圆封装结构。
背景技术
利用封装技术将电子元件的体积减至最小并提高产品的集成度 (Integration)，是制造电子产品的趋势。同时，基于现今电子产品的功能需求，在产品内的有限空间必须设置最多的电子元件，因此使电子产品内供设置电子元件的位置的大小相当于电子元件的尺寸。因此， 电子元件之外观公差大小亦成为需要控管的项目。
以目前35mm×35mm尺寸的半导体封装件为例，该半导体封装件的平面单边公差不得大于0.2mm，亦即，该半导体封装的外距介于 37.98mm至35.02mm之间；而若为更小的半导体封装件，甚至会到正负0.1mm左右。所以，如果要用人力检查半导体封装件的基板的边缘位置实在困难，所以现在普遍导入自动检查机进行检查。
然而，在应用自动检查机进行前述半导体封装件时，会发生误判的情况，而其原因在于一般托盘多为黑色或深色，而半导体封装件表面的拒焊层也是深色，使得影像传感器常无法分辨出半导体封装件的基板的边缘界限，因此导致误判。
同时，由于静电放电(Electrostatic Discharge，ESD)会产生烧毁、 劣化半导体金属层或发生潜在性失效等，所以，就电子元件而言必须相当注重静电防护功能。
最后，由于集成度的不断提升，高密度器件的晶圆衬底上将产生大量的热，当热量过大，温度过高，就会导致器件的失效，因而，封装的散热性能也是必须考虑的问题。
发明内容
基于解决上述封装中的问题，本发明提供了一种晶圆封装结构，包括：
半导体衬底，具有相对的上表面和下表面；
位于所述上表面的多个焊盘；
位于所述多个焊盘上的多个焊球；
围绕所述多个焊盘和焊球的阻焊层；
围绕所述阻焊层的金属导热层，所述金属导热层仅位于所述上表面的边缘；
位于所述下表面的散热层；以及
连接所述金属导热层和所述散热层的多个导热通孔。
根据本发明的实施例，所述金属导热层的厚度与所述阻焊层的厚度相同。
根据本发明的实施例，所述阻焊层的边缘具有阶梯形状，所述金属导热层内侧与该阶梯形状相匹配。
根据本发明的实施例，所述阻焊层的边缘与上表面具有一夹角，该夹角为锐角，且朝向所述金属导热层。
根据本发明的实施例，所述阻焊层的上表面上具有一环形凹槽，所述凹槽深度小于阻焊层的厚度，且所述凹槽介于最外层的焊球与所述金属导热层之间。
根据本发明的实施例，所述金属导热层的材料选自Cu和Ni中的至少一种。
根据本发明的实施例，所述导热通孔可以填充导电材料，优选为Cu或Au。
根据本发明的实施例，所述导热通孔可以填充非导电材料，优选为Al2O3。
根据本发明的实施例，所述散热层的材料为金属。
根据本发明的实施例，所述散热层为散热鳍片结构。
本发明的技术方案，利用上表面周边的金属导热层进行第一步散热，然后通过导热通孔将一部分热量传导至下表面的散热层上，散热层面积大，散热效率高，且不易对上表面的器件造成影响，极大的提高了散热效率，保证了封装的可靠性；并且周边的金属导热层和导热通孔具有电磁屏蔽作用，保证其他电子部件对封装件的干扰；边缘的金属导热层与阻焊层颜色不同，可以轻易的分辨出边缘位置。
附图说明
图1为第一晶圆封装结构的剖面图；
图2为第一晶圆封装结构的俯视图；
图3为第二晶圆封装结构的剖面图；
图4为第三晶圆封装结构的剖面图；
图5为第四晶圆封装结构的剖面图。
具体实施方式
参见图1，本发明提供了第一种晶圆封装结构，包括：
半导体衬底10，具有相对的上表面和下表面；
位于所述上表面的多个焊盘11；
位于所述多个焊盘上的多个焊球13；
围绕所述多个焊盘11和焊球13的阻焊层12；
围绕所述阻焊层12的金属导热层14，所述金属导热层14仅位于所述上表面的边缘；
位于所述下表面的散热层15；以及
连接所述金属导热层14和所述散热层15的多个导热通孔16。
参见图2可知，焊球13呈阵列分布，阻焊层围绕所述焊球13，金属导热层14是环绕所述阻焊层12的形状，多个导热通孔位于金属导热层14的下方，也位于衬底的边缘位置。
其中，所述金属导热层14的厚度与所述阻焊层12的厚度相同，并且阻焊层12的边缘与所述金属导热层14紧密接触，一起完全覆盖衬底上表面。
参见图3，所述阻焊12的边缘可以具有阶梯形状，所述金属导热层14内侧与该阶梯形状相匹配（紧密接触），此时，可以防止在制造金属导热层14时，多余的金属材料覆盖至焊球位置处。
参见图4，所述阻焊层12的边缘与上表面具有一夹角18，该夹角为锐角，且朝向所述金属导热层。
参见图5，所述阻焊层12的上表面上具有一环形凹槽19，所述凹槽19深度小于阻焊层12的厚度，且所述凹槽19介于最外层的焊球13与所述金属导热层14之间。该环形凹槽19可以适应性的加入图1、3、4所示的实施例中以防止在制造金属导热层14时，多余的金属材料覆盖至焊球位置处。
此外，根据本发明的实施例，所述金属导热层14的材料选自Cu和Ni中的至少一种。所述导热通孔16可以填充导电材料，优选为Cu或Au；所述导热通孔16也可以填充非导电材料，优选为Al2O3。所述散热层15的材料为金属或散热键合片等。所述散热层也可以为散热鳍片结构（未示出）。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种晶圆封装结构，其特征在于，包括：
半导体衬底，具有相对的上表面和下表面；
位于所述上表面的多个焊盘；
位于所述多个焊盘上的多个焊球；
围绕所述多个焊盘和焊球的阻焊层；
围绕所述阻焊层的金属导热层，所述金属导热层仅位于所述上表面的边缘；
位于所述下表面的散热层；以及
连接所述金属导热层和所述散热层的多个导热通孔。
2.根据权利要求1所述的晶圆封装结构，其特征在于，所述金属导热层的厚度与所述阻焊层的厚度相同。
3.根据权利要求2所述的晶圆封装结构，其特征在于，所述阻焊层的边缘具有阶梯形状，所述金属导热层内侧与该阶梯形状相匹配。
4.根据权利要求2所述的晶圆封装结构，其特征在于，所述阻焊层的边缘与上表面具有一夹角，该夹角为锐角，且朝向所述金属导热层。
5.根据权利要求2所述的晶圆封装结构，其特征在于，所述阻焊层的上表面上具有一环形凹槽，所述凹槽深度小于阻焊层的厚度，且所述凹槽介于最外层的焊球与所述金属导热层之间。
6.根据权利要求1所述的晶圆封装结构，其特征在于，所述金属导热层的材料选自Cu和Ni中的至少一种。
7.根据权利要求1所述的晶圆封装结构，其特征在于，所述导热通孔可以填充导电材料，优选为Cu或Au。
8.根据权利要求1所述的晶圆封装结构，其特征在于，所述导热通孔可以填充非导电材料，优选为Al2O3。
9.根据权利要求1所述的晶圆封装结构，其特征在于，所述散热层的材料为金属。
10.根据权利要求1所述的晶圆封装结构，其特征在于，所述散热层为散热鳍片结构。
CN201611058170.0A 2016-11-27 2016-11-27 一种晶圆封装结构 Active CN106548993B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811015830.6A CN109378299B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201611058170.0A CN106548993B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201811015831.0A CN109378300B (zh) 2016-11-27 2016-11-27 晶圆封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611058170.0A CN106548993B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201811015830.6A Division CN109378299B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201811015831.0A Division CN109378300B (zh) 2016-11-27 2016-11-27 晶圆封装结构

Publications (2)

Publication Number Publication Date
CN106548993A true CN106548993A (zh) 2017-03-29
CN106548993B CN106548993B (zh) 2018-09-28

Family

ID=58395962

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201611058170.0A Active CN106548993B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201811015830.6A Active CN109378299B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201811015831.0A Active CN109378300B (zh) 2016-11-27 2016-11-27 晶圆封装结构

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201811015830.6A Active CN109378299B (zh) 2016-11-27 2016-11-27 一种晶圆封装结构
CN201811015831.0A Active CN109378300B (zh) 2016-11-27 2016-11-27 晶圆封装结构

Country Status (1)

Country Link
CN (3) CN106548993B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739805A (zh) * 2020-06-30 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN116057701A (zh) * 2020-09-02 2023-05-02 高通股份有限公司 用于封装件和模块的电磁干扰屏蔽
CN117276218A (zh) * 2023-11-23 2023-12-22 天通瑞宏科技有限公司 一种半导体封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US20080237310A1 (en) * 2007-03-26 2008-10-02 Shanggar Periaman Die backside wire bond technology for single or stacked die package
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN104900768A (zh) * 2015-04-14 2015-09-09 芜湖九瓷电子科技有限公司 一种led用氧化铝陶瓷基板制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
CN101800207B (zh) * 2010-03-12 2011-10-26 苏州晶方半导体科技股份有限公司 半导体器件的封装结构及其制造方法
CN102376689A (zh) * 2011-09-09 2012-03-14 华中科技大学 具有台阶的硅通孔结构及其制备工艺
TWI462256B (zh) * 2011-11-02 2014-11-21 Chipmos Technologies Inc 晶片封裝結構
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US20080237310A1 (en) * 2007-03-26 2008-10-02 Shanggar Periaman Die backside wire bond technology for single or stacked die package
CN104795372A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种指纹识别传感器芯片的封装结构
CN104900768A (zh) * 2015-04-14 2015-09-09 芜湖九瓷电子科技有限公司 一种led用氧化铝陶瓷基板制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739805A (zh) * 2020-06-30 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111739805B (zh) * 2020-06-30 2022-12-23 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN116057701A (zh) * 2020-09-02 2023-05-02 高通股份有限公司 用于封装件和模块的电磁干扰屏蔽
CN117276218A (zh) * 2023-11-23 2023-12-22 天通瑞宏科技有限公司 一种半导体封装结构

Also Published As

Publication number Publication date
CN109378300B (zh) 2020-05-15
CN109378299A (zh) 2019-02-22
CN109378299B (zh) 2020-05-15
CN106548993B (zh) 2018-09-28
CN109378300A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
US9107290B1 (en) Package structure and stacked package module with the same
TWI654734B (zh) 堆疊型半導體封裝
US8193625B2 (en) Stacked-chip packaging structure and fabrication method thereof
TW201630084A (zh) 半導體封裝結構及半導體製程
KR102228461B1 (ko) 반도체 패키지 장치
TW200816423A (en) Semiconductor device and method for manufacturing the same
CN103000591B (zh) 芯片封装件的环结构
TWI544584B (zh) Copper substrate with barrier structure and manufacturing method thereof
CN106548993A (zh) 一种晶圆封装结构
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US8420955B2 (en) Lead pin for package substrate
US20190043777A1 (en) Semiconductor package for increasing heat radiation efficiency
CN106449561B (zh) 一种具有散热结构的晶圆封装
CN106449563B (zh) 一种具有鳍形结构的晶圆封装
CN106449432B (zh) 一种晶圆封装结构的制造方法
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
CN101150103A (zh) 一种晶圆级芯片尺寸封装的线路及其制作方法
CN106449562B (zh) 一种具有散热结构的晶圆封装方法
CN106449443A (zh) 一种具有鳍形结构的晶圆封装方法
CN109887891B (zh) 封装结构及其形成方法
KR102486784B1 (ko) 반도체 패키지
TWI423405B (zh) 具載板之封裝結構
CN106971987B (zh) 半导体器件
US20140183249A1 (en) Substrate processing device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180824

Address after: 325600 West Liushi village, Yueqing, Zhejiang

Applicant after: YUEQING FENGJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 226300 window of science and technology, No. 266, New Century Avenue, Nantong hi tech Zone, Nantong, Jiangsu

Applicant before: NANTONG WOTE OPTOELECTRONICS TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190620

Address after: 226000 Xingyuan Road 288, Nantong High-tech Industrial Development Zone, Jiangsu Province

Patentee after: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Address before: 325600 West Liushi village, Yueqing, Zhejiang

Patentee before: YUEQING FENGJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wafer packaging structure

Effective date of registration: 20210715

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2021980006176

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220707

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2021980006176

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wafer packaging structure

Effective date of registration: 20220711

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2022980010133

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230608

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2022980010133

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wafer packaging structure

Effective date of registration: 20230612

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2023980043677

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2023980043677

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wafer packaging structure

Granted publication date: 20180928

Pledgee: Jiangsu Nantong Rural Commercial Bank Co.,Ltd. high tech Zone sub branch

Pledgor: Jiangsu Zhuoyu Intelligent Technology Co.,Ltd.

Registration number: Y2024980026337