CN117276218A - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN117276218A CN117276218A CN202311567801.1A CN202311567801A CN117276218A CN 117276218 A CN117276218 A CN 117276218A CN 202311567801 A CN202311567801 A CN 202311567801A CN 117276218 A CN117276218 A CN 117276218A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- heat
- heat dissipation
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 230000017525 heat dissipation Effects 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000010410 layer Substances 0.000 claims description 177
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000011241 protective layer Substances 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Abstract
本发明实施例公开了一种半导体封装结构，该半导体封装结构包括基板、芯片以及外部导热层。芯片位于基板的一侧，基板包括多个第一散热柱，多个第一散热柱位于基板的边缘区域，并在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积。外部导热层包封芯片和基板，且外部导热层与多个第一截面接触。上述技术方案中，位于多个第一散热柱在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积，即增加外部导热层与第一散热柱的接触面积，进而增加了外部导热层与第一散热柱的散热面积，提高了半导体封装结构的散热性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
半导体技术的进步使得芯片的尺寸得以不断缩小，倒逼着封装技术的发展和进步，也由此产生了各种各样的封装形式。当前功率器件的设计和发展具有低电感、高散热和高绝缘能力的属性特征，器件封装上呈现出模块化、多功能化和体积紧凑化的发展趋势。为实现封装器件低电感设计，器件封装结构更加紧凑，而芯片电压等级和封装模块的功率密度持续提高，给封装绝缘和器件散热带来挑战。在有限的封装空间内，如何把芯片的耗散热及时高效的释放到外界环境中以降低芯片结温及器件内部各封装材料的工作温度，已成为当前功率器件封装设计阶段需要考虑的重要问题之一。
发明内容
本发明实施例提供了一种半导体封装结构，通过设置每个第一散热柱在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积，进而增加了外部导热层与第一散热柱间的散热面积，提高了半导体封装结构的散热性能。
第一方面，本发明实施例提供了一种半导体封装结构，包括基板、芯片以及外部导热层；
所述芯片位于所述基板的一侧；
所述基板包括多个第一散热柱，多个所述第一散热柱位于所述基板的边缘区域，并在所述基板的侧面裸露出第一截面，所述第一截面的截面面积大于预设截面面积；
所述外部导热层包封所述芯片和所述基板，且所述外部导热层与多个所述第一截面接触。
可选的，所述第一散热柱包括半圆柱体，其中，所述第一截面包括所述半圆柱体的矩形侧面。
可选的，所述基板还包括多个第一功能柱，多个所述第一散热柱围绕多个所述第一功能柱，且所述第一散热柱贯穿所述基板，至少部分所述第一功能柱贯穿所述基板；
沿所述基板的厚度方向，所述芯片与至少部分所述第一功能柱交叠。
可选的，所述基板还包括多个铜板，所述铜板的延伸方向与所述基板所在平面的方向平行，且多个所述第一散热柱与所述铜板互联。
可选的，所述半导体封装结构还包括散热金属层和放热层；所述散热金属层位于所述基板靠近所述芯片的一侧表面，所述放热层位于所述芯片远离所述基板的一侧；
所述放热层包封所述芯片，且所述放热层与所述散热金属层接触。
可选的，所述半导体封装结构还包括散热金属层、防护层和放热层；所述散热金属层位于所述基板靠近所述芯片的一侧表面，所述防护层和所述放热层均位于所述芯片远离所述基板的一侧；
所述防护层包封所述芯片，且所述防护层与所述散热金属层接触；
所述放热层包封所述防护层，且所述放热层与所述散热金属层接触。
可选的，所述外部导热层包封所述放热层。
可选的，所述外部导热层的材料包括二氧化硅。
可选的，所述半导体封装结构还包括第一键合层、第二键合层和连接焊球；
所述连接焊球位于所述基板与所述芯片之间，且所述基板通过所述第一键合层与所述连接焊球键合，所述芯片通过所述第二键合层与所述连接焊球键合。
可选的，所述半导体封装结构还包括散热金属层，所述散热金属层位于所述基板靠近所述芯片的一侧表面；
所述散热金属层与所述第一键合层一体设置。
本发明实施例的半导体封装结构，包括基板、芯片以及外部导热层。芯片位于基板的一侧，基板包括多个第一散热柱，多个第一散热柱位于基板的边缘区域，并在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积。外部导热层包封芯片和基板，且外部导热层与多个第一截面接触。上述技术方案中，位于多个第一散热柱在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积，外部导热层与多个第一截面接触，即增加外部导热层与第一散热柱的接触面积，进而增加了外部导热层与第一散热柱的散热面积，提高了半导体封装结构的散热性能。
附图说明
图1是本发明实施例提供的一种半导体封装结构的俯视示意图；
图2是图1中沿A-A’方向的截面示意图；
图3是本发明实施例提供的一种第一散热柱的第一截面的示意图；
图4是本发明实施例提供的一种基板的俯视图；
图5是图1中沿A-A’方向的另一种截面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
需要说明的是，本发明的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于限定特定顺序。本发明下述各个实施例可以单独执行，各个实施例之间也可以相互结合执行，本发明实施例对此不作具体限制。
图1是本发明实施例提供的一种半导体封装结构的俯视示意图，图2是图1中沿A-A’方向的截面示意图，图3是本发明实施例提供的一种第一散热柱的第一截面的示意图。参见图1-图3，该半导体封装结构包括基板10、芯片20以及外部导热层30。芯片20位于基板10的一侧。基板10包括多个第一散热柱110，多个第一散热柱110位于基板10的边缘区域AA，并在基板10的侧面裸露出第一截面1101，第一截面1101的截面面积大于预设截面面积。外部导热层30包封芯片20和基板10，且外部导热层30与多个第一截面1101接触。
具体的，芯片20，或称集成电路（integrated circuit，IC）、微电路（microcircuit）、微芯片（microchip）和晶片（chip），是半导体领域中将电路小型化的一种方式。在芯片中主要包括半导体设备，如晶体管，以及被动组件等，并通常制造在半导体晶圆表面上。芯片20位于基板10的一侧，并与基板10电连接，一方面可以保证芯片20的正常工作，另一方面，芯片20与基板10电连接还可以通过基板10对芯片20进行散热。
基板10内还包括多个第一散热柱110，多个第一散热柱110均匀的分布在基板10的边缘区域AA，第一散热柱110的散热效率大于基板10的散热效率，进而芯片20工作所产生的热量，在传递至基板10后主要集中在多个第一散热柱110上。半导体封装结构还包括外部导热层30，外部导热层30包封芯片20和基板10，进而对芯片20和基板10进行保护。此外，外部导热层30还具有传导热量以进行散热的效果，进而设置外部导热层30与多个第一散热柱110接触，如此，外部导热层30可以将集中在多个第一散热柱110的热量快速均开进行散热，提高半导体封装器件的散热效果。此外，由于外部导热层30与多个第一散热柱110的接触面积越大，则外部导热层30的散热效率越大，进而设置第一散热柱110在基板10的侧面裸露出第一截面，且第一截面1101的截面面积大于预设截面面积，即增加了外部导热层30与第一散热柱110的接触面积，换句话说增加了外部导热层30与第一散热柱110的散热面积，进而增加了外部导热层30的散热效率，进一步提高了半导体封装结构的散热性能。
需要说明的是，本发明实施例不对预设截面面积的具体数值进行限制，本领域技术人员可以根据需要设置。
综上，本发明实施例公开的半导体封装结构包括基板、芯片以及外部导热层。芯片位于基板的一侧，基板包括多个第一散热柱，多个第一散热柱位于基板的边缘区域，并在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积。外部导热层包封芯片和基板，且外部导热层与多个第一截面接触。上述技术方案中，位于多个第一散热柱在基板的侧面裸露出第一截面，第一截面的截面面积大于预设截面面积，即增加外部导热层与第一散热柱的接触面积，进而增加了外部导热层与第一散热柱的散热面积，提高了半导体封装结构的散热性能。
可选的，图4是本发明实施例提供的一种基板的俯视图，参见图3和图4，第一散热柱110包括半圆柱体，其中，第一截面1101包括半圆柱体的矩形侧面。
具体的，第一散热柱110包括半圆柱体。其中，半圆柱体为完整的圆柱体沿圆形底面的直径竖直剖开后形成的，即圆柱体可以均分为两个完全相同的半圆柱体。半圆柱体包括半圆底面、半圆顶面、矩形侧面以及曲面。进而第一散热柱110可以理解为形状为圆柱体的散热柱，沿圆形底面的直径竖直剖开后形成，此时第一散热柱110在基板10的侧面裸露出矩形侧面，即第一截面1101，且所裸露出的第一截面1101为第一散热柱110的最大截面。如此，通过设置第一散热柱110包括半圆柱体，极大程度上增加了外部导热层30与第一散热柱110的接触面积，即增加了外部导热层30与第一散热柱110的散热面积，提高了外部导热层30的散热效率，进一步提高了半导体封装结构的散热性能。
可选的，在上述实施例的基础上继续参见图3和图4，基板10还包括多个第一功能柱（图中未示出），多个第一散热柱110围绕多个第一功能柱，且第一散热柱110贯穿基板，至少部分第一功能柱贯穿基板10。沿基板10的厚度方向，芯片20与至少部分第一功能柱交叠。
具体的，基板10包括连接柱连接柱包括多个第一散热柱110和多个第一功能柱第一散热柱110位于基板10的边缘区域AA，多个第一功能柱位于边缘区域AA所围绕的中心区域。其中，第一散热柱110用于进行散热，第一功能柱连接芯片20的功能引脚，用于实现芯片20与外部电路的功能交互。示例性的，第一散热柱110可以为半圆柱体，第一功能柱可以为圆柱体。或者可以理解为，连接柱为圆柱体，其中位于基板10边缘区域AA中的连接柱，沿圆形底面的直径竖直剖开后形成第一散热柱110，并在基板10的侧面裸露出第一截面1101，而未剖开的连接柱，即第一功能柱位于边缘区域AA所围绕的中心区域。此外，沿基板10的厚度方向，第一散热柱110贯穿基板10，即可以理解为在沿基板10的厚度方向增加第一散热柱110的高度，进而增加了第一散热柱110在基板10的侧面裸露的第一截面1101的截面面积，即进一步增加了外部导热层30与第一散热柱110的接触面积，提高了半导体封装结构的散热性能，另一方面沿基板10的厚度方向，芯片20与至少部分第一功能柱交叠，且至少部分第一功能柱贯穿基板10，示例性的，第一功能柱包括贯穿基板10的部分以及未贯穿基板10的部分，其中贯穿基板10的部分芯片20的功能引脚，用于实现芯片20与外部电路的功能交互。
在上述实施例的基础上，继续参见图4，基板10还包括多个铜板（图中未示出），铜板的延伸方向与基板10所在平面的方向平行，且多个第一散热柱110与铜板互联。
具体的，位于边缘区域AA的第一散热柱110不仅用于进行散热，还具有接地功能，进而设置多个第一散热柱110与延伸方向与基板10所在平面方向平行的铜板接触，以使多个第一散热柱110通过铜板互联。需要说明的是，多个第一功能柱同样可以通过铜板进行互联，而第一散热柱110和第一功能柱之间不互联。
可选的，在上述实施例的基础上，继续参见图2，半导体封装结构还包括散热金属层40和放热层50。散热金属层40位于基板10靠近芯片20的一侧表面，放热层50位于芯片20远离基板10的一侧。放热层50包封芯片20，且放热层50与散热金属层40接触。
具体的，可以通过覆膜工艺直接在芯片20上形成放热层50，放热层50包封芯片20，并与位于基板10靠近芯片20的一侧表面的散热金属层40接触，放热层50为高导热塑封材料，放热层50的材料可以包括环氧树脂和氧化铝等，氧化铝具有较高的热传导性能，进而放热层50包封芯片20，即放热层50直接与芯片20和顶面和侧面接触，可以将芯片20的顶面以及侧面的热量导走以对芯片20进行散热，此外，放热层50与散热金属层40接触，即芯片20的底面的热量通过散热金属层40传递至放热层50，放热层50可以将芯片20的底面的热量导走以对芯片20进行散热。进而通过设置放热层50包封芯片20，并与散热金属层40接触，扩展了半导体封装结构内部散热的散热路径，来降低芯片20的结温，提高了半导体封装结构的散热性能。
在又一实施例中，图5是图1中沿A-A’方向的另一种截面示意图，如图5所示，半导体封装结构还包括散热金属层40、防护层60和放热层50。散热金属层40位于基板10靠近芯片20的一侧表面，防护层60和放热层50均位于芯片20远离基板10的一侧。防护层60包封芯片20，且防护层60与散热金属层40接触。放热层50包封防护层60，且放热层50与散热金属层40接触。
示例性的，还可以通过Molding工艺在芯片20上形成放热层50。具体的，Molding工艺需要在芯片20上塑封放热层50，由于在塑封过程中可能会存在塑封料侵入到芯片20中，进而对芯片20与基板10的连接造成影响，因此，在塑封放热层50之前，需要在芯片20上先形成防护层60，通过防护层60来阻止塑封料的入侵，即防护层60包封芯片20，放热层50包封防护层60。其中，放热层50为高导热塑封材料，放热层50材料包括可以包括环氧树脂和氧化铝等等，氧化铝具有较高的热传导性能。防护层60的材料包括聚酯化合物，聚酯化合物的热传导性能较差，进而需要设置防护层60与散热金属层40接触，放热层50与散热金属层40接触，以使芯片20工作所产生的热量通过散热金属层40传递至放热层50，放热层50将热量导走以进行散热，扩展了半导体封装结构内部散热的散热路径，来降低芯片20的结温，提高了半导体封装结构的散热性能。
需要说明的是，本发明实施例中在放热层50和芯片20之间设置防护层60，进而防护层60、放热层50以及外部导热层30的多层结构可以提高半导体封装结构的憎水能力，即可以抵抗湿气入侵，避免封装失效。
可选的，在上述实施例的基础上，继续参见图2或者图5，外部导热层30包封放热层50。具体的，一方面，外部导热层30的散热效率大于放热层50的散热效率，外部导热层30包封放热层50，即外部导热层30直接与放热层50接触，进而外部导热层30可以将放热层50中的传输的热量快速均开以进行散热，提高了半导体封装结构的散热性能。另一方面，外部导热层30还能够对放热层50起到限位和压合的作用。示例性的，覆膜工艺所形成的放热层50，具有粘附性较低容易脱落，且固化过程中不同材质热膨胀系数的各向异性会使最后的封装产生翘曲等问题，进而通过在放热层50外侧溅射一层外部导热层30，可以对放热层50起到限位和压合的作用，进而可以减少放热层50脱落的风险，且可以降低最后的封装产生翘曲等不良影响。
需要说的是，Molding工艺所形成的放热层50，由于是通过模具并在压力和温度的作用下将裸露的芯片用环氧树脂塑封料封装保护起来，进而不存在覆膜工艺中的容易脱落，以及最后的封装产生翘曲的问题。
可选的，外部导热层30的材料包括二氧化硅。具体的，二氧化硅所形成的外部导热层30，相比于其他材料的外部导热层，具有更小的热膨胀系数、吸水率、内部应力以及收缩率，进而可以更好的保护芯片20，并且二氧化硅所形成的外部导热层30还具有较好的热传导性能，可以有效改善封装失效的问题。
可选的，在上述实施例的基础上，继续参见图2或者图5，半导体封装结构还包括第一键合层70、第二键合层90和连接焊球80。连接焊球80位于基板10与芯片20之间，且基板10通过第一键合层70与连接焊球80键合，芯片20通过第二键合层90与连接焊球80键合。
具体的，第一键合层70位于基板10靠近芯片20的一侧，第二键合层90位于芯片20靠近基板10的一侧，连接焊球80位于第一键合层70和第二键合层90之间，以使基板10通过第一键合层70与连接焊球80键合，芯片20通过第二键合层90与连接焊球80键合，即实现芯片20与基板10间的电连接，保证芯片20的正常工作。
可选的，继续参见图2或图5，半导体封装结构还包括散热金属层40，散热金属层40位于基板10靠近芯片20的一侧表面，散热金属层40与第一键合层70一体设置。
具体的，沿基板10的厚度方向，散热金属层40与芯片20错开设置，第一键合层70与芯片20交叠设置，散热金属层40与第一键合层70一体设置，即在制作时，散热金属层40与第一键合层70可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对散热金属层40与第一键合层70分别制作掩膜版，节省了成本，减少了制程数量，提高了生产效率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种半导体封装结构，其特征在于，包括基板、芯片以及外部导热层；
所述芯片位于所述基板的一侧；
所述基板包括多个第一散热柱，多个所述第一散热柱位于所述基板的边缘区域，并在所述基板的侧面裸露出第一截面，所述第一截面的截面面积大于预设截面面积；
所述外部导热层包封所述芯片和所述基板，且所述外部导热层与多个所述第一截面接触。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一散热柱包括半圆柱体，其中，所述第一截面包括所述半圆柱体的矩形侧面。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述基板还包括多个第一功能柱，多个所述第一散热柱围绕多个所述第一功能柱，且所述第一散热柱贯穿所述基板，至少部分所述第一功能柱贯穿所述基板；
沿所述基板的厚度方向，所述芯片与至少部分所述第一功能柱交叠。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述基板还包括多个铜板，所述铜板的延伸方向与所述基板所在平面的方向平行，且多个所述第一散热柱与所述铜板互联。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括散热金属层和放热层；所述散热金属层位于所述基板靠近所述芯片的一侧表面，所述放热层位于所述芯片远离所述基板的一侧；
所述放热层包封所述芯片，且所述放热层与所述散热金属层接触。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括散热金属层、防护层和放热层；所述散热金属层位于所述基板靠近所述芯片的一侧表面，所述防护层和所述放热层均位于所述芯片远离所述基板的一侧；
所述防护层包封所述芯片，且所述防护层与所述散热金属层接触；
所述放热层包封所述防护层，且所述放热层与所述散热金属层接触。
7.根据权利要求5或6所述的半导体封装结构，其特征在于，所述外部导热层包封所述放热层。
8.根据权利要求1所述的半导体封装结构，其特征在于，所述外部导热层的材料包括二氧化硅。
9.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第一键合层、第二键合层和连接焊球；
所述连接焊球位于所述基板与所述芯片之间，且所述基板通过所述第一键合层与所述连接焊球键合，所述芯片通过所述第二键合层与所述连接焊球键合。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述半导体封装结构还包括散热金属层，所述散热金属层位于所述基板靠近所述芯片的一侧表面；
所述散热金属层与所述第一键合层一体设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311567801.1A CN117276218A (zh) | 2023-11-23 | 2023-11-23 | 一种半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311567801.1A CN117276218A (zh) | 2023-11-23 | 2023-11-23 | 一种半导体封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276218A true CN117276218A (zh) | 2023-12-22 |
Family
ID=89206748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311567801.1A Pending CN117276218A (zh) | 2023-11-23 | 2023-11-23 | 一种半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276218A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683302A (zh) * | 2011-03-08 | 2012-09-19 | 中国科学院微电子研究所 | 一种用于单芯片封装和系统级封装的散热结构 |
| KR20130039392A (ko) * | 2011-10-12 | 2013-04-22 | 주식회사 루셈 | 칩에서 발생된 열을 방출하는 방열층을 구비한 반도체 칩 패키지 |
| CN103560117A (zh) * | 2013-10-31 | 2014-02-05 | 中国科学院微电子研究所 | 一种用于PoP封装的散热结构 |
| CN106548993A (zh) * | 2016-11-27 | 2017-03-29 | 南通沃特光电科技有限公司 | 一种晶圆封装结构 |
| CN112018055A (zh) * | 2020-11-02 | 2020-12-01 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽散热封装结构及其制备方法 |
| CN214203663U (zh) * | 2021-03-16 | 2021-09-14 | 上海闻泰信息技术有限公司 | 封装结构和电子设备 |
-
2023
- 2023-11-23 CN CN202311567801.1A patent/CN117276218A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683302A (zh) * | 2011-03-08 | 2012-09-19 | 中国科学院微电子研究所 | 一种用于单芯片封装和系统级封装的散热结构 |
| KR20130039392A (ko) * | 2011-10-12 | 2013-04-22 | 주식회사 루셈 | 칩에서 발생된 열을 방출하는 방열층을 구비한 반도체 칩 패키지 |
| CN103560117A (zh) * | 2013-10-31 | 2014-02-05 | 中国科学院微电子研究所 | 一种用于PoP封装的散热结构 |
| CN106548993A (zh) * | 2016-11-27 | 2017-03-29 | 南通沃特光电科技有限公司 | 一种晶圆封装结构 |
| CN112018055A (zh) * | 2020-11-02 | 2020-12-01 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽散热封装结构及其制备方法 |
| CN214203663U (zh) * | 2021-03-16 | 2021-09-14 | 上海闻泰信息技术有限公司 | 封装结构和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566320B2 (en) | Method for fabricating electronic package | |
| US9892996B2 (en) | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure | |
| US7511365B2 (en) | Thermal enhanced low profile package structure | |
| US6143590A (en) | Multi-chip semiconductor device and method of producing the same | |
| US9484282B2 (en) | Resin-sealed semiconductor device | |
| US7361986B2 (en) | Heat stud for stacked chip package | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| JP4454181B2 (ja) | 半導体装置 | |
| US7999371B1 (en) | Heat spreader package and method | |
| US7786571B2 (en) | Heat-conductive package structure | |
| US11387159B2 (en) | Chip package | |
| KR20150055857A (ko) | 반도체 패키지 및 그 제조 방법 | |
| US8746308B2 (en) | Manufacturing method of package carrier | |
| TW201415587A (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
| US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
| JP2000077576A (ja) | 半導体装置及びその製造方法 | |
| CN112928028A (zh) | 一种具有嵌入式线路的板级芯片封装方法及其封装结构 | |
| WO2014136735A1 (ja) | 半導体装置 | |
| CN117276218A (zh) | 一种半导体封装结构 | |
| JPH02307251A (ja) | 樹脂封止型半導体装置 | |
| CN115312406A (zh) | 芯片封装结构及制备方法 | |
| US20220077113A1 (en) | 3d stacked die package with molded integrated heat spreader | |
| CN210379025U (zh) | 功率器件封装结构 | |
| US9070657B2 (en) | Heat conductive substrate for integrated circuit package | |
| KR102654893B1 (ko) | 반도체 패키지 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |