CN111446219A - 芯片封装体 - Google Patents

芯片封装体 Download PDF

Info

Publication number
CN111446219A
CN111446219A CN202010380983.1A CN202010380983A CN111446219A CN 111446219 A CN111446219 A CN 111446219A CN 202010380983 A CN202010380983 A CN 202010380983A CN 111446219 A CN111446219 A CN 111446219A
Authority
CN
China
Prior art keywords
chip
heat dissipation
heat
dissipation cover
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010380983.1A
Other languages
English (en)
Other versions
CN111446219B (zh
Inventor
陈伟政
张文远
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Publication of CN111446219A publication Critical patent/CN111446219A/zh
Application granted granted Critical
Publication of CN111446219B publication Critical patent/CN111446219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种芯片封装体，其包括一封装基板、一芯片、一散热盖及一导热材料。芯片以倒装接合方式安装在封装基板上。散热盖安装在封装基板上并笼罩芯片。导热材料填充于芯片与散热盖之间。散热盖可具有朝向芯片的一内面及位于内面的一止挡墙，且止挡墙将导热材料局限于芯片与散热盖的内面之间。通过散热盖的止挡墙可阻挡导热材料的延伸，以避免造成污染。

Description

芯片封装体
技术领域
本发明涉及一种芯片封装体，且特别是涉及一种带有散热器的半导体芯片封装体。
背景技术
倒装封装是一种常见的将半导体集成电路芯片安装在封装基板上的技术。就采用倒装封装的芯片封装体而言，可在封装基板上安装散热盖，以保护芯片的外观并提供散热路径。
发明内容
本发明提供一种芯片封装体，以保护芯片外观并提供散热路径。
本发明提供一实施例的一种芯片封装体包括一封装基板、一芯片、一散热盖及一导热材料。芯片安装在封装基板上。散热盖安装在封装基板上并笼罩芯片。导热材料填充于芯片与散热盖之间。散热盖具有朝向芯片的一内面及位于内面的一止挡墙，且止挡墙将导热材料局限于芯片与散热盖的内面之间。散热盖具有位于内面的至少一凸结构，且导热材料延伸至凸结构。
本发明提供另一实施例的一种芯片封装体包括一封装基板、一芯片、一散热盖及一导热材料。芯片安装在封装基板上。散热盖安装在封装基板上并笼罩芯片。导热材料填充于芯片与散热盖之间。散热盖具有位于内面的至少一凸结构，且导热材料延伸至凸结构。
基于上述，在本发明的上述实施例中，通过散热盖的止挡墙可阻挡导热材料的延伸，以避免造成污染。通过散热盖的凸结构可调整导热材料的厚度在预定范围内，以确保导热材料与散热盖的接合，同时有助于提升散热效果。
附图说明
图1是本发明的一实施例的一种芯片封装体的剖面示意图；
图2是图1之芯片封装体的散热盖的仰视图；
图3A是本发明的另一实施例的一种芯片封装体的剖面示意图；
图3B是图3A之芯片封装体的局部放大图；
图4A是图3A之芯片封装体的散热盖的仰视图；
图4B是本发明的另一实施例的一种芯片封装体的散热盖的仰视图；
图4C是本发明的另一实施例的一种芯片封装体的散热盖的仰视图；
图5是本发明的另一实施例的一种芯片封装体的散热盖的局部剖视图；
图6A至图6D分别是本发明的多个实施例的一种芯片封装体的散热盖的局部剖视图；
图7A至图7D分别是本发明的多个实施例的一种芯片封装体的散热盖的局部剖视图；
图8A是本发明的另一实施例的一种芯片封装体的剖面示意图；
图8B是图8A之芯片封装体的局部放大图；
图9A是图8A之芯片封装体的散热盖的仰视图；
图9B是本发明的另一实施例的一种芯片封装体的散热盖的仰视图；
图9C是本发明的另一实施例的一种芯片封装体的散热盖的仰视图；
图10A至图10D分别是本发明的多个实施例的一种芯片封装体的散热盖的局部剖视图。
符号说明
100:芯片封装体
110:封装基板
120:芯片
120a:主动(有源)面
120b:背面
121:导电凸块
122:底胶
130:散热盖
130a:内面
131:止挡墙
132:凸结构
133:凹结构
140:导热材料
具体实施方式
请参考图1，在本实施例中，芯片封装体100包括一封装基板110、一芯片120、一散热盖130及一导热材料140。芯片120以倒装接合方式安装在封装基板110上。散热盖130安装在封装基板110上并笼罩芯片120。导热材料140填充于芯片120与散热盖130之间。具体而言，芯片120例如是半导体集成电路芯片(semiconductor IC chip)。在本实施例中，经由多个导电凸块121(conductive bump)将芯片120的一主动面120a安装至封装基板110上，并在芯片120与封装基板110之间施以底胶122(underfill)来包围这些导电凸块121。散热盖130可采用金属材质所制作并以焊接方式安装在封装基板110上。导热材料140位于在芯片120与散热盖130之间，以将芯片120的热传导至散热盖130。导热材料140可包括焊料(solder)。在一实施例中，导热材料140可为具有高导热系数的材料。
请参考图1及图2，在本实施例中，散热盖130具有朝向芯片120的一内面130a及位于内面130a的一止挡墙131，而止挡墙131将导热材料140局限于芯片120与散热盖130之间，以避免导热材料140溢流并延伸至非预期的位置而造成污染。此外，当导热材料140采用焊料时，止挡墙131可用于阻挡导热材料140，以避免使用焊料的导热材料140的延伸所可能造成的电性短路。在本实施例中，由于止挡墙131的设置，导热材料140仅会覆盖于芯片120的背面120a，而不会溢流至芯片120的侧面。在一实施例中，以散热盖130的内面130a为基准，止挡墙131的高度(厚度)会大于导热材料140的高度(厚度)，以有效阻隔导热材料140的延伸。也就是说，止挡墙131是位于导热材料140的侧面以及芯片120的部分侧面。
在本实施例中，止挡墙131可位于芯片120在散热盖130的内面130a的投影的周围，如图2所示。此外，止挡墙131可采用与散热盖130不同的材料来制作并形成在散热盖130的内面130a。在另一未绘示的实施例中，止挡墙131可与散热盖130一体成形，意即止挡墙131可直接由散热盖130的一部分所构成，此时止挡墙131与散热盖130为相同的材料。
请参考图3A及图3B，相较于图1之芯片封装体100，在本实施例中，散热盖130还具有位于内面130a的至少一凸结构132，且导热材料140延伸至相邻两个凸结构132之间。在此，凸结构132是指其凸出的顶面高于散热盖130的内面130a。因此，如图3B所示，导热材料140延伸至这些凸结构132之间的空间可调整导热材料140的厚度在预定范围内，以增加导热材料140与散热盖130的接合面积，而这些凸结构132还可缩短散热盖130与芯片120之间的距离，因而有助于提高散热效能。进一步来说，导热材料140会包覆每一个凸结构132。另外，在一实施例中，以散热盖130的内面130a为基准，止挡墙131的高度(厚度)会大于凸结构132的高度(厚度)，而位于相邻两个凸结构132之间的导热材料140的高度(厚度)不小于单一凸结构132的高度(厚度)，凸结构132的最顶面或末端，其与芯片120的背面120b之间，也配置有导热材料140，以确保导热材料140可良好地包覆凸结构132。
请参考图4A，在一实施例中，散热盖130的凸结构132可以井字状分布在散热盖130的内面130a。请参考图4B，在另一实施例中，散热盖130的凸结构132可以条纹状分布在散热盖130的内面130a。请参考图4C，在又一实施例中，散热盖130的凸结构132可以点状分布在散热盖130的内面130a。
请再次参考图3A及图3B，凸结构132可采用与散热盖130不同的材料来制作并形成在散热盖130的内面130a。此外，请参考图5，在一实施例中，凸结构132可与散热盖130一体成形，意即凸结构132可直接由散热盖130的一部分所构成，此时止挡墙131与散热盖130为相同的材料。
请再次参考图3A及图3B，凸结构132的剖面轮廓呈矩形。此外，请参考图6A至图6D，在其他实施例中，这些凸结构132的剖面轮廓可呈三角形、子弹形、梯形、倒梯形或其任意组合。另外，图7A至图7D的实施例则呈现凸结构132可直接由散热盖130的一部分所构成，即凸结构132可与散热盖130一体成形。
在另一未绘示的实施例中，图3A及图3B的芯片封装体100也可以不具有止挡墙131。
请参考图8A及图8B，相较于图1之芯片封装体100，在本实施例中，散热盖130还具有位于内面130a的一凹结构133，且导热材料140延伸至凹结构133中，在此，凹结构133是指凹结构133的凹陷表面低于散热盖130的内面130a。因此，如图8B所示，导热材料140延伸至这些凹结构133凹陷的空间可调整导热材料140的厚度在预定范围内，以增加导热材料140与散热盖130的接合面积，而这些凹结构133还可填入更多的导热材料140，因而有助于提高散热效能。进一步来说，导热材料140会包覆每一个凹结构133的凹陷表面。另外，在一实施例中，以散热盖130的内面130a为基准，位于相邻两个凹结构133之间的导热材料140的厚度(高度)小于止挡墙131的厚度(高度)。散热盖130的内面130a位于相邻两个凹结构133之间且未内凹的区域，其与芯片120的背面120b之间，也配置有导热材料140，以确保有良好的散热效果。
请参考图9A，在一实施例中，散热盖130的凹结构133可以井字状分布在散热盖130的内面130a。请参考图9B，在另一实施例中，散热盖130的凹结构133可以条纹状分布在散热盖130的内面130a。请参考图9C，在又实施例中，散热盖130的凹结构133可以点状分布在散热盖130的内面130a。
请再次参考图8A及图8B，凹结构133的剖面轮廓呈内凹的矩形。此外，请参考图10A至图10D，在其他实施例中，凹结构133的剖面轮廓可呈内凹的三角形、子弹形、梯形、倒梯形或其任意组合。
在另一未绘示的实施例中，图8A及图8B的芯片封装体100也可以不具有止挡墙131。
综上所述，在本发明的上述实施例中，通过散热盖的止挡墙可阻挡导热材料的延伸，以避免造成污染。而且，可以更进一步，通过散热盖的凸结构或凹结构可调整导热材料的厚度在预定范围内，以增加导热材料与散热盖的接合面积，而有助于提升散热效果。

Claims (16)

1.一种芯片封装体，其特征在于，该芯片封装体包括：
封装基板；
芯片，以倒装接合方式安装在该封装基板上；
散热盖，安装在该封装基板上并笼罩该芯片；以及
导热材料，填充于该芯片与该散热盖之间，
其中该散热盖具有朝向该芯片的内面及位于该内面的止挡墙，且该止挡墙将该导热材料局限于该芯片与该散热盖的该内面之间，以及该散热盖还具有位于该内面的至少一凸结构，且该导热材料延伸至该凸结构。
2.如权利要求1所述的芯片封装体，其中该止挡墙位于该芯片在该散热盖的该内面的投影的周围。
3.如权利要求1所述的芯片封装体，其中该止挡墙位于该导热材料的侧面以及该芯片的部分侧面。
4.如权利要求1所述的芯片封装体，其中以该散热盖的该内面为基准，该止挡墙的高度大于该导热材料的高度。
5.如权利要求1所述的芯片封装体，其中该导热材料包括焊料。
6.如权利要求1所述的芯片封装体，其中该止挡墙与该散热盖一体成形。
7.如权利要求1所述的芯片封装体，其中以该散热盖的该内面为基准，该止挡墙的高度会大于该凸结构的高度。
8.如权利要求1所述的芯片封装体，其中以该散热盖的该内面为基准，位于相邻两个该凸结构之间的该导热材料的高度不小于该凸结构的高度。
9.如权利要求1所述的芯片封装体，其中该凸结构以井字状、条纹状或点状分布。
10.如权利要求1所述的芯片封装体，其中该凸结构与该散热盖一体成形。
11.一种芯片封装体，其特征在于，该芯片封装体包括：
封装基板；
芯片，以倒装接合方式安装在该封装基板上；
散热盖，安装在该封装基板上并笼罩该芯片；以及
导热材料，填充于该芯片与该散热盖之间，
其中该散热盖具有位于该内面的至少一凸结构，且该导热材料延伸至该凸结构。
12.如权利要求11所述的芯片封装体，其中以该散热盖的该内面为基准，位于相邻两个该凸结构之间的该导热材料的高度不小于该凸结构的高度。
13.如权利要求11所述的芯片封装体，其中导热材料包括焊料。
14.如权利要求11所述的芯片封装体，其中该凸结构以井字状、条纹状或点状分布。
15.如权利要求11所述的芯片封装体，其中该凸结构的剖面轮廓是呈三角形、子弹形、梯形、倒梯形或其组合。
16.如权利要求11所述的芯片封装体，其中该凸结构与该散热盖一体成形。
CN202010380983.1A 2020-03-31 2020-05-08 芯片封装体 Active CN111446219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109110974 2020-03-31
TW109110974A TWI730703B (zh) 2020-03-31 2020-03-31 晶片封裝體

Publications (2)

Publication Number Publication Date
CN111446219A true CN111446219A (zh) 2020-07-24
CN111446219B CN111446219B (zh) 2022-03-22

Family

ID=71650440

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010380976.1A Active CN111446218B (zh) 2020-03-31 2020-05-08 芯片封装体
CN202010380983.1A Active CN111446219B (zh) 2020-03-31 2020-05-08 芯片封装体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010380976.1A Active CN111446218B (zh) 2020-03-31 2020-05-08 芯片封装体

Country Status (2)

Country Link
CN (2) CN111446218B (zh)
TW (1) TWI730703B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900142A (zh) * 2020-09-04 2020-11-06 星科金朋半导体（江阴）有限公司 一种芯片的封装结构及其封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542427A (zh) * 2020-11-19 2021-03-23 苏州通富超威半导体有限公司 一种芯片封装结构
TW202407897A (zh) * 2022-08-04 2024-02-16 創世電股份有限公司 半導體功率元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN103137574A (zh) * 2011-11-25 2013-06-05 富士通半导体股份有限公司 半导体器件及其制造方法
US20150187679A1 (en) * 2013-12-26 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lid Design for Heat Dissipation Enhancement of Die Package
US20180151472A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN108520867A (zh) * 2018-04-19 2018-09-11 苏州通富超威半导体有限公司 封装结构及焊接方法
CN110676231A (zh) * 2019-08-29 2020-01-10 江苏长电科技股份有限公司 一种fcbga封装结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package
TW201003864A (en) * 2008-07-08 2010-01-16 Universal Scient Ind Co Ltd Chip package structure
TWI388041B (zh) * 2008-11-11 2013-03-01 矽品精密工業股份有限公司 具散熱結構之半導體封裝件
JP6015009B2 (ja) * 2012-01-25 2016-10-26 富士通株式会社 電子装置及びその製造方法
TWI555147B (zh) * 2015-03-20 2016-10-21 矽品精密工業股份有限公司 散熱型封裝結構及其散熱件
TWI652788B (zh) * 2017-11-09 2019-03-01 大陸商上海兆芯集成電路有限公司 晶片封裝結構及晶片封裝結構陣列

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN103137574A (zh) * 2011-11-25 2013-06-05 富士通半导体股份有限公司 半导体器件及其制造方法
US20150187679A1 (en) * 2013-12-26 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lid Design for Heat Dissipation Enhancement of Die Package
US20180151472A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN108520867A (zh) * 2018-04-19 2018-09-11 苏州通富超威半导体有限公司 封装结构及焊接方法
CN110676231A (zh) * 2019-08-29 2020-01-10 江苏长电科技股份有限公司 一种fcbga封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900142A (zh) * 2020-09-04 2020-11-06 星科金朋半导体（江阴）有限公司 一种芯片的封装结构及其封装方法

Also Published As

Publication number Publication date
TWI730703B (zh) 2021-06-11
CN111446218A (zh) 2020-07-24
CN111446218B (zh) 2022-03-22
TW202139380A (zh) 2021-10-16
CN111446219B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN111446218B (zh) 芯片封装体
US7126218B1 (en) Embedded heat spreader ball grid array
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
US7339278B2 (en) Cavity chip package
KR102609445B1 (ko) 반도체 패키지
US20060249852A1 (en) Flip-chip semiconductor device
KR20160098046A (ko) 반도체 장치
US8022534B2 (en) Semiconductor package using an active type heat-spreading element
US6825556B2 (en) Integrated circuit package design with non-orthogonal die cut out
US6858931B2 (en) Heat sink with collapse structure for semiconductor package
JP3367554B2 (ja) フリップチップパッケージ
CN210668340U (zh) 一种基板的散热结构
JP3094768B2 (ja) 半導体装置
US6239486B1 (en) Semiconductor device having cap
CN217214695U (zh) 芯片封装结构
US11315849B2 (en) Semiconductor package having stiffener
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JP2005209991A (ja) 半導体装置
JP2012129335A (ja) 半導体装置および半導体装置の製造方法
CN209766406U (zh) 一种晶片散热结构、算力板和计算设备
CN116072628B (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法
TWI284403B (en) Package structure and stiffener ring
JP2003023126A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address