CN112542427A - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN112542427A
CN112542427A CN202011303536.2A CN202011303536A CN112542427A CN 112542427 A CN112542427 A CN 112542427A CN 202011303536 A CN202011303536 A CN 202011303536A CN 112542427 A CN112542427 A CN 112542427A
Authority
CN
China
Prior art keywords
heat dissipation
solder layer
chip
filler
dissipation cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011303536.2A
Other languages
English (en)
Inventor
卢玉溪
曾昭孔
陈武伟
马晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202011303536.2A priority Critical patent/CN112542427A/zh
Publication of CN112542427A publication Critical patent/CN112542427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装结构，所述芯片封装结构包括：基板；散热盖，所述散热盖设置于所述基板；芯片，所述芯片设置于所述基板且位于所述散热盖内，所述芯片和所述散热盖之间设有焊料层，所述焊料层内嵌设有多个填充件，多个所述填充件位于同一层；所述填充件的熔点高于所述焊料层的熔点。本申请通过填充件的形状不发生改变，焊料层内的填充件能够水平支撑散热盖的顶部，使得散热盖水平设置，避免因散热盖倾斜导致的焊料层厚度不均或焊料层空洞的问题。

Description

一种芯片封装结构
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种芯片封装结构。
背景技术
倒装芯片的封装包括依次设置的散热盖、芯片及基板。芯片倒装焊接在基板上。散热盖的底端通过粘接剂强力连接在基板上，且散热盖与芯片之间设置金属焊料。
在散热盖的贴装过程中，散热盖易发生倾斜，导致金属焊料的厚度不均。
发明内容
因此，本发明提供一种芯片封装结构，至少部分地解决上面提到的问题。
本发明提供了一种芯片封装结构，所述芯片封装结构包括：
基板；
散热盖，所述散热盖设置于所述基板；
芯片，所述芯片设置于所述基板且位于所述散热盖内，所述芯片和所述散热盖之间设有焊料层，所述焊料层内嵌设有多个填充件，多个所述填充件位于同一层；所述填充件的熔点高于所述焊料层的熔点。
作为可实现的最优方式，所述填充件的高度大于等于所述焊料层厚度的3/4且小于等于所述焊料层的厚度
作为可实现的最优方式，所述焊料层的厚度与0.1之差小于等于所述填充件的高度。
作为可实现的最优方式，所述填充件的导热率大于等于所述焊料层的导热率。
作为可实现的最优方式，所述填充件等间距布置于所述焊料层。
作为可实现的最优方式，所述填充件连接至所述散热盖朝向所述芯片顶面的表面。
作为可实现的最优方式，填充件为球形。
作为可实现的最优方式，所述填充件与所述散热盖一体成型。
作为可实现的最优方式，所述填充件的材料与所述散热盖的材料相同。
作为可实现的最优方式，所述焊料层为焊锡膏层。
本申请通过填充件的形状不发生改变，焊料层内的填充件能够水平支撑散热盖的顶部，使得散热盖水平设置，避免因散热盖倾斜导致的焊料层厚度不均或焊料层空洞的问题；有利于芯片的热量传递至散热盖，提高芯片的散热效率；能够缓冲填充件对芯片的作用力，避免填充件意外压碎芯片；控制散热盖微弱的倾斜状态，优化填充件水平支撑散热盖。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请的实施方式的一种芯片封装结构的结构示意图；
图2根据本申请的实施方式的另一种芯片封装结构的结构示意图；
图3是根据本申请的实施方式的再一种芯片封装结构的结构示意图；
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与申请相关的部分。
在本申请的描述中，需要理解的是，术语“径向”、“轴向”、“上“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接：可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
图1或图2示出了一种芯片200封装结构的结构示意图。
一种芯片200封装结构包括散热盖100、芯片200及基板300。散热盖100连接在基板300上，芯片200连接在基板300上且位于散热盖100内。在散热盖100和芯片200之间设有焊料层500，焊料层500内嵌设有多个填充件400，填充件400位于同一层。其中，填充件400的熔点高于焊料层500的熔点。
在本实施例中，散热盖100包括侧部12和顶部11，侧部12围绕且连接于顶部11。散热盖100和芯片200之间设有焊料层500，焊料层500可以为铟片层。焊料层500可以设置在散热盖100的顶部11朝向芯片200顶面的表面，或者，焊料层500可以设置在芯片200朝向散热盖100顶部11的表面。在焊料层500内嵌设有多个填充件400，填充件400可以为立方体、球体、圆柱体或其他合适的形状。填充件400的材料可以是铜材料、镍材料或者其他合适的材料。其中，填充件400的熔点高于上述焊料层500的熔点。
对芯片200进行封装，在散热盖100贴装过程中，芯片200通过底封胶700粘接在基板300的中间区域。散热盖100设置于基板300上并罩于芯片200，使得芯片200位于散热盖100内。散热盖100的侧部12通过粘接剂600与基板300连接，散热盖100的顶部11通过焊料层500与芯片200连接。高温融化焊料层500，而填充件400的形状不发生改变，焊料层500内的填充件400能够水平支撑散热盖100的顶部11，使得散热盖100水平设置，避免因散热盖100倾斜导致的焊料层500厚度不均或焊料层500空洞的问题。
在一些优选的实施例中，填充件400等间距布置于焊料层500。
在本实施例中，芯片200呈矩形。散热盖100的顶部11呈矩形，散热盖100的顶部11尺寸大于芯片200的尺寸。芯片200位于散热盖100的顶部11正下方，芯片200在散热盖100的顶部11的正投影位于散热盖100的顶部11中部区域。焊料层500设置于芯片200的上表面(顶面)，若干个填充件400嵌设于焊料层500内，填充件400呈矩形阵列排布，使得任意两相邻的填充件400距离为定值，有利于填充件400水平支撑散热盖100的顶部11，进一步使得填充件400水平支撑散热盖100。
在一些优选的实施例中，填充件400的高度大于等于焊料层500厚度的3/4且小于等于焊料层500的厚度。
参考图1，在本实施例中，焊料层500的厚度为d，若干个填充件400沿焊料层500的厚度方向可以嵌设于焊料层500的中部。填充件400的上端与焊料层500的上表面的距离为L1，填充件400的下端与焊料层500的下表面的距离为L2，L2＝L1。填充件400的高度为h，d≥h≥3/4d。
当h＝3/4d时，填充件400的上端与焊料层500的上表面的距离为L1＝1/8d，填充件400的下端与焊料层500的下表面的距离为L2＝1/8d。上述结构，在保证填充件400水平支撑散热盖100的前提下，焊料层500的上表面与散热盖100充分抵靠，焊料层500的下表面与芯片200充分抵靠，有利于芯片200的热量传递至散热盖100，提高芯片200的散热效率。此外，下压散热盖100时，使得散热盖100与基板300充分连接。填充件400的上端与焊料层500的上表面的距离L1，填充件400的下端与焊料层500的下表面的距离L2，能够缓冲填充件400对芯片200的作用力，避免填充件400意外压碎芯片200。
在一些实施例中，填充件400的下端与焊料层500的下表面可以平齐，填充件400的上端与焊料层500的上表面的距离为L3，L3＝1/4d。
进一步地，焊料层500的厚度与0.1之差小于等于填充件400的高度。具体地，填充件400的高度为h，h≥d-0.1(um)，L1＝L2>0.1um，进一步缩短L1和L2的距离，控制散热盖100微弱的倾斜状态，优化填充件400水平支撑散热盖100。
当h＝d时，填充件400的上端与焊料层500的上表面相平齐，填充件400的下端与焊料层500的下表面相平齐。上述结构，使得散热盖100始终处于水平状态。
在一些优选的实施例中，填充件400连接至散热盖100朝向芯片200顶面的表面。
参考图2或参考图3，在本实施例中，填充件400固定连接在散热盖100朝向芯片200上表面(顶面)的表面上。例如，填充件400通过粘接或焊接固定连接在散热盖100朝向芯片200上表面(顶面)的表面上，使得填充件400与散热盖100成为一个整体。
对芯片200进行封装，在散热盖100贴装过程中，焊料层500设置于芯片200的上表面(顶面)。高温融化焊料层500，散热盖100与焊料层500嵌插配合，使得散热盖100上的填充件400嵌插于熔融态的焊料层500内。
当发生基板300发生翘曲时，散热盖100与焊料层500嵌插配合，使得散热盖100始终处于水平状态，抑制基板300翘曲对散热盖100设置的影响。
进一步地，焊料层500为焊锡膏层，方便填充件400嵌插于焊料层500，实现散热盖100与焊料层500嵌插配合。
进一步地，填充件400与散热盖100一体成型。例如，填充件400的材料为铜材料、散热盖100的材料为铜材料。填充件400与散热盖100通过模具一体成型，有利于加工成本，同时提高芯片200封装效率。
进一步地，填充件400可以为球体，填充件400可以为立方体，填充件400也可以为圆柱体等。在散热盖100与焊料层500嵌插配合时，球体状的填充件400，有利于避免填充件400对芯片200的意外划伤。
在一些优选的实施例中，填充件400的导热率大于等于焊料层500的导热率。
在本实施例中，填充件400的材料可以是铜材料、镍材料或者其他合适的材料，焊料层500的材料为铟材料。铜的导热率为400W/(m·K)，镍的导热率为90W/(m·K)，而铟的导热率为86W/(m·K)，填充件400的导热率大于焊料层500的导热率，有利于将芯片200的热量传导至散热盖100，提高芯片200的散热效率。
上各实施例仅说明申请的技术方案而非对其限制，尽管参照各实施例对本申请进行详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
基板；
散热盖，所述散热盖设置于所述基板；
芯片，所述芯片设置于所述基板且位于所述散热盖内，所述芯片和所述散热盖之间设有焊料层，所述焊料层内嵌设有多个填充件，多个所述填充件位于同一层；所述填充件的熔点高于所述焊料层的熔点。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述填充件的高度大于等于所述焊料层厚度的3/4且小于等于所述焊料层的厚度。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述焊料层的厚度与0.1之差小于等于所述填充件的高度。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述填充件的导热率大于等于所述焊料层的导热率。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述填充件等间距布置于所述焊料层。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述填充件连接至所述散热盖朝向所述芯片顶面的表面。
7.根据权利要求6所述的芯片封装结构，其特征在于，填充件为球形。
8.根据权利要求6所述的芯片封装结构，其特征在于，所述填充件与所述散热盖一体成型。
9.根据权利要求8所述的芯片封装结构，其特征在于，所述填充件的材料与所述散热盖的材料相同。
10.根据权利要求6所述的芯片封装结构，其特征在于，所述焊料层为焊锡膏层。
CN202011303536.2A 2020-11-19 2020-11-19 一种芯片封装结构 Pending CN112542427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011303536.2A CN112542427A (zh) 2020-11-19 2020-11-19 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011303536.2A CN112542427A (zh) 2020-11-19 2020-11-19 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN112542427A true CN112542427A (zh) 2021-03-23

Family

ID=75014341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011303536.2A Pending CN112542427A (zh) 2020-11-19 2020-11-19 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN112542427A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN114942493A (zh) * 2022-05-05 2022-08-26 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164604A1 (en) * 2007-01-10 2008-07-10 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package
CN101248154A (zh) * 2005-06-29 2008-08-20 英特尔公司 热界面材料及方法
CN102856273A (zh) * 2012-09-06 2013-01-02 日月光半导体制造股份有限公司 具有散热片的半导体组装构造及其组装方法
US20180090411A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Thermal interfaces for integrated circuit packages
CN111446218A (zh) * 2020-03-31 2020-07-24 上海兆芯集成电路有限公司 芯片封装体
US20200260609A1 (en) * 2019-02-12 2020-08-13 Intel Corporation Thermal management solutions for integrated circuit packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248154A (zh) * 2005-06-29 2008-08-20 英特尔公司 热界面材料及方法
US20080164604A1 (en) * 2007-01-10 2008-07-10 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package
CN102856273A (zh) * 2012-09-06 2013-01-02 日月光半导体制造股份有限公司 具有散热片的半导体组装构造及其组装方法
US20180090411A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Thermal interfaces for integrated circuit packages
US20200260609A1 (en) * 2019-02-12 2020-08-13 Intel Corporation Thermal management solutions for integrated circuit packages
CN111446218A (zh) * 2020-03-31 2020-07-24 上海兆芯集成电路有限公司 芯片封装体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN114942493A (zh) * 2022-05-05 2022-08-26 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法
CN114942493B (zh) * 2022-05-05 2024-01-30 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法

Similar Documents

Publication Publication Date Title
US11728232B2 (en) Semiconductor package having a stiffener ring
EP3373331B1 (en) Semiconductor package with stiffener ring
KR102439761B1 (ko) 전자 장치 및 전자 장치의 제조 방법
TWI667756B (zh) 具有高效率熱路徑及模製底部填充之堆置半導體晶粒組件
US6504723B1 (en) Electronic assembly having solder thermal interface between a die substrate and a heat spreader
CN112542427A (zh) 一种芯片封装结构
US11482461B2 (en) Semiconductor package and method for making the same
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
EP0883175A2 (en) High performance heat spreader for flip chip packages
EP3509097A1 (en) Semiconductor package having a stiffener ring
US7781900B2 (en) Semiconductor device comprising a housing and a semiconductor chip partly embedded in a plastic housing composition, and method for producing the same
US20060043553A1 (en) Chip package having a heat spreader and method for packaging the same
US20020135076A1 (en) Heat sink with collapse structure and semiconductor package with heat sink
CN210668340U (zh) 一种基板的散热结构
US20060091528A1 (en) High heat dissipation flip chip package structure
US20080164604A1 (en) Heat dissipating semiconductor package
US7888790B2 (en) Bare die package with displacement constraint
WO2022110085A1 (en) Flip-chip package having improved thermal performance
JPH01217951A (ja) 半導体装置
CN100373615C (zh) 具有散热片的多封装件模组构造
TWM324376U (en) Packaging structure for miniaturized communication module
CN213401202U (zh) 一种芯片的封装结构
CN213124428U (zh) 一种芯片的封装结构
JP4398223B2 (ja) 半導体装置
CN116072628B (zh) 用于增强芯片封装可靠性的散热盖板、封装结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination