JP2015076442A - パワーモジュールおよびその製造方法 - Google Patents
パワーモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2015076442A JP2015076442A JP2013210222A JP2013210222A JP2015076442A JP 2015076442 A JP2015076442 A JP 2015076442A JP 2013210222 A JP2013210222 A JP 2013210222A JP 2013210222 A JP2013210222 A JP 2013210222A JP 2015076442 A JP2015076442 A JP 2015076442A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- power module
- module according
- adhesive
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 239000000853 adhesive Substances 0.000 claims description 108
- 230000001070 adhesive effect Effects 0.000 claims description 107
- 238000000034 method Methods 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 239000000945 filler Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 238000000465 moulding Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 239000000395 magnesium oxide Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 claims description 2
- 229920000178 Acrylic resin Polymers 0.000 claims description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 30
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 121
- 238000010586 diagram Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- FDPIMTJIUBPUKL-UHFFFAOYSA-N pentan-3-one Chemical compound CCC(=O)CC FDPIMTJIUBPUKL-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920006389 polyphenyl polymer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0503—13th Group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0503—13th Group
- H01L2924/05032—AlN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0532—2nd Group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0534—4th Group
- H01L2924/05342—ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0543—13th Group
- H01L2924/05432—Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0544—14th Group
- H01L2924/05442—SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0635—Acrylic polymer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/069—Polyurethane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/07—Polyamine or polyimide
- H01L2924/07025—Polyimide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
【課題】コストが低減可能で、基板全体の反りが低減され、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュール20は、絶縁層12と、絶縁層12上に配置された第1金属板3と、第1金属板3上に配置された第1半導体デバイス1と、第1金属板3上に配置された第1接着絶縁層10および第2接着絶縁層11と、第1接着絶縁層10上に配置された第1主電極配線用ランド5と、第2接着絶縁層11上に配置された第1信号配線用ランド71・72とを備える。【選択図】図4
Description
本発明は、パワーモジュールおよびその製造方法に関し、特に、コストが低減可能で、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法に関する。
従来、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている(例えば、特許文献1および特許文献2参照。)。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。
本発明の目的は、コストが低減可能で、基板全体の反りが低減され、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、絶縁層と、前記絶縁層上に配置された金属板と、前記金属板上に配置された半導体デバイスと、前記金属板上に配置された第1接着絶縁層および第2接着絶縁層と、前記第1接着絶縁層上に配置された主電極配線用ランドと、前記第2接着絶縁層上に配置された信号配線用ランドとを備えるパワーモジュールが提供される。
本発明の他の態様によれば、金属板を形成する工程と、前記金属板の表面上にはんだを介して半導体デバイスを形成する工程と、前記金属板上に第1接着絶縁層および第2接着絶縁層を形成する工程と、前記第1接着絶縁層上に主電極配線用ランドを形成し、前記第2接着絶縁層上に信号配線用ランドを形成する工程と、前記半導体デバイスと前記主電極配線用ランドとを第1ボンディングワイヤを介してボンディング接続する工程と、前記半導体デバイスと前記信号配線用ランドとを第2ボンディングワイヤとを介してボンディング接続する工程と、前記金属板、前記第1接着絶縁層および前記第2接着絶縁層、前記主電極配線用ランドおよび前記信号配線用ランド、前記半導体デバイス、前記第1ボンディングワイヤおよび前記第2ボンディングワイヤをモールド樹脂を用いてモールドする工程と、前記金属板の裏面に絶縁層を形成する工程とを有するパワーモジュールの製造方法が提供される。
本発明によれば、コストが低減可能で、基板全体の反りが低減され、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
(比較例)
比較例に係るパワーモジュール20Aであって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図1に示すように表される。また、図1のI−I線に沿う式的断面構造は、図2に示すように表される。
比較例に係るパワーモジュール20Aであって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図1に示すように表される。また、図1のI−I線に沿う式的断面構造は、図2に示すように表される。
比較例に係るパワーモジュール20Aにおいては、図1および図2に示すように、半導体チップ1が、チップ下はんだ2を介してコレクタ接続電極3に接続されている。この半導体チップ1のエミッタからの電流の取り出しのため、エミッタ用ボンディングワイヤ4が、半導体チップ1のエミッタ電極とエミッタ配線用ランド5との間に接続されている。図示は省略されているが、さらにエミッタ配線用ランド5から外部に電流を取り出すための配線がエミッタ配線用ランド5には施されている。また、半導体チップ1の電流制御のために、半導体チップ1のゲート電極・エミッタ電極と信号配線用ランド71・72との間に、信号用ボンディングワイヤ61・62が接続されている。
ここで、コレクタ接続電極3、エミッタ配線用ランド5、信号配線用ランド71・72、裏面銅箔9は、セラミックス基板8に接合されている。これらは、例えば、市販のDBC(Direct Bonding Copper)等の絶縁基板を加工して形成可能である。
比較例に係るパワーモジュール20Aにおいては、絶縁基板は、絶縁基板メーカに依頼して作製してもらうため、高コストである。また、様々な回路パターンが必要な場合、その回路パターン毎の基板型が必要となり、コストがかかる。また、セラミックス基板と銅回路パターンとの間の熱膨張係数差により、絶縁基板に反りが生じる。
(実施の形態)
―ワンインワンモジュール(1 in 1 Module)―
実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図3に示すように表される。また、図3のII―II線に沿う模式的断面構造は、図4に示すように表される。
―ワンインワンモジュール(1 in 1 Module)―
実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図3に示すように表される。また、図3のII―II線に沿う模式的断面構造は、図4に示すように表される。
実施の形態に係るパワーモジュール20は、図3および図4に示すように、絶縁層12と、絶縁層12上に配置された金属板3と、金属板3上に配置された半導体デバイス1と、金属板3上に配置された第1接着絶縁層10および第2接着絶縁層11と、第1接着絶縁層10上に配置された主電極配線用ランド5と、第2接着絶縁層11上に配置された信号配線用ランド71・72とを備える。
実施の形態に係るパワーモジュール20においては、図3および図4に示すように、半導体デバイス1が実装される配線パターンを有する金属板3上に、接着絶縁層(10、11)を介して他の配線パターンを有する主電極配線用ランド5・信号配線用ランド71・72が形成されている。
実施の形態に係るパワーモジュール20においては、第1接着絶縁層10および第2接着絶縁層11は、無機系接着剤で形成されている。
ここで、無機系接着剤は、充填材を含有しており、充填材は、例えば、シリカ、アルミナ、ジルコニア、またはこれらの複合物であっても良い。
金属板3は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
実施の形態に係るパワーモジュール20においては、図3および図4に示すように、半導体デバイス1と主電極配線用ランド5とを電気的に接続する第1ボンディングワイヤ4と、半導体デバイス1と信号配線用ランド71・72とを電気的に接続する第2ボンディングワイヤ6と、金属板・第1接着絶縁層および第2接着絶縁層・主電極配線用ランドおよび信号配線用ランド・半導体デバイス・第1ボンディングワイヤおよび第2ボンディングワイヤとをモールドするモールド樹脂(17:図11、図12参照)とを備える。
(変形例)
実施の形態の変形例に係るパワーモジュール20であって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図5に示すように表される。また、図5のIII―III線に沿う模式的断面構造は、図6に示すように表される。
実施の形態の変形例に係るパワーモジュール20であって、ワンインワンモジュールのIGBTの模式的平面パターン構成は、図5に示すように表される。また、図5のIII―III線に沿う模式的断面構造は、図6に示すように表される。
実施の形態の変形例に係るパワーモジュール20においては、図5および図6に示すように、第1接着絶縁層10Aおよび第2接着絶縁層11Aは、耐熱絶縁シートで形成されている。
ここで、耐熱絶縁シートは、例えば、エポキシ系樹脂若しくはポリイミド系樹脂で形成されていても良い。ここで、耐熱絶縁シートの厚さは、例えば、約30μm〜約120μmと1層では薄い。このため、多層化形成されていても良い。
実施の形態およびその変形例に係るパワーモジュール20に適用される半導体デバイス1の表面部分の拡大された模式的平面パターン構成は、図7に示すように表される。
半導体デバイス1の表面上には、図7に示すように、ソースパッド電極SP若しくはエミッタパッド電極EPと、ゲートパッド電極GPが配置されている。ソースパッド電極SP若しくはエミッタパッド電極EP上には、主電極配線用ランド5と電気的に接続される第1ボンディングワイヤ4と、信号配線用ランド72と接続される第2ボンディングワイヤ62が接続されている。また、ゲートパッド電極GP上には、信号配線用ランド71と接続される第1ボンディングワイヤ61が接続されている。ここで、半導体デバイス1がIGBTの場合には、半導体デバイス1の表面上には、エミッタパッド電極EPが形成され、半導体デバイス1がSiC MOSFETの場合には、半導体デバイス1の表面上には、ソースパッド電極SPが形成される。
(製造方法)
実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、半導体デバイス1を金属板(コレクタ接続電極)3上にチップ下はんだ2を介して接合した状態を示す断面構造は、図8(a)に示すように表され、エミッタ用接着絶縁層10・信号配線用接着絶縁層11をコレクタ接続電極3上に配置した後の状態を示す断面構造は、図8(b)に示すように表され、エミッタ用接着絶縁層10・信号配線用接着絶縁層11上に、エミッタ配線用ランド5・信号配線用ランド71・72を搭載し、加熱・加圧工程を実施した状態の断面構造は、図8(c)に示すように表され、半導体デバイス1とエミッタ配線用ランド5とをエミッタ用ボンディングワイヤ4を介してボンディング接続し、半導体デバイス1と信号配線用ランド71・72とを信号用ボンディングワイヤ6(61・62)を介してボンディング接続した状態を示す断面構造は、図8(d)に示すように表される。
実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、半導体デバイス1を金属板(コレクタ接続電極)3上にチップ下はんだ2を介して接合した状態を示す断面構造は、図8(a)に示すように表され、エミッタ用接着絶縁層10・信号配線用接着絶縁層11をコレクタ接続電極3上に配置した後の状態を示す断面構造は、図8(b)に示すように表され、エミッタ用接着絶縁層10・信号配線用接着絶縁層11上に、エミッタ配線用ランド5・信号配線用ランド71・72を搭載し、加熱・加圧工程を実施した状態の断面構造は、図8(c)に示すように表され、半導体デバイス1とエミッタ配線用ランド5とをエミッタ用ボンディングワイヤ4を介してボンディング接続し、半導体デバイス1と信号配線用ランド71・72とを信号用ボンディングワイヤ6(61・62)を介してボンディング接続した状態を示す断面構造は、図8(d)に示すように表される。
ここで、実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、エミッタ用接着絶縁層10・信号配線用接着絶縁層11上に、エミッタ配線用ランド5・信号配線用ランド71・72を搭載した状態の模式的平面パターン構成は、図9に示すように表される。
また、実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、加熱・加圧工程により、エミッタ用接着絶縁層10・信号配線用接着絶縁層11上に、エミッタ配線用ランド5・信号配線用ランド71・72を接合した状態の図9のIV−IV線に沿う模式的断面構造は、図10に示すように表される。加熱手段としては、ホットプレート120を適用可能である。また、恒温槽や熱風ドライヤーなどを用いても良い。加熱温度は、例えば、約100℃〜約200℃である。また、加圧圧力Pは、例えば、約20kg/cm2である。
実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、図8(d)に示されたボンディング工程後、モールド樹脂17を用いてモールド後、コレクタ接続電極3の裏面に絶縁層12を形成し、ヒートシンク100上に配置した状態を示す断面構造は、図11に示すように表される。
また、実施の形態に係るパワーモジュール20の製造方法を示す工程図であって、図8(d)に示されたボンディング工程後、モールド樹脂17を用いてモールド後、コレクタ接続電極3の裏面に硬質絶縁層12a・軟質絶縁層12bを形成した後、ヒートシンク100上に配置した状態を示す断面構造は、図12に示すように表される。
実施の形態に係るパワーモジュール20の製造方法は、図8(a)〜図8(d)および図9〜図12に示すように、金属板3を形成する工程と、金属板3の表面上にチップ下はんだ2を介して半導体デバイス1を形成する工程と、金属板3上に第1接着絶縁層10および第2接着絶縁層11を形成する工程と、第1接着絶縁層10上に主電極配線用ランド5を形成し、第2接着絶縁層11上に信号配線用ランド71・72を形成する工程と、半導体デバイス1と主電極配線用ランド5とを第1ボンディングワイヤ4を介してボンディング接続する工程と、半導体デバイス1と信号配線用ランドとを第2ボンディングワイヤ6(61・62)を介してボンディング接続する工程と、金属板3、第1接着絶縁層10および第2接着絶縁層11、主電極配線用ランド5および信号配線用ランド71・72、半導体デバイス1、第1ボンディングワイヤ4および第2ボンディングワイヤ6(61・62)をモールド樹脂17を用いてモールドする工程と、金属板3の裏面に絶縁層12を形成する工程とを有する。
ここで、金属板3の裏面に絶縁層12を形成する工程は、金属板3の裏面に硬質絶縁層12aを形成する工程と、硬質絶縁層12a上に軟質絶縁層12bを形成する工程とを有していても良い。
また、第1接着絶縁層10上に主電極配線用ランド5を形成し、第2接着絶縁層11上に信号配線用ランド71・72を形成する工程は、加熱・加圧工程を有する。
また、第1接着絶縁層10および第2接着絶縁層11は、無機系接着剤で形成可能である。
また、無機系接着剤は、充填材を含有し、充填材は、シリカ、アルミナ、ジルコニア、またはこれらの複合物であっても良い。
以下に、実施の形態に係るパワーモジュール20の製造方法を詳述する。
(a)まず、図8(a)に示すように、所望寸法の銅または銅合金からなる金属板3の表面に、半導体デバイス1をチップ下はんだ2を用いて接合する。ここで用いる金属板3の材質としては、銅または銅合金の他に、アルミニウムまたはアルミニウム合金を用いても良い。また、銅または銅合金を用いる場合は、銅または銅合金の素地のまま使用するか、あるいは酸化防止のためにニッケルめっきや銀めっき、金めっきを施しても良い。アルミニウムまたはアルミニウム合金を用いる場合、アルミニウム用はんだ材を用いれば特別なめっき処理は不要であるが、アルミニウム用はんだ材を用いない場合、ニッケルめっき、銀めっき、金めっきなどを施すことが必要である。
(b)次に、図8(b)に示すように、半導体デバイス1をチップ下はんだ2を用いて接合した金属板3の表面に、無機系接着剤からなる第1接着絶縁層10および第2接着絶縁層11を塗布する。ここで用いる無機系接着剤は、パワーモジュールの絶縁耐圧性能から体積固有抵抗が1×106Ω・cm以上のものを用いる。また、この無機系接着剤に含まれる無機充填材としては、シリカ、アルミナ、ジルコニアまたはこれらの充填材の複合物が好ましい。また、この無機系接着剤の厚さは、例えば、約10μm〜約1mmとすれば良い。約10μm以下の厚さでは、絶縁耐圧を保持することが難しい。また、約1mm以上に厚さでは、無機系接着剤の硬化に時間を要するため、適用困難である。この無機系接着剤の厚さは、好ましくは、例えば、約200μm〜約500μmとすれば良い。
ここで、無機系接着剤を形成する工程は、以下の通りである。
(b−1)金属板3上に無機系接着剤を塗布し、約1日間、自然乾燥する。
(b−2)次に、1日間、室温〜約40℃に加熱する。
(b−3)次に、約4時間、例えば、約100℃程度まで加熱し、硬化処理を実施する。
以上の工程によって、無機系接着剤をボイドレス化形成することができる。
(c)次に、図8(c)および図9〜図10に示すように、エミッタ用接着絶縁層10・信号配線用接着絶縁層11上に、所望寸法に加工したエミッタ配線用ランド5・信号配線用ランド71・72を搭載し、加圧・加熱硬化処理を行う。加熱手段としては、ホットプレート120を適用可能である。また、恒温槽や熱風ドライヤーなどを用いても良い。加熱温度は、例えば、約100℃〜約200℃である。また、加圧圧力Pは、例えば、約20kg/cm2である。
(d)次に、図8(d)に示すように、半導体デバイス1・エミッタ配線用ランド5間、半導体デバイス1・信号配線用ランド71・72間をそれぞれアルミニウムワイヤ(エミッタ用ボンディングワイヤ4・信号用ボンディングワイヤ61、62)を用いて接続する。
(e)次に、図11に示すように、モールド樹脂17を用いてモールドする。
(f)次に、図11に示すように、コレクタ接続電極3の裏面に絶縁層12を形成し、ヒートシンク100上に配置する。ここで、コレクタ接続電極3の裏面に硬質絶縁層12a・軟質絶縁層12bを形成した後、ヒートシンク100上に配置しても良い。
以上の製造工程を経て、図11〜図12に示すような実施の形態に係るパワーモジュール20が完成する。
実施の形態に係るパワーモジュール20においては、実装する半導体デバイス1の数や配置が変化したとしても、エミッタ配線用ランド5や信号配線用ランド71・72の形状を適宜変更し、これらを無機系接着剤を用いて金属板(コレクタ接続電極)3に固定すれば良く、新たに絶縁基板を作製するための基板型を作製する必要は無い。
また、絶縁層12は、有機絶縁樹脂層で形成されていても良い。
また、実施の形態に係るパワーモジュール20は、図11〜図12に示すように、冷却体(ヒートシンク)100を備え、絶縁層12は、冷却体側に配置されていても良い。
また、実施の形態に係るパワーモジュール20において、絶縁層12は、図12に示すように、金属板3側に配置される硬質絶縁層12aと、金属板3とは反対の側に配置される軟質絶縁層12bとを有していても良い。
また、実施の形態に係るパワーモジュール20は、図12に示すように、冷却体(ヒートシンク)100を備え、軟質絶縁層12bは、冷却体(ヒートシンク)100側に配置されていても良い。
ここで、軟質絶縁層12bは、有機材料で構成されていても良い。
また、軟質絶縁層12bは、シリコーン系樹脂で構成されていても良い。
また、軟質絶縁層12bには、熱伝導率の高い充填材が充填されていても良い。
ここで、軟質絶縁層12bに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。
同様に、硬質絶縁層12aは、有機材料で構成されていても良い。
また、硬質絶縁層12aは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも1つで構成されていても良い。
また、硬質絶縁層12aには、熱伝導率の高い充填材が充填されていても良い。
ここで、硬質絶縁層12aに充填される充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであっても良い。
ヒートシンク100を除くモールド樹脂17によってモールド後の実施の形態に係るパワーモジュール20の厚さは、約7mm程度と薄く形成可能である。
図8(a)〜図8(d)および図9〜図12は、いずれもワンインワン構成のパワーモジュールの製造方法に対応している。
ここで説明された実施の形態に係るパワーモジュール20の製造方法は、後述する図13〜図15に示されたような複数の金属板31・32を備えるツーインワン構成の実施の形態に係るパワーモジュール20Tにおいても同様に適用可能である。
―ツーインワンモジュール(2 in 1 Module)―
実施の形態に係るパワーモジュール20T(半導体チップ実装後)の模式的平面構造は、図13に示すように表される。また、図13のV−V線に沿う模式的断面構造は、図14に示すように表される。図13〜図14は、ツーインワン構成のパワーモジュールに対応している。
実施の形態に係るパワーモジュール20T(半導体チップ実装後)の模式的平面構造は、図13に示すように表される。また、図13のV−V線に沿う模式的断面構造は、図14に示すように表される。図13〜図14は、ツーインワン構成のパワーモジュールに対応している。
図13および図14に示すように、リードフレーム(上アーム)181(O)に接続された金属板32上にはチップ下はんだ2を介してフリーホイールダイオード144およびIGBT134が配置されている。また、金属板32上には第1接着絶縁層10および第2接着絶縁層11が配置され、さらに第1接着絶縁層10上には、主電極配線用ランド5が配置され、第2接着絶縁層11上には、信号配線用ランド71・72が配置される。また、ボンディングワイヤ4(EA)は、IGBT(Q4)134のエミッタE4とフリーホイールダイオード(D4)144のアノードA4との間を接続している。ボンディングワイヤ4(AN)は、フリーホイールダイオード(D4)144のアノードA4と主電極配線用ランド5との間を接続している。ボンディングワイヤ6(61・62)は、IGBT(Q4)134のゲートG4・エミッタE4と信号配線用ランド71・72との間を接続している。
また、半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュール20Tであって、図13に対応するツーインワンモジュールの模式的回路表現は、図15に示すように表される。図15に示すように、2個のIGBTQ1・Q4が1つのモジュールに内蔵されている。G1は、IGBTQ1のゲート信号端子であり、E1は、IGBTQ1のエミッタ端子である。C1は、IGBTQ1のコレクタ端子である。G4は、IGBTQ4のゲート信号端子であり、E4は、IGBTQ4のエミッタ端子であり、C4は、IGBTQ4のコレクタ端子である。IGBTQ1のコレクタ端子C1は、リードフレーム(上アーム)182(P)に接続される。IGBTQ1のエミッタ端子E1・IGBTQ4のコレクタ端子C4は、リードフレーム(下アーム)181(O)に接続される。IGBTQ4のエミッタ端子E4は、リードフレーム19(N)に接続される。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
IGBTQ1のコレクタ端子C1はコレクタ接続電極31に接続されており、ボンディングワイヤ344を介して、リードフレーム(上アーム)182(P)に接続される。IGBTQ1のエミッタ端子E1・IGBTQ4のコレクタ端子C4はコレクタ接続電極32に接続されており、ボンディングワイヤ341を介して、リードフレーム(下アーム)181(O)に接続される。IGBTQ4のエミッタ端子E4は、フリーホイールダイオードD4のアノード端子A4とボンディングワイヤ4(AN)・342・345を介して、リードフレーム19(N)に接続される。
実施の形態に係るパワーモジュール20Tは、図13〜図15に示すように、絶縁層12と、絶縁層12上に配置された金属板31・32と、金属板31上に配置された半導体デバイス(IGBT131・132およびフリーホイールダイオード141・142)と、金属板32上に配置された半導体デバイス(IGBT133・134およびフリーホイールダイオード143・144)と、金属板31・32上に配置された第1接着絶縁層10および第2接着絶縁層11と、第1接着絶縁層10上に配置された主電極配線用ランド5と、第2接着絶縁層11上に配置された信号配線用ランド71・72およびパワー配線用ランド73とを備える。
実施の形態に係るパワーモジュール20Tにおいては、図13〜図15に示すように、半導体デバイス(IGBT131・132およびフリーホイールダイオード141・142)が実装される配線パターンを有する金属板31上に、接着絶縁層(10、11)を介して他の配線パターンを有する主電極配線用ランド5・信号配線用ランド71・72が形成されている。同様に、半導体デバイス(IGBT133・134およびフリーホイールダイオード143・144)が実装される配線パターンを有する金属板32上に、接着絶縁層(10、11)を介して他の配線パターンを有する主電極配線用ランド5・信号配線用ランド71・72が形成されている。
実施の形態に係るパワーモジュール20Tにおいても、第1接着絶縁層10および第2接着絶縁層11は、無機系接着剤で形成されている。
ここで、無機系接着剤は、充填材を含有しており、充填材は、例えば、シリカ、アルミナ、ジルコニア、またはこれらの複合物であっても良い。
金属板31・32は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成可能である。
実施の形態に係るパワーモジュール20Tは、図13〜図15に示すように、フリーホイールダイオード143・144と主電極配線用ランド5とを電気的に接続するボンディングワイヤ4(AN)と、IGBT133・134とフリーホイールダイオード143・144とを電気的に接続するボンディングワイヤ4(EA)と、IGBT133・134と信号配線用ランド71・72とを電気的に接続するボンディングワイヤ6と、フリーホイールダイオード141・142と主電極配線用ランド5とを電気的に接続するボンディングワイヤ4(AO)と、IGBT131・132とフリーホイールダイオード141・141とを電気的に接続するボンディングワイヤ4(EA)と、IGBT131・132と信号配線用ランド71・72とを電気的に接続するボンディングワイヤ6と、リードフレーム(下アーム)181(O)と金属板32とを接続するボンディングワイヤ341と、主電極配線用ランド5とパワー配線用ランド73とを接続するボンディングワイヤ342と、金属板32と主電極配線用ランド5とを接続するボンディングワイヤ343と、リードフレーム(上アーム)182(P)と金属板31とを接続するボンディングワイヤ344と、リードフレーム19(N)とパワー配線用ランド73とを接続するボンディングワイヤ345とを備える。
また、図5および図6に示された実施の形態の変形例に係るパワーモジュール20と同様に、第1接着絶縁層10および第2接着絶縁層11は、耐熱絶縁シートで形成されていても良い。
ここで、耐熱絶縁シートは、例えば、エポキシ系樹脂若しくはポリイミド系樹脂で形成されていても良い。ここで、耐熱絶縁シートの厚さは、例えば、約30μm〜約120μmと1層では薄い。このため、多層化形成されていても良い。
実施の形態に係るパワーモジュール20Tは、図13に示すように、互いに分割された金属板31・32と、金属板31上にチップ下はんだ2を介して配置された半導体デバイス(IGBT131・132およびフリーホイールダイオード141・142)と、金属板32上にチップ下はんだ2を介して配置された半導体デバイス(IGBT133・134およびフリーホイールダイオード143・144)とを備える。IGBT131・132は、金属板31上に2チップ並列配置され、フリーホイールダイオード141・142も金属板31上に2チップ並列配置されている。フリーホイールダイオード141・142は、それぞれ131・132に対して逆並列接続されている。同様に、IGBT133・134は、金属板32上に2チップ並列配置され、フリーホイールダイオード143・144も金属板32上に2チップ並列配置されている。フリーホイールダイオード143・144は、それぞれIGBT133・134に対して逆並列接続されている。
すなわち、チップ下はんだ2を介して半導体デバイス(IGBT133・134およびフリーホイールダイオード143・144)をリードフレーム(下アーム)181(O)が接続された金属板32に接合し、同様にチップ下はんだ2を介して半導体デバイス(IGBT131・132およびフリーホイールダイオード141・142)をリードフレーム(上アーム)182(P)が接続された金属板31に接合した後、ボンディングワイヤ341・342・343・344を用いて配線を行う。
次に、図示しないモールド金型に図13〜図14の状態のパワーモジュールをセットし、モールド樹脂17を用いてモールドする。すなわち、図示は省略されているが、金属板31・32・第1接着絶縁層10および第2接着絶縁層11・主電極配線用ランド5および信号配線用ランド71・72・パワー配線用ランド73・半導体デバイス(IGBT131・132およびフリーホイールダイオード141・142)・半導体デバイス(IGBT133・134およびフリーホイールダイオード143・144)・ボンディングワイヤ4(EA)・4(AN)・4(AO)およびボンディングワイヤ6・ボンディングワイヤ341・342・343・344・345は、図11〜図12と同様に、モールド樹脂17によってモールドされる。
この後、金属板31・32の裏面上に、絶縁層12を形成する。
また、実施の形態に係るパワーモジュール20Tは、図11と同様に、冷却体(ヒートシンク)100を備え、絶縁層12は、冷却体側に配置されていても良い。
また、絶縁層12は、図12と同様に、金属板31・32側に配置される硬質絶縁層12aと、金属板31・32とは反対の側に配置される軟質絶縁層12bとを有していても良い。
また、図12と同様に、冷却体(ヒートシンク)100を備え、軟質絶縁層12bは、冷却体(ヒートシンク)100側に配置されていても良い。
実施の形態に係るパワーモジュール20Tにおいては、金属板31・32は、図示は省略されているが、樹脂接続板によって、互いに接続されていても良い。半導体デバイスなどに接合したボンディングワイヤにモールド時の力が負荷されてもボンディング部にダメージが与えられることがなく、製造時の信頼性を向上可能である。また、樹脂接続板は、モールド樹脂17の成型温度以上の耐熱性を有する。また、樹脂接続板は、金属板31・32間をネジを介して接続されていても良い。
また、樹脂接続板は、ポリフェニルサルファイド(PSS)、ポリエチルエチルケトン(PEEK)、ポリイミド(PI)のいずれかで形成されていても良い。図示しないモールド金型に図13の状態のパワーモジュール20Tをセットし、モールド樹脂17を用いてモールドするとき、樹脂接続板もそのままの状態で、樹脂モールドを行う。
また、図示は省略されているが、樹脂接続板の金属板31・32に対向する面にノッチ(突起部)を設け、相対する金属板31・32側は、このノッチ(突起部)29に嵌合するノッチ用穴(凹部)を形成しても良い。このような構成によって、ネジを用いたネジ止めによる回転方向の位置ズレが無くなり、より正確な回路パターンの位置決めが可能となる。
実施の形態に係るパワーモジュール20・20Tにおいては、比較例におけるセラミックス基板を用いず、銅板などの金属板上に無機系接着剤などを用いて、配線パターンを接着固定する。
実施の形態に係るパワーモジュール20・20Tにおいては、このような回路基板を用いることにより、基板メーカから購入しなければならなかった基板を自作することができ、部材コストが低減可能である。また、回路パターン毎に必要とされた基板型が不要となるため、コスト低減が可能である。また、熱膨張係数の小さな絶縁層の面積が相対的に少なくなるため、基板全体の反りが低減され、半導体チップ下はんだの厚さのバラツキが少なくなることで、品質が安定化される。
(パワーモジュールの具体例)
以下、実施の形態に係るパワーモジュール20・20Tの具体例を説明する。もちろん、以下に説明するパワーモジュール20・20Tにおいても、セラミックス基板を用いず、銅板などの金属板上に無機系接着剤などを用いて、配線パターンを接着固定可能である。
以下、実施の形態に係るパワーモジュール20・20Tの具体例を説明する。もちろん、以下に説明するパワーモジュール20・20Tにおいても、セラミックス基板を用いず、銅板などの金属板上に無機系接着剤などを用いて、配線パターンを接着固定可能である。
実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのSiC MOSFETの模式的回路表現は、図16(a)に示すように表され、ワンインワンモジュールのIGBTの模式的回路表現は、図16(b)に示すように表される。
図16(a)には、MOSFETQに逆並列接続されるダイオードDIが示されている。MOSFETQの主電極は、ドレイン端子DTおよびソース端子STで表される。同様に、図16(b)には、IGBTQに逆並列接続されるダイオードDIが示されている。IGBTQの主電極は、コレクタ端子CTおよびエミッタ端子ETで表される。
また、実施の形態に係るパワーモジュール20であって、ワンインワンモジュールのSiC MOSFETの詳細回路表現は、図17に示すように表される。
実施の形態に係るパワーモジュール20は、例えば、ワンインワンモジュールの構成を備える。すなわち、1個のMOSFETQが1つのモジュールに内蔵されている。一例として5チップ(MOSFET×5)搭載可能であり、それぞれのMOSFETQは、5個まで並列接続可能である。尚、5チップの内、一部をダイオードDI用として搭載することも可能である。
さらに詳細には、図17に示すように、MOSFETQに並列にセンス用MOSFETQsが接続される。センス用MOSFETQsは、MOSFETQと同一チップ内に、微細トランジスタとして形成されている。図17において、SSは、ソースセンス端子、CSは、電流センス端子であり、Gは、ゲート信号端子である。なお、実施の形態においても半導体デバイスQには、センス用MOSFETQsが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのSiC MOSFETの模式的回路表現は、図18(a)に示すように表される。
図18(a)に示すように、2個のMOSFETQ1,Q4が1つのモジュールに内蔵されている。G1は、MOSFETQ1のゲート信号端子であり、S1は、MOSFETQ1のソース端子である。G4は、MOSFETQ4のゲート信号端子であり、S4は、MOSFETQ4のソース端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
また、実施の形態に係るパワーモジュール20Tであって、ツーインワンモジュールのIGBTの模式的回路表現は、図18(b)に示すように表される。図18(b)に示すように、2個のIGBTQ1,Q4が1つのモジュールに内蔵されている。G1は、IGBTQ1のゲート信号端子であり、E1は、IGBTQ1のエミッタ端子である。G4は、IGBTQ4のゲート信号端子であり、E4は、IGBTQ4のエミッタ端子である。Pは、正側電源入力端子であり、Nは、負側電源入力端子であり、Oは、出力端子である。
(半導体デバイスの構成例)
実施の形態に係るパワーモジュール20Tに適用する半導体デバイスの例であって、SiC MOSFETの模式的断面構造は、図19(a)に示すように表され、IGBTの模式的断面構造は、図19(b)に示すように表される。
実施の形態に係るパワーモジュール20Tに適用する半導体デバイスの例であって、SiC MOSFETの模式的断面構造は、図19(a)に示すように表され、IGBTの模式的断面構造は、図19(b)に示すように表される。
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110(Q)の例として、SiC MOSFETの模式的断面構造は、図19(a)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpベース領域128と、pベース領域128の表面に形成されたソース領域130と、pベース領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、ソース領域130およびpベース領域128に接続されたソース電極134と、半導体基板126の表面と反対側の裏面に配置されたn+ドレイン領域124と、n+ドレイン領域124に接続されたドレインパッド電極136とを備える。
図19(a)では、半導体デバイス110は、プレーナゲート型nチャネル縦型SiC MOSFETで構成されているが、トレンチゲート型nチャネル縦型SiC MOSFETなどで構成されていても良い。
また、実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110(Q)には、SiC MOSFETの代わりに、GaN系FETなどを適用することもできる。
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110には、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係るパワーモジュール20に適用する半導体デバイス110には、バンドギャップエネルギーが、例えば、1.1eV〜8eVの半導体を用いることができる。
同様に、実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110A(Q)の例として、IGBTの模式的断面構造は、図19(b)に示すように、n-高抵抗層からなる半導体基板126と、半導体基板126の表面側に形成されたpベース領域128と、pベース領域128の表面に形成されたエミッタ領域130Eと、pベース領域128間の半導体基板126の表面上に配置されたゲート絶縁膜132と、ゲート絶縁膜132上に配置されたゲート電極138と、エミッタ領域130Eおよびpベース領域128に接続されたエミッタ電極134Eと、半導体基板126の表面と反対側の裏面に配置されたp+コレクタ領域124Pと、p+コレクタ領域124Pに接続されたコレクタパッド電極136Cとを備える。
図19(b)では、半導体デバイス110Aは、プレーナゲート型のnチャネル縦型IGBTで構成されているが、トレンチゲート型nチャネル縦型IGBTなどで構成されていても良い。
実施の形態に係るパワーモジュール20Tに適用する半導体デバイス110の例であって、ソースパッド電極SP、ゲートパッド電極GPを含むSiC MOSFETの模式的断面構造は、図20に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、ソースパッド電極SPは、ソース領域130およびpベース領域128に接続されたソース電極134に接続される。
また、ゲートパッド電極GPおよびソースパッド電極SPは、図20に示すように、半導体デバイス110の表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびソースパッド電極SPの下方の半導体基板126内には、図19(a)或いは、図20の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図20に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜144上にソースパッド電極SPが延在して配置されていても良い。
実施の形態に係るパワーモジュール20・20Tに適用する半導体デバイス110Aの例であって、ソースパッド電極SP、ゲートパッド電極GPを含むIGBTの模式的断面構造は、図21に示すように表される。ゲートパッド電極GPは、ゲート絶縁膜132上に配置されたゲート電極138に接続され、エミッタパッド電極EPは、エミッタ領域130Eおよびpベース領域128に接続されたエミッタ電極134Eに接続される。
また、ゲートパッド電極GPおよびエミッタパッド電極EPは、図21に示すように、半導体デバイス110Aの表面を覆うパッシベーション用の層間絶縁膜144上に配置される。尚、ゲートパッド電極GPおよびエミッタパッド電極EPの下方の半導体基板126内には、図19(b)或いは、図21の中央部と同様に、微細構造のIGBT構造が形成されていても良い。
さらに、図21に示すように、中央部のIGBT構造においても、パッシベーション用の層間絶縁膜144上にエミッタパッド電極EPが延在して配置されていても良い。
実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140の模式的回路構成において、半導体デバイスとしてSiC MOSFETを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図22(a)に示すように表される。同様に、実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140Aの模式的回路構成において、半導体デバイスとしてIGBTを適用し、電源端子PL、接地端子NL間にスナバコンデンサCを接続した回路構成例は、図22(b)に示すように表される。
実施の形態に係るパワーモジュール20Tを電源Eと接続する際、接続ラインの有するインダクタンスLによって、SiC MOSFETやIGBTのスイッチング速度が速いため、大きなサージ電圧Ldi/dtを生ずる。例えば、電流変化di=300A、スイッチングに伴う時間変化dt=100nsecとすると、di/dt=3×109(A/s)となる。インダクタンスLの値により、サージ電圧Ldi/dtの値は変化するが、電源Vにこのサージ電圧Ldi/dtが重畳される。電源端子PLと接地端子NL間に接続されるスナバコンデンサCによって、このサージ電圧Ldi/dtを吸収することができる。
(パワーモジュールを適用した応用例)
次に、図23を参照して、半導体デバイスとしてSiC MOSFETを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140について説明する。
次に、図23を参照して、半導体デバイスとしてSiC MOSFETを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140について説明する。
図23に示すように、3相交流インバータ140は、ゲートドライブ部150と、ゲートドライブ部150に接続されたパワーモジュール部152と、3相交流モータ部154とを備える。パワーモジュール部152は、3相交流モータ部154のU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150は、図23では、SiC MOSFETQ1・Q4に接続されているが、図示は省略するが、同様に、SiC MOSFETQ2・Q5、およびSiC MOSFETQ3・Q6にも接続されている。
パワーモジュール部152は、蓄電池(E)146の接続されたコンバータ148が接続されたプラス端子(+)とマイナス端子(−)間に、インバータ構成のSiC MOSFETQ1・Q4、Q2・Q5、およびQ3・Q6が接続されている。さらに、SiC MOSFETQ1〜Q6のソース・ドレイン間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール20Tでは、図23のU相部分に対応する単相インバータの構造について説明されていたが、V相、W相に対応しても同様に形成して、3相パワーモジュール部152を形成することもできる。
次に、図24を参照して、半導体デバイスとしてIGBTを適用した実施の形態に係るパワーモジュール20Tを用いて構成した3相交流インバータ140Aについて説明する。
図24に示すように、3相交流インバータ140Aは、ゲートドライブ部150Aと、ゲートドライブ部150Aに接続されたパワーモジュール部152Aと、3相交流モータ部154Aとを備える。パワーモジュール部152Aは、3相交流モータ部154AのU相、V相、W相に対応して、U相、V相、W相のインバータが接続されている。ここで、ゲートドライブ部150Aは、図24では、IGBTQ1・Q4に接続されているが、図示は省略するが、同様に、IGBTQ2・Q5、およびIGBTQ3・Q6にも接続されている。
パワーモジュール部152Aは、蓄電池(E)146Aの接続されたコンバータ148Aが接続されたプラス端子(+)とマイナス端子(−)間に、インバータ構成のIGBTQ1・Q4、Q2・Q5、およびQ3・Q6が接続されている。さらに、IGBTQ1〜Q6のエミッタ・コレクタ間には、フリーホイールダイオードD1〜D6がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール20Tでは、図24のU相部分に対応する単相インバータの構造について説明されていたが、V相、W相に対応しても同様に形成して、3相パワーモジュール部52を形成することもできる。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれにも形成可能である。
また、本実施の形態に係るパワーモジュールには、IGBT、ダイオード、Si系MOSFET、SiC系MOSFET、GaNFETのいずれかの半導体デバイスが適用可能である。
以上説明したように、本発明によれば、コストが低減可能で、基板全体の反りが低減され、品質が安定化され信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明に係るパワーモジュールは、IGBTモジュール、ダイオードモジュール、MOSモジュール(Si、SiC、GaN)等の半導体モジュールに利用することができる。また、ケース型モジュールでDBC等の絶縁基板を使用しない構造に利用することも可能である。
1、110、110A…半導体デバイス(半導体チップ)
2…チップ下はんだ
3、31、32…金属板(金属ベース、主電極接続電極、コレクタ接続電極)
4…エミッタ用ボンディングワイヤ
5…主電極配線用ランド(エミッタ配線用ランド)
6、61、62…信号用ボンディングワイヤ
7、71、72…信号配線用ランド
73…パワー配線用ランド
8…セラミックス基板
9…裏面銅箔
10、10A…エミッタ用接着絶縁層
11、11A…信号配線用接着絶縁層
12…絶縁層(有機絶縁樹脂層)
12a…硬質絶縁層
12b…軟質絶縁層
131、132、133、134…IGBT(Q1〜Q6)
141、142、143、144…フリーホイールダイオード(D1〜D6)
17…モールド樹脂
181、182、19…リードフレーム
20、20A、20T…パワーモジュール
341、342、343、344、345…ボンディングワイヤ
100…冷却体(ヒートシンク)
120…ホットプレート
124…ドレイン領域
124P…コレクタ領域
126…半導体基板
128…pベース領域
130…ソース領域
130E…エミッタ領域
132…ゲート絶縁膜
134…ソース電極
134E…エミッタ電極
136…ドレインパッド電極
136C…コレクタパッド電極
138…ゲート電極
144…層間絶縁膜
2…チップ下はんだ
3、31、32…金属板(金属ベース、主電極接続電極、コレクタ接続電極)
4…エミッタ用ボンディングワイヤ
5…主電極配線用ランド(エミッタ配線用ランド)
6、61、62…信号用ボンディングワイヤ
7、71、72…信号配線用ランド
73…パワー配線用ランド
8…セラミックス基板
9…裏面銅箔
10、10A…エミッタ用接着絶縁層
11、11A…信号配線用接着絶縁層
12…絶縁層(有機絶縁樹脂層)
12a…硬質絶縁層
12b…軟質絶縁層
131、132、133、134…IGBT(Q1〜Q6)
141、142、143、144…フリーホイールダイオード(D1〜D6)
17…モールド樹脂
181、182、19…リードフレーム
20、20A、20T…パワーモジュール
341、342、343、344、345…ボンディングワイヤ
100…冷却体(ヒートシンク)
120…ホットプレート
124…ドレイン領域
124P…コレクタ領域
126…半導体基板
128…pベース領域
130…ソース領域
130E…エミッタ領域
132…ゲート絶縁膜
134…ソース電極
134E…エミッタ電極
136…ドレインパッド電極
136C…コレクタパッド電極
138…ゲート電極
144…層間絶縁膜
Claims (28)
- 絶縁層と、
前記絶縁層上に配置された金属板と、
前記金属板上に配置された半導体デバイスと、
前記金属板上に配置された第1接着絶縁層および第2接着絶縁層と、
前記第1接着絶縁層上に配置された主電極配線用ランドと、
前記第2接着絶縁層上に配置された信号配線用ランドと
を備えることを特徴とするパワーモジュール。 - 前記第1接着絶縁層および前記第2接着絶縁層は、無機系接着剤であることを特徴とする請求項1に記載のパワーモジュール。
- 前記無機系接着剤は、充填材を含有し、
前記充填材は、シリカ、アルミナ、ジルコニア、またはこれらの複合物であることを特徴とする請求項2に記載のパワーモジュール。 - 前記第1接着絶縁層および前記第2接着絶縁層は、耐熱絶縁シートであることを特徴とする請求項1に記載のパワーモジュール。
- 前記耐熱絶縁シートは、エポキシ系樹脂若しくはポリイミド系樹脂で形成されたことを特徴とする請求項4に記載のパワーモジュール。
- 前記耐熱絶縁シートは、多層化形成されていることを特徴とする請求項5に記載のパワーモジュール。
- 前記金属板は、銅、アルミニウム、銅合金、およびアルミニウム合金のいずれかで形成されることを特徴とする請求項1〜6のいずれか1項に記載のパワーモジュール。
- 前記半導体デバイスと前記主電極配線用ランドとを電気的に接続する第1ボンディングワイヤと、
前記半導体デバイスと前記信号配線用ランドとを電気的に接続する第2ボンディングワイヤと、
前記金属板と、前記第1接着絶縁層および前記第2接着絶縁層と、前記主電極配線用ランドおよび前記信号配線用ランドと、前記半導体デバイスと、前記第1ボンディングワイヤおよび前記第2ボンディングワイヤとをモールドするモールド樹脂と
を備えることを特徴とする請求項1〜7のいずれか1項に記載のパワーモジュール。 - 前記絶縁層は、前記金属板側に配置される硬質絶縁層と、前記金属板とは反対の側に配置される軟質絶縁層とを有することを特徴とする請求項1〜8のいずれか1項に記載のパワーモジュール。
- 冷却体を備え、
前記軟質絶縁層は、前記冷却体側に配置されることを特徴とする請求項9に記載のパワーモジュール。 - 前記軟質絶縁層は、有機材料で構成されていることを特徴とする請求項9または10に記載のパワーモジュール。
- 前記軟質絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項9〜11のいずれか1項に記載のパワーモジュール。
- 前記軟質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項9〜12のいずれか1項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであることを特徴とする請求項13に記載のパワーモジュール。
- 前記硬質絶縁層は、有機材料で構成されていることを特徴とする請求項9〜14のいずれか1項に記載のパワーモジュール。
- 前記硬質絶縁層は、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも1つで構成されていることを特徴とする請求項9〜15のいずれか1項に記載のパワーモジュール。
- 前記硬質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項9〜16のいずれか1項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであることを特徴とする請求項17に記載のパワーモジュール。
- 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワンもしくはセブンインワン型のいずれかに形成されることを特徴とする請求項1〜18のいずれか1項に記載のパワーモジュール。
- 前記半導体デバイスは、IGBT、ダイオード、Si系MOSFET、SiC系MOSFET、GaNFETのいずれかを備えることを特徴とする請求項1〜19のいずれか1項に記載のパワーモジュール。
- 金属板を形成する工程と、
前記金属板の表面上にはんだを介して半導体デバイスを形成する工程と、
前記金属板上に第1接着絶縁層および第2接着絶縁層を形成する工程と、
前記第1接着絶縁層上に主電極配線用ランドを形成し、前記第2接着絶縁層上に信号配線用ランドを形成する工程と、
前記半導体デバイスと前記主電極配線用ランドとを第1ボンディングワイヤを介してボンディング接続する工程と、
前記半導体デバイスと前記信号配線用ランドとを第2ボンディングワイヤとを介してボンディング接続する工程と、
前記金属板、前記第1接着絶縁層および前記第2接着絶縁層、前記主電極配線用ランドおよび前記信号配線用ランド、前記半導体デバイス、前記第1ボンディングワイヤおよび前記第2ボンディングワイヤをモールド樹脂を用いてモールドする工程と、
前記金属板の裏面に絶縁層を形成する工程と
を有することを特徴とするパワーモジュールの製造方法。 - 前記金属板の裏面に前記絶縁層を形成する工程は、前記金属板の裏面に硬質絶縁層を形成する工程と、前記硬質絶縁層上に軟質絶縁層を形成する工程とを有することを特徴とする請求項21に記載のパワーモジュールの製造方法。
- 前記第1接着絶縁層上に主電極配線用ランドを形成し、前記第2接着絶縁層上に信号配線用ランドを形成する工程は、加熱・加圧工程を有することを特徴とする請求項21または22に記載のパワーモジュールの製造方法。
- 前記第1接着絶縁層および前記第2接着絶縁層は、無機系接着剤であることを特徴とする請求項21〜23のいずれか1項に記載のパワーモジュールの製造方法。
- 前記無機系接着剤は、充填材を含有し、
前記充填材は、シリカ、アルミナ、ジルコニア、またはこれらの複合物であることを特徴とする請求項24に記載のパワーモジュールの製造方法。 - 前記第1接着絶縁層および前記第2接着絶縁層は、耐熱絶縁シートであることを特徴とする請求項21〜23のいずれか1項に記載のパワーモジュールの製造方法。
- 前記耐熱絶縁シートは、エポキシ系樹脂若しくはポリイミド系樹脂で形成されたことを特徴とする請求項26に記載のパワーモジュールの製造方法。
- 前記耐熱絶縁シートは、多層化形成されていることを特徴とする請求項27に記載のパワーモジュールの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210222A JP2015076442A (ja) | 2013-10-07 | 2013-10-07 | パワーモジュールおよびその製造方法 |
PCT/JP2014/076690 WO2015053219A1 (ja) | 2013-10-07 | 2014-10-06 | パワーモジュールおよびその製造方法 |
EP14853126.2A EP3057126B1 (en) | 2013-10-07 | 2014-10-06 | Power module, and method for producing same |
US15/092,308 US9773720B2 (en) | 2013-10-07 | 2016-04-06 | Power module and fabrication method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210222A JP2015076442A (ja) | 2013-10-07 | 2013-10-07 | パワーモジュールおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015076442A true JP2015076442A (ja) | 2015-04-20 |
Family
ID=52813035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210222A Pending JP2015076442A (ja) | 2013-10-07 | 2013-10-07 | パワーモジュールおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9773720B2 (ja) |
EP (1) | EP3057126B1 (ja) |
JP (1) | JP2015076442A (ja) |
WO (1) | WO2015053219A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018530920A (ja) * | 2015-09-30 | 2018-10-18 | アジャイル・パワー・スイッチ・3・ディー−インテグレイション・エイ・ピー・エス・アイ・3・ディー | 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法 |
WO2018211735A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 半導体装置 |
WO2018221296A1 (ja) * | 2017-05-30 | 2018-12-06 | 三菱電機株式会社 | 電力変換装置 |
WO2019098368A1 (ja) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | 半導体装置 |
JP2021077661A (ja) * | 2019-11-05 | 2021-05-20 | 三菱電機株式会社 | 半導体パワーモジュール |
JP2022536792A (ja) * | 2019-06-14 | 2022-08-18 | ウルフスピード インコーポレイテッド | パワーエレクトロニクス用のパッケージ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6466030B2 (ja) | 2015-10-29 | 2019-02-06 | アーベーベー・シュバイツ・アーゲー | 半導体モジュール |
JP6743728B2 (ja) * | 2017-03-02 | 2020-08-19 | 三菱電機株式会社 | 半導体パワーモジュール及び電力変換装置 |
US11063495B2 (en) | 2019-07-01 | 2021-07-13 | Nidec Motor Corporation | Heatsink clamp for multiple electronic components |
CN113097154A (zh) * | 2021-03-22 | 2021-07-09 | 西安交通大学 | 一种双向开关功率模块及其制备方法 |
CN113113319B (zh) * | 2021-03-23 | 2023-02-10 | 江西新菲新材料有限公司 | 引线框架及其制作方法 |
FR3140208A1 (fr) * | 2022-09-27 | 2024-03-29 | Valeo Equipements Electriques Moteur | élément de liaison destiné à mettre en contact thermique UNE PIECE A REFROIDIR ET UN DISSIPATEUR DE CHALEUR |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
JPS61194755A (ja) * | 1985-02-25 | 1986-08-29 | Hitachi Ltd | 半導体装置 |
JPH06334114A (ja) * | 1993-03-25 | 1994-12-02 | Toppan Printing Co Ltd | マルチチップ半導体装置 |
US5655288A (en) * | 1994-03-25 | 1997-08-12 | Rohm Co., Ltd. | Method of manufacturing a thermal head |
JP3201277B2 (ja) | 1996-09-11 | 2001-08-20 | 株式会社日立製作所 | 半導体装置 |
JP3972519B2 (ja) * | 1999-06-18 | 2007-09-05 | 株式会社日立製作所 | パワー半導体モジュール |
US6841857B2 (en) * | 2001-07-18 | 2005-01-11 | Infineon Technologies Ag | Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip |
JP4023397B2 (ja) * | 2003-04-15 | 2007-12-19 | 富士電機機器制御株式会社 | 半導体モジュールおよびその製造方法 |
JP2005109100A (ja) | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
TWI325617B (en) * | 2006-12-18 | 2010-06-01 | Chipmos Technologies Inc | Chip package and method of manufacturing the same |
US7868465B2 (en) * | 2007-06-04 | 2011-01-11 | Infineon Technologies Ag | Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier |
DE102008001414A1 (de) * | 2008-04-28 | 2009-10-29 | Robert Bosch Gmbh | Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen |
JP5130173B2 (ja) * | 2008-09-25 | 2013-01-30 | 日東シンコー株式会社 | 半導体モジュール及び半導体モジュール製造方法 |
JP5071405B2 (ja) * | 2009-02-13 | 2012-11-14 | 三菱電機株式会社 | 電力用半導体装置 |
JP5863599B2 (ja) * | 2012-08-21 | 2016-02-16 | 三菱電機株式会社 | パワーモジュール |
JP2014107519A (ja) * | 2012-11-30 | 2014-06-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2013
- 2013-10-07 JP JP2013210222A patent/JP2015076442A/ja active Pending
-
2014
- 2014-10-06 WO PCT/JP2014/076690 patent/WO2015053219A1/ja active Application Filing
- 2014-10-06 EP EP14853126.2A patent/EP3057126B1/en active Active
-
2016
- 2016-04-06 US US15/092,308 patent/US9773720B2/en active Active
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018530920A (ja) * | 2015-09-30 | 2018-10-18 | アジャイル・パワー・スイッチ・3・ディー−インテグレイション・エイ・ピー・エス・アイ・3・ディー | 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法 |
JPWO2018211735A1 (ja) * | 2017-05-19 | 2020-01-23 | 三菱電機株式会社 | 半導体装置 |
WO2018211735A1 (ja) * | 2017-05-19 | 2018-11-22 | 三菱電機株式会社 | 半導体装置 |
WO2018221296A1 (ja) * | 2017-05-30 | 2018-12-06 | 三菱電機株式会社 | 電力変換装置 |
JPWO2019098368A1 (ja) * | 2017-11-20 | 2020-10-08 | ローム株式会社 | 半導体装置 |
CN111295752A (zh) * | 2017-11-20 | 2020-06-16 | 罗姆股份有限公司 | 半导体器件 |
WO2019098368A1 (ja) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | 半導体装置 |
US11211312B2 (en) | 2017-11-20 | 2021-12-28 | Rohm Co., Ltd. | Semiconductor device |
JP7267930B2 (ja) | 2017-11-20 | 2023-05-02 | ローム株式会社 | 半導体装置 |
US11670572B2 (en) | 2017-11-20 | 2023-06-06 | Rohm Co., Ltd. | Semiconductor device |
JP2022536792A (ja) * | 2019-06-14 | 2022-08-18 | ウルフスピード インコーポレイテッド | パワーエレクトロニクス用のパッケージ |
JP7320083B2 (ja) | 2019-06-14 | 2023-08-02 | ウルフスピード インコーポレイテッド | パワーエレクトロニクス用のパッケージ |
US11756910B2 (en) | 2019-06-14 | 2023-09-12 | Wolfspeed, Inc. | Package for power electronics |
KR102694420B1 (ko) * | 2019-06-14 | 2024-08-13 | 울프스피드, 인크. | 전력 전자장치를 위한 패키지 |
JP2021077661A (ja) * | 2019-11-05 | 2021-05-20 | 三菱電機株式会社 | 半導体パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
WO2015053219A1 (ja) | 2015-04-16 |
EP3057126B1 (en) | 2019-09-04 |
EP3057126A1 (en) | 2016-08-17 |
EP3057126A4 (en) | 2017-12-06 |
US9773720B2 (en) | 2017-09-26 |
US20160218050A1 (en) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015053219A1 (ja) | パワーモジュールおよびその製造方法 | |
US9041183B2 (en) | Power module packaging with double sided planar interconnection and heat exchangers | |
JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
JP4635564B2 (ja) | 半導体装置 | |
KR102115502B1 (ko) | 전기 도전층이 열전도 유전체 시트를 넘어서 연장되는 칩 캐리어 | |
US9721875B2 (en) | Power module and fabrication method for the same | |
JP6077773B2 (ja) | パワーモジュール半導体装置 | |
EP3026700B1 (en) | Power module and manufacturing method thereof | |
US9437508B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2013093631A (ja) | パワーモジュールの製造方法 | |
JP2011216564A (ja) | パワーモジュール及びその製造方法 | |
CN110476244B (zh) | 功率模块及其制造方法 | |
US20150270201A1 (en) | Semiconductor module package and method of manufacturing the same | |
JP7026823B2 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
JP6305778B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2011018736A (ja) | 半導体装置 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
JP6818801B2 (ja) | パワーモジュールおよびその製造方法 | |
JP6401444B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2018088558A (ja) | 半導体装置 | |
JP2023040345A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2010258161A (ja) | 半導体装置の製造方法 |