JP2018088558A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018088558A JP2018088558A JP2018036131A JP2018036131A JP2018088558A JP 2018088558 A JP2018088558 A JP 2018088558A JP 2018036131 A JP2018036131 A JP 2018036131A JP 2018036131 A JP2018036131 A JP 2018036131A JP 2018088558 A JP2018088558 A JP 2018088558A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- power module
- lead frame
- module according
- hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000001816 cooling Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 12
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 11
- 229910052582 BN Inorganic materials 0.000 claims description 6
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 239000000395 magnesium oxide Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229920002050 silicone resin Polymers 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 128
- 150000001875 compounds Chemical class 0.000 description 14
- 238000005304 joining Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】冷却性能が向上し、信頼性の向上したパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュール２０は、絶縁層と、絶縁層上に配置されたリードフレーム（金属層）１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層は、リードフレーム１，５側に配置される硬質絶縁層７ａと、リードフレーム１，５とは反対の側に配置される軟質絶縁層７ｂとを有する。【選択図】図５
Description
本発明は、パワーモジュールおよびその製造方法に関する。
従来、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている（例えば、特許文献１および特許文献２参照。）。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。
このようにヒートシンクなどの冷却体にパワーモジュールを取り付ける際は、冷却体と対峙する金属面（リードフレームの面）と、この金属面と対峙する冷却体の面のどちらか一方又は両方に液状のサーマルコンパウンドを塗布する。これにより、表面の傷などの凹凸や反りによる隙間をサーマルコンパウンドで充填することができる。
しかしながら、サーマルコンパウンドの熱抵抗は大きく、モジュールの冷却効果を阻害する原因になっている。一方、サーマルコンパウンドをなくした場合は、ネジ留めして加圧したとしても、モジュールと冷却体との間に隙間が生じ、サーマルコンパウンドを塗布した場合よりも更に冷却効果を阻害してしまう。
本発明の目的は、冷却性能が向上し、信頼性の向上したパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、絶縁層と、前記絶縁層上に配置された金属層と、前記金属層上に配置された半導体チップとを備え、前記絶縁層は、前記金属層側に配置される硬質絶縁層と、前記金属層とは反対の側に配置される軟質絶縁層とを有するパワーモジュールが提供される。
本発明の他の態様によれば、リードフレームにはんだを用いて半導体チップを接合する工程と、前記半導体チップと前記リードフレームとを電気的に接続するため、アルミワイヤを用いて超音波接合を行う工程と、前記リードフレームを金型に配置し、前記リードフレームの角部が覆われるように前記リードフレームの下面に硬質絶縁層を形成する工程と、前記硬質絶縁層を硬化させた後、前記角部が覆われるように前記硬質絶縁層の表面に軟質絶縁層を形成する工程と、前記軟質絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記リードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤ、前記リードフレームをモールディングする工程とを有するパワーモジュールの製造方法が提供される。
本発明の他の態様によれば、リードフレームにはんだを用いて半導体チップを接合する工程と、前記半導体チップと前記リードフレームとを電気的に接続するため、アルミワイヤを用いて超音波接合を行う工程と、前記リードフレームを金型に配置し、前記金型を閉めてモールド樹脂を流し込み、前記モールド樹脂と前記リードフレームとが角部において面一になるように、前記リードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤ、前記リードフレームをモールディングする工程と、面一になった前記モールド樹脂と前記リードフレームとの面に硬質絶縁層を形成する工程と、前記硬質絶縁層の表面に軟質絶縁層を形成する工程とを有するパワーモジュールの製造方法が提供される。
本発明によれば、冷却性能が向上し、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
（比較例）
比較例に係るパワーモジュール２０ａの模式的断面構造は、図１に示すように表される。図１に示すように、まず、リードフレーム１にはんだ２を用いて半導体チップ３を接合する。この後、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて電気的に接続する。この後、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の半導体チップ３が搭載されている面とは逆の面（以下、「下面」という場合がある。）に絶縁層７を配置する。この後、金型を閉めてモールド樹脂６を流し込むと、モールド樹脂６によってモールドされたパワーモジュール２０ａが形成される。
比較例に係るパワーモジュール２０ａの模式的断面構造は、図１に示すように表される。図１に示すように、まず、リードフレーム１にはんだ２を用いて半導体チップ３を接合する。この後、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて電気的に接続する。この後、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の半導体チップ３が搭載されている面とは逆の面（以下、「下面」という場合がある。）に絶縁層７を配置する。この後、金型を閉めてモールド樹脂６を流し込むと、モールド樹脂６によってモールドされたパワーモジュール２０ａが形成される。
比較例に係る別のパワーモジュール２０ｂの模式的断面構造は、図２に示すように表される。図２に示すように、絶縁層７の下面に金属板８を貼り付けた構造を採用しても良い。このように最外層に金属板８を配置すれば、絶縁層７を金属板８でカバーして外傷から防ぐことができる。その他の構成は、パワーモジュール２０ａと同様である。
図１に示されるパワーモジュール２０ａの使用例を示す模式的断面構造は、図３に示すように表され、図２に示されるパワーモジュール２０ｂの使用例を示す模式的断面構造は、図４に示すように表される。図３及び図４に示すように、比較例に係るパワーモジュール２０ａ，２０ｂは、液状のサーマルコンパウンド９を介してヒートシンク１０にネジ留めされて使用される。
しかしながら、サーマルコンパウンド９の熱抵抗は大きく、モジュールの冷却効果を阻害する原因になっている。一方、サーマルコンパウンド９をなくした場合は、ネジ留めして加圧したとしても、モジュールとヒートシンク１０との間に隙間が生じ、サーマルコンパウンド９を塗布した場合よりも更に冷却効果を阻害してしまう。
（実施の形態）
実施の形態に係るパワーモジュール２０は、図５に示すように、絶縁層と、絶縁層上に配置されたリードフレーム（金属層）１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層は、リードフレーム１，５側に配置される硬質絶縁層７ａと、リードフレーム１，５とは反対の側に配置される軟質絶縁層７ｂとを有する。
実施の形態に係るパワーモジュール２０は、図５に示すように、絶縁層と、絶縁層上に配置されたリードフレーム（金属層）１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層は、リードフレーム１，５側に配置される硬質絶縁層７ａと、リードフレーム１，５とは反対の側に配置される軟質絶縁層７ｂとを有する。
具体的には、ヒートシンク（冷却体）１０を備え、軟質絶縁層７ｂは、ヒートシンク１０側に配置されても良い。
また、軟質絶縁層７ｂの硬さは、デュロメータ硬さでＡ４０よりも軟らかくても良い。
また、軟質絶縁層７ｂは、有機材料で構成されていても良い。
また、軟質絶縁層７ｂは、シリコーン系樹脂で構成されていても良い。
また、軟質絶縁層７ｂには、熱伝導率の高い充填材が充填されていても良い。
また、充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
また、硬質絶縁層７ａの硬さは、デュロメータ硬さでＡ４０よりも硬くても良い。
また、硬質絶縁層７ａは、有機材料で構成されていても良い。
また、硬質絶縁層７ａは、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていても良い。
また、硬質絶縁層７ａには、熱伝導率の高い充填材が充填されていても良い。
また、充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
また、硬質絶縁層７ａと対峙するリードフレーム１，５の面に硬質絶縁層７ａの一部が入り込む溝１１が形成されていても良い。
また、半導体チップ３がモールド樹脂６でモールドされる前に軟質絶縁層７ｂ及び硬質絶縁層７ａが形成されても良い。
また、モールド樹脂６とリードフレーム１，５との間に軟質絶縁層７ｂ及び硬質絶縁層７ａの端部が介在していても良い。
また、半導体チップ３がモールド樹脂６でモールドされた後に軟質絶縁層７ｂ及び硬質絶縁層７ａが形成されても良い。
また、モールド樹脂６とリードフレーム１，５とが面一に形成されていても良い。
（パワーモジュール）
以下、図５を用いて、実施の形態に係るパワーモジュール２０の構成を更に詳しく説明する。すなわち、実施の形態に係るパワーモジュール２０では、ヒートシンク（冷却体）１０と対峙する面に有機材料からなる熱伝導性樹脂を塗布して硬化させる。この後、熱伝導性樹脂が塗布されたパワーモジュール２０をヒートシンク１０に締結する。このとき、比較例のように、絶縁層７とヒートシンク１０との間に隙間充填用のサーマルコンパウンド９は塗布しない。すなわち、本実施の形態では、モジュール取り扱いの際のスクラッチに対して傷が付かないように、デュロメータ硬さでＡ４０以上の熱伝導性樹脂（硬質絶縁層７ａ）を用いる。
以下、図５を用いて、実施の形態に係るパワーモジュール２０の構成を更に詳しく説明する。すなわち、実施の形態に係るパワーモジュール２０では、ヒートシンク（冷却体）１０と対峙する面に有機材料からなる熱伝導性樹脂を塗布して硬化させる。この後、熱伝導性樹脂が塗布されたパワーモジュール２０をヒートシンク１０に締結する。このとき、比較例のように、絶縁層７とヒートシンク１０との間に隙間充填用のサーマルコンパウンド９は塗布しない。すなわち、本実施の形態では、モジュール取り扱いの際のスクラッチに対して傷が付かないように、デュロメータ硬さでＡ４０以上の熱伝導性樹脂（硬質絶縁層７ａ）を用いる。
このような硬質絶縁層７ａを用いた場合、傷に対しては強くなる。一方、その硬さ故に、ヒートシンク１０の表面における傷や反りによる隙間に入り込むことができず、熱抵抗が増大してしまうことがある。
そこで、硬質絶縁層７ａの表面に、更に柔軟性のある樹脂（軟質絶縁層７ｂ）を塗布する。これにより、ヒートシンク１０の表面における傷や反りによる隙間に柔軟性のある軟質絶縁層７ｂが入り込むため、熱抵抗が増大することがなくなる。また、表面の軟質絶縁層７ｂは柔らかく傷が付く可能性があるが、その下地として硬質絶縁層７ａが存在するため、絶縁性能が損なわれることがない。
硬質絶縁層７ａの材料としては、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂などを用いることができる。また、硬質絶縁層７ａに用いる樹脂には、熱伝導率の高い充填材が充填される。充填材としては、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアなどを用いることができる。その他、硬質絶縁層７ａの材料としては、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、グラファイトを用いても良い。
軟質絶縁層７ｂの材料としては、シリコーン系樹脂などを用いることができる。このシリコーン系樹脂にも、高熱伝導性の充填材が充填される。この充填材としても、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアなどを用いることができる。
従来のサーマルコンパウンド９はシリコーン系であり、その熱伝導率は約１Ｗ／ｍＫ程度であった。それに対して、実施の形態に係るパワーモジュール２０では、サーマルコンパウンド９の代わりに、例えば約１〜２０Ｗ／ｍＫ程度の熱伝導率が高い樹脂を塗布するようにしているため、熱抵抗を下げることが可能であり、冷却性能を向上し、信頼性を向上することができる。
（使用例）
実施の形態に係るパワーモジュール２０の使用例を示す模式的平面構造は、図６に示すように表される。図６に示すように、リードフレーム１，５は、ネジ６１，６２によりヒートシンク１０にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、軟質絶縁層７ｂに柔軟性のある樹脂を用いても、パワーモジュール２０をヒートシンク１０に強固に接合することができる。
実施の形態に係るパワーモジュール２０の使用例を示す模式的平面構造は、図６に示すように表される。図６に示すように、リードフレーム１，５は、ネジ６１，６２によりヒートシンク１０にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、軟質絶縁層７ｂに柔軟性のある樹脂を用いても、パワーモジュール２０をヒートシンク１０に強固に接合することができる。
（製造方法１）
実施の形態に係るパワーモジュール２０の製造方法を示す工程は、図７に示すように表される。図７では、リードフレーム１側の一部分だけを示しているが、その他の部分は、図５に示した通りである。
実施の形態に係るパワーモジュール２０の製造方法を示す工程は、図７に示すように表される。図７では、リードフレーム１側の一部分だけを示しているが、その他の部分は、図５に示した通りである。
まず、図７（ａ）（ｂ）に示すように、Ｃｕ、ＡＬ、又はこれらの合金でできたリードフレーム１にはんだ２を用いて半導体チップ３を接合する。はんだ層２としては、熱伝導率が高い銀ペーストを用いても良い。
次に、図７（ｃ）に示すように、半導体チップ３とリードフレーム５とを電気的に接続するため、アルミワイヤ４を用いて超音波接合を行う。このとき、リードフレーム１とリードフレーム５とは図示しない連結バーに連結されており、超音波接合時に各々の相対位置が変わらないようにしておく。この連結バーは、超音波接合が終わったら除去される。
次に、図７（ｄ）に示すように、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の下面に硬質絶縁層７ａを形成する。硬質絶縁層７ａの厚さは例えば約０．５ｍｍ程度である。硬質絶縁層７ａの形成方法はスクリーン印刷などで良い。このとき、リードフレーム１，５の角部Ｐが覆われるように硬質絶縁層７ａを形成しておく。
次に、硬質絶縁層７ａを硬化させた後、図７（ｅ）に示すように、硬質絶縁層７ａの表面に軟質絶縁層７ｂを形成する。軟質絶縁層７ｂの厚さは例えば約０．５ｍｍ程度である。軟質絶縁層７ｂの形成方法もスクリーン印刷などで良い。このときも、リードフレーム１，５の角部Ｐが覆われるように軟質絶縁層７ｂを形成しておく。
最後に、軟質絶縁層７ｂを硬化させた後、図７（ｆ）に示すように、金型を閉めてモールド樹脂６を流し込み、リードフレーム１、はんだ２、半導体チップ３、アルミワイヤ４、リードフレーム５をモールディングする。これにより、モールド樹脂６によってモールドされたパワーモジュール２０が製造される。
このような製造方法によれば、モールド樹脂６とリードフレーム１，５との間に硬質絶縁層７ａ及び軟質絶縁層７ｂの端部が介在することになる。そのため、リードフレーム１，５の角部Ｐにおいて短絡する可能性を低減することができる。
（製造方法２）
実施の形態に係るパワーモジュール２０の別の製造方法を示す工程は、図８に示すように表される。製造方法１（図７）と異なる点は、モールドする工程と硬質絶縁層７ａ及び軟質絶縁層７ｂを形成する工程とが逆になっている点である。
実施の形態に係るパワーモジュール２０の別の製造方法を示す工程は、図８に示すように表される。製造方法１（図７）と異なる点は、モールドする工程と硬質絶縁層７ａ及び軟質絶縁層７ｂを形成する工程とが逆になっている点である。
まず、図８（ａ）〜図８（ｃ）までは、図７（ａ）〜図７（ｃ）と同様である。すなわち、リードフレーム１に半導体チップ３を接合し、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて接続する。ここで、図８（ｄ）に示すように、金型を閉めてモールド樹脂６を流し込む。このとき、モールド樹脂６とリードフレーム１とが角部Ｐにおいて面一になるようにしておく。次に、図８（ｅ）に示すように、面一になったモールド樹脂６とリードフレーム１，５との面に硬質絶縁層７ａを形成する。最後に、図８（ｆ）に示すように、硬質絶縁層７ａの表面に軟質絶縁層７ｂを形成する。このような製造方法でも、リードフレーム１，５の角部Ｐが硬質絶縁層７ａ及び軟質絶縁層７ｂに覆われるため、角部Ｐにおいて短絡する可能性を低減することができる。
（製造方法３）
実施の形態に係るパワーモジュール２０の更に別の製造方法を示す工程は、図９に示すように表される。製造方法１（図７）と異なる点は、軟質絶縁層７ｂを形成する領域だけである。すなわち、図９（ｅ）に示すように、軟質絶縁層７ｂは、硬質絶縁層７ａの下面だけに形成されている。この場合でも、リードフレーム１，５の角部Ｐは硬質絶縁層７ａに覆われているため、角部Ｐにおいて短絡する可能性を低減することができる。
実施の形態に係るパワーモジュール２０の更に別の製造方法を示す工程は、図９に示すように表される。製造方法１（図７）と異なる点は、軟質絶縁層７ｂを形成する領域だけである。すなわち、図９（ｅ）に示すように、軟質絶縁層７ｂは、硬質絶縁層７ａの下面だけに形成されている。この場合でも、リードフレーム１，５の角部Ｐは硬質絶縁層７ａに覆われているため、角部Ｐにおいて短絡する可能性を低減することができる。
（製造方法４）
実施の形態に係るパワーモジュール２０の更に別の製造方法を示す工程は、図１０に示すように表される。製造方法３（図９）と異なる点は、モールドする工程と軟質絶縁層７ｂを形成する工程とが逆になっている点である。これらの工程を逆にすることができる点は、製造方法２（図８）で説明した通りである。このような製造方法でも、リードフレーム１，５の角部Ｐは硬質絶縁層７ａに覆われているため、角部Ｐにおいて短絡する可能性を低減することができる。
実施の形態に係るパワーモジュール２０の更に別の製造方法を示す工程は、図１０に示すように表される。製造方法３（図９）と異なる点は、モールドする工程と軟質絶縁層７ｂを形成する工程とが逆になっている点である。これらの工程を逆にすることができる点は、製造方法２（図８）で説明した通りである。このような製造方法でも、リードフレーム１，５の角部Ｐは硬質絶縁層７ａに覆われているため、角部Ｐにおいて短絡する可能性を低減することができる。
（パワーモジュールの変形例）
実施の形態に係るパワーモジュールの変形例を示す模式的断面構造は、図１１に示すように表わされる。図１１に示すように、硬質絶縁層７ａと対峙するリードフレーム１，５の面に硬質絶縁層７ａの一部が入り込む溝１１が形成されていても良い。このような構成によれば、溝１１中に硬質絶縁層７ａが隙間なく入り込むため、熱抵抗を上昇させることなく、硬質絶縁層７ａをリードフレーム１及びリードフレーム５と強固に接合することができる（アンカー効果）。
実施の形態に係るパワーモジュールの変形例を示す模式的断面構造は、図１１に示すように表わされる。図１１に示すように、硬質絶縁層７ａと対峙するリードフレーム１，５の面に硬質絶縁層７ａの一部が入り込む溝１１が形成されていても良い。このような構成によれば、溝１１中に硬質絶縁層７ａが隙間なく入り込むため、熱抵抗を上昇させることなく、硬質絶縁層７ａをリードフレーム１及びリードフレーム５と強固に接合することができる（アンカー効果）。
図１１中の要部Ｂに示すように、溝１１は、はんだ２の下端部から下方向に角度Ｃだけ延長した領域より外に形成している。半導体チップ３から発生する熱は約４５°に広がって伝導するため、この角度Ｃは４５°以下とするのが望ましい。これにより、熱が伝導される領域には溝１１がないため、熱抵抗が大きくなる不具合を回避することができる。
図１１に示されるＩ−Ｉ線に沿う別の模式的断面構造は、図１２に示すように表される。ここでは、パワーモジュール２０の長手方向（横方向）に複数の溝１１を形成した場合を例示している。溝１１の断面形状は矩形である（図１１参照）。もちろん、溝１１の形成方向や断面形状、その他の細部の構成は、適宜変更することが可能である。
以上のように、実施の形態に係るパワーモジュール２０は、半導体チップ／金属層／絶縁層の縦構造を有してなる樹脂封止形半導体モジュールであり、このような構造における絶縁層として硬質絶縁層７ａと軟質絶縁層７ｂとを積層している。これにより、ヒートシンク１０とモジュールとの間に柔らかい軟質絶縁層７ｂが隙間なく充填される。そのため、サーマルコンパウンド９が不要となり、冷却効果を阻害しにくいパワーモジュールを提供することが可能となる。また、サーマルコンパウンド９は液状であり、これをユーザ側で塗布する必要がなくなるため、モジュールが扱いやすくなる。更に、表面の軟質絶縁層７ｂは柔らかく傷が付く可能性があるが、その下地として硬質絶縁層７ａが存在するため、絶縁性能が損なわれることがない。
なお、ここでは、硬質絶縁層７ａと軟質絶縁層７ｂとが積層された構造を例示しているが、絶縁層は少なくとも２層あれば良い。すなわち、３層以上の場合でも硬質絶縁層７ａと軟質絶縁層７ｂとが含まれていれば、同様の効果を得ることができる。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュール２０の具体例を説明する。もちろん、以下に説明するパワーモジュール２０でも、絶縁層として硬質絶縁層７ａと軟質絶縁層７ｂとを積層することができる。これら絶縁層の材料や形状、その他の細部の構成は上記した通りである。
以下、実施の形態に係るパワーモジュール２０の具体例を説明する。もちろん、以下に説明するパワーモジュール２０でも、絶縁層として硬質絶縁層７ａと軟質絶縁層７ｂとを積層することができる。これら絶縁層の材料や形状、その他の細部の構成は上記した通りである。
実施の形態に係るパワーモジュール２０であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図１３に示すように表される。また、実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールの詳細回路表現は、図１４に示すように表される。
実施の形態に係るパワーモジュール２０は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＯＳトランジスタ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
図１３には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。
さらに詳細には、図１４に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図１４において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール２０であって、ツーインワンモジュールの模式的回路表現は、図１５に示すように表される。図１５に示すように、２個のＭＯＳＦＥＴＱ１，Ｑ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＯＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＯＳＦＥＴＱ１のソースセンス端子である。Ｇ４は、ＭＯＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＯＳＦＥＴＱ４のソースセンス端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図１６に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図１６に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図１６では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図１７に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図１７に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図１６或いは、図１７の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図１７に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０において、電源端子ＰＬと接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成は、図１８に示すように表される。実施の形態に係るパワーモジュール２０を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ系デバイスのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図１９を参照して、実施の形態に係るパワーモジュール２０を用いて構成した３相交流インバータ４０について説明する。
次に、図１９を参照して、実施の形態に係るパワーモジュール２０を用いて構成した３相交流インバータ４０について説明する。
図１９に示すように、３相交流インバータ４０は、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部５０は、図１９では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６にも接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール２０では、図１９のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれにも形成可能である。
以上説明したように、本発明によれば、冷却性能が向上し、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、図５や図１１では、リードフレーム１，５の間にも軟質絶縁層７ｂを形成しているが、軟質絶縁層７ｂは、リードフレーム１，５の間には形成せず、リードフレーム１，５（硬質絶縁層７ａ）の下面のみに形成するようにしてもかまわない。
本発明に係るパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュールに利用することができる。また、ケース型モジュールでＤＢＣ（Direct Copper Bond）等の絶縁基板を使用しない構造に利用することも可能である。
１，５…金属層（リードフレーム）
３…半導体チップ
６…モールド樹脂
７ａ…硬質絶縁層
７ｂ…軟質絶縁層
１０…冷却体（ヒートシンク）
１１…溝
２０…パワーモジュール
３…半導体チップ
６…モールド樹脂
７ａ…硬質絶縁層
７ｂ…軟質絶縁層
１０…冷却体（ヒートシンク）
１１…溝
２０…パワーモジュール
本発明は、半導体装置に関する。
本発明の目的は、冷却性能が向上し、信頼性の向上した半導体装置を提供することにある。
本発明の一態様によれば、第１絶縁層と、前記第１絶縁層上に、少なくとも一箇所の曲げ部を有するように形成された第１リードフレームと、前記第１絶縁層上に、少なくとも一箇所の曲げ部を有するように形成された第２リードフレームと、前記第１絶縁層と前記第１リードフレームの間および前記第１絶縁層と前記第２リードフレームの間に挟まれるように形成された第２絶縁層と、前記第１リードフレーム上に配置された半導体チップと、前記半導体チップを覆い、前記第１リードフレームおよび前記第２リードフレームを部分的に露出させるように形成されたモールド樹脂とを備える半導体装置が提供される。
本発明によれば、冷却性能が向上し、信頼性の向上した半導体装置を提供することができる。
以上説明したように、本発明によれば、冷却性能が向上し、信頼性の向上した半導体装置を提供することができる。
本発明に係る半導体装置は、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュールに利用することができる。また、ケース型モジュールでＤＢＣ（Direct Copper Bond）等の絶縁基板を使用しない構造に利用することも可能である。
Claims (21)
- 絶縁層と、
前記絶縁層上に配置された金属層と、
前記金属層上に配置された半導体チップと
を備え、
前記絶縁層は、前記金属層側に配置される硬質絶縁層と、前記金属層とは反対の側に配置される軟質絶縁層とを有することを特徴とするパワーモジュール。 - 冷却体を備え、
前記軟質絶縁層は、前記冷却体側に配置されることを特徴とする請求項１に記載のパワーモジュール。 - 前記軟質絶縁層の硬さは、デュロメータ硬さでＡ４０よりも軟らかいことを特徴とする請求項１または２に記載のパワーモジュール。
- 前記軟質絶縁層は、有機材料で構成されていることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
- 前記軟質絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項１から４のいずれか１項に記載のパワーモジュール。
- 前記軟質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項１から５のいずれか１項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであることを特徴とする請求項６に記載のパワーモジュール。
- 前記硬質絶縁層の硬さは、デュロメータ硬さでＡ４０よりも硬いことを特徴とする請求項１から７のいずれか１項に記載のパワーモジュール。
- 前記硬質絶縁層は、有機材料で構成されていることを特徴とする請求項１から８のいずれか１項に記載のパワーモジュール。
- 前記硬質絶縁層は、エポキシ系樹脂、ウレタン系樹脂、アクリル系樹脂、シリコーン系樹脂のうちの少なくとも１つで構成されていることを特徴とする請求項１から９のいずれか１項に記載のパワーモジュール。
- 前記硬質絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項１から１０のいずれか１項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであることを特徴とする請求項１１に記載のパワーモジュール。
- 前記硬質絶縁層と対峙する前記金属層の面に前記硬質絶縁層の一部が入り込む溝が形成されていることを特徴とする請求項１から１２のいずれか１項に記載のパワーモジュール。
- 前記半導体チップがモールド樹脂でモールドされる前に前記軟質絶縁層及び前記硬質絶縁層が形成されることを特徴とする請求項１から１３のいずれか１項に記載のパワーモジュール。
- 前記モールド樹脂と前記金属層との間に前記軟質絶縁層及び前記硬質絶縁層の端部が介在していることを特徴とする請求項１４に記載のパワーモジュール。
- 前記半導体チップがモールド樹脂でモールドされた後に前記軟質絶縁層及び前記硬質絶縁層が形成されることを特徴とする請求項１から１３のいずれか１項に記載のパワーモジュール。
- 前記モールド樹脂と前記金属層とが面一に形成されていることを特徴とする請求項１６に記載のパワーモジュール。
- 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかに形成されることを特徴とする請求項１〜１７のいずれか１項に記載のパワーモジュール。
- リードフレームにはんだを用いて半導体チップを接合する工程と、
前記半導体チップと前記リードフレームとを電気的に接続するため、アルミワイヤを用いて超音波接合を行う工程と、
前記リードフレームを金型に配置し、前記リードフレームの角部が覆われるように前記リードフレームの下面に硬質絶縁層を形成する工程と、
前記硬質絶縁層を硬化させた後、前記角部が覆われるように前記硬質絶縁層の表面に軟質絶縁層を形成する工程と、
前記軟質絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記リードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤ、前記リードフレームをモールディングする工程と
を有することを特徴とするパワーモジュールの製造方法。 - リードフレームにはんだを用いて半導体チップを接合する工程と、
前記半導体チップと前記リードフレームとを電気的に接続するため、アルミワイヤを用いて超音波接合を行う工程と、
前記リードフレームを金型に配置し、前記金型を閉めてモールド樹脂を流し込み、前記モールド樹脂と前記リードフレームとが角部において面一になるように、前記リードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤ、前記リードフレームをモールディングする工程と、
面一になった前記モールド樹脂と前記リードフレームとの面に硬質絶縁層を形成する工程と、
前記硬質絶縁層の表面に軟質絶縁層を形成する工程と
を有することを特徴とするパワーモジュールの製造方法。 - 前記軟質絶縁層は、前記硬質絶縁層の下面に形成されることを特徴とする請求項１９または２０に記載のパワーモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018036131A JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018036131A JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013151690A Division JP6301602B2 (ja) | 2013-07-22 | 2013-07-22 | パワーモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018088558A true JP2018088558A (ja) | 2018-06-07 |
| JP6660412B2 JP6660412B2 (ja) | 2020-03-11 |
Family
ID=62494600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018036131A Active JP6660412B2 (ja) | 2018-03-01 | 2018-03-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6660412B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020050325A1 (ja) * | 2018-09-06 | 2020-03-12 | 三菱電機株式会社 | パワー半導体装置およびその製造方法、ならびに電力変換装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2000031338A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2000260918A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | ヒートシンク付半導体装置およびその製造方法 |
| JP2003309224A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体装置 |
| JP2005005638A (ja) * | 2003-04-15 | 2005-01-06 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
| JP2008243877A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | パワーモジュールおよびその製造方法 |
| JP2008244365A (ja) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | 熱接続構造、およびこれを備えた電子機器 |
| JP2009212269A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP2013070026A (ja) * | 2011-09-08 | 2013-04-18 | Rohm Co Ltd | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
-
2018
- 2018-03-01 JP JP2018036131A patent/JP6660412B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2000031338A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2000260918A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | ヒートシンク付半導体装置およびその製造方法 |
| JP2003309224A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体装置 |
| JP2005005638A (ja) * | 2003-04-15 | 2005-01-06 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
| JP2008243877A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | パワーモジュールおよびその製造方法 |
| JP2008244365A (ja) * | 2007-03-29 | 2008-10-09 | Toshiba Corp | 熱接続構造、およびこれを備えた電子機器 |
| JP2009212269A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP2013070026A (ja) * | 2011-09-08 | 2013-04-18 | Rohm Co Ltd | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020050325A1 (ja) * | 2018-09-06 | 2020-03-12 | 三菱電機株式会社 | パワー半導体装置およびその製造方法、ならびに電力変換装置 |
| JPWO2020050325A1 (ja) * | 2018-09-06 | 2021-08-30 | 三菱電機株式会社 | パワー半導体装置およびその製造方法、ならびに電力変換装置 |
| JP7241763B2 (ja) | 2018-09-06 | 2023-03-17 | 三菱電機株式会社 | パワー半導体装置およびその製造方法、ならびに電力変換装置 |
| US11631623B2 (en) | 2018-09-06 | 2023-04-18 | Mitsubishi Electric Corporation | Power semiconductor device and method of manufacturing the same, and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6660412B2 (ja) | 2020-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6301602B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP6280265B2 (ja) | パワーモジュール半導体装置 | |
| WO2015012180A1 (ja) | パワーモジュールおよびその製造方法 | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| JP6371610B2 (ja) | パワーモジュールおよびその製造方法 | |
| US20180350710A1 (en) | Semiconductor device, and power module | |
| JP5944688B2 (ja) | パワーモジュール半導体装置 | |
| US11862598B2 (en) | Semiconductor device | |
| WO2018047485A1 (ja) | パワーモジュールおよびインバータ装置 | |
| JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
| JP6660412B2 (ja) | 半導体装置 | |
| JP6818801B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP2007288044A (ja) | 半導体装置 | |
| JP7053897B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| JP6697941B2 (ja) | パワーモジュールおよびその製造方法 | |
| EP4050645B1 (en) | Power semiconductor device and manufacturing method | |
| JP7479771B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| JP6630762B2 (ja) | パワーモジュール | |
| JP7006015B2 (ja) | 半導体モジュールの製造方法 | |
| JP2023040345A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP2023119214A (ja) | 半導体装置 | |
| JP2023088629A (ja) | 半導体装置 | |
| JP2010258161A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191031 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6660412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |