JPWO2020050325A1 - パワー半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents

パワー半導体装置およびその製造方法、ならびに電力変換装置 Download PDF

Info

Publication number
JPWO2020050325A1
JPWO2020050325A1 JP2020541274A JP2020541274A JPWO2020050325A1 JP WO2020050325 A1 JPWO2020050325 A1 JP WO2020050325A1 JP 2020541274 A JP2020541274 A JP 2020541274A JP 2020541274 A JP2020541274 A JP 2020541274A JP WO2020050325 A1 JPWO2020050325 A1 JP WO2020050325A1
Authority
JP
Japan
Prior art keywords
resin
power semiconductor
semiconductor device
lead terminals
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020541274A
Other languages
English (en)
Other versions
JP7241763B2 (ja
Inventor
貴雅 岩井
貴雅 岩井
藤野 純司
純司 藤野
裕史 川島
裕史 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020050325A1 publication Critical patent/JPWO2020050325A1/ja
Application granted granted Critical
Publication of JP7241763B2 publication Critical patent/JP7241763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586Insulating layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

パワー半導体装置(1)は、リード部材(10)と、半導体素子(20)と、モールド樹脂(30)とを備えている。リード部材(10)は複数のリード端子(11)を含み、複数のリード端子(11)はモールド樹脂(30)の内側から外側まで延びる。複数のリード端子(11)のそれぞれは、モールド樹脂(30)の外側において、半導体素子(20)が載置される領域側に配置されモールド樹脂(30)から突出する方向に延びる根元部(11A)と、根元部(11A)と異なる方向に延び根元部(11A)から見て半導体素子(20)が載置される領域の反対側に配置される先端部(11B)とを含む。根元部(11A)の延びる長さは、複数のリード端子(11)のうち互いに隣り合う1対のリード端子(11)の間で互いに異なっている。複数のリード端子(11)のそれぞれのうち少なくとも根元部(11A)の表面は、コーティング樹脂(40)に覆われる。

Description

本発明はパワー半導体装置およびその製造方法、ならびに電力変換装置に関し、特に、リード部材上に載置される半導体素子がモールド樹脂で封止された構成を有するパワー半導体装置およびその製造方法、ならびに当該パワー半導体装置を有する電力変換装置に関するものである。
産業機器から、家電製品および情報端末まで、あらゆる製品にパワー半導体装置が普及しつつある。パワー半導体装置は、特に小型化が求められる。しかしパワー半導体装置は高電圧および大電流を扱う。このためリード端子間の絶縁距離、リード端子とパワー半導体装置の外部の冷却部材との絶縁距離、またはパワー半導体素子を搭載したダイパッド部とパワー半導体装置の外部の冷却部材との間の絶縁距離が必要である。こうしたことからパワー半導体装置は小型化に制約があった。またパワー半導体装置は、ダイパッド部から外部の冷却部材への放熱性が良好である必要がある。このため、絶縁性と放熱性との両立が求められている。
たとえば特開平2−161759号公報(特許文献1)においては、樹脂封止型の半導体装置において、樹脂モールドから外部に露出したリード端子に樹脂がコーティングされている。コーティングされた樹脂により、隣り合う1対のリード端子間の絶縁性が確保されている。
特開平2−161759号公報
特開平2−161759号公報のようにリード端子に樹脂をコーティングしたのみの特徴を有する構成では、複数のリード端子が並ぶ方向に関する、隣り合う1対のリード端子間の距離が短い可能性がある。したがって、特開平2−161759号公報のパワー半導体装置を基板に実装した際に、リード端子のはんだ付け部同士が短絡する恐れがある。
本発明は上記の課題に鑑みなされたものである。その目的は、複数のリード端子が並ぶ方向に関して隣り合う1対のリード端子間の距離が短くても、当該1対のリード端子のはんだ付け部同士の短絡が抑制されるパワー半導体装置およびその製造方法、ならびに電力変換装置を提供することである。
本発明のパワー半導体装置は、リード部材と、半導体素子と、モールド樹脂とを備えている。リード部材は複数のリード端子を含み、複数のリード端子はモールド樹脂の内側から外側まで延びる。複数のリード端子のそれぞれは、モールド樹脂の外側において、半導体素子が載置される領域側に配置されモールド樹脂から突出する方向に延びる根元部と、根元部と異なる方向に延び根元部から見て半導体素子が載置される領域の反対側に配置される先端部とを含む。根元部の延びる長さは、複数のリード端子のうち互いに隣り合う1対のリード端子の間で互いに異なっている。複数のリード端子のそれぞれのうち少なくとも根元部の表面は、コーティング樹脂に覆われる。
本発明のパワー半導体装置の製造方法は、リード部材上に半導体素子が載置された状態で、半導体素子が樹脂で封止される。樹脂で封止された半導体素子を含む部材に、コーティング樹脂が形成される。リード部材は複数のリード端子に切り分けられ、複数のリード端子は樹脂によるモールド樹脂の内側から外側まで延びる。複数に切り分けられたリード端子のそれぞれは、モールド樹脂の外側において、半導体素子が載置される領域側に配置されモールド樹脂から突出する方向に延びる根元部と、根元部と異なる方向に延び根元部から見て半導体素子が載置される領域の反対側に配置される先端部とを含む。根元部の延びる長さは、複数のリード端子のうち互いに隣り合う1対のリード端子の間で互いに異なっている。複数のリード端子のそれぞれのうち少なくとも根元部の表面は、コーティング樹脂を形成する工程においてコーティング樹脂に覆われる。コーティング樹脂を形成する工程においては、帯電された樹脂材料が霧状に放散されたものが根元部の表面に密着される。
本発明によれば、リード端子の根元部の延びる長さが隣り合う1対のリード端子間で互いに異なり、根元部の表面がコーティング樹脂に覆われる。このため、複数のリード端子が並ぶ方向に関して隣り合う1対のリード端子間の距離が短くても、当該1対のリード端子のはんだ付け部間の距離が長くなる。これにより当該はんだ付け部同士の短絡が抑制される。したがってパワー半導体装置を小型化できる。
実施の形態1に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。 実施の形態1に係るパワー半導体装置のリード部材の部分を抜粋した概略拡大斜視図である。 実施の形態1の第1変形例に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。 実施の形態1の第2変形例に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。 図1のパワー半導体装置を上下反転させ回路基板に実装された態様を示す概略平面図である。 図5のパワー半導体装置の、特にモールド樹脂の内部の態様を示す概略平面図である。 図1のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。 実施の形態1に係るパワー半導体装置の製造方法の第1工程を示す概略断面図である。 実施の形態1に係るパワー半導体装置の製造方法の第2工程を示す概略断面図である。 実施の形態1に係るパワー半導体装置の製造方法の第3工程を示す概略断面図である。 静電噴霧法の工程において用いられる導電性部材の構成の変形例を示す概略断面図である。 図11の導電性部材の構成の変形例を示す概略平面図である。 実施の形態1の比較例としてのパワー半導体装置の製造方法の第1工程を示す概略断面図である。 実施の形態1の変形例としてのパワー半導体装置の製造方法の第1工程を示す概略断面図である。 実施の形態1の変形例としてのパワー半導体装置の製造方法の第2工程を示す概略断面図である。 実施の形態2に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。 実施の形態2に係るパワー半導体装置のリード部材の部分を抜粋した概略拡大斜視図である。 図16のパワー半導体装置を上下反転させ回路基板に実装された態様を示す概略平面図である。 図16のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。 実施の形態3に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。 図20のパワー半導体装置が回路基板に実装された態様を示す概略平面図である。 図20のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。 実施の形態4に係るパワー半導体装置の態様を示す概略断面図である。 実施の形態4の変形例に係るパワー半導体装置の態様を示す概略断面図である。 実施の形態4に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。 実施の形態4に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。 実施の形態5に係るパワー半導体装置の態様を示す概略断面図である。 実施の形態5に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。 実施の形態6にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態のパワー半導体装置の構成について図1〜図7を用いて説明する。なお、説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1〜図7の各図のZ軸が示す通り、図1においては下側がZ方向正側であるのに対し、図2および図7においては上側がZ方向正側である。また図5および図6においては紙面手前側すなわち平面視における上側がZ方向正側である。
図1は、実施の形態1に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。図2は、実施の形態1に係るパワー半導体装置のリード部材の部分を抜粋した概略拡大斜視図である。図3は、実施の形態1の第1変形例に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。図4は、実施の形態1の第2変形例に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。図5は、図1のパワー半導体装置を上下反転させ回路基板に実装された態様を示す概略平面図である。図6は、図5のパワー半導体装置の、特にモールド樹脂の内部の態様を示す概略平面図である。図7は、図1のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。まず図1〜図7を用いて、本実施の形態のパワー半導体装置の構成について概略的に説明する。
図1を参照して、本実施の形態のパワー半導体装置1は、リード部材10と、半導体素子20と、モールド樹脂30とを主に備えている。リード部材10は、元々はリードフレームとして形成された部材である。つまりリード部材10は平板形状の部材が部分的に屈曲された導電性部材である。リード部材10は、リード端子としてのパワーリード端子11および集積回路リード端子12を含んでいる。なおこれらを以下において単にリード端子11、リード端子12と記載する場合がある。パワーリード端子11および集積回路リード端子12はいずれも、単一のパワー半導体装置1に複数ずつ設けられている。また半導体素子20は、リード部材10上に載置される部材である。半導体素子20は、パワー半導体素子21と、集積回路素子22とを含んでいる。なおパワー半導体素子21は、IGBT(Insulated Gate Bipolar Transistor)などの大電力用の半導体素子を搭載する半導体チップである。集積回路素子22は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの、IGBTを駆動させる機能を有する素子を搭載する半導体チップである。モールド樹脂30は、半導体素子20を内部に封止し、かつ半導体素子20を搭載するリード部材10の一部を封止する部材である。
パワーリード端子11および集積回路リード端子12は、いずれもモールド樹脂30の内側から外側まで延びている。すなわちパワーリード端子11は、モールド樹脂30の内側に配置されたインナーリード部11ILと、モールド樹脂30の外側に配置されたアウターリード部11OLとを有している。また集積回路リード端子12は、モールド樹脂30の内側に配置されたインナーリード部12ILと、モールド樹脂30の外側に配置されたアウターリード部12OLとを有している。
パワーリード端子11のインナーリード部11ILには、ダイパッド部11DPと、段差部11SPとが形成されている。リード部材10のダイパッド部11DPの表面上には、パワー半導体素子21が載置されている。具体的には、ダイパッド部11DPは概ねXY平面に沿う表面を有するように配置されている。図1におけるダイパッド部11DPの上側の表面(Z方向負側の表面)上に、パワー半導体素子21が、導電性接着剤51により接合されている。
集積回路リード端子12のインナーリード部12ILには、ダイパッド部12DPを含んでいる。リード部材10のダイパッド部12DPの表面上には、集積回路素子22が載置されている。具体的には、ダイパッド部12DPは概ねXY平面に沿う表面を有するように配置されている。図1におけるダイパッド部12DPの上側の表面(Z方向負側の表面)上に、集積回路素子22が、導電性接着剤52により接合されている。このように、複数のリード端子11のそれぞれは、パワー半導体素子21が載置されるダイパッド部11DPを有している。複数のリード端子12のそれぞれは、集積回路素子22が載置されるダイパッド部12DPを有している。
インナーリード部11ILのダイパッド部11DPはインナーリード部12ILのダイパッド部12DPよりも図1の下方、すなわち後述のコーティング樹脂40が形成され外部冷却部材70が配置される側、に配置される。集積回路リード端子12には比較的低電圧が印加されるか、あるいは接地されている。これに対し、パワーリード端子11は集積回路リード端子12よりも高電圧が印加される。このため、上記のような構成とすることにより、パワーリード端子11と集積回路リード端子12との距離を広くすることができる。これにより、リード端子11とリード端子12との間の短絡を抑制し両者間の絶縁性を向上することができる。またパワーリード端子11にはより高い電圧を印加することができる。
ただしインナーリード部11ILのダイパッド部11DPと、インナーリード部12ILのダイパッド部12DPとをZ方向に関してほぼ同じ高さの位置に配置する構成が適用されてもよい。このようにすれば、パワーリード端子11に段差部11SPを設けるべくこれを曲げる工程を削減できることにより、低コスト化が期待できる。
複数のパワーリード端子11のアウターリード部11OLは、根元部11Aと、先端部11Bと、転換部11Cとを有している。根元部11Aはアウターリード部11OLのうち最もインナーリード部11ILに近い側である。つまり根元部11Aは、モールド樹脂30の外側において、パワー半導体素子21が載置される領域側すなわちその延びる方向に関してインナーリード部11OLに近い側に配置される。根元部11Aは、モールド樹脂30の最外部と接するように、すなわちモールド樹脂30を付根部とするように延びている。そして根元部11Aは、モールド樹脂30から突出する方向すなわち平面視においてモールド樹脂30の外側に露出する方向に延びている。図1に示すように、パワーリード端子11は、段差部11SPにおいてXY平面に対して傾斜する平面を有している。しかしパワーリード端子11は、段差部11SPを挟む両側すなわち図1の左側および右側においては、いずれもXY平面に沿う平面を有している。すなわち段差部11SPのパワー半導体素子21と反対側に隣接する領域(平面視における外側に隣接する領域)がそのまま屈曲せずモールド樹脂30の内側から外側まで延びている。この領域のうちモールド樹脂30の外側の領域が根元部11Aである。
パワーリード端子11が段差部11SPを有するため、インナーリード部11ILの特にダイパッド部11DPと、アウターリード部11OLの根元部11AとのZ方向に関する位置が異なっている。具体的には、複数のパワーリード端子11のそれぞれは、モールド樹脂30の内側のインナーリード部11ILにおいて、ダイパッド部11DPと根元部11Aとの間に段差部11SPを有している。複数のパワーリード端子11のそれぞれは、段差部11SPにて屈曲している。複数のパワーリード端子11の屈曲により、図1においてダイパッド部11DPは、根元部11Aよりも、根元部11Aから見て後述する先端部11Bと反対側、すなわち図1での低い位置に配置されている。ダイパッド部DPは根元部11Aよりも、パワー半導体素子21が載置される図1の上側の表面と反対側の表面側であるZ方向の下側つまり正側に配置されている。これにより、たとえばダイパッド部11DPと根元部11AとのZ方向の位置がほぼ等しい場合に比べて、ダイパッド部11DPと根元部11Aとの沿面距離を長くすることができる。このため後述するダイパッド部11DPに接触する他の部材すなわち外部冷却部材70などと、アウターリード部11OLとの絶縁性能が向上される。
また上記の段差部11SPに隣接するモールド樹脂30の外表面には、モールド樹脂段差部31が形成されていてもよい。モールド樹脂段差部31は、モールド樹脂30の外表面が部分的に屈曲している。モールド樹脂段差部31は、その外表面の延び拡がる方向が、モールド樹脂30の外表面が部分的に屈曲する領域すなわちモールド樹脂段差部31の周囲の領域とは異なる方向とされた領域である。モールド樹脂段差部31が形成されることにより、これが形成されない場合に比べて、モールド樹脂30の外表面の、アウターリード部11OLから後述する外部冷却部材70などとの沿面距離が長くなる。このためパワーリード端子11のアウターリード部11OLと、外部冷却部材70などとの絶縁性能を更に向上させることができる。
モールド樹脂段差部31は、段差部11SPすなわちパワーリード端子11に隣接するモールド樹脂30の表面部分に形成されている。ただしこれに限らず、集積回路リード端子12に隣接するモールド樹脂30の表面部分にモールド樹脂段差部31が形成されてもよい。この場合、集積回路リード端子12にも段差部11SPと同様の段差部が形成されてもよい。
先端部11Bは、アウターリード部11OLのうち、根元部11Aに対してパワー半導体素子21が載置される領域すなわちダイパッド部11DPの反対側に配置される。先端部11Bはアウターリード部11OLのうち根元部11Aよりもインナーリード部11ILから遠い側である。先端部11Bは図1においては概ねYZ平面に沿う平面を有している。つまり先端部11Bは根元部11Aとは異なる方向に延びている。先端部11Bと根元部11Aとの延び拡がる方向が転換される部分が転換部11Cである。転換部11Cは、根元部11Aと先端部11Bとの境界に位置する、アウターリード部11OLの延び拡がる方向が転換されるべく屈曲された部分すなわち方向転換部である。アウターリード部11OLのうち、転換部11Cよりもインナーリード部11IL側でありパワー半導体素子21が配置される側に配置されるのが根元部11Aである。逆にアウターリード部11OLのうち、転換部11Cよりも根元部11Aに対してパワー半導体素子21が載置される領域の反対側に配置されるのが先端部11Bである。言い換えれば、根元部11Aが延びるXY平面に沿う方向と異なる方向すなわちたとえばZ方向に沿う方向に延び、根元部11Aから見てパワー半導体素子21が載置される領域の反対側に配置されるのが先端部11Bである。
複数の集積回路リード端子12のアウターリード部12OLは、根元部12Aと、先端部12Bと、転換部12Cとを有している。根元部12Aはアウターリード部12OLのうち最もインナーリード部12ILに近い側である。つまり根元部12Aは、モールド樹脂30の外側において、集積回路素子22が載置される領域側すなわちインナーリード部12OL側に配置される。根元部12Aは、モールド樹脂30の最外部と接するように、すなわちモールド樹脂30を付根部とするように延びている。そして根元部12Aは、モールド樹脂30から突出する方向すなわち平面視においてモールド樹脂30の外側に向かう方向に延びている。図1に示すように、集積回路リード端子12は、インナーリード部12ILから根元部12Aまで、屈曲することなくXY平面に沿う平面を有する領域が延びている。すなわちインナーリード部12ILの集積回路素子22と反対側に隣接する領域(平面視における外側に隣接する領域)がそのまま屈曲せずモールド樹脂30の内側から外側まで延びている。この領域のうちモールド樹脂30の外側の領域が根元部12Aである。
先端部12Bは、アウターリード部12OLのうち、根元部12Aに対して集積回路素子22が載置される領域すなわちダイパッド部12DPの反対側に配置される。先端部12Bはアウターリード部12OLのうち根元部12Aよりもインナーリード部12ILから遠い側である。先端部12Bは図1においては概ねYZ平面に沿う平面を有している。つまり先端部12Bは根元部12Aとは異なる方向に延びている。先端部12Bと根元部12Aとの延び拡がる方向が転換される部分が転換部12Cである。転換部12Cは、根元部12Aと先端部12Bとの境界に位置する、アウターリード部12OLの延び拡がる方向が転換されるべく屈曲された部分である。アウターリード部12OLのうち、転換部12Cよりもインナーリード部12IL側であり集積回路素子22が配置される側に配置されるのが根元部12Aである。逆にアウターリード部12OLのうち、転換部12Cよりも根元部12Aに対して集積回路素子22が載置される領域の反対側に配置されるのが先端部12Bである。言い換えれば、根元部12Aが延びるXY平面に沿う方向と異なる方向すなわちたとえばZ方向に沿う方向に延び、根元部12Aから見て集積回路素子22が載置される領域の反対側に配置されるのが先端部12Bである。
図1および図2を参照して、複数ずつ配置されるパワーリード端子11のそれぞれは、Y方向に関して互いに間隔W1をあけて配置されている。Y方向に間隔W1をあけて互いに隣り合う1対のパワーリード端子11の間で、根元部11AがX方向に延びる長さが、互いに異なっている。図2においては、Y方向に関して最も手前側のパワーリード端子11に比べて、それに隣接するパワーリード端子11の根元部11Aは長い。根元部11Aが長いパワーリード端子11のY方向奥側に隣接するパワーリード端子11は、根元部11Aが短い。その長さは、Y方向の最も手前側のパワーリード端子11の根元部11Aの長さとほぼ同じである。これにより、Y方向に関して互いに間隔W1をあけて隣接する1対のパワーリード端子11の先端部11Bの距離D1は、間隔W1より広い。以上は集積回路リード端子12についても同様である。
複数のパワーリード端子11のそれぞれのうち、少なくとも根元部11Aの表面は、コーティング樹脂40に覆われている。つまり図2に示すように、パワーリード端子11の根元部11Aおよび転換部11Cの表面、および先端部11Bのうち根元部11Aに近い側の領域の表面は、コーティング樹脂40に覆われた被覆部13となっている。一方、パワーリード端子11の先端部11Bのうち、根元部11Aから離れた側の領域の表面は、コーティング樹脂40に覆われない露出部14となっている。以上は集積回路リード端子12についても同様である。
図1に示すように、コーティング樹脂40は、根元部11Aの表面から、パワーリード端子11のうちパワー半導体素子21が載置されるダイパッド部11DPの、パワー半導体素子21が載置される図1の上側の表面と反対側すなわち下側の表面にまで連なるように形成されている。したがってコーティング樹脂40はダイパッド部11DPに形成される。このことを可能にする観点から、ダイパッド部11DPの図1下側の表面は、モールド樹脂30から露出している。ダイパッド部11DPにおけるコーティング樹脂40は、パワー半導体素子21が載置される表面と反対側の図1下側の表面に形成されている。図1のように、ダイパッド部11DPにおけるコーティング樹脂40は、ダイパッド部11DPの、パワー半導体素子21が載置される表面と反対側の下側の表面のみに形成されていてもよい。ただしダイパッド部11DPにおけるコーティング樹脂40は、ダイパッド部11DPの、パワー半導体素子21が載置される表面側である図1上側の表面にも形成されてもよい。コーティング樹脂40は、根元部11Aの下側の表面からダイパッド部11DPの下側の表面まで連なっていてもよい。根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、コーティング樹脂40は、パワーリード端子11の下側の表面上を伝うように、すなわち覆うように、配置されてもよい。ただし図1のように、根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、モールド樹脂30の表面上を覆うように、コーティング樹脂40が配置されてもよい。図1においては以上のように、リード端子11の表面上にコーティング樹脂40が配置されてもよい。このことは次に述べる図3、図4の例においても同様である。
図3を参照して、コーティング樹脂40は、根元部11Aの表面から、ダイパッド部11DPのパワー半導体素子21が載置される上側の表面と反対側の下側の表面までの、少なくとも一部に形成されればよい。つまりコーティング樹脂40は、根元部11Aの表面から、ダイパッド部11DPのパワー半導体素子21が載置される上側の表面と反対側の下側の表面までの領域にて、連続せず断続的に形成されてもよい。しかしコーティング樹脂40は、図1のように、根元部11Aの表面から、ダイパッド部11DPのパワー半導体素子21が載置される上側の表面と反対側の下側の表面までの領域にて、連続的に形成されてもよい。なお図3でも図1と同様に、根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、コーティング樹脂40は、パワーリード端子11の下側の表面上を伝うように、すなわち覆うように、配置されてもよい。ただし図1のように、根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、モールド樹脂30の表面上を覆うように、コーティング樹脂40が配置されてもよい。
またダイパッド部11DPの図1の下側の表面は、モールド樹脂30の図1の下側の表面と同一の面すなわちいわゆるツライチとなるように配置されている。したがって、コーティング樹脂40は、モールド樹脂30の表面の一部、特に図1の下側の表面を覆うように形成されている。この表面上には、図1に示すようにたとえば外部冷却部材70が固定されてもよい。ただし図4を参照して、特に図3のように根元部11Aからダイパッド部11DPまでの領域の一部のみに断続的にコーティング樹脂40が形成される場合、ダイパッド部11DPと外部冷却部材70との間に放熱部材53が挟まれてもよい。図1のように根元部11Aからダイパッド部11DPまでの領域の全体に連続的にコーティング樹脂40が形成される例においても、図4と同様に放熱部材53が挟まれてもよい。放熱部材53は放熱グリスなどからなる薄い層である。
図1、図2および図5を参照して、図1にて上側を向き、図2にて下側を向くリード部材10すなわちパワーリード端子11および集積回路リード端子12の先端部は、図5に示す回路基板80の複数のスルーホール81を貫通するように挿入される。すなわち図2のように下側を向く先端部11Bおよび先端部12Bが、図5の回路基板80の平面視における上側から下側に挿入される。すなわち本実施の形態のパワー半導体装置1は、回路基板80を備えている。言い換えればパワー半導体装置1においては、リード部材10、半導体素子20およびモールド樹脂30などからなる部分が、回路基板80上に実装されている。つまりここでは回路基板80はパワー半導体装置1に含まれるものとする。
そして上記のようにリード端子11,12の先端部11B,12Bがスルーホール81に挿入され、はんだにより固定される。このはんだは、先端部11B,12Bのうちコーティング樹脂40に覆われない露出部14の表面に濡れることにより、回路基板80とリード部材10とを固定する。回路基板80のスルーホール81は、複数のリード端子11,12が挿入され、はんだ等により接合されることにより、複数のリード端子11,12のそれぞれと導通する。これにより、パワー半導体装置1のモールド樹脂30などからなる部分は回路基板80に実装される。
なお複数のリード端子11,12は(少なくとも一部において)、互いに隣り合う根元部11A,12Aの延びる長さが異なっている。このためこれらが挿入されるスルーホール81は、回路基板80の平面視において、いわゆる千鳥形状を有するように形成されている。すなわち複数のスルーホール81のうち互いに隣接するもの同士を結ぶ直線は、X方向およびY方向の双方に対して斜め方向に延びる。このため当該直線を複数繋げばジグザグ形状となる。
図5の平面図におけるコーティング樹脂40に覆われたモールド樹脂30の内部の平面態様を示すものが、図6である。図5、図6および図1を参照して、パワー半導体素子21が接合された複数のパワーリード端子11は、Y方向に関して互いに隣接するものの根元部11Aの長さが異なる。そして複数のうち1つのパワーリード端子11に接合されたパワー半導体素子21と、それに隣接するパワーリード端子11とは、細線状の導電性部材であるワイヤ60により電気的に接続されている。このワイヤ60は図1のパワー半導体素子21から右側に延びるワイヤ60に相当する。
なお図6のY方向負側には、パワー半導体素子21が接合されない端子が3つ、互いに間隔をあけて並んでいる。これらの端子はすべてパワー半導体素子21が接合されるパワーリード端子11と同様に図6のX方向の右側の領域に並び、ワイヤ60を介してパワー半導体素子21と電気的に接続される。このためここではこれらの端子も、パワー半導体素子21が接合されたパワーリード端子11と同様に、パワーリード端子11と考えることとする。
また集積回路素子22が接合された集積回路リード端子12は1つしかないが、集積回路素子22とワイヤ60により接続された端子が複数配置されている。このワイヤ60は図1の集積回路素子22から左側に延びるワイヤ60に相当する。これらの複数の端子はすべて集積回路素子22が接合される集積回路リード端子12と同様に図6のX方向の左側の領域に並び、ワイヤ60を介して集積回路素子22と電気的に接続される。このためここではこれらの端子も、集積回路素子22が接合された集積回路リード端子12と同様に、集積回路リード端子12と考えることとする。このように考えれば、特にY方向正側半分の領域の複数の集積回路リード端子12は、Y方向に関して互いに隣接するもの同士の根元部11Aの長さが異なる。
またパワー半導体素子21と集積回路素子22とはワイヤ60により電気的に接続される。このワイヤ60は図1のパワー半導体素子21と集積回路素子22とを結ぶワイヤ60に相当する。
なお図2、図5および図6においては、リード端子11,12の根元部11A,12Aのそれぞれの長さは2種類のみである。すなわち根元部が比較的長いものと比較的短いものとが交互に並んでいる。比較的長い根元部11A,12Aはすべてほぼ同じ長さであり、比較的短い根元部11A,12Aもすべてほぼ同じ長さである。しかしこれに限らず、根元部11A,12Aのそれぞれの長さの種類は3種類以上あってもよい。ただし根元部11A,12Aの長さの種類をたとえば2種類など少なくすることによって、リード端子11,12の曲げ加工に使用する装置を単純な構成とすることが可能となる。したがって当該装置の製造コストを低減することができる。
図7を参照して、ここには最終的に回路基板80に実装された、パワー半導体装置1のリード部材10、半導体素子20およびモールド樹脂30などからなる部分に、図1に示す外部冷却部材70が固定された態様が示されている。なおここでは外部冷却部材70はパワー半導体装置1の外部の部材であり、パワー半導体装置1には含まれないものとして説明するが、含めるものと考えてもよい。
外部冷却部材70はたとえば矩形の平板形状を有しており、Y方向に関するパワー半導体装置1の一方端および他方端に隣接する領域に、1対のネジ穴71を有している。回路基板80には、外部冷却部材70を重ねたときに1対のネジ穴71が配置される位置と平面的に重なる位置に、1対のネジ穴82が形成されている。すなわち外部冷却部材70のネジ穴71と回路基板80のネジ穴82とはほぼ同じ大きさを有している。さらにモールド樹脂30のY方向に関する一方端および他方端に隣接する領域に、1対の半円の柱状の空間部であるネジ締め穴部32が形成されている。ネジ締め穴部32の内壁面がネジ穴71,82の壁面にほぼ接触する位置となるよう、外部冷却部材70が回路基板80に重ねられている。この状態で、ネジ穴71とネジ穴82とが平面的に重なりネジ締め穴部32がネジ穴71,82とほぼ接触する状態となったところで、ネジ穴71とネジ穴82とを貫通するようにボルトなどのオスねじを有する固定部材83が貫通される。これにより、モールド樹脂30などからなるパワー半導体装置1の一部分が、Z方向に関して外部冷却部材70および回路基板80に挟まれた態様となる。外部冷却部材70は、パワー半導体素子21の発生する熱をパワー半導体装置1の外部に放出することでパワー半導体装置1を冷却する部材である。
ダイパッド部11DPおよびモールド樹脂30の表面、すなわち図1のモールド樹脂30の最下面に接するように、たとえば平板形状の外部冷却部材70が設置される。
次に、以上に述べた、パワー半導体装置1を構成する各部材(外部冷却部材70を含む)の材質等について説明する。
図1において、リード部材10、すなわちパワーリード端子11および集積回路リード端子12は、銅などの金属材料が平板形状に加工されたものである。パワーリード端子11とパワー半導体素子21とを接合する導電性接着剤51、および集積回路リード端子12と集積回路素子22とを接合する導電性接着剤52は、はんだまたは銀ペーストからなることが好ましい。なお以下では導電性接着剤51と導電性接着剤52とを合わせて導電性接着剤50と考えることとする。また各部材間を電気的に接続するワイヤ60は、金または銀などの金属材料からなる。リード部材10、半導体素子20、導電性接着剤50およびワイヤ60が互いに接続されることにより電気回路が形成される。なお図1および図6に示す各部分のワイヤ60の材質および、その断面がなす円形状の径は同一であっても異なっていてもよい。
上記の電気回路を封止するモールド樹脂30は、エポキシ樹脂など熱硬化性樹脂からなることが好ましい。またモールド樹脂30の表面の一部を覆うコーティング樹脂40も熱硬化性の樹脂であることが好ましい。
コーティング樹脂40の材料は、モールド樹脂30の材料と同じであっても異なっていてもよい。コーティング樹脂40がモールド樹脂30と同じ材料であり同様の成分であれば、両者の線膨張係数がほぼ同じとなる。このため、コーティング樹脂40とモールド樹脂30との密着性が良好となり、両者を合わせた部材の絶縁性が向上する。なお両者の材料が同一であっても、断面観察により両者を見分けることは可能である。モールド樹脂30とその表面上のコーティング樹脂40との境界部に界面が生じるためである。
なおたとえばモールド樹脂30がエポキシ樹脂であり、コーティング樹脂40がポリイミド樹脂など、モールド樹脂30とは異なる材料であっても、高信頼性を有するパワー半導体装置1を得ることができる。安価なエポキシ樹脂に比べてポリイミド樹脂は耐熱性が高いためである。
また後述するように、パワー半導体装置1の製造工程においては、モールド樹脂30が形成された後、コーティング樹脂40の薄膜が形成される。このため後から形成されるコーティング樹脂40の材料は、先に形成されるモールド樹脂30の材料よりも低い温度で完全に硬化することがより好ましい。仮にコーティング樹脂40の樹脂材料の硬化温度がモールド樹脂30の樹脂材料の硬化温度を上回ると、コーティング樹脂40を完全硬化させる際にモールド樹脂30が劣化する可能性がある。このためコーティング樹脂40は、180℃程度で完全硬化するエポキシ樹脂またはポリイミド樹脂などにより形成されることが好ましい。
外部冷却部材70は、アルミニウムなどの放熱性に優れた金属材料により形成されることが好ましい。なお図示されないが、外部冷却部材70とコーティング樹脂40との間に放熱グリースが挟み込まれてもよい。このようにすれば、外部冷却部材70と、これが接触するコーティング樹脂40との接着性が向上する。
次に、本実施の形態のパワー半導体装置1の製造方法について、図8〜図11を用いて説明する。
図8は、実施の形態1に係るパワー半導体装置の製造方法の第1工程を示す概略断面図である。図8を参照して、まずリード部材10としてのパワーリード端子11および集積回路リード端子12が準備される。具体的には、銅などの金属材料が平板形状に加工されたものが準備される。その後、当該金属材料がエッチング加工または打ち抜き加工によってリード端子11,12としての形状に加工される。すなわちダイパッド部11DP,12DP、根元部11A,12Aおよび先端部11B,12Bなどが形成される。次に曲げ金型を用いた曲げ加工によって段差部11SPが形成される。なおこの時点では、リード端子11とリード端子12との全体を外側から枠状に囲むことで、リード端子11とリード端子12との全体を一体としたリードフレームとして形成されてもよい。
次に、ダイパッド部11DPの一方の表面上に、導電性接着剤51を用いて、パワー半導体素子21が接合され載置される。またダイパッド部12DPの一方の表面上に、導電性接着剤52を用いて、集積回路素子22が接合され載置される。次に図6に示すように、各リード端子11,12と半導体素子20とがワイヤ60により接続される。またパワー半導体素子21と集積回路素子22とがワイヤ60により接続される。
次に、上記のようにリード部材10上に半導体素子20が載置された状態で、半導体素子20が樹脂で封止される。具体的には、半導体素子20が載置されたリード部材10(リードフレーム)が、図8に示すように成形装置100に設置される。成形装置100は、トランスファーモールド法により半導体素子20などを樹脂材料で封止するための装置である。
成形装置100は、下金型101と、上金型102と、プランジャ103と、樹脂注入口104とを有している。下金型101は図8における下側(Z方向正側)に配置される金型の一部分であり、上金型102は図8における上側(Z方向負側)に配置される金型の一部分である。下金型101と上金型102とに挟まれた領域が、封止すべき半導体素子20などを配置する領域であり、樹脂が供給されることでモールド樹脂を形成する領域である。したがって、モールド樹脂から露出させたい領域、たとえばアウターリードとして形成すべき領域が上記下金型101と上金型102とに挟まれた領域の外側に配置されるように、リード端子11,12が設置される。
なお成形装置100は、モールド樹脂を形成する領域の外側に、プランジャ103を有している。プランジャ103は、モールド樹脂を形成する材料としてのタブレット樹脂30Aを設置するための部材である。また成形装置100は、モールド樹脂を形成する領域の入口付近に、樹脂注入口104を有している。樹脂注入口104からモールド樹脂を形成する領域内に、タブレット樹脂30Aが注入される。
プランジャ103の上に、エポキシ樹脂などからなる有形状のタブレット樹脂30Aが搭載される。半導体素子20の接合された部分を含むリード部材10(リードフレーム)が、下金型101および上金型102により型閉めされる。型閉めの際、ダイパッド部11DPに下金型101の樹脂で充填される部分の最下面が接触するように設置されることが好ましい。このようにすれば、モールド工程後の取り出し時に、ダイパッド部11DPのパワー半導体素子21が接合された側と反対側の表面をモールド樹脂から露出させることができる。
その後、プランジャ103が図8の上方(Z方向負側)に押し上げられる。これにより、タブレット樹脂30Aが樹脂注入口104から、半導体素子20の配置された空間内に注入される。タブレット樹脂30Aは有形状だが変形により容易に流動性となる。
注入されたタブレット樹脂30Aは流動性となって半導体素子20の配置された空間内を充填する。その後、下金型101および上金型102を加熱し、いわゆるアフターキュア工程がなされる。これによりタブレット樹脂30Aが完全に硬化し、半導体素子20などを封止する固体状のモールド樹脂30となる。その後、モールド樹脂30の外側に露出しているパワーリード端子11および集積回路リード端子12の部分、すなわちアウターリードの表面に、錫などの薄膜が、めっき法により形成されてもよい。
図9は、実施の形態1に係るパワー半導体装置の製造方法の第2工程を示す概略断面図である。図9を参照して、まず成形装置100から固化されたモールド樹脂30が取り出される。この時点ではアウターリードとして形成すべき領域が上記の下金型101と上金型102とに挟まれた領域の外側に配置されるように、リードフレームが配置される。リードフレームが切り取られることにより、複数のリード端子としてのパワーリード端子11および集積回路リード端子12に切り分けられた態様となる。すなわち、リード部材10は切り分けられた複数のリード端子11,12を含み、当該複数のリード端子11,12は、樹脂(タブレット樹脂30A)によるモールド樹脂30の内側から外側まで延び、インナーリード部11IL,12ILとアウターリード部11OL,12OLとを有するように形成される。
パワーリード端子11は転換部11Cにて折り曲げられる。これによりアウターリード部11OLが根元部11Aと先端部11Bとに分けられる。集積回路リード端子12は転換部12Cにて折り曲げられる。これによりアウターリード部12OLが根元部12Aと先端部12Bとに分けられる。すなわち、リードフレームが切り取られることにより複数に切り分けられたリード端子11,12のそれぞれは、モールド樹脂30の外側において、根元部11A,12Aと、先端部11B,12Bとを含んでいる。根元部11A,12Aは、その延びる方向に関してパワー半導体素子21および集積回路素子22が載置される領域に近い側に配置される。根元部11A,12Aはモールド樹脂30から突出する方向、すなわちXY平面に沿う、X方向またはY方向などに延びる。一方、先端部11B,12Bは、転換部11Cよりも根元部11Aに対してパワー半導体素子21および集積回路素子22が載置される領域の反対側すなわち半導体素子20が載置される領域から遠い側に配置される。言い換えれば、先端部11B,12Bは、根元部11A,12Aとは異なる方向に延び、根元部11A,12Aから見てパワー半導体素子21および集積回路素子22が載置される領域の反対側すなわち半導体素子20が載置される領域から遠い側に配置される。
また本実施の形態にて形成される根元部11A,12Aの延びる長さは、上記のように、複数のパワーリード端子11および集積回路リード端子12のうち互いに隣り合う1対のパワーリード端子11または集積回路リード端子12の間で互いに異なっている。
次に、樹脂すなわちモールド樹脂30で封止された半導体素子20を含む部材、すなわち最終的にパワー半導体装置1となるべき部材のたとえば一部分に、コーティング樹脂40が形成される。具体的には、図8のトランスファーモールド工程と比較して上下反転された状態で、パワー半導体装置1となるべき部材のたとえば一部が、導電性部材90上に設置される。この状態で、図9の上方すなわちZ方向正側から、静電噴霧機構110により、コーティング樹脂40となるべき樹脂材料が、モールド樹脂30の表面上などに供給される。
たとえば矩形の平板形状を有するステージ120の上に、導電性部材90が設置される。ステージ120は導電性材料からなり、地絡部GNDに接続されて地絡されている。導電性部材90は、たとえば矩形の平板形状を有する。導電性部材90は、リード部材10を構成する銅よりも硬度が低い材質により構成される。すなわち導電性部材90は、たとえば導電ゴムにより形成される。上下反転により先端部が図9の下側を向くパワーリード端子11および集積回路リード端子12の特に先端部11Bの少なくとも端部側の一部の領域の表面が、導電性部材90に包みこまれる。これにより、露出部14となるべき領域にコーティング樹脂40が形成されないようにされる。そのために、たとえば導電性部材90の最上面から内部に向けて形成された溝部91内に、パワーリード端子11の先端部11Bおよび集積回路リード端子12の先端部12Bの少なくとも一部(先端側)が挿入される。
パワーリード端子11の先端部11Bおよび集積回路リード端子12の先端部12Bの少なくとも一部(先端側)にコーティング樹脂40が付着しないように、先端部11B,12Bのうち被覆部13となるべき領域と露出部14となるべき領域との境界部95が導電性部材90の本体によりほぼ隙間なく覆われていることが好ましい。
ステージ120、導電性部材90、パワーリード端子11および集積回路リード端子12がほぼ同電位で地絡していることが好ましい。これは、後述する静電噴霧法を用いて、効率良く均一なコーティング樹脂40を形成する観点に基づく。ただしパワーリード端子11および集積回路リード端子12の露出部14となるべき領域の全体が導電性部材90に密着している必要はない。当該露出部14となるべき領域の少なくとも一部のみが導電性部材90に接していればよい。
静電噴霧機構110は、ノズル口112が形成されたノズル111と、圧縮空気流入口113と、パイプ114と、圧力調整機構115と、圧縮空気供給口116とを有している。ノズル111は中空状の部材であり、高圧電源PWRが接続されている。このためノズル111には地絡部GNDに対して高電圧を印加できる。ノズル111の最下部に開口としてのノズル口112が形成されている。ノズル111の内壁面の一部には、当該内壁面が開口された圧縮空気流入口113が形成されている。この圧縮空気流入口113にはパイプ114が繋がれている。パイプ114は中空である。このためノズル111の内部空間とパイプ114の中空の部分とは、圧縮空気流入口113により連なっている。さらにパイプ114につながれた圧力調整機構115および圧縮空気供給口116も中空状の部材であり、パイプ114の中空の部分と連なっている。したがって圧縮空気供給口116、圧力調整機構115、パイプ114およびノズル111は、静電噴霧機構110の装置の内部空間がすべて一体として連なっている。
以上のような静電噴霧機構110を用いて、静電噴霧法により、帯電された樹脂材料が霧状に放散されたものが、最終的にパワー半導体装置1となるべき部材の少なくとも一部の表面に密着される。ここでは特に、上記帯電された樹脂材料が霧状に放散されたものが、根元部11Aの表面に供給される。これにより、上記帯電された樹脂材料が霧状に放散されたものが、根元部11Aの表面にたとえば密着される。このようにして、上記帯電された樹脂材料が霧状に放散されたものが、根元部11Aの表面に形成される。具体的には以下の方法に基づく。金属製のノズル111の内部に、コーティング樹脂40として形成すべき材料である液体状または粉粒状の樹脂材料40Aが供給される。この状態で、圧縮空気供給口116内には圧縮空気が供給される。圧力調整機構115により調整された圧力が、圧縮空気供給口116内の圧縮空気に加えられる。これにより圧縮空気は、圧縮空気供給口116から圧力調整機構115およびパイプ114側へ流れる。さらに当該圧縮空気は、パイプ114内から圧縮空気流入口113を通りノズル111内に流入される。なお圧力調整機構115による調整により、当該圧縮空気の圧力が調整される。
ノズル111内に流入された圧縮空気は、ノズル111内の液体状または粉粒状の樹脂材料40Aをノズル口112から放出するように押し出す。このとき、ノズル111には高圧電源PWRにより、2kV以上5kV以下の高電圧が印加される。この高電圧により、樹脂材料40Aが帯電され、これがノズル口112から霧状に放散される。なお圧縮空気の圧力が圧力調整機構115により調整されることで、ノズル口112から放散される樹脂材料40Aの噴出速度が調整される。またノズル口112からの樹脂材料40Aの液ダレを抑制する観点から、ノズル口112の開口部は、平面視においてほぼ円形状であり、その直径が1mm以下であることが好ましい。
放散された樹脂材料40AはそのZ方向下側に配置された部材の表面に付着される。特に図9におけるモールド樹脂30の表面、ダイパッド部11DPのパワー半導体素子21が載置される面と反対側の面、リード端子11,12の根元部11A,12Aおよび先端部11B,12Bの表面の一部に、高電圧に帯電された霧状の樹脂材料40Aが付着する。これにより当該樹脂材料40Aは、均一な薄膜状のコーティング樹脂40として形成される。したがって、複数のリード端子11,12のそれぞれのうち少なくとも根元部11A,12Aの表面は、当該コーティング樹脂40を形成する工程においてコーティング樹脂40に覆われる。以上のように霧状の樹脂材料40Aの噴出によりコーティング樹脂40を形成する方法がいわゆる静電噴霧法である。
なお以上の各領域に均一に霧状の樹脂材料40Aを供給する観点から、ノズル111は、図9中に矢印Mで示すように、導電性部材90にセットされたパワー半導体装置1となるべき部材に対して、移動可能であることが好ましい。すなわちノズル111は、図示されない駆動機構により、X方向、Y方向およびZ方向に移動することができる。
図10は、実施の形態1に係るパワー半導体装置の製造方法の第3工程を示す概略断面図である。図10を参照して、静電噴霧機構110のノズル111に印加する高電圧により、ノズル111から地絡部GNDに向かって電気力線117が発生する。電気力線117は、ノズル口112から、ノズル口112に対向する図10の上側の表面と反対側の死角部93まで湾曲するように延びる。このためノズル口112から放出される樹脂材料40Aは、当該電気力線117に沿って進むことにより、図10の上側を向く表面のみならず、死角部93のような図10の下側を向きかつ他の部材に囲まれる領域にも付着可能となる。したがって、ノズル111をたとえばX方向に移動させることにより、電気力線117に沿う霧状の樹脂材料40Aを死角部93に成膜するように回り込ませることができる。したがって静電噴霧法を用いれば、静電噴霧法を用いない場合に比べて、コーティング樹脂40を成膜可能な領域が広くなる。このため静電噴霧法を用いれば、静電噴霧法を用いない場合に比べて、形成されるパワー半導体装置1(図1参照)全体の絶縁性が向上される。たとえばリード端子11,12の根元部11A,12Aの表面の全体にコーティング樹脂40を形成させることができる。
以上の静電噴霧法を用いてモールド樹脂30、ダイパッド部11DP、リード端子11,12の表面にコーティング樹脂40が形成された後、キュア工程により形成されたコーティング樹脂40が180℃程度に加熱される。これによりコーティング樹脂40が完全に硬化される。
なお本実施の形態においては、半導体素子20を樹脂で封止し、その後に樹脂で封止された当該半導体素子20を含む部材にコーティング樹脂40が形成されてもよい。あるいは本実施の形態においては、たとえば樹脂で封止された半導体素子20を外部から購入し、当該半導体素子20を含む部材にコーティング樹脂40が形成されてもよい。
図11は、静電噴霧法の工程において用いられる導電性部材の構成の変形例を示す概略断面図である。図12は、図11の導電性部材の構成の変形例を示す概略平面図である。なお説明の便宜上、図12には図5と同様のパワー半導体装置1の一部分が併せて図示されている。図9および図10においては、アウターリードの先端部11B,12Bは、導電性部材90の最上面から内部が部分的に除去された溝部91内に挿入される構成を有している。これに対し、図11および図12を参照して、当該変形例の導電性部材90は、3つのパーツである第1の導電性部材90A、第2の導電性部材90Bおよび第3の導電性部材90Cを含んでいる。これらの3つのパーツの集合体として導電性部材90を構成している。
第2の導電性部材90Bは、図11および図12中の導電性部材90の平面視における中心をなす部材であり、X方向の中央部に位置している。第2の導電性部材90B上にはコーティング樹脂40を形成すべき、最終的にパワー半導体装置1となるべき部材の一部(図12にて参照符号1で示す)が載置される。このため図12の平面図においては第2の導電性部材90Bはパワー半導体装置1となるべき部材の下側に隠れている。
第1の導電性部材90Aは第2の導電性部材90Bに設置されたアウターリードの先端部11B,12Bを図の左側から挟み込むための部材である。また第3の導電性部材90Cは第2の導電性部材90Bに設置されたアウターリードの先端部11B,12Bを図の右側から挟み込むための部材である。
パワー半導体装置となるべき部材のアウターリードの先端部11B,12Bの表面の一部は、第2の導電性部材90BのX方向の端面として形成された第2の溝部91Bに接触する。一方、第2の導電性部材90BはそのX方向の外側から、第1の導電性部材90Aおよび第3の導電性部材90Cに挟まれる。第1の導電性部材90Aおよび第3の導電性部材90Cは、X方向に関して第2の導電性部材90Bに近づいたり離れたりするように移動させることが可能な構成を有している。
第1の導電性部材90Aおよび第3の導電性部材90Cが第2の導電性部材90Bに接近する。これにより、第2の導電性部材90Bに設置されたパワー半導体装置となるべき部材の先端部11Bが、第1の導電性部材90AのX方向の端面として形成された第1の溝部91Aと、上記の第2の溝部91Bとに接触する。すなわち第1の溝部91Aと第2の溝部91Bとが繋がり合い、図9の溝部91と同様の構成を有する単一の溝部として形成される。その第1の溝部91Aと第2の溝部91Bとからなる溝部91の内部に先端部11Bが挿入された態様となる。またこれにより、第2の導電性部材90Bに設置されたパワー半導体装置となるべき部材の先端部12Bが、第3の導電性部材90CのX方向の端面として形成された第3の溝部91Cと、上記の第2の溝部91Bとに接触する。すなわち第3の溝部91Cと第2の溝部91Bとが繋がり合い、図9の溝部91と同様の構成を有する単一の溝部として形成される。その第3の溝部91Cと第2の溝部91Bとからなる溝部91の内部に先端部12Bが挿入された態様となる。
言い換えれば、第2の溝部91Bに接触する先端部11B,12Bには、そのX方向の外側から、第1の導電性部材90Aに形成された第1の溝部91A、および第3の導電性部材90Cに形成された第3の溝部91Cが接触する。以上のように3つのパーツの集合体としての構成を有する導電性部材90を用いても、図9および図10のように単体としての構成を有する導電性部材90を用いた場合と同様の機能を奏する。
次に、本実施の形態の作用効果について説明する。
本実施の形態のパワー半導体装置1においては、複数のリード端子11,12の根元部11A,12Aの延びる長さが、互いに隣り合う1対のリード端子11,12の間で互いに異なっている。すなわち当該リード端子11,12の先端部、およびこれを挿入する回路基板80のスルーホール81が平面視にて千鳥形状を有している。このためたとえば根元部11A,12Aの長さがすべてほぼ等しい場合に比べて、隣り合うリード端子11,12間の距離および隣り合うスルーホール81間の距離D1(図5参照)を広くすることができる。またコーティング樹脂を形成する工程においてはリード端子11,12のうち少なくとも根元部11A,12Aの表面に樹脂材料40A(図9参照)が密着され、少なくとも根元部11A,12Aの表面がコーティング樹脂40に覆われる。このため、隣り合う1対のリード端子11,12間の距離W1(図5参照)を狭くすることができる。本実施の形態ではこれらの相乗効果により、たとえ距離W1を狭くしても、距離D1を広くできる効果と、コーティング樹脂40による隣接リード端子間の電気的絶縁効果とが得られる。したがって、たとえ距離W1を狭くしても隣接リード端子間の短絡が十分抑制できるため、パワー半導体装置1を小型化できる。
図13は、実施の形態1の比較例としてのパワー半導体装置の製造方法の第1工程を示す概略断面図である。図13を参照して、当該比較例におけるトランスファーモールド工程は、図8の実施の形態1におけるトランスファーモールド工程と大筋で同様である。このため図13において図8と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図13の比較例のパワー半導体装置の製造方法においては、モールド樹脂30のみが形成され、その上のコーティング樹脂40は形成されない。この場合、図13のダイパッド部11DPの表面全体を最終的にモールド樹脂30の内部に封止させる観点から、以下のようにされる。型締めの際、ダイパッド部11DPと下金型101の樹脂で充填される部分の最下面との間に間隔GPが確保されるように、ダイパッド部11DPが設置される。一般的に上記間隔GPは350μm程度であるが、ダイパッド部11DPからモールド樹脂30の外部への高い放熱性を確保するためには間隔GPは100μm以下とすることが好ましい。さらにその中でも、間隔GPを50μm以上70μm以下とすることができれば、ダイパッド部11DPとモールド樹脂30の外部との間の絶縁性を確保しつつ、ダイパッド部11DPからモールド樹脂30への放熱性を向上できる。
しかしながら、このようにすれば、トランスファーモールド工程時のタブレット樹脂30Aの移動に伴いダイパッド部11DPが流動する。特に通常のトランスファーモールド工程にて間隔GPを100μm程度以下に制御すると、流動性のタブレット樹脂30Aが半導体素子20の配置された空間内に注入される際にダイパッド部11DPの下側に回り込む。このタブレット樹脂30Aの回り込みにより、ダイパッド部11DPが動いて水平方向に対して傾く。このためダイパッド部11DPが下金型101の底面に対して傾く。これにより、図13に示すようにダイパッド部11DPの下側に回り込むタブレット樹脂30Aの厚みが一定でなくなる。このことはダイパッド部11DPに対するモールド樹脂30の封止による信頼性を低下させる。このように間隔GPを狭くすれば、間隔GPを全体にてほぼ一定となるように制御することが困難となる場合が多い。
これに対し、本実施の形態においては、モールド樹脂30の他にコーティング樹脂40が形成される。このため図8のようにダイパッド部11DPを下金型101の内底面に接触させることでモールド樹脂30に対しダイパッド部11DPの裏面を露出させることで、その裏面上にコーティング樹脂40を均一に成膜できる。たとえば当該コーティング樹脂40を厚みが50μm以上70μm以下となるように均一に成膜できる。これにより、ダイパッド部11DPとその真下に配置される外部冷却部材70との間の絶縁性を確保し、同時にダイパッド部11DPから外部冷却部材70への冷却性能を安定させることができる。
図14は、実施の形態1の変形例としてのパワー半導体装置の製造方法の第1工程を示す概略断面図である。図14を参照して、当該変形例におけるトランスファーモールド工程は、図13の比較例のトランスファーモールド工程と概ね同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図14の工程においては、ダイパッド11DPまたは根元部11Aの表面にモールド樹脂30Aが滲み出している。一般的に、トランスファーモールド工程でダイパッド11DPの変形を防ぐための可動ピン105が設けられる技術が知られているが、ダイパッド11DPに大きな荷重をかけて樹脂の滲み出しまでも抑制することは難しい。その結果図14では、たとえば下金型101からモールド樹脂30Aを離型した後に、モールド樹脂30Aの一部が樹脂バリ30Bおよび樹脂バリ30Cとして残存する場合がある。この場合、たとえば樹脂バリ30Bがダイパッド11DPを上方に押し上げる。このため、ダイパッド11DPの最下面と、下金型101の半導体素子20が配置された空間内壁面との間隔GPの部分において、ダイパッド11DPの最下面に露出部EPが形成されることがある。露出部EPは、ダイパッド11DPの下部にモールド樹脂30Aが配置されない領域である。露出部EPが形成されたままの状態であれば、ダイパッド部11DPに対するモールド樹脂30の封止による信頼性を低下させる場合がある。
図15は、実施の形態1の変形例としてのパワー半導体装置の製造方法の第2工程を示す概略断面図である。図15を参照して、この工程は図9の実施の形態1の静電噴霧法によるコーティング樹脂40の形成と同様である。図15においては、複数のリード端子11のそれぞれは、パワー半導体素子21が載置されるダイパッド部11DPを有し、複数のリード端子12のそれぞれは、集積回路素子22が載置されるダイパッド部12DPを有する。図15のコーティング樹脂40を形成する工程においては、ダイパッド部11DP,12DPが接地された状態とされる。
すなわちダイパッド11DP,12DPと連続するアウターリード部11OL,12OLは、導電性部材90および導電性のステージ120とともに、地絡部GNDにより、すべてほぼ同電位である接地電位とされている。これにより、図15に示すように、接地されたダイパッド11DPの表面上に選択的に樹脂材料40Aが吸着する。このため、露出部EPの上にコーティング樹脂40が形成される。露出部EPの上のコーティング樹脂40が覆うことにより、樹脂バリ30B,30Cにより凹凸が形成された表面の上もコーティング樹脂40が流れ出して覆われる。このため樹脂バリ30B,30Cにより凹凸が形成された表面上が平坦化される。当該コーティング樹脂40が覆うことにより、図15のダイパッド11DP,12DPの上側における表面を平坦化できる。その結果、ダイパッド11DP,12DPからモールド樹脂30の外側への放熱性、およびダイパッド11DP,12DPとモールド樹脂30外部との絶縁性が良好となる。
コーティング樹脂40は、根元部11Aの表面から、複数のリード端子11のうちのダイパッド部11DPの図1の下側の表面、すなわち半導体素子20が載置される表面と反対側の表面、にまで連なるように形成される。ただし本実施の形態において、コーティング樹脂40は、根元部11Aの表面から、ダイパッド部11DPの図1の下側の表面までの少なくとも一部に形成されればよい。これによりダイパッド11DPとモールド樹脂30の外側との間の領域での、最低限の絶縁性は確保できる。その中でもコーティング樹脂40はダイパッド部11DPに形成され、ダイパッド部11DPにおけるコーティング樹脂40は、半導体素子20が載置される表面と反対側の図1下側の表面に形成されることが好ましい。このようにすれば上記のように、ダイパッド部11DPの下側の表面上に、均一な厚みの絶縁層としてのコーティング樹脂40を形成される。このためダイパッド部11DPに搭載された半導体素子20からモールド樹脂30の外部への放熱が、コーティング樹脂40によりスムーズになされる。したがって当該コーティング樹脂40により、半導体素子20からの放熱性を高めることができる。また当該コーティング樹脂40により、半導体素子20とモールド樹脂30の外部との間の絶縁性を高めることができる。
さらにダイパッド部11DPにおけるコーティング樹脂40は、図1のようにダイパッド部11DPの図1下側の表面のみに形成されることが好ましい。このようにすれば、コーティング樹脂40を形成する領域を最低限必要な領域に限定することにより、樹脂材料40Aを削減でき、製造コストを削減できる。
次に、本実施の形態においては、モールド樹脂30には、その内部からリード端子11,12が突出する部分において、リード端子11,12を通すための孔部が形成されている。当該孔部により、モールド樹脂30と、そこから突出するリード端子11,12との間には、小さな隙間が形成されている。この隙間の部分が、根元部11Aの表面からダイパッド部11DPの表面にまで連なるように覆われるコーティング樹脂40により塞がれる。このため当該隙間の部分からモールド樹脂30の内部への水分の侵入が抑制される。またモールド樹脂30の劣化および膨張による寸法変化が抑制される。これにより、パワー半導体装置1の信頼性が向上する。
さらに、本実施の形態においては、モールド樹脂30と、そこから突出するリード端子11,12との間の隙間の少なくとも一部が、コーティング樹脂40により埋められる。このため、コーティング樹脂40を有さない場合に比べて、モールド樹脂30とリード端子11,12との接着強度が向上する。これにより、実装工程時にリード端子11,12に加わる振動ストレスに対するパワー半導体装置1の信頼性が向上する。
また上記のように本実施の形態においては、モールド樹脂30の外表面にはモールド樹脂段差部31が形成されている。この場合、モールド樹脂段差部31が設けられない場合に比べてモールド樹脂30によるパワー半導体装置1のパッケージ部分の強度が低くなり、ネジ穴71,82を貫通する固定部材83(図5参照)によりネジ締め穴部32からモールド樹脂30が割れやすくなる懸念がある。しかし本実施の形態ではモールド樹脂30の表面の一部を覆うようにコーティング樹脂40が形成される。このため全体が強化され、ネジ締め穴部32からモールド樹脂30が割れる可能性を低下することができる。
これは以下の理由に基づく。コーティング樹脂40がないモールド樹脂30は、硬化後において弾性率がたとえば20GPa程度である。これに対し、硬化後のコーティング樹脂40は、その弾性率が4GPa程度であり、モールド樹脂30のそれに比べて非常に低い。このため、コーティング樹脂40を有するモールド樹脂30のネジ締め穴部32に接するように、ネジ穴71,82を貫通する固定部材83による固定(図5参照)がなされれば、コーティング樹脂40を有さないモールド樹脂30に比べ、その締め付け接着時の応力が小さくなる。このためにコーティング樹脂40が表面の一部を覆うモールド樹脂30は、そうでないモールド樹脂30に比べて、パッケージ部分が割れるなどの不具合を抑制することができる。このためパワー半導体装置1の信頼性が向上される。
その他、さらに本実施の形態のパワー半導体装置1は以下の作用効果を有する。当該パワー半導体装置1は、リード端子11,12の先端部11B,12Bの特に先端側に、回路基板80とはんだ付けするための、コーティング樹脂40に覆われない露出部14が形成される。このために露出部14となるべき、コーティング樹脂40に覆われるべきでない領域を導電性部材90(図13照)の溝部91内に挿入したうえでコーティング樹脂40の形成がなされる。このようにすることにより、たとえばリード端子11,12の表面全体にコーティング樹脂40を形成した後に、先端部11B,12Bの不要な部分のコーティング樹脂40を熱で除去する方法を適用した際に想定される、除去されず残存するコーティング樹脂40がはんだ付け時に気化しはんだ付け性が低下する問題を回避できる。また本実施の形態のコーティング樹脂40は、ポリイミド樹脂などの、はんだ付け温度では分解しない材料により構成される。このためはんだ付け時にコーティング樹脂40が気化する問題は発生しない。以上により本実施の形態によれば、リード端子11,12の回路基板80に対するはんだ付け性が向上される。
また本実施の形態のリード端子11,12は、先端部11B,12Bが、平面視においてモールド樹脂30のパッケージの部分よりも外側に位置する。これにより、導電性部材90のZ方向の位置を自由に調整することができる。またコーティング樹脂40の面積を容易に調整することができる。
さらに、本実施の形態のパワー半導体装置の製造方法においては、リード部材10上に半導体素子20が載置された状態で、モールド樹脂30で封止された半導体素子20を含む部材にコーティング樹脂40が形成される。コーティング樹脂40を形成する工程にて静電噴霧法が用いられる。これにより、他の手法を用いる場合に比べてリード端子11に薄く均一にコーティング樹脂40を形成できる。このため形成工程後に廃棄される樹脂材料40Aの量を削減でき、低コストにパワー半導体装置5を形成できる。
実施の形態2.
図16は、実施の形態2に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。図17は、実施の形態2に係るパワー半導体装置のリード部材の部分を抜粋した概略拡大斜視図である。図18は、図16のパワー半導体装置を上下反転させ回路基板に実装された態様を示す概略平面図である。図19は、図16のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。すなわち図16、図17、図18、図19はそれぞれ実施の形態1の図1、図2、図5、図7に対応する。以下図16〜図19を用いて、本実施の形態のパワー半導体装置の構成について概略的に説明する。
図16を参照して、本実施の形態のパワー半導体装置2は、大筋で実施の形態1のパワー半導体装置1と同様の構成を有している。このため図1と同一の構成要素には同一の符号を付し、内容が重複する場合はその説明を繰り返さない場合がある。ただし本実施の形態においては、パワーリード端子11および集積回路リード端子12の特に先端部11B,12Bの形状において実施の形態1と異なっている。
具体的には、パワー半導体装置2においては、複数のリード端子11,12のそれぞれは、先端部11B,12Bに屈曲部を有している。すなわちパワーリード端子11が転換部11Cとして、第1の転換部11C1および、屈曲部としての第2の転換部11C2を有している。同様に、集積回路リード端子12が転換部12Cとして、第1の転換部12C1および、屈曲部としての第2の転換部12C2を有している。
パワーリード端子11の第1の転換部11C1は、実施の形態1の転換部11Cと同様に、根元部11Aと先端部11Bとの境界における転換部である。これに対しパワーリード端子11の第2の転換部11C2は、先端部11Bを二分するように設けられた屈曲部である。このため先端部11Bは、第1の転換部11C1と第2の転換部11C2との間の第1の先端部11B1と、第2の転換部11C2よりもパワー半導体素子21から離れた側すなわち先端側の第2の先端部11B2とを含んでいる。図16の上側すなわちZ方向負側の面をパワーリード端子11の表側の面とした場合、第1の転換部11C1においては、表側の面が凹形状となるようにパワーリード端子11が屈曲している。これに対し、第2の転換部11C2においては、表側の面が凸形状となるようにパワーリード端子11が屈曲している。
同様に、集積回路リード端子12の第1の転換部12C1は、実施の形態1の転換部12Cと同様に、根元部12Aと先端部12Bとの境界における転換部である。これに対し集積回路リード端子12の第2の転換部12C2は、先端部12Bを二分するように設けられた屈曲部である。このため先端部12Bは、第1の転換部12C1と第2の転換部12C2との間の第1の先端部12B1と、第2の転換部12C2よりも集積回路素子22から離れた側すなわち先端側の第2の先端部12B2とを含んでいる。図16の上側すなわちZ方向負側の面を集積回路リード端子12の表側の面とした場合、第1の転換部12C1においては、表側の面が凹形状となるように集積回路リード端子12が屈曲している。これに対し、第2の転換部12C2においては、表側の面が凸形状となるように集積回路リード端子12が屈曲している。
図16および図17を参照して、本実施の形態においても、Y方向に間隔W1をあけて互いに隣り合う1対のパワーリード端子11の間で、根元部11AがX方向に延びる長さが、互いに異なっている。このためY方向に関して互いに間隔W1をあけて隣接する1対のパワーリード端子11の先端部11Bの距離D1は、間隔W1より広い。以上は集積回路リード端子12についても同様である。
パワーリード端子11の根元部11Aの表面、および先端部11Bのうち根元部11Aに近い側の領域の表面はコーティング樹脂40に覆われた被覆部13である。一方、パワーリード端子11の先端部11Bのうち、根元部11Aから離れた側の領域の表面は、コーティング樹脂40に覆われない露出部14となっている。図16においては、第1の先端部11B1はほぼ全体が被覆部13となっており、第2の先端部11B2はほぼ全体が露出部14となっている。このような態様でもよいが、図17のように、第1の先端部11B1の根元部11A側が被覆部13であり、第1の先端部11B1の第2の先端部11B2側、および第2の先端部11B2の全体が露出部14である態様でもよい。以上は集積回路リード端子12についても同様である。
図17、図18および図19を参照して、本実施の形態においては、回路基板80の図17の上側の主表面上に、複数のはんだパターン89が配置されている。これらにより、回路基板80の第2の先端部11B2が回路基板80の図17の上側の主表面上に接合されている。したがって本実施の形態においては、回路基板80には、リード端子11,12を挿入するスルーホール81(図5参照)は形成されていない。回路基板80の主表面に対して、接合された第2の先端部11B2の表面は8°以下の傾斜角度を有することが好ましい。なお当該傾斜角度は5°以下であってもよいし、当該傾斜角度はゼロであってもよい。すなわち第2の先端部11B2の表面は回路基板80の主表面に沿うように接続されてもよい。以上は集積回路リード端子12の第2の先端部12B2についても同様である。
本実施の形態においては、図17〜図19に示すように、回路基板80の主表面上にあらかじめはんだパターン89が供給される。はんだパターン89上に第2の先端部11B2,12B2が載置される。このとき回路基板80の主表面上には、他の表面実装部品もはんだパターンなどを介して載置される。第2の先端部11B2,12B2、およびモールド樹脂30などを有するパワー半導体装置2の一部分が、他の表面実装部品と同時に、リフローはんだ付け法により、はんだパターン89上に接合される。
なお本実施の形態においても実施の形態1と同様に、静電噴霧法によりコーティング樹脂40が形成される。
以上の各点において本実施の形態は実施の形態1と異なる。しかし他の各点については基本的に本実施の形態は実施の形態1と同様である。
本実施の形態の作用効果は実施の形態1と基本的に同様である。しかしそれに加え、本実施の形態では以下の作用効果を奏する。
本実施の形態のパワー半導体装置2においては、回路基板80上に、リード部材10、半導体素子20およびモールド樹脂30などからなる部分が、他の表面実装部品と同時にリフローはんだ付け法により接合される。実施の形態1のパワー半導体装置1のリード部材10などの部分はいわゆるDIP(Dual Inline Package)構造といわれる回路基板80のスルーホール81に対してリード端子11,12が主に人の手で挿入されはんだ付けされる。これに対して実施の形態2のパワー半導体装置2はいわゆるSOP(Small Outline Package)といわれる、他の表面実装部品等と同時にリフローはんだ付けされることを前提とした構成である。すなわちパワー半導体装置2はパワー半導体装置1よりも、自動化ラインにより製造することに適した構造である。このためたとえば回路基板80上にパワー半導体装置2の一部と他の表面実装部品とが別工程で接合される場合に比べて、回路基板80上に各部材を実装する工程を簡略化することができる。
その他、本実施の形態のリード端子11,12は、図17に示すように、第1の先端部11B1が、根元部11Aおよび第2の先端部11B2に対して直交せず、直角よりもやや大きい角度を保つように回路基板80に接合されていることが好ましい。このようにすれば、静電噴霧法を用いる際に電気力線が裏側に回り込みやすくなり、裏側にも成膜させる効果を高めることができる。また回路基板80の主表面に対して、接合された第2の先端部11B2の表面はたとえば8°以下の傾斜角度を有することが好ましい。これにより、第2の先端部11B2にいっそう、電気力線が回り込みやすくなる。このことから第2の先端部11B2上へのコーティング樹脂40の成膜効果がいっそう高められる。
なおリフローはんだ付け法を用いる本実施の形態のパワー半導体装置2は、リフロー工程中にモールド樹脂30が吸湿する。このためモールド樹脂30が、モールド樹脂30内に封止されるダイパッド部11DPなどの各部材の表面に対してはく離する可能性がある。しかし本実施の形態においては、実施の形態1と同様に、たとえばダイパッド部11DPがモールド樹脂30から露出した表面が、コーティング樹脂40に覆われる。このためモールド樹脂30はコーティング樹脂40に覆われた部分からの吸湿が抑制される。またダイパッド部11DPがモールド樹脂30から露出した部分において、隣接するモールド樹脂30に対してはく離する可能性を低減することができる。
実施の形態3.
図20は、実施の形態3に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。図21は、図20のパワー半導体装置が回路基板に実装された態様を示す概略平面図である。図22は、図20のパワー半導体装置が回路基板に実装された全体の態様を示す概略断面図である。すなわち図20、図21、図22はそれぞれ実施の形態1の図9、図5、図7に対応する。なお以下の説明においても、実施の形態1,2と同一の構成要素には同一の符号を付し、内容が重複する場合はその説明を繰り返さない場合がある。
図20を参照して、本実施の形態におけるパワー半導体装置の製造方法においても、基本的に実施の形態1の図9に示す工程と同様の処理がなされる。すなわち最終的にパワー半導体装置3となるべき部材の少なくとも一部(図20にて参照符号3で示す)に、静電噴霧法を用いて霧状の樹脂材料40Aが供給される。これにより図9と同様に、モールド樹脂30の表面、ダイパッド部11DPのパワー半導体素子21が載置される面と反対側の面、リード端子11,12の根元部11A,12Aおよび先端部11B,12Bの表面の一部に、高電圧に帯電された霧状の樹脂材料40Aが付着する。これにより上記部分にコーティング樹脂40が形成される。ただし図20においては、コーティング樹脂40を形成する工程が、部材すなわちパワー半導体装置3となるべき部材の少なくとも一部が回路基板80に実装された状態でなされる。これにより最終的に、回路基板80を含むパワー半導体装置3が形成される。この点において、回路基板80にパワー半導体装置1となるべき部材の少なくとも一部が実装される前の状態でコーティング樹脂40が形成される実施の形態1と異なっている。
図20に示すように、図の上側(Z方向正側)から回路基板80、導電性部材90およびステージ120の順に平面的に重なるように設置される。回路基板80のスルーホール81と、導電性部材90の溝部91とが平面視において重なるように配置されている。なお導電性部材90は図9のように一体として形成されたものであってもよいが、図11のように3つのパーツの集合体として形成されたものであってもよい。
たとえば実施の形態1のパワー半導体装置1と同様にリード端子11,12が屈曲されたパワー半導体装置3となるべき部材のリード端子11,12のアウターリード部11OL,12OLが、スルーホール81およびその真下の溝部91内に挿入される。すなわちここではアウターリード部11OL,12OLが、スルーホール81を貫通し、かつ溝部91内に挿入される。この時点でリード端子11,12ははんだによりスルーホール81に固定されてもよい。
回路基板80の上側の主表面上には、複数の配線部84が形成されている。これらの配線部84は、回路基板80上に実装されるパワー半導体装置3の複数のリード端子11,12のそれぞれと導通する。このため配線部84は、回路基板80において、たとえばスルーホール81に隣接する領域に形成されることが好ましい。
実施の形態1と同様の静電噴霧法による樹脂材料40Aの噴霧の際には、回路基板80の配線部84が形成される側、すなわち図20の上側に重なるように、マスク88が設けられる。マスク88は、パワー半導体装置3となるべき部材の中央部、および配線部84の少なくとも一部の領域の真上を除く領域を、図20の上側から覆うように、配置される。マスク88に覆われる領域は、静電噴霧法により樹脂材料40Aが供給されない領域である。逆に言えば、マスク88に覆われる領域以外の領域には、樹脂材料40Aが供給される。これにより、回路基板80上に形成され複数のリード端子11,12のそれぞれと導通する配線部84の少なくとも一部の上を覆うように、回路基板80上にはコーティング樹脂40が形成される。
なお以上においては実施の形態1のパワー半導体装置1と同様にリード端子11,12が屈曲されたパワー半導体装置3となるべき部材の一部が回路基板80に固定され、回路基板80上の配線部84にコーティング樹脂40が形成されている。しかしこれに限らず本実施の形態では、実施の形態2のパワー半導体装置2と同様にリード端子11,12が屈曲されたパワー半導体装置3となるべき部材の一部が回路基板80にたとえばはんだパターン89で固定され、回路基板80上の配線部84にコーティング樹脂40が形成されてもよい。実施の形態2のパワー半導体装置2と同様のパワー半導体装置3となるべき部材が固定される場合も、実施の形態1のパワー半導体装置1と同様のパワー半導体装置3となるべき部材が固定される場合と同様に、配線部84はリード端子11,12と導通可能となる。なお実施の形態2のパワー半導体装置2はスルーホール81に貫通される構成ではないため、静電噴霧法の工程において導電性部材90およびステージ120は用いられなくてもよい。
図21および図22を参照して、図20の工程により形成されるパワー半導体装置3は、モールド樹脂30、リード端子11,12などの真上、および配線部84の少なくとも一部が、コーティング樹脂40に覆われる。
以上の各点において本実施の形態は実施の形態1,2と異なる。しかし他の各点については基本的に本実施の形態は実施の形態1,2と同様である。
本実施の形態の作用効果は実施の形態1,2と基本的に同様である。しかしそれに加え、本実施の形態では以下の作用効果を奏する。
本実施の形態によれば、パワーリード端子11および集積回路リード端子12のみならず、それらに隣接する配線部84もその少なくとも一部がコーティング樹脂40で覆われる。これにより、境界部95(図22参照)に隣接する領域など、リード端子11,12がはんだで回路基板80に固定される領域などがコーティング樹脂40に覆われる。このためはんだによる接合部同士の短絡が抑制され、複数のリード端子11,12間の絶縁性が良好になる。このことから複数のリード端子11,12の距離をより小さくすることができるため、パワー半導体装置3を小型化することができる。
また図21などに示すように、配線部84の少なくとも一部が、コーティング樹脂40に覆われる。このため配線部84がコーティング樹脂40に覆われない場合に比べて配線部84からの放熱性が良好になる。コーティング樹脂40を構成するポリイミド樹脂は熱伝導率が1.0W/mK程度である。これに対して空気の熱伝導率は0.02W/mK程度である。したがってコーティング樹脂40に覆われることにより、これに覆われない場合に比べて、配線部84の発熱を外部に逃がしやすくなる。このため回路基板80を小型化しても十分に放熱が可能となる。したがってパワー半導体装置3を小型化することができる。
さらに、回路基板80の表面上からリード端子11,12の表面上まで連なるように、コーティング樹脂40が覆うことが好ましい。これにより、回路基板80とリード端子11,12との接着強度が増加する。このため、パワー半導体装置3の使用時に振動および熱サイクルが起こっても、回路基板80とリード端子11,12とを固定するはんだの剥離を抑制することができる。
実施の形態4.
図23は、実施の形態4に係るパワー半導体装置の態様を示す概略断面図である。以降の各例においても、既述の各例と同一の構成要素には同一の符号を付し、内容が重複する場合にはその説明を繰り返さない場合がある。図23を参照して、本実施の形態のパワー半導体装置4は、他の各例と同様に、複数のリード端子11のそれぞれは、パワー半導体素子21が載置されるダイパッド部11DPを有している。複数のリード端子11のそれぞれにおけるコーティング樹脂40は、根元部11Aの表面から、ダイパッド部11DPよりも根元部11A側の領域までの範囲内の少なくとも一部の領域のみに形成される。つまりコーティング樹脂40は、ダイパッド部11DPの表面上には形成されていない。ここでも上記各他の例と同様に、根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、モールド樹脂30の表面上を覆うように、コーティング樹脂40が配置されてもよい。
図23では、ダイパッド部11DPのパワー半導体素子21が載置される表面と反対側の図23の下側の表面が、モールド樹脂30の内側に埋まっている。つまり図23では、ダイパッド部11DPの下側の表面が、モールド樹脂30から露出していない。このダイパッド部11DPの下側の表面上に、絶縁層131を挟んで、金属箔としてのたとえば銅箔132が形成されている。このため概ね、銅箔132の下側の表面がモールド樹脂30から露出している。
絶縁層131および銅箔132の存在により、パワー半導体装置4では、複数のリード端子11のそれぞれにおけるコーティング樹脂40は、ダイパッド部11DPの表面上には形成されることができない。このためリード端子11のコーティング樹脂40は、ダイパッド部11DPよりも根元部11A側の領域を端部とするように形成されている。なおコーティング樹脂40は、モールド樹脂30から露出している銅箔132の表面上にも形成されていない。
図24は、実施の形態4の変形例に係るパワー半導体装置の態様を示す概略断面図である。図24を参照して、当該パワー半導体装置4は基本的に図23と同様の構成を有する。ただし図24においては、複数のリード端子11のそれぞれが、ダイパッド部11DPを有していない。ダイパッド部11DPの代わりに、DBC基板130がモールド樹脂30内に配置されている。DBC基板130は、絶縁層131と、これを挟むように配置される1対の銅板133とからなる。具体的には、1対の銅板133は銅板133Aと銅板133Bとを含んでいる。なお絶縁層131はアルミナなどのセラミック材料により形成されている。このようにすれば、絶縁層131は放熱性と絶縁性とを兼ね備える。銅板133Aは絶縁層131の一方すなわち図24の上側の主表面上に配置される。銅板133Bは絶縁層131の他方すなわち図24の下側の主表面上に配置される。パワー半導体素子21はDBC基板130に載置されている。具体的には図24の銅板133Aの上側の表面上に、パワー半導体素子21が載置されている。したがって銅板133Aが上記各例のダイパッド部11DPと同様に機能している。
複数のリード端子11のそれぞれは、アウターリード11OLと反対側の端部すなわちモールド樹脂30内側の端部が、はんだなどの導電性部材134により、銅板133A上に接着されている。図24においても図23と同様に、ダイパッド部11DPと同様に機能する銅板133A上、およびこれを含むDBC基板130にはコーティング樹脂40が形成されていない。すなわちコーティング樹脂40は、根元部11Aの表面から、銅板133Aよりも根元部11A側の領域までの範囲内の少なくとも一部の領域のみに形成される。
以上のようにパワー半導体装置4は、ダイパッド部11DPの表面がモールド樹脂30から露出せず、そこにコーティング樹脂40が形成されない。この点においてパワー半導体装置4はパワー半導体装置1,2,3と異なっている。
なお図23および図24においては説明の都合上、外部冷却部材70の図示が省略されるが、これらにおいても実施の形態1の図1などと同様に外部冷却部材70が設置されてもよい。
次に、図23のパワー半導体装置4の製造方法について、図25を用いて説明する。図25は、実施の形態4に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。図25は実施の形態1の図9の工程に対応する。図25を参照して、本実施の形態におけるパワー半導体装置の製造方法においては、まずパワー半導体素子21が載置されるダイパッド部11DPを有する複数のリード端子11が準備される。ダイパッド部11DPの、パワー半導体素子21が載置される側と反対側の図25の上側の表面上に、絶縁層131を挟んで銅箔132が形成される。
その後、図9の工程と同様に、静電噴霧法により、帯電された樹脂材料が霧状に放散されたものが、部材すなわち最終的にパワー半導体装置4となるべき部材の少なくとも一部の表面に密着される。これによりコーティング樹脂40が形成される。ここで、銅箔132の図25の上側の表面はモールド樹脂30から露出している。図25の工程においては、この露出している銅箔132の表面に、電源PWR2の正極が接続される。またコーティング樹脂40としてコーティングされる前の樹脂材料40Aには電源PWRの正極が接続される。これにより、銅箔132は、樹脂材料40Aと同極である正極に帯電された状態となる。この状態で静電噴霧法による処理が行われ、コーティング樹脂40が形成される。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、複数のリード端子11のそれぞれにおけるコーティング樹脂40は、根元部11Aの表面から、ダイパッド部11DPよりも根元部11A側の領域までの範囲内のみに形成される。このため、ダイパッド部11DPは、コーティング樹脂40よりも放熱性の高い金属材料を用いて、パワー半導体素子21の発熱をより効率的に外部に放出できる。具体的には、ダイパッド部11DPからその下方のたとえば外部冷却部材70への放熱が、金属箔としての銅箔132によりなされる。これによりコーティング樹脂40よりも放熱性が高められる。なおダイパッド部11DPと外部冷却部材70との間の絶縁性については、絶縁層131により確保される。
図26は、実施の形態4に係るパワー半導体装置に冷却部材が設置された態様を示す概略断面図である。図26を参照して、具体的には、パワー半導体装置4における銅箔132は、はんだなどの導電性部材54を介して外部冷却部材70に接続される。これにより、パワー半導体素子21からダイパッド部11DP、銅箔132および導電性部材54を介した外部冷却部材70への放熱ルートの放熱性が著しく向上される。
本実施の形態の製造方法においては、コーティング樹脂40を形成する工程において、金属箔としての銅箔132と樹脂材料40Aとが同極に帯電された状態とされる。このようにすれば、静電噴霧法によるコーティング樹脂40の形成時に、樹脂材料40Aは、銅箔132を避けて銅箔132以外の領域の表面上のみにコーティングされる。このためコーティング樹脂40は、銅箔132上以外の領域上のみに形成される。これにより上記のように銅箔132による、コーティング樹脂40よりも高い放熱性が得られる。また本実施の形態によれば銅箔132を避けて樹脂材料40Aがコーティングされるため、樹脂材料40Aのコーティング用のマスクが不要となる。このマスクは1度コーティングするごとに廃棄し交換する必要があるため製作費が高騰する。したがって当該マスクが不要である本実施の形態によれば、より低コストでパワー半導体装置4を製造できる。
実施の形態5.
図27は、実施の形態5に係るパワー半導体装置の態様を示す概略断面図である。図27を参照して、本実施の形態のパワー半導体装置5は、ダイパッド部11DPの図27の下側の表面が、モールド樹脂30の内側に埋まっており、モールド樹脂30から露出していない。この点においては図23の実施の形態4と同様である。図27においてはモールド樹脂30の下側の表面と、モールド樹脂30の最下面との間隔GPが350μm以上であることが好ましい。また図27のダイパッド部11DPの下側の表面と、モールド樹脂30の最下面とがほぼ平行となるように配置されることが好ましい。このようにすれば図13の比較例に示すようなダイパッド部11DPの傾斜などによるパワー半導体装置の信頼性の低下を抑制できる。
図27においては、根元部11Aの下側の表面とダイパッド部11DPの下側の表面との間の部分においては、ダイパッド部11DPの表面上およびモールド樹脂30の表面上のいずれにも、コーティング樹脂40が形成されていない。図27においては、アウターリード部11OL,12OLのうち根元部11A,12Aの表面と、被覆部13の表面とのみに、コーティング樹脂40が形成されている。したがってインナーリード部11IL,12ILの表面と、モールド樹脂30の表面とにはコーティング樹脂40は全く形成されていない。
図28は、実施の形態5に係るパワー半導体装置の製造方法の一工程を示す概略断面図である。図28は実施の形態1の図9の工程に対応する。図28を参照して、本実施の形態におけるパワー半導体装置の製造方法においては、コーティング工程の際に、モールド樹脂30の表面上にマスク88が載置される。この状態で他例と同様に静電噴霧法により樹脂材料40Aがパワー半導体装置となるべき部材上に供給される。これにより、マスク88で覆われたモールド樹脂30以外の領域、すなわちアウターリード11OL,12OLの根元部11A,12Aの表面および被覆部13の表面に、コーティング樹脂40が形成される。なおアウターリード11OL,12OLのうち露出部14は、図28のように導電性部材90の溝部91内に挿入されるためコーティングされない。
本実施の形態において最低限必要な作用効果は、隣り合う1対のリード端子間の距離が短くても、当該1対のリード端子のはんだ付け部間の短絡を抑制することである。この観点からは、最低限、複数のリード端子11のうち根元部11Aの表面にコーティング樹脂40が形成されていればよい。本実施の形態によれば、上記の観点から最低限コーティング樹脂40が必要な領域のみに効率よくコーティングすることができる。このため使用する樹脂材料40Aの量を最小限にして、低コストでパワー半導体装置5を製造できる。
実施の形態6.
本実施の形態は、上述した実施の形態1〜5にかかるパワー半導体装置を電力変換装置に適用したものである。本発明はある種の電力変換装置に限定されるものではないが、以下、実施の形態6として、三相のインバータに本発明を適用した場合について説明する。
図29は、実施の形態6にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。図29に示す電力変換システムは、電源400、電力変換装置200、負荷300から構成される。電源400は、直流電源であり、電力変換装置200に直流電力を供給する。電源400は、特に限定されないが、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成されてもよい。電源400は、直流系統から出力される直流電力を意図する電力に変換するDC/DCコンバータによって構成されてもよい。
電力変換装置200は、電源400と負荷300の間に接続された三相のインバータであり、電源400から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図29に示すように、入力される直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300はある1つの用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子(図示せず)と還流ダイオード(図示せず)とを備えている。スイッチング素子が電源400から供給される電圧をスイッチングすることによって、主変換回路201は、電源400から供給される直流電力を交流電力に変換して、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成され得る。主変換回路201の各スイッチング素子および各還流ダイオードとして、上述した実施の形態1〜5のいずれかのパワー半導体装置1〜5に含まれるIGBT21および集積回路素子22が適用され得る。主変換回路201を構成するパワー半導体モジュール202として、上述した実施の形態1〜5のいずれかのパワー半導体装置1〜5が適用され得る。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示せず)を備えている。駆動回路は、パワー半導体モジュール202に内蔵されていてもよいし、パワー半導体モジュール202の外部に設けられてもよい。駆動回路は、主変換回路201に含まれるスイッチング素子を駆動する駆動信号を生成して、主変換回路201のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
上記のように本実施の形態に係る電力変換装置200では、主変換回路201に含まれるパワー半導体モジュール202として、実施の形態1〜5のいずれかに係るパワー半導体装置1〜5が適用される。このため、本実施の形態に係る電力変換装置200は、パワー半導体装置1〜5の小型化に伴い、小型化させることができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では2レベルの電力変換装置としたが、3レベルの電力変換装置であってもよい。あるいはマルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本発明が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、DC/DCコンバータまたはAC/DCコンバータに本発明が適用されてもよい。
本発明が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本発明が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,2,3,4,5 パワー半導体装置、10 リード部材、11 パワーリード端子、11A,12A 根元部、11B,12B 先端部、11C,12C 転換部、11C1,12C1 第1の転換部、11C2,12C2 第2の転換部、11DP,12DP ダイパッド部、11IL,12IL インナーリード部、11OL,12OL アウターリード部、11SP 段差部、12 集積回路リード端子、13 被覆部、14,EP 露出部、20 半導体素子、21 パワー半導体素子、22 集積回路素子、30 モールド樹脂、30A タブレット樹脂、30B,30C 樹脂バリ、31 モールド樹脂段差部、32 ネジ締め穴部、40 コーティング樹脂、40A 樹脂材料、50,51,52 導電性接着剤、53 放熱部材、54,134 導電性部材、60 ワイヤ、70 外部冷却部材、71,82 ネジ穴、80 回路基板、81 スルーホール、83 固定部材、84 配線部、88 マスク、89 はんだパターン、90 導電性部材、90A 第1の導電性部材、90B 第2の導電性部材、90C 第3の導電性部材、91 溝部、91A 第1の溝部、91B 第2の溝部、91C 第3の溝部、93 死角部、95 境界部、100 成形装置、101 下金型、102 上金型、103 プランジャ、104 樹脂注入口、105 可動ピン、110 静電噴霧機構、111 ノズル、112 ノズル口、113 圧縮空気流入口、114 パイプ、115 圧力調整機構、116 圧縮空気供給口、117 電気力線、120 ステージ、130 DBC基板、131 絶縁層、132 銅箔、133,133A,133B 銅板、200 電力変換装置、201 主変換回路、202 パワー半導体モジュール、203 制御回路、300 負荷、400 電源、GND 地絡部、GP 間隔、PWR 高圧電源。
複数の集積回路リード端子12のアウターリード部12OLは、根元部12Aと、先端部12Bと、転換部12Cとを有している。根元部12Aはアウターリード部12OLのうち最もインナーリード部12ILに近い側である。つまり根元部12Aは、モールド樹脂30の外側において、集積回路素子22が載置される領域側すなわちインナーリード部12IL側に配置される。根元部12Aは、モールド樹脂30の最外部と接するように、すなわちモールド樹脂30を付根部とするように延びている。そして根元部12Aは、モールド樹脂30から突出する方向すなわち平面視においてモールド樹脂30の外側に向かう方向に延びている。図1に示すように、集積回路リード端子12は、インナーリード部12ILから根元部12Aまで、屈曲することなくXY平面に沿う平面を有する領域が延びている。すなわちインナーリード部12ILの集積回路素子22と反対側に隣接する領域(平面視における外側に隣接する領域)がそのまま屈曲せずモールド樹脂30の内側から外側まで延びている。この領域のうちモールド樹脂30の外側の領域が根元部12Aである。
また集積回路素子22が接合された集積回路リード端子12は1つしかないが、集積回路素子22とワイヤ60により接続された端子が複数配置されている。このワイヤ60は図1の集積回路素子22から左側に延びるワイヤ60に相当する。これらの複数の端子はすべて集積回路素子22が接合される集積回路リード端子12と同様に図6のX方向の左側の領域に並び、ワイヤ60を介して集積回路素子22と電気的に接続される。このためここではこれらの端子も、集積回路素子22が接合された集積回路リード端子12と同様に、集積回路リード端子12と考えることとする。このように考えれば、特にY方向正側半分の領域の複数の集積回路リード端子12は、Y方向に関して互いに隣接するもの同士の根元部12Aの長さが異なる。

Claims (16)

  1. リード部材と、
    前記リード部材上に載置される半導体素子と、
    前記半導体素子を封止するモールド樹脂とを備え、
    前記リード部材は複数のリード端子を含み、前記複数のリード端子は前記モールド樹脂の内側から外側まで延び、
    前記複数のリード端子のそれぞれは、前記モールド樹脂の外側において、前記半導体素子が載置される領域側に配置され前記モールド樹脂から突出する方向に延びる根元部と、前記根元部と異なる方向に延び前記根元部から見て前記半導体素子が載置される領域の反対側に配置される先端部とを含み、
    前記根元部の延びる長さは、前記複数のリード端子のうち互いに隣り合う1対のリード端子の間で互いに異なっており、
    前記複数のリード端子のそれぞれのうち少なくとも前記根元部の表面は、コーティング樹脂に覆われる、パワー半導体装置。
  2. 前記複数のリード端子のそれぞれは、前記半導体素子が載置されるダイパッド部を有し、
    前記コーティング樹脂は、前記根元部の表面から、前記ダイパッド部の、前記半導体素子が載置される表面と反対側の表面までの少なくとも一部に形成される、請求項1に記載のパワー半導体装置。
  3. 前記コーティング樹脂は前記ダイパッド部に形成され、
    前記ダイパッド部における前記コーティング樹脂は、前記半導体素子が載置される表面と反対側の表面に形成される、請求項2に記載のパワー半導体装置。
  4. 前記ダイパッド部における前記コーティング樹脂は、前記反対側の表面のみに形成される、請求項3に記載のパワー半導体装置。
  5. 前記複数のリード端子のそれぞれは、前記半導体素子が載置されるダイパッド部を有し、
    前記複数のリード端子のそれぞれにおける前記コーティング樹脂は、前記根元部の表面から、前記ダイパッド部よりも前記根元部側の領域までの範囲内のみに形成される、請求項1に記載のパワー半導体装置。
  6. 前記ダイパッド部の、前記半導体素子が載置される表面と反対側の表面上には、絶縁層を挟んで金属箔が形成される、請求項5に記載のパワー半導体装置。
  7. 前記複数のリード端子は、前記モールド樹脂の内側において、前記ダイパッド部と前記根元部との間の段差部にて屈曲しており、
    前記ダイパッド部は、前記根元部から見て前記先端部と反対側に配置される、請求項2〜6のいずれか1項に記載のパワー半導体装置。
  8. 前記モールド樹脂の外表面には、前記外表面が部分的に屈曲したモールド樹脂段差部が形成され、
    前記モールド樹脂段差部は、前記外表面の延び拡がる方向が前記モールド樹脂段差部の周囲の領域と異なる方向とされた領域である、請求項7に記載のパワー半導体装置。
  9. 前記コーティング樹脂は、前記モールド樹脂の表面の一部を覆うように形成される、請求項1〜8のいずれか1項に記載のパワー半導体装置。
  10. 前記複数のリード端子のそれぞれは、前記先端部に屈曲部を有する、請求項1〜9のいずれか1項に記載のパワー半導体装置。
  11. 回路基板を備え、
    前記回路基板上には前記複数のリード端子のそれぞれと導通する配線部が形成され、
    前記配線部の少なくとも一部は前記コーティング樹脂に覆われる、請求項1〜10のいずれか1項に記載のパワー半導体装置。
  12. 請求項1〜11のいずれか1項に記載のパワー半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。
  13. リード部材上に半導体素子が載置された状態で、樹脂で封止された前記半導体素子を含む部材にコーティング樹脂を形成する工程を備え、
    前記リード部材は複数のリード端子に切り分けられ、前記複数のリード端子は前記樹脂によるモールド樹脂の内側から外側まで延び、
    前記複数に切り分けられたリード端子のそれぞれは、前記モールド樹脂の外側において、前記半導体素子が載置される領域側に配置され前記モールド樹脂から突出する方向に延びる根元部と、前記根元部と異なる方向に延び前記根元部から見て前記半導体素子が載置される領域の反対側に配置される先端部とを含み、
    前記根元部の延びる長さは、前記複数のリード端子のうち互いに隣り合う1対のリード端子の間で互いに異なっており、
    前記複数のリード端子のそれぞれのうち少なくとも前記根元部の表面は、前記コーティング樹脂を形成する工程において前記コーティング樹脂に覆われ、
    前記コーティング樹脂を形成する工程においては、帯電された樹脂材料が霧状に放散されたものが前記根元部の表面に形成される、パワー半導体装置の製造方法。
  14. 前記複数のリード端子のそれぞれは、前記半導体素子が載置されるダイパッド部を有し、
    前記コーティング樹脂を形成する工程においては、前記ダイパッド部が接地された状態とされる、請求項13に記載のパワー半導体装置の製造方法。
  15. 前記複数のリード端子のそれぞれは、前記半導体素子が載置されるダイパッド部を有し、
    前記ダイパッド部の、前記半導体素子が載置される表面と反対側の表面上には、絶縁層を挟んで金属箔が形成され、
    前記コーティング樹脂を形成する工程においては、前記金属箔と前記樹脂材料とが同極に帯電された状態とされる、請求項13に記載のパワー半導体装置の製造方法。
  16. 前記コーティング樹脂を形成する工程は、前記部材の少なくとも一部が回路基板に実装された状態でなされ、
    前記コーティング樹脂を形成する工程において、前記コーティング樹脂は、前記回路基板上に形成され前記複数のリード端子のそれぞれと導通する配線部の少なくとも一部の上を覆うように形成される、請求項13〜15のいずれか1項に記載のパワー半導体装置の製造方法。
JP2020541274A 2018-09-06 2019-09-04 パワー半導体装置およびその製造方法、ならびに電力変換装置 Active JP7241763B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018166901 2018-09-06
JP2018166901 2018-09-06
PCT/JP2019/034816 WO2020050325A1 (ja) 2018-09-06 2019-09-04 パワー半導体装置およびその製造方法、ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020050325A1 true JPWO2020050325A1 (ja) 2021-08-30
JP7241763B2 JP7241763B2 (ja) 2023-03-17

Family

ID=69722379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020541274A Active JP7241763B2 (ja) 2018-09-06 2019-09-04 パワー半導体装置およびその製造方法、ならびに電力変換装置

Country Status (4)

Country Link
US (1) US11631623B2 (ja)
JP (1) JP7241763B2 (ja)
CN (1) CN112655087A (ja)
WO (1) WO2020050325A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN211857976U (zh) * 2020-04-16 2020-11-03 北京京东方显示技术有限公司 一种显示装置
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JPWO2022153902A1 (ja) * 2021-01-18 2022-07-21
CN117795667A (zh) * 2021-07-29 2024-03-29 罗姆股份有限公司 功率半导体模块、半导体装置
WO2023100731A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置
WO2023100733A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置、および、半導体装置の製造方法
CN114466555A (zh) * 2022-02-21 2022-05-10 中国电子科技集团公司第二十九研究所 一种盲插式电子机箱
EP4345889A1 (en) * 2022-09-28 2024-04-03 Nexperia B.V. A method of improving package creepage distance

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5078863A (ja) * 1973-11-16 1975-06-26
JPS528468A (en) * 1975-07-09 1977-01-22 Hitachi Ltd Circuit elements
JPS5268172U (ja) * 1975-11-14 1977-05-20
JPH01163343U (ja) * 1988-04-30 1989-11-14
JPH02161759A (ja) * 1988-12-14 1990-06-21 Nec Corp 樹脂封止型半導体装置
JPH04365360A (ja) * 1991-06-12 1992-12-17 Sony Corp 半導体装置、その製造方法及びその製造に用いる半導体装置載置トレー
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2012174776A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 電力用半導体装置
JP2013258334A (ja) * 2012-06-13 2013-12-26 Denso Corp 半導体装置及びその製造方法
JP2014157897A (ja) * 2013-02-15 2014-08-28 Apic Yamada Corp レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、および、微量材料合成装置とその方法
JP2018088558A (ja) * 2018-03-01 2018-06-07 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
EP0987758A3 (en) * 1991-12-27 2000-05-24 Fujitsu Limited Semiconducter device and method of producing the same
JP2859223B2 (ja) * 1996-10-29 1999-02-17 日本電気アイシーマイコンシステム株式会社 半導体装置
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JPH11251506A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP2007194451A (ja) 2006-01-20 2007-08-02 Cosel Co Ltd 電子部品とその実装方法
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
WO2014083782A1 (ja) 2012-11-30 2014-06-05 アピックヤマダ株式会社 レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、微量材料合成装置とその方法、樹脂モールド装置、樹脂モールド方法、薄膜形成装置、有機el素子、バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US10461010B2 (en) * 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5078863A (ja) * 1973-11-16 1975-06-26
JPS528468A (en) * 1975-07-09 1977-01-22 Hitachi Ltd Circuit elements
JPS5268172U (ja) * 1975-11-14 1977-05-20
JPH01163343U (ja) * 1988-04-30 1989-11-14
JPH02161759A (ja) * 1988-12-14 1990-06-21 Nec Corp 樹脂封止型半導体装置
JPH04365360A (ja) * 1991-06-12 1992-12-17 Sony Corp 半導体装置、その製造方法及びその製造に用いる半導体装置載置トレー
JP2010267794A (ja) * 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP2012174776A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 電力用半導体装置
JP2013258334A (ja) * 2012-06-13 2013-12-26 Denso Corp 半導体装置及びその製造方法
JP2014157897A (ja) * 2013-02-15 2014-08-28 Apic Yamada Corp レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、および、微量材料合成装置とその方法
JP2018088558A (ja) * 2018-03-01 2018-06-07 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2020050325A1 (ja) 2020-03-12
US11631623B2 (en) 2023-04-18
US20210327777A1 (en) 2021-10-21
JP7241763B2 (ja) 2023-03-17
CN112655087A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
JPWO2020050325A1 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP5542765B2 (ja) パワーモジュール
US8537550B2 (en) Wiring board and power conversion device
JP5365627B2 (ja) 半導体装置及び半導体装置の製造方法
JP6266168B2 (ja) 半導体装置
US9029995B2 (en) Semiconductor device and method of manufacturing the same
WO2016166835A1 (ja) 半導体装置
JP3971568B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
JP5895220B2 (ja) 半導体装置の製造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
US9035437B2 (en) Packaged device comprising non-integer lead pitches and method of manufacturing the same
JP6877561B2 (ja) 半導体装置およびこれを備えた電力変換装置
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JP6335815B2 (ja) 放熱構造体
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
WO2019216161A1 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP5840102B2 (ja) 電力用半導体装置
JP4883684B2 (ja) 絶縁型大電力用半導体装置の製造方法
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP5891744B2 (ja) 半導体装置
US20170288564A1 (en) Power conversion apparatus and method for manufacturing the same
JP5125530B2 (ja) 電力変換装置
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150