JP2003309224A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003309224A JP2003309224A JP2002115768A JP2002115768A JP2003309224A JP 2003309224 A JP2003309224 A JP 2003309224A JP 2002115768 A JP2002115768 A JP 2002115768A JP 2002115768 A JP2002115768 A JP 2002115768A JP 2003309224 A JP2003309224 A JP 2003309224A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- lead frame
- semiconductor device
- elastic modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
提供。 【解決手段】ベース板17上に樹脂絶縁層15,16を
介して主回路の導体部を構成するリードフレーム13が
接着形成され、該リードフレーム13上にスイッチング
用半導体素子11が固着された半導体装置において、前
記樹脂絶縁層が材質の異なる複数の樹脂層によって構成
され、かつ、該樹脂絶縁層のベース板に接する層(B
層)16が高絶縁信頼性の樹脂材料で構成されており、
リードフレームに接する層(L層)15が100℃以上
の高温度領域で低弾性率を有し、かつ、100℃におけ
る弾性率が前記B層の100℃における弾性率の0.0
1倍以下に調整されていることを特徴とする半導体装
置。
Description
に係り、特に、リードフレーム面にスイッチング用半導
体素子が直接固着され、これらが樹脂絶縁層によって電
気的に絶縁されている半導体装置に関する。
平2000−260918号公報,特開平7−2356
26号公報,特公平3−63822号公報,特公平6−
80748号公報に開示されている構成がある。即ち、
リードフレーム上に半導体素子を載置して主回路部を形
成し、第1の樹脂モールドを形成する。次いで、ベース
板上に所定間隔の隙間を設けて主回路部を配置し、第2
の樹脂モールドを形成した該樹脂層によって、電気的に
絶縁されている半導体装置にある。この構造によれば次
の問題点がある。
くは両者の材質の違いに基づく線膨張率の差によって、
両者を接着する樹脂層に生ずる内部応力が作用し、次の
ような問題を生ずる原因となる。 (1) 樹脂層とリードフレームとの剥離 (2) 樹脂層内のマイクロクラックによる絶縁特性の
低下 上記リードフレームが剥離する原因は、樹脂層の変形が
リードフレームのそれに追従できないためである。この
剥離現象を防止するためには樹脂層の弾性率を低くし
て、樹脂自体が容易に変形できるものが望まれる。
ことによって、配合フィラーとの界面でマイクロクラッ
クが発生する。これを防止するためには樹脂層の変形を
小さく抑える必要がある。そのためには、弾性率は高く
維持することが望まれる。従って、上記2つの問題を単
一の樹脂層で同時に解決することは極めて難しい。
として、0.5mm以上の厚いリードフレームの適用が
挙げられる。しかし、リードフレームを厚くするに伴
い、材料間の線膨張率差による影響が増し、上記の問題
点がより顕著になる。
従来法の問題点を解決し、温度変化の大きい環境であっ
てもリードフレームと樹脂層との接着信頼性を確保し、
かつ、樹脂層の絶縁特性の高信頼性化および低熱抵抗化
を容易に実現できる半導体装置を提供することにある。
明の要旨は次のとおりである。
導体部を構成するリードフレームが接着形成され、該リ
ードフレーム上にスイッチング用半導体素子が固着され
た半導体装置において、前記樹脂絶縁層が材質の異なる
複数の樹脂層によって構成され、かつ、該樹脂絶縁層の
ベース板に接する層(B層)が高絶縁信頼性の樹脂材料
で構成されており、リードフレームに接する層(L層)
が100℃以上の高温度領域で低弾性率を有し、かつ、
100℃における弾性率が前記B層の100℃における
弾性率の0.01倍以下に調整されていることを特徴と
する。
0MPa以下であることを特徴とする。
0.5mmである前記の半導体装置にある。
成分が、L層が変性エポキシ樹脂、B層がエポキシ樹脂
である前記半導体装置にある。
しては、例えば、可塑剤を反応合成した変性エポキシ樹
脂があり、特にこの種パワー半導体装置用材料として、
例えば,可塑剤を反応合成した編成エポキシ樹脂の使用
が好ましい。
蔵弾性率が約10MPaと低いので、表面に接着された
リードフレームとの線膨張率の差に起因して発生する温
度変化時の局部応力を、該樹脂層が変形することで容易
に吸収,緩和可能なことにある。
を組み合わせて絶縁層として用いることにより、前記の
問題点を解決することができたのである。
体的に説明する。
導体装置の断面構成図である。また、図2はその平面透
視図を示す。
Bipolar Transistor)などのスイッチング用半導体
素子11が、はんだ接着層12を介してリードフレーム
13の上面に固着される。
(L層)15および樹脂絶縁層(B層)16を介して、
ベース板17に接着される。該スイッチング用半導体素
子11は、アルミニウムのワイヤボンデイング部14に
より、リードフレーム13と電気的に接合される。該リ
ードフレーム13の一部は、主端子18として樹脂モー
ルド30の外部に導出され、主回路を構成する。
層)および同16(B層)は、いずれもエポキシ系樹脂
であって、各温度における弾性率をそれぞれ、表1に示
す値となるように設定した。即ち、L層はパワー半導体
の動作温度である100℃以上で、低弾性率を確保する
ために多量のゴムを含有している。そのゴム材料として
はアクリルゴム,アクリロニトリルゴム,ポリブタジエ
ンゴムなどがあり、本実施例ではアクリルゴムを用い
た。
は、高絶縁特性を確保するため、ゴムの添加量を1wt
%以下に抑制した結果である。なお、本実施例を始め、
以下の記述では、弾性率として全て動的粘弾性率MPa
(貯蔵弾性率)を用いた。
って作製される。プレス加工により所定パターン形状
で、厚さ0.7mmのCu製リードフレーム13を形成
し、表面に厚さ約5μmのNiめっきを施す。
mmの第1の樹脂層(B層)を熱圧着後、硬化させる。
次いで、厚さ0.05mmの第2の樹脂層(L層)を同
様にプレスによって熱圧着し、未硬化の樹脂絶縁層15
を形成する。さらに、その表面に、予め準備した上記リ
ードフレーム13を熱圧着し、該樹脂層を硬化させるこ
とによって導体配線を形成する。
子11として4.3mm角のIGBTチップを搭載し、
はんだ接合する。次いで、直径0.3mmのAlワイヤ
により半導体素子11とリードフレーム13とを、電気
的に接続して主回路を構成する。
件で型内に樹脂を充填するいわゆるトランスファモール
ド法によって樹脂モールド30を成形し、本発明による
パワー半導体装置を得た。なお、本実施例では、樹脂モ
ールド30用材料として表2に示す組成の材料を用い
た。同表において配合割合は重量比を示す。
く含むので、線膨張係数が12〜15ppm/℃と低
く、成形,硬化後のベース板17の反りを小さく抑制す
ることができる。
ュアを施し、該モールド樹脂の硬化を促進する。次い
で、樹脂モールド30の外部に導出された部分のリード
フレーム13を、切断および/または成形して所定形状
の主端子18を有する半導体装置を得た。
層)16の弾性率を種々変化させて作製した本実施例の
サンプルの、温度サイクル試験後の絶縁破壊電圧の測定
結果を図3に示す。なお、図3には、測定結果の平均
値、および、ばらつき範囲を示す。また、各サンプルの
弾性率を表3に示す。
弾性率を示している。それぞれの樹脂層の弾性率につい
ては、エポキシ樹脂中のゴム組成物、即ち、アクリルゴ
ムの含有量を変えることで調節した。本実施例ではゴム
含有量を15〜30Wt%の範囲で調節した。
30℃とで各30分保持し、これを1サイクルとし合計
500サイクルを繰返した。
13とベース板17とに交流(50Hz)電圧を印荷
し、破壊に至るまで徐々に電圧を上昇させることにより
測定した。なお、各条件毎に10サンプル作製して繰り
返し測定した。
00℃における弾性率比が大きい領域では破壊電圧が低
い。一方、その弾性率比が小さいほど、絶縁破壊電圧の
平均値が高く、かつ、安定する。このため、実用上、該
弾性率比は最大でも0.01以下に設定することが望ま
しい。こうした絶縁特性劣化現象が起こる原因は、次の
様に考える。
差によって、温度サイクル試験で生じるリードフレーム
の剥離、もしくは、フィラーと樹脂マトリックスとの境
界部を基点とする局部的なマイクロクラックが、部分放
電発生の原因となって樹脂層の破壊電圧の低下につなが
る。
5の弾性率が、樹脂絶縁層(B層)16に比較して十分
小さいと、樹脂の変形は、もっぱら弾性率の小さいL層
に集中し、内部応力は低い状態のままでB層の変形が抑
制される。冷却時も同様の作用により構造体として低応
力が維持される。その結果、B層の安定した絶縁特性が
確保される。
として、単に、樹脂絶縁層の層厚を大幅に増す方法があ
る。この場合、熱抵抗の上昇が大きくなってしまうので
実用的でない。
のIGBT素子の半導体装置の例について示したが、例
えば、MOS系トランジスタ,ダイオードなど他の種類
の半導体素子であってよい。さらに、これら複数素子の
組み合わせによる特定の回路、例えば、インバータ用パ
ワーモジュールなどであってよい。
含まれるフィラーとして、表2に示す酸化けい素(球状
粉末)を用いたが、ベリリヤ,ジルコニヤ,窒化けい
素,窒化アルミニウムなどであってよい。
を有する本実施例の半導体装置を図4に示す。実施例1
との違いは、トランスファモールドに替えて、ベース板
に接着したケースの中に樹脂を注入後、硬化してモール
ドを形成した。
不用となるため、寸法の大きいこの種半導体装置への適
用が、コスト面で有利となる。
を有する本実施例を次に示す。実施例1との相違は、リ
ードフレーム13の厚さを0.2mmから1.2mmまで
変え、他の部分は実施例1と同様にしてサンプルを作製
した。樹脂絶縁層の弾性率比は、表3のNo.5と同様
とした。このサンプルの熱抵抗測定結果を図5に示す。
抗の低減傾向が顕著である。これは、厚くなることで、
半導体素子で発生する熱がリードフレームの水平方向に
拡散し易くなるためである。このことから実用上は0.
5mm以上の厚さを確保することが望ましい。
5,16が2つの層で構成された例について示したが、
両樹脂層間に他の絶縁層を挿入した形の3層以上の樹脂
で構成される場合でも、同様の効果を得ることができ
る。その場合、熱抵抗の上昇を抑えるためには、樹脂絶
縁層全体の厚さを通常0.2mm以下にするなどの配慮
が必要である。
0.005に設定して、実施例1の半導体装置を適用し
た家庭用空調機の回路ブロックを図6に示す。図6のう
ち、圧縮機駆動用のモータ3を制御するスイッチング回
路に、本発明の半導体装置を適用したものである。
ク図である。図中、PおよびNで示す端子が電源回路に
接続される。
抗で、かつ、高信頼性のスイッチング回路部が得られ、
省エネルギー型の空調機を提供することができる。
図である。スイッチング素子11として6個のIGBT
を配置し、リードフレーム13上に主回路を形成し、樹
脂基板23上に、ドライバIC21を含む制御回路部を
形成したものである。
モータを具備する他の電気機器、例えば、冷蔵庫,冷凍
庫,ポンプ,搬送機などに適用することにより、同様に
省エネルギー型の電気機器を実現できる。
樹脂絶縁層が形成され、そのうち弾性係数の低いL層に
リードフレームが接着されるので、温度変化による接着
部への応力集中を容易に緩和することができる。それに
よって、樹脂層の絶縁特性が安定し、高信頼性を実現で
きると云う効果がある。
あっても、樹脂層の応力緩和が容易に実現できる構造で
あるため、絶縁信頼性を損ねることなくリードフレーム
の厚さを増すことができる。その結果、熱抵抗を低減す
ることができる。
い環境下であっても、リードフレームの高接着信頼性を
確保し、かつ、高絶縁特性を実現する構造としたもので
ある。従って、本発明による半導体装置は、汎用および
産業用電気機器などの出力制御用インバータとして有効
利用できる。
モータを駆動できるので、省エネルギー型の電気機器を
低価格で提供することが可能となる。
る。
測定結果を示すグラフである。
を示すグラフである。
ク図である。
である。
層、13…リードフレーム、14…ワイヤボンデイング
部、15…樹脂絶縁層(L層)、16…樹脂絶縁層(B
層)、17…ベース板、18…主端子、19…ケース、
20…ケース接着剤、21…ドライバIC、22…ヒー
トシンク、23…樹脂基板、30…樹脂モールド。
Claims (4)
- 【請求項1】 ベース板上に樹脂絶縁層を介して主回路
の導体部を構成するリードフレームが接着形成され、該
リードフレーム上にスイッチング用半導体素子が固着さ
れた半導体装置において、 前記樹脂絶縁層が材質の異なる複数の樹脂層によって構
成され、かつ、該樹脂絶縁層のベース板に接する層(B
層)が高絶縁信頼性の樹脂材料で構成されており、リー
ドフレームに接する層(L層)が100℃以上の高温度
領域で低弾性率を有し、かつ、100℃における弾性率
が前記B層の100℃における弾性率の0.01倍以下
に調整されていることを特徴とする半導体装置。 - 【請求項2】 前記L層の100℃における弾性率が5
00MPa以下に調整されている請求項1に記載の半導
体装置。 - 【請求項3】 前記リードフレームの厚さが少なくとも
0.5mmである請求項1または2に記載の半導体装
置。 - 【請求項4】 前記樹脂絶縁層を構成する樹脂の主成分
が、前記L層が変性エポキシ樹脂、前記B層がエポキシ
樹脂である請求項1,2または3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115768A JP2003309224A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115768A JP2003309224A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003309224A true JP2003309224A (ja) | 2003-10-31 |
Family
ID=29396912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115768A Pending JP2003309224A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003309224A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035657A (ja) * | 2006-07-31 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | 電力変換装置のパワーモジュール |
JP2009059759A (ja) * | 2007-08-30 | 2009-03-19 | Asmo Co Ltd | 樹脂封止型半導体装置 |
JP2009536458A (ja) * | 2006-05-05 | 2009-10-08 | インターナショナル レクティファイアー コーポレイション | 半導体モジュール及びその製造方法 |
WO2015129418A1 (ja) * | 2014-02-25 | 2015-09-03 | 日立オートモティブシステムズ株式会社 | 防水型電子機器及びその製造方法 |
JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
-
2002
- 2002-04-18 JP JP2002115768A patent/JP2003309224A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009536458A (ja) * | 2006-05-05 | 2009-10-08 | インターナショナル レクティファイアー コーポレイション | 半導体モジュール及びその製造方法 |
JP2008035657A (ja) * | 2006-07-31 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | 電力変換装置のパワーモジュール |
JP2009059759A (ja) * | 2007-08-30 | 2009-03-19 | Asmo Co Ltd | 樹脂封止型半導体装置 |
WO2015129418A1 (ja) * | 2014-02-25 | 2015-09-03 | 日立オートモティブシステムズ株式会社 | 防水型電子機器及びその製造方法 |
US9852962B2 (en) | 2014-02-25 | 2017-12-26 | Hitachi Automotive Systems, Ltd. | Waterproof electronic device and manufacturing method thereof |
JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Held et al. | Fast power cycling test of IGBT modules in traction application | |
Wang et al. | Reliability improvement of a double-sided IGBT module by lowering stress gradient using molybdenum buffers | |
US9806029B2 (en) | Transistor arrangement with semiconductor chips between two substrates | |
TWI731129B (zh) | 電子裝置 | |
US6215185B1 (en) | Power semiconductor module | |
JPH11233712A (ja) | 半導体装置及びその製法とそれを使った電気機器 | |
US20080105896A1 (en) | Power semiconductor module | |
US20090237890A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2000265227A (ja) | 複合材料とその製造方法及び用途 | |
US20120235293A1 (en) | Semiconductor device including a base plate | |
US11631628B2 (en) | Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same | |
US11189586B2 (en) | Semiconductor device and fabrication method of the semiconductor device | |
CN110476244B (zh) | 功率模块及其制造方法 | |
US20210391299A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
JP2013135061A (ja) | 半導体装置の製造方法 | |
JP2021068783A (ja) | 半導体装置 | |
JP2003309224A (ja) | 半導体装置 | |
JP2003068978A (ja) | 半導体装置及びその製造方法 | |
Chao et al. | 600V, 450A IGBT power module for 50kw electrical vehicle | |
CN112074954A (zh) | 功率半导体模块及其制造方法以及电力变换装置 | |
JP2000031338A (ja) | 半導体装置及びその製法 | |
JP2000183281A (ja) | 半導体装置及びその製造方法 | |
WO2020241239A1 (ja) | 半導体装置 | |
JP2002033433A (ja) | 半導体装置およびその製法 | |
JPH07335823A (ja) | 半導体装置,電子回路装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |