JPH07335823A - 半導体装置，電子回路装置及び電子機器 - Google Patents
半導体装置，電子回路装置及び電子機器Info
- Publication number
- JPH07335823A JPH07335823A JP14845994A JP14845994A JPH07335823A JP H07335823 A JPH07335823 A JP H07335823A JP 14845994 A JP14845994 A JP 14845994A JP 14845994 A JP14845994 A JP 14845994A JP H07335823 A JPH07335823 A JP H07335823A
- Authority
- JP
- Japan
- Prior art keywords
- good heat
- electrode
- insulating substrate
- electrically insulating
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】放熱を向上すること、及び基板に取り付けたと
きのキャパシタンスを低減することが可能な半導体装
置、電子回路装置及び電子機器を提供すること。 【構成】電気絶縁性基板１の一方の主面上に互いに離れ
て形成された複数の内部電極２と、これら内部電極に主
電極が接着された半導体素子３と、その半導体素子の他
方の主電極と前記他の内部電極との間を接続する金属ワ
イヤ４と、前記半導体素子、内部電極、金属ワイヤ及び
電気絶縁基板の一方の主面を覆う封止樹脂７と、前記電
気絶縁基板の他方の主面上に互いに離れて形成された複
数の外部電極５と、対応する前記内部電極と外部電極と
の間を接続するため前記電気絶縁基板の両主面間に形成
されたバイアホール６と、前記電気絶縁基板の他方の主
面上形成された良導熱体８とを備えた半導体装置。
きのキャパシタンスを低減することが可能な半導体装
置、電子回路装置及び電子機器を提供すること。 【構成】電気絶縁性基板１の一方の主面上に互いに離れ
て形成された複数の内部電極２と、これら内部電極に主
電極が接着された半導体素子３と、その半導体素子の他
方の主電極と前記他の内部電極との間を接続する金属ワ
イヤ４と、前記半導体素子、内部電極、金属ワイヤ及び
電気絶縁基板の一方の主面を覆う封止樹脂７と、前記電
気絶縁基板の他方の主面上に互いに離れて形成された複
数の外部電極５と、対応する前記内部電極と外部電極と
の間を接続するため前記電気絶縁基板の両主面間に形成
されたバイアホール６と、前記電気絶縁基板の他方の主
面上形成された良導熱体８とを備えた半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は，セラミクス基板のよう
な電気絶縁基板に固着された半導体素子又は電力制御用
半導体素子などを樹脂封止してなる小型，軽量，薄型で
表面実装に適した半導体装置、電子回路装置及びそれら
を他の回路部品と共に搭載してなる電子機器に関する。
な電気絶縁基板に固着された半導体素子又は電力制御用
半導体素子などを樹脂封止してなる小型，軽量，薄型で
表面実装に適した半導体装置、電子回路装置及びそれら
を他の回路部品と共に搭載してなる電子機器に関する。
【０００２】
【従来の技術】一般にコンバ−タ電源機器などの電子機
器は、ますます小形化が要求され、表面実装法によるオ
ンボ−ド電源（ＯＢＰ）などの開発が進められている。
しかし、大容量のコンバ−タを小形化のＯＢＰとするに
は、これらに使用される一部の半導体部品は大き過ぎる
ために全体を小形化できない問題が生じている。特に比
較的容量の大きいショットキ−バリアダイオ−ド，バイ
ポーラトランジスタ，ＭＯＳＦＥＴなどの半導体部品
は，半導体素子からの発熱が大きいので，金属製ヒ−ト
シンクと外部リ−ドを同時にトランスファ−モ−ルドし
て放熱効果を大ならしめているので、大型化せざるを得
ないという実情がある。
器は、ますます小形化が要求され、表面実装法によるオ
ンボ−ド電源（ＯＢＰ）などの開発が進められている。
しかし、大容量のコンバ−タを小形化のＯＢＰとするに
は、これらに使用される一部の半導体部品は大き過ぎる
ために全体を小形化できない問題が生じている。特に比
較的容量の大きいショットキ−バリアダイオ−ド，バイ
ポーラトランジスタ，ＭＯＳＦＥＴなどの半導体部品
は，半導体素子からの発熱が大きいので，金属製ヒ−ト
シンクと外部リ−ドを同時にトランスファ−モ−ルドし
て放熱効果を大ならしめているので、大型化せざるを得
ないという実情がある。
【０００３】これらのショットキ−バリアダイオ−ド，
バイポーラトランジスタ，ＭＯＳＦＥＴなどの半導体部
品のベアチップである半導体素子をそのまま基板に搭載
し，ボンディングしてモ−ルドすることができれば小形
化には最適であるが，大容量の半導体素子の場合には熱
衝撃性，耐湿性などの信頼性が未だ不十分で検討の余地
がある。また，多くの回路部品が樹脂封止された表面実
装部品で，一部分がベアチップである場合には工程を分
けて搭載し，異なる工程で処理する必要があり，高価な
専用装置が必要で製造工数が増大し，したがってコスト
アップになるという欠点がある。
バイポーラトランジスタ，ＭＯＳＦＥＴなどの半導体部
品のベアチップである半導体素子をそのまま基板に搭載
し，ボンディングしてモ−ルドすることができれば小形
化には最適であるが，大容量の半導体素子の場合には熱
衝撃性，耐湿性などの信頼性が未だ不十分で検討の余地
がある。また，多くの回路部品が樹脂封止された表面実
装部品で，一部分がベアチップである場合には工程を分
けて搭載し，異なる工程で処理する必要があり，高価な
専用装置が必要で製造工数が増大し，したがってコスト
アップになるという欠点がある。
【０００４】このように表面実装に使用する電子部品
は，品質面の向上はもとより，小型、薄型、軽量、低コ
ストなどが要求されている。一般にコンデンサ，抵抗，
コイル，トランス、ＩＣ，ダイオ−ド，トランジスタな
どの回路部品は基板に搭載され易い形状に設計されてお
り，回路部品を高速表面実装する製造方法へと移行して
いる。この方法は基板の導電パターンの所定位置にクリ
−ムハンダを塗布し，そこへ回路部品を搭載して仮接着
し，リフロ−加熱処理などによりハンダ付けを行うもの
である。表面実装法においては，回路部品を減圧で吸引
し搭載するので必然的に形状は軽量で，かつ封止樹脂上
面がフラットであることが好ましく，外装は品質保持の
ため，電気絶縁性の優れたエポキシ樹脂などを用い，ト
ランスファ−モ−ルド法などで量産される。
は，品質面の向上はもとより，小型、薄型、軽量、低コ
ストなどが要求されている。一般にコンデンサ，抵抗，
コイル，トランス、ＩＣ，ダイオ−ド，トランジスタな
どの回路部品は基板に搭載され易い形状に設計されてお
り，回路部品を高速表面実装する製造方法へと移行して
いる。この方法は基板の導電パターンの所定位置にクリ
−ムハンダを塗布し，そこへ回路部品を搭載して仮接着
し，リフロ−加熱処理などによりハンダ付けを行うもの
である。表面実装法においては，回路部品を減圧で吸引
し搭載するので必然的に形状は軽量で，かつ封止樹脂上
面がフラットであることが好ましく，外装は品質保持の
ため，電気絶縁性の優れたエポキシ樹脂などを用い，ト
ランスファ−モ−ルド法などで量産される。
【０００５】図７により従来の小型、薄型、軽量の表面
実装タイプの半導体装置について説明すると，１は比較
的熱伝導性が良好で電気絶縁性にも優れるセラミクス基
板のような電気絶縁基板、２Ａ及び２Ｂは電気絶縁基板
１の一方の主面に形成された内部電極、３はダイオー
ド、トランジスタ、ＩＧＢＴ、サイリスタなどの半導体
部品のベアチップである半導体素子であり、内部電極２
Ａに一方の主電極側がろう付けされ、他方の主電極が金
属ワイヤ４により内部電極２Ｂにワイヤボンディングさ
れる。５Ａ及び５Ｂは電気絶縁基板１の他方の主面に形
成された外部電極であり、外部電極５Ａは後述するとお
り放熱を良好なものにするため、流れる電流容量をはる
かに超える大きな面積を有している。６は電気絶縁基板
１内に複数形成されて内部電極２Ａと外部電極５Ａ、内
部電極２Ｂと外部電極５Ｂをそれぞれ接続するバイアホ
ール、７はエポキシ樹脂のような封止樹脂である。
実装タイプの半導体装置について説明すると，１は比較
的熱伝導性が良好で電気絶縁性にも優れるセラミクス基
板のような電気絶縁基板、２Ａ及び２Ｂは電気絶縁基板
１の一方の主面に形成された内部電極、３はダイオー
ド、トランジスタ、ＩＧＢＴ、サイリスタなどの半導体
部品のベアチップである半導体素子であり、内部電極２
Ａに一方の主電極側がろう付けされ、他方の主電極が金
属ワイヤ４により内部電極２Ｂにワイヤボンディングさ
れる。５Ａ及び５Ｂは電気絶縁基板１の他方の主面に形
成された外部電極であり、外部電極５Ａは後述するとお
り放熱を良好なものにするため、流れる電流容量をはる
かに超える大きな面積を有している。６は電気絶縁基板
１内に複数形成されて内部電極２Ａと外部電極５Ａ、内
部電極２Ｂと外部電極５Ｂをそれぞれ接続するバイアホ
ール、７はエポキシ樹脂のような封止樹脂である。
【０００６】次に図８によりこのような構造の半導体装
置をオンボード電源のような電子機器の基板１０に搭載
し接続してなる実施例を説明する。大面積の基板１０は
アルミニウムのような導電性の良好な金属板１０Ａとそ
の上面に形成された電気絶縁膜１０Ｂとからなり、その
一部分に半導体装置の外部電極５Ａと５Ｂそれぞれに対
応する接続電極の接続電極１１Ａと１１Ｂを備える。半
導体装置の外部電極５Ａと５Ｂが基板１０の接続電極１
１Ａと１１Ｂに位置するように搭載され、クリームハン
ダなどでろう付けされる。したがって、半導体素子３が
発する熱のほとんどは内部電極２Ａ、電気絶縁基板１、
外部電極５Ａ及び接続電極１１Ａを通して基板１０に放
熱される。放熱の観点から考えれば、外部電極５Ａ及び
接続電極１Ａが当接する面域が大きい方が放熱が良好で
あるので、従来の場合には半導体素子３が位置する部分
に相当する面域よりはるかに大きな外部電極５Ａを有し
ていた。
置をオンボード電源のような電子機器の基板１０に搭載
し接続してなる実施例を説明する。大面積の基板１０は
アルミニウムのような導電性の良好な金属板１０Ａとそ
の上面に形成された電気絶縁膜１０Ｂとからなり、その
一部分に半導体装置の外部電極５Ａと５Ｂそれぞれに対
応する接続電極の接続電極１１Ａと１１Ｂを備える。半
導体装置の外部電極５Ａと５Ｂが基板１０の接続電極１
１Ａと１１Ｂに位置するように搭載され、クリームハン
ダなどでろう付けされる。したがって、半導体素子３が
発する熱のほとんどは内部電極２Ａ、電気絶縁基板１、
外部電極５Ａ及び接続電極１１Ａを通して基板１０に放
熱される。放熱の観点から考えれば、外部電極５Ａ及び
接続電極１Ａが当接する面域が大きい方が放熱が良好で
あるので、従来の場合には半導体素子３が位置する部分
に相当する面域よりはるかに大きな外部電極５Ａを有し
ていた。
【０００７】
【発明が解決しようとする課題】しかし、金属板１０Ａ
と接続電極１１Ａとの間には電気絶縁膜１０Ｂを誘電体
とするキャパシタが形成され、このキャパシタの容量は
電気絶縁膜１０Ｂを一定とすると、接続電極部分１１Ａ
の面積が大きければ大きいほど大きくなる。したがっ
て、従来の半導体装置では放熱をできる限り良好にする
ため、接続電極部分１１Ａを半導体素子３の面積よりも
かなり大きな面積としていたため、そのまま表面実装す
ると、金属板１０Ａと接続電極１１Ａを電極板とするキ
ャパシタの容量Ｃが大きくならざるを得なかった。その
ため、半導体装置を高周波で動作させると、１／２・Ｃ
Ｖ2 ｆで表される損失が発生し、周波数ｆが高い程、ま
た電圧Ｖの２乗に比例してその損失が大きくなるため、
できるだけ小さな容量であることが望まれる。また、前
記損失を表す式からキャパシタンスを形成する部分を固
定電位に維持すれば、数百ｋＨｚ以上の高周波で駆動し
たとしても、実質的にその部分の周波数ｆは非常に小さ
くなるので、損失も大幅に小さくできる。
と接続電極１１Ａとの間には電気絶縁膜１０Ｂを誘電体
とするキャパシタが形成され、このキャパシタの容量は
電気絶縁膜１０Ｂを一定とすると、接続電極部分１１Ａ
の面積が大きければ大きいほど大きくなる。したがっ
て、従来の半導体装置では放熱をできる限り良好にする
ため、接続電極部分１１Ａを半導体素子３の面積よりも
かなり大きな面積としていたため、そのまま表面実装す
ると、金属板１０Ａと接続電極１１Ａを電極板とするキ
ャパシタの容量Ｃが大きくならざるを得なかった。その
ため、半導体装置を高周波で動作させると、１／２・Ｃ
Ｖ2 ｆで表される損失が発生し、周波数ｆが高い程、ま
た電圧Ｖの２乗に比例してその損失が大きくなるため、
できるだけ小さな容量であることが望まれる。また、前
記損失を表す式からキャパシタンスを形成する部分を固
定電位に維持すれば、数百ｋＨｚ以上の高周波で駆動し
たとしても、実質的にその部分の周波数ｆは非常に小さ
くなるので、損失も大幅に小さくできる。
【０００８】本発明はこのような従来の半導体装置の問
題点を解決すると同時に、放熱を低下させない表面実装
型の半導体装置、電子回路装置及び電子機器を提供する
ことを主目的とする。
題点を解決すると同時に、放熱を低下させない表面実装
型の半導体装置、電子回路装置及び電子機器を提供する
ことを主目的とする。
【０００９】
【課題を解決するための手段】このような問題点を解決
するため，第１の発明では，電気絶縁基板の一方の主面
上に互いに離れて形成された複数の内部電極と、この内
部電極に主電極が接続された半導体素子と、この半導体
素子、内部電極及び電気絶縁基板の一方の主面を覆う封
止樹脂と、前記電気絶縁基板の他方の主面上に互いに離
れて形成された複数の外部電極と、対応する前記内部電
極と外部電極との間を接続するため前記電気絶縁基板の
両主面間に形成された電気接続体と、前記電気絶縁基板
の他方の主面上に形成された良導熱体とを備え、電気伝
導部分と熱伝導部分を分離したことを特徴とする半導体
装置を提供するものである。
するため，第１の発明では，電気絶縁基板の一方の主面
上に互いに離れて形成された複数の内部電極と、この内
部電極に主電極が接続された半導体素子と、この半導体
素子、内部電極及び電気絶縁基板の一方の主面を覆う封
止樹脂と、前記電気絶縁基板の他方の主面上に互いに離
れて形成された複数の外部電極と、対応する前記内部電
極と外部電極との間を接続するため前記電気絶縁基板の
両主面間に形成された電気接続体と、前記電気絶縁基板
の他方の主面上に形成された良導熱体とを備え、電気伝
導部分と熱伝導部分を分離したことを特徴とする半導体
装置を提供するものである。
【００１０】このような問題点を解決するため，第２の
発明では，前記半導体素子が搭載された前記内部電極に
接続される前記外部電極が前記半導体素子の主面積より
も小さな面積を有することを特徴とする請求項１に記載
の半導体装置を提供するものである。
発明では，前記半導体素子が搭載された前記内部電極に
接続される前記外部電極が前記半導体素子の主面積より
も小さな面積を有することを特徴とする請求項１に記載
の半導体装置を提供するものである。
【００１１】このような問題点を解決するため，第３の
発明では，前記良導熱体が前記外部電極間にこれらに接
触しないように形成されたことを特徴とする請求項１又
は請求項２に記載の半導体装置を提供するものである。
発明では，前記良導熱体が前記外部電極間にこれらに接
触しないように形成されたことを特徴とする請求項１又
は請求項２に記載の半導体装置を提供するものである。
【００１２】このような問題点を解決するため，第４の
発明では，電気接続体が形成された電気絶縁基板と、こ
の電気絶縁基板の一方の主面上に形成される所定の導電
パターンと、その導電パターンの所定位置にそれぞれ接
続された電力制御用半導体素子及び他の所定の回路素子
と、前記電気絶縁基板の他方の主面上に形成されて前記
バイアホールを通して前記導電パターンに接続される複
数の外部電極と、前記電気絶縁基板の他方の主面上に形
成される良導熱体と、前記電力制御用半導体素子及び回
路素子を前記導電パターンの別の位置に接続する金属ワ
イヤと、前記電力制御用半導体素子、回路素子、導電パ
ターン、金属ワイヤ及び電気絶縁基板の一方の主面を覆
う封止樹脂とを備え、電気伝導部分と熱伝導部分とを分
離したことを特徴とする電子回路装置を提供するもので
ある。
発明では，電気接続体が形成された電気絶縁基板と、こ
の電気絶縁基板の一方の主面上に形成される所定の導電
パターンと、その導電パターンの所定位置にそれぞれ接
続された電力制御用半導体素子及び他の所定の回路素子
と、前記電気絶縁基板の他方の主面上に形成されて前記
バイアホールを通して前記導電パターンに接続される複
数の外部電極と、前記電気絶縁基板の他方の主面上に形
成される良導熱体と、前記電力制御用半導体素子及び回
路素子を前記導電パターンの別の位置に接続する金属ワ
イヤと、前記電力制御用半導体素子、回路素子、導電パ
ターン、金属ワイヤ及び電気絶縁基板の一方の主面を覆
う封止樹脂とを備え、電気伝導部分と熱伝導部分とを分
離したことを特徴とする電子回路装置を提供するもので
ある。
【００１３】このような問題点を解決するため，第５の
発明では，前記良導熱体が前記外部電極の厚みとほぼ等
しい金属板又は金属膜であることを特徴とする請求項１
乃至請求項４のいずれかに記載の半導体装置又は電子回
路装置を提供するものである。
発明では，前記良導熱体が前記外部電極の厚みとほぼ等
しい金属板又は金属膜であることを特徴とする請求項１
乃至請求項４のいずれかに記載の半導体装置又は電子回
路装置を提供するものである。
【００１４】このような問題点を解決するため，第６の
発明では，前記良導熱体が前記半導体素子又は電力制御
用半導体素子に対応する部分を含む面域に形成されるこ
とを特徴とする請求項１乃至請求項５のいずれかに記載
の半導体装置又は電子回路装置を提供するものである。
発明では，前記良導熱体が前記半導体素子又は電力制御
用半導体素子に対応する部分を含む面域に形成されるこ
とを特徴とする請求項１乃至請求項５のいずれかに記載
の半導体装置又は電子回路装置を提供するものである。
【００１５】このような問題点を解決するため，第７の
発明では，金属板の上に電気絶縁膜が形成されると共
に、その上に所定の回路パターンが形成されてなる大面
積の基板に複数の回路部品を搭載してなる電子機器にお
いて、前記半導体装置又は電子回路装置が前記大面積の
基板上に形成された接続電極に前記回路部品の一部分と
して搭載されて接続され、また前記半導体装置又は電子
回路装置の前記良導熱体が前記大面積の基板上に形成さ
れた良導熱部分に結合されたことを特徴とする電子機器
を提供するものである。
発明では，金属板の上に電気絶縁膜が形成されると共
に、その上に所定の回路パターンが形成されてなる大面
積の基板に複数の回路部品を搭載してなる電子機器にお
いて、前記半導体装置又は電子回路装置が前記大面積の
基板上に形成された接続電極に前記回路部品の一部分と
して搭載されて接続され、また前記半導体装置又は電子
回路装置の前記良導熱体が前記大面積の基板上に形成さ
れた良導熱部分に結合されたことを特徴とする電子機器
を提供するものである。
【００１６】このような問題点を解決するため，第８の
発明では，前記良導熱体又は良導熱部分が接地端子に接
続されることを特徴とする請求項４乃至請求項７のいず
れかに記載の電子回路装置又は電子機器を提供するもの
である。
発明では，前記良導熱体又は良導熱部分が接地端子に接
続されることを特徴とする請求項４乃至請求項７のいず
れかに記載の電子回路装置又は電子機器を提供するもの
である。
【００１７】
【実施例】図１により本発明にかかる半導体装置の一実
施例について説明する。図１は面実装タイプのダイオー
ドの一例を示すもので，図７及び図８で示した記号と同
一の記号については相当する部材を示すものとする。セ
ラミクス基板のような比較的導熱性の良好な電気絶縁基
板１の一方の面に固着された内部電極２Ａには半導体素
子３としてダイオードのベアチップが搭載され、そのア
ノードがハンダ付けされている。そのカソードは金属ワ
イヤ４により内部電極２Ｂに接続される。したがって、
一方の内部電極２Ａが内部アノード端子、他方の内部電
極２Ｂが内部カソード端子となる。内部電極２Ａは電気
絶縁基板１内に形成されたバイアホール６Ａを通して、
電気絶縁基板１の他方の面に形成された一方の外部電極
５Ａに接続される。同様に他方の内部電極２Ｂもバイア
ホール６Ｂを通して、電気絶縁基板１の他方の面に形成
された一方の外部電極５Ｂに接続される。電気絶縁基板
１の他方の面における外部電極５Ａと外部電極５Ｂとの
間に良導熱体８が形成される。ここでバイアホール６
Ａ、６Ｂは良く知られているように、基板の表面と裏面
それぞれに形成された電極間を接続する電気接続体とし
て働く通常のものである。
施例について説明する。図１は面実装タイプのダイオー
ドの一例を示すもので，図７及び図８で示した記号と同
一の記号については相当する部材を示すものとする。セ
ラミクス基板のような比較的導熱性の良好な電気絶縁基
板１の一方の面に固着された内部電極２Ａには半導体素
子３としてダイオードのベアチップが搭載され、そのア
ノードがハンダ付けされている。そのカソードは金属ワ
イヤ４により内部電極２Ｂに接続される。したがって、
一方の内部電極２Ａが内部アノード端子、他方の内部電
極２Ｂが内部カソード端子となる。内部電極２Ａは電気
絶縁基板１内に形成されたバイアホール６Ａを通して、
電気絶縁基板１の他方の面に形成された一方の外部電極
５Ａに接続される。同様に他方の内部電極２Ｂもバイア
ホール６Ｂを通して、電気絶縁基板１の他方の面に形成
された一方の外部電極５Ｂに接続される。電気絶縁基板
１の他方の面における外部電極５Ａと外部電極５Ｂとの
間に良導熱体８が形成される。ここでバイアホール６
Ａ、６Ｂは良く知られているように、基板の表面と裏面
それぞれに形成された電極間を接続する電気接続体とし
て働く通常のものである。
【００１８】ここで製造工程を簡単にするため、良導熱
体８が外部電極５Ａ、５Ｂと同様な金属材料からなる場
合には、良導熱体８は外部電極５Ａ、５Ｂと接触しない
ように形成され、またバイアホールを介して内部電極２
Ａなどいかなる電極にも接続されることはない。良導熱
体８が電気絶縁基板１の他方の面に形成される位置は、
半導体素子３の搭載位置を含む面域で、しかも許容され
得る限り大きいことが放熱上好ましい。一方、外部電極
５Ａは、好ましくは半導体素子３の搭載位置から外れた
位置でバイアホール６Ａを通して内部電極２Ａに接続さ
れる。また、外部電極５Ａは、電流容量を満足させると
いう点では金属ワイヤ４の断面積程度の大きさの面積を
持てば良く、良導熱体８の面積よりも小さな面積でハン
ダ付けに支障がない程度に小さくすることにより、良導
熱体８の面積を大きくすることが可能である。
体８が外部電極５Ａ、５Ｂと同様な金属材料からなる場
合には、良導熱体８は外部電極５Ａ、５Ｂと接触しない
ように形成され、またバイアホールを介して内部電極２
Ａなどいかなる電極にも接続されることはない。良導熱
体８が電気絶縁基板１の他方の面に形成される位置は、
半導体素子３の搭載位置を含む面域で、しかも許容され
得る限り大きいことが放熱上好ましい。一方、外部電極
５Ａは、好ましくは半導体素子３の搭載位置から外れた
位置でバイアホール６Ａを通して内部電極２Ａに接続さ
れる。また、外部電極５Ａは、電流容量を満足させると
いう点では金属ワイヤ４の断面積程度の大きさの面積を
持てば良く、良導熱体８の面積よりも小さな面積でハン
ダ付けに支障がない程度に小さくすることにより、良導
熱体８の面積を大きくすることが可能である。
【００１９】図２をも用いてこの半導体装置を電子機器
の基板１０に搭載する例を説明すると、アルミニウム板
のような金属板１０Ａとその上に形成された電気絶縁膜
１０Ｂとからなる大面積の基板１０の電気絶縁膜１０Ｂ
上には、図示していない多数の各種ＩＣ，個別の回路部
品が搭載され、その他に、この半導体装置の外部電極５
Ａ，５Ｂに対応する位置に接続電極１１Ａ，１１Ｂが形
成されると共に、良導熱体８に対応する位置に良導熱部
分９が形成されている。ここで電気絶縁膜１０Ｂ上の接
続電極１１Ａ，１１Ｂは、後述するようにキャパシタン
スを小さくするために、外部電極５Ａ，５Ｂの面積と同
程度以下であることが好ましいが、良導熱部分９は良導
熱体８の面積と同程度以上であることが好ましい。良導
熱体８と良導熱部分９が金属材料からなる場合には、外
部電極５Ａと接続電極１１Ａ、外部電極５Ｂと接続電極
１１Ｂ、及び良導熱体８と良導熱部分９は通常の方法で
ハンダ付けされる。
の基板１０に搭載する例を説明すると、アルミニウム板
のような金属板１０Ａとその上に形成された電気絶縁膜
１０Ｂとからなる大面積の基板１０の電気絶縁膜１０Ｂ
上には、図示していない多数の各種ＩＣ，個別の回路部
品が搭載され、その他に、この半導体装置の外部電極５
Ａ，５Ｂに対応する位置に接続電極１１Ａ，１１Ｂが形
成されると共に、良導熱体８に対応する位置に良導熱部
分９が形成されている。ここで電気絶縁膜１０Ｂ上の接
続電極１１Ａ，１１Ｂは、後述するようにキャパシタン
スを小さくするために、外部電極５Ａ，５Ｂの面積と同
程度以下であることが好ましいが、良導熱部分９は良導
熱体８の面積と同程度以上であることが好ましい。良導
熱体８と良導熱部分９が金属材料からなる場合には、外
部電極５Ａと接続電極１１Ａ、外部電極５Ｂと接続電極
１１Ｂ、及び良導熱体８と良導熱部分９は通常の方法で
ハンダ付けされる。
【００２０】従来例でも説明したように、電気絶縁膜１
０Ｂを挟む金属板１０Ａと接続電極１１Ａ間にはキャパ
シタンスＣ１が形成され、同様に電気絶縁膜１０Ｂを挟
む金属板１０Ａと接続電極１１Ｂ間にもキャパシタンス
Ｃ２が形成される。一般にキャパシタの容量は電極間隔
を一定とすると、電極の面積に比例するから、キャパシ
タンスＣ１、Ｃ２は接続電極１１Ａ、１１Ｂの面積に比
例する。したがって、例えば外部電極５Ａと接続電極１
１Ａが方形の形状として、それぞれ従来の電極の一辺の
寸法に比べてほぼ１／３に小さくなったとすると、それ
らの面積はほぼ１／９となり、容量もほぼ１／９と小さ
くなる。このことから電流容量及び確実なハンダ付けの
面から許される限り、接続電極１１Ａ、１１Ｂの幅と長
さ、つまり面積をできる限り小さくする方が好ましい。
０Ｂを挟む金属板１０Ａと接続電極１１Ａ間にはキャパ
シタンスＣ１が形成され、同様に電気絶縁膜１０Ｂを挟
む金属板１０Ａと接続電極１１Ｂ間にもキャパシタンス
Ｃ２が形成される。一般にキャパシタの容量は電極間隔
を一定とすると、電極の面積に比例するから、キャパシ
タンスＣ１、Ｃ２は接続電極１１Ａ、１１Ｂの面積に比
例する。したがって、例えば外部電極５Ａと接続電極１
１Ａが方形の形状として、それぞれ従来の電極の一辺の
寸法に比べてほぼ１／３に小さくなったとすると、それ
らの面積はほぼ１／９となり、容量もほぼ１／９と小さ
くなる。このことから電流容量及び確実なハンダ付けの
面から許される限り、接続電極１１Ａ、１１Ｂの幅と長
さ、つまり面積をできる限り小さくする方が好ましい。
【００２１】ここで、良導熱体８と良導熱部分９は製造
上手頃な金属材料を用いても、他の電極、回路パターン
には接続されていないので、良導熱体８と良導熱部分９
と金属板１０Ａ間のキャパシタンスと、良導熱体８と半
導体素子３間のキャパシタンスとが直列接続になり、し
たがって、半導体素子３と金属板１０Ａ間のキャパシタ
ンスは小さくなる。また、図示していないが、良導熱部
分９を金属材料で構成し、良導熱部分９を直流電源電圧
に比例する一定電圧、又は接地電圧に接続した場合に
は、良導熱部分９の電圧レベルはほぼ一定であるので、
前述のように１／２・ＣＶ2 ｆで表される損失は、半導
体装置の駆動周波数が数百ｋＨｚを超える高周波であっ
ても、十分に小さい値に抑制できる。通常、良導熱部分
９も金属板１０も使用時には接地電位に保持されるの
で、それらの間のキャパシタンスは実質的にゼロであ
り、この場合には良導熱体８は導電性を有しても有さな
くとも良い。
上手頃な金属材料を用いても、他の電極、回路パターン
には接続されていないので、良導熱体８と良導熱部分９
と金属板１０Ａ間のキャパシタンスと、良導熱体８と半
導体素子３間のキャパシタンスとが直列接続になり、し
たがって、半導体素子３と金属板１０Ａ間のキャパシタ
ンスは小さくなる。また、図示していないが、良導熱部
分９を金属材料で構成し、良導熱部分９を直流電源電圧
に比例する一定電圧、又は接地電圧に接続した場合に
は、良導熱部分９の電圧レベルはほぼ一定であるので、
前述のように１／２・ＣＶ2 ｆで表される損失は、半導
体装置の駆動周波数が数百ｋＨｚを超える高周波であっ
ても、十分に小さい値に抑制できる。通常、良導熱部分
９も金属板１０も使用時には接地電位に保持されるの
で、それらの間のキャパシタンスは実質的にゼロであ
り、この場合には良導熱体８は導電性を有しても有さな
くとも良い。
【００２２】次に樹脂封止について簡単に述べておく。
この封止樹脂７としてはエポキシ樹脂，フェノ−ル樹
脂，ポリエステル樹脂，などの電気絶縁性樹脂が適して
いる。加熱により徐々に硬化する組成の熱硬化性樹脂も
用いることができ、硬化剤、触媒としては酸無水物，フ
ェノ−ル樹脂，芳香族アミン，イミダゾ−ルなどが使用
できる。また顔料、充填剤、添加剤も特性保持のために
使用できる。充填剤は石英粉、アルミナなどが使用で
き、一般に６０% 程度以上含有するものが良い。電気絶
縁基板１との密着性，離型性，流れ性，低温硬化性，脱
泡性，低チクソ性などの作業性を良くすること，低膨
脹，含有不純物イオンの低いこと、またエッチング液に
侵されないことなども要求される。熱可塑性樹脂として
はＰＰＯや液晶ポリマ−が使用できるが，溶融させて注
入することが必要である。このような封止樹脂を用い
て、フラットな上面に格子状に切れ目の入った封止樹脂
の成型物は、特開平６ー６１４１７号公報に記載された
方法などで作成できる。そのような方法で作成された封
止樹脂成型物を分割することによりこの半導体装置が得
られる。
この封止樹脂７としてはエポキシ樹脂，フェノ−ル樹
脂，ポリエステル樹脂，などの電気絶縁性樹脂が適して
いる。加熱により徐々に硬化する組成の熱硬化性樹脂も
用いることができ、硬化剤、触媒としては酸無水物，フ
ェノ−ル樹脂，芳香族アミン，イミダゾ−ルなどが使用
できる。また顔料、充填剤、添加剤も特性保持のために
使用できる。充填剤は石英粉、アルミナなどが使用で
き、一般に６０% 程度以上含有するものが良い。電気絶
縁基板１との密着性，離型性，流れ性，低温硬化性，脱
泡性，低チクソ性などの作業性を良くすること，低膨
脹，含有不純物イオンの低いこと、またエッチング液に
侵されないことなども要求される。熱可塑性樹脂として
はＰＰＯや液晶ポリマ−が使用できるが，溶融させて注
入することが必要である。このような封止樹脂を用い
て、フラットな上面に格子状に切れ目の入った封止樹脂
の成型物は、特開平６ー６１４１７号公報に記載された
方法などで作成できる。そのような方法で作成された封
止樹脂成型物を分割することによりこの半導体装置が得
られる。
【００２３】次に図３により４個のダイオードを全波整
流構成に結合してなる半導体装置の一実施例について説
明を行う。電気絶縁基板１の一方の主面には、内部電極
２Ａ，２ａ，２Ｂ，２ｂが形成され、内部電極２Ａには
半導体素子としてのダイオードのベアチップ３Ａ，３Ｂ
のアノード側がハンダ付けされ、内部電極２Ｂにはダイ
オードのベアチップ３ａ，３ｂのカソード側がハンダ付
けされる。ベアチップ３Ａのカソードとベアチップ３ａ
のアノードが金属ワイヤ４Ａによりワイヤボンディング
されると共に、金属ワイヤ４ａにより内部電極２ｂにボ
ンディングされる。また同様に、ベアチップ３Ｂのカソ
ードとベアチップ３ｂのアノードが金属ワイヤ４Ｂによ
りワイヤボンディングされると共に、金属ワイヤ４ｂに
より内部電極２Ｂにボンディングされる。そして内部電
極２ａは図３の右端側で、バイアホール６ｂにより外部
電極５ｂに接続される。外部電極５ｂはカソード端子と
なる。内部電極２ｂはバイアホール６ａにより、交流入
力端子の役割を行う外部電極５ａに接続される。また図
示していないが、内部電極２Ａは図３の左側でバイアホ
ールによりアノード端子として作用する外部電極に接続
され、内部電極２Ｂはバイアホールにより、他方の交流
入力端子の役割を行う外部電極に接続される。ベアチッ
プである半導体素子３Ａ，３Ｂ、３ａ，３ｂを含む面域
に対応する面域に良熱導体８が形成されており、従来の
構造に比べて放熱効果を低下させることなくキャパシタ
ンスを大幅に低減できる。
流構成に結合してなる半導体装置の一実施例について説
明を行う。電気絶縁基板１の一方の主面には、内部電極
２Ａ，２ａ，２Ｂ，２ｂが形成され、内部電極２Ａには
半導体素子としてのダイオードのベアチップ３Ａ，３Ｂ
のアノード側がハンダ付けされ、内部電極２Ｂにはダイ
オードのベアチップ３ａ，３ｂのカソード側がハンダ付
けされる。ベアチップ３Ａのカソードとベアチップ３ａ
のアノードが金属ワイヤ４Ａによりワイヤボンディング
されると共に、金属ワイヤ４ａにより内部電極２ｂにボ
ンディングされる。また同様に、ベアチップ３Ｂのカソ
ードとベアチップ３ｂのアノードが金属ワイヤ４Ｂによ
りワイヤボンディングされると共に、金属ワイヤ４ｂに
より内部電極２Ｂにボンディングされる。そして内部電
極２ａは図３の右端側で、バイアホール６ｂにより外部
電極５ｂに接続される。外部電極５ｂはカソード端子と
なる。内部電極２ｂはバイアホール６ａにより、交流入
力端子の役割を行う外部電極５ａに接続される。また図
示していないが、内部電極２Ａは図３の左側でバイアホ
ールによりアノード端子として作用する外部電極に接続
され、内部電極２Ｂはバイアホールにより、他方の交流
入力端子の役割を行う外部電極に接続される。ベアチッ
プである半導体素子３Ａ，３Ｂ、３ａ，３ｂを含む面域
に対応する面域に良熱導体８が形成されており、従来の
構造に比べて放熱効果を低下させることなくキャパシタ
ンスを大幅に低減できる。
【００２４】次に図４によりＭＯＳＦＥＴのベアチップ
を樹脂封止してなる半導体装置の一実施例について説明
を行う。電気絶縁基板１の一方の主面には、内部電極２
Ａ〜２Ｃが形成される。内部電極２Ａには半導体素子と
してのＭＯＳＦＥＴのベアチップ３Ａのドレイン電極が
ハンダ付けされる。ベアチップ３Ａのソース電極は複数
の金属ワイヤ４Ａにより内部電極２Ｂにワイヤボンディ
ングされる。また、ＭＯＳＦＥＴのベアチップ３Ａのゲ
ート電極は金属ワイヤ４Ｂにより内部電極２Ｃにボンデ
ィングされる。そして内部電極２Ａは図４の右端側で、
バイアホール６Ａにより外部電極５Ａに接続される。外
部電極５Ａはドレイン端子の役割を果たす。内部電極２
Ｃはバイアホール６Ｂにより、ゲート端子の役割を行う
外部電極５Ｂに接続される。また図示していないが、内
部電極２Ｂは図４の左側でバイアホールによりソース端
子として作用する外部電極に接続される。電気絶縁基板
１の他方の主面には、ベアチップ３Ａを含む面域に対応
する面域に良熱導体８が形成されており、この実施例で
も従来の構造に比べて放熱効果を向上させながら、前述
のような大面積の搭載用の基板によるキャパシタンスを
大幅に低減できる。この実施例はバイポーラトランジス
タ、ＩＧＢＴ及びサイリスタなど他の制御型の半導体装
置にも全く同様に適用可能である。
を樹脂封止してなる半導体装置の一実施例について説明
を行う。電気絶縁基板１の一方の主面には、内部電極２
Ａ〜２Ｃが形成される。内部電極２Ａには半導体素子と
してのＭＯＳＦＥＴのベアチップ３Ａのドレイン電極が
ハンダ付けされる。ベアチップ３Ａのソース電極は複数
の金属ワイヤ４Ａにより内部電極２Ｂにワイヤボンディ
ングされる。また、ＭＯＳＦＥＴのベアチップ３Ａのゲ
ート電極は金属ワイヤ４Ｂにより内部電極２Ｃにボンデ
ィングされる。そして内部電極２Ａは図４の右端側で、
バイアホール６Ａにより外部電極５Ａに接続される。外
部電極５Ａはドレイン端子の役割を果たす。内部電極２
Ｃはバイアホール６Ｂにより、ゲート端子の役割を行う
外部電極５Ｂに接続される。また図示していないが、内
部電極２Ｂは図４の左側でバイアホールによりソース端
子として作用する外部電極に接続される。電気絶縁基板
１の他方の主面には、ベアチップ３Ａを含む面域に対応
する面域に良熱導体８が形成されており、この実施例で
も従来の構造に比べて放熱効果を向上させながら、前述
のような大面積の搭載用の基板によるキャパシタンスを
大幅に低減できる。この実施例はバイポーラトランジス
タ、ＩＧＢＴ及びサイリスタなど他の制御型の半導体装
置にも全く同様に適用可能である。
【００２５】次に図５（Ａ）〜（Ｃ）により、４個のト
ランジスタＴ１〜Ｔ４のベアチップである半導体素子３
Ａ〜３Ｄをブリッジ構成にすると共に、各トランジスタ
のベアチップに逆並列にダイオードＤ１〜Ｄ４のベアチ
ップである半導体素子３ａ〜３ｄを配置してなるトラン
ジスタインバータ構成の半導体装置の一実施例について
説明を行う。図５（Ｃ）に示されるトランジスタＴ１，
Ｔ２に相当する半導体素子３Ａ，３Ｂのコレクタ側が共
通の内部電極２Ａに固着される。トランジスタＴ３に相
当する半導体素子３Ｃのコレクタ側が内部電極２Ｂに固
着され、トランジスタＴ４に相当する半導体素子３Ｄの
コレクタ側が内部電極２Ｃに固着される。トランジスタ
Ｔ１，Ｔ２の近傍において、ダイオードＤ１、Ｄ２に相
当する半導体素子３ａ，３ｂのカソード側が共通の内部
電極２Ａに固着される。同様に、ダイオードＤ３、Ｄ４
に相当する半導体素子３ｃ，３ｄのカソード側がそれぞ
れ内部電極２Ｂ，２Ｃに固着される。
ランジスタＴ１〜Ｔ４のベアチップである半導体素子３
Ａ〜３Ｄをブリッジ構成にすると共に、各トランジスタ
のベアチップに逆並列にダイオードＤ１〜Ｄ４のベアチ
ップである半導体素子３ａ〜３ｄを配置してなるトラン
ジスタインバータ構成の半導体装置の一実施例について
説明を行う。図５（Ｃ）に示されるトランジスタＴ１，
Ｔ２に相当する半導体素子３Ａ，３Ｂのコレクタ側が共
通の内部電極２Ａに固着される。トランジスタＴ３に相
当する半導体素子３Ｃのコレクタ側が内部電極２Ｂに固
着され、トランジスタＴ４に相当する半導体素子３Ｄの
コレクタ側が内部電極２Ｃに固着される。トランジスタ
Ｔ１，Ｔ２の近傍において、ダイオードＤ１、Ｄ２に相
当する半導体素子３ａ，３ｂのカソード側が共通の内部
電極２Ａに固着される。同様に、ダイオードＤ３、Ｄ４
に相当する半導体素子３ｃ，３ｄのカソード側がそれぞ
れ内部電極２Ｂ，２Ｃに固着される。
【００２６】半導体素子３Ａのエミッタは、複数の金属
ワイヤ４Ａにより内部電極２Ｂにボンディングされ、そ
のベースは金属ワイヤ４ａにより内部電極２ａにボンデ
ィングされる。また、ダイオードＤ１に相当する半導体
素子３ａのアノードは金属ワイヤ４Ａ’により半導体素
子３Ａのエミッタにボンディングされる。半導体素子３
Ｂのエミッタは、複数の金属ワイヤ４Ｂにより内部電極
２Ｃにボンディングされ、そのベースは金属ワイヤ４ｂ
により内部電極２ｂにボンディングされる。また、ダイ
オードＤ２に相当する半導体素子３ｂのアノードは金属
ワイヤ４Ｂ’により半導体素子３Ｂのエミッタにボンデ
ィングされる。また、半導体素子３Ｃのエミッタは、複
数の金属ワイヤ４Ｃにより内部電極２Ｂ’にボンディン
グされ、そのベースは金属ワイヤ４ｃにより内部電極２
ｃにボンディングされる。また、ダイオードＤ３に相当
する半導体素子３ｃのアノードは金属ワイヤ４Ｃ’によ
り半導体素子３Ｃのエミッタにボンディングされる。同
様に、半導体素子３Ｄのエミッタは、複数の金属ワイヤ
４Ｄにより内部電極２Ｃ’にボンディングされ、そのベ
ースは金属ワイヤ４ｄにより内部電極２ｄにボンディン
グされる。また、ダイオードＤ４に相当する半導体素子
３ｄのアノードは金属ワイヤ４Ｄ’により半導体素子３
Ｄのエミッタにボンディングされる。
ワイヤ４Ａにより内部電極２Ｂにボンディングされ、そ
のベースは金属ワイヤ４ａにより内部電極２ａにボンデ
ィングされる。また、ダイオードＤ１に相当する半導体
素子３ａのアノードは金属ワイヤ４Ａ’により半導体素
子３Ａのエミッタにボンディングされる。半導体素子３
Ｂのエミッタは、複数の金属ワイヤ４Ｂにより内部電極
２Ｃにボンディングされ、そのベースは金属ワイヤ４ｂ
により内部電極２ｂにボンディングされる。また、ダイ
オードＤ２に相当する半導体素子３ｂのアノードは金属
ワイヤ４Ｂ’により半導体素子３Ｂのエミッタにボンデ
ィングされる。また、半導体素子３Ｃのエミッタは、複
数の金属ワイヤ４Ｃにより内部電極２Ｂ’にボンディン
グされ、そのベースは金属ワイヤ４ｃにより内部電極２
ｃにボンディングされる。また、ダイオードＤ３に相当
する半導体素子３ｃのアノードは金属ワイヤ４Ｃ’によ
り半導体素子３Ｃのエミッタにボンディングされる。同
様に、半導体素子３Ｄのエミッタは、複数の金属ワイヤ
４Ｄにより内部電極２Ｃ’にボンディングされ、そのベ
ースは金属ワイヤ４ｄにより内部電極２ｄにボンディン
グされる。また、ダイオードＤ４に相当する半導体素子
３ｄのアノードは金属ワイヤ４Ｄ’により半導体素子３
Ｄのエミッタにボンディングされる。
【００２７】内部電極２ｂはバイアホール６ｂを通して
外部電極５ｂに結合され、内部電極２Ｃ’はバイアホー
ル６Ｃ’を通して外部電極５Ｃ’に結合される。図示し
ていないが、他の内部電極２Ａ，２ａ，２Ｂ，２Ｃ，２
ｃ，２Ｂ’，２ｄについても同様に、それぞれのバイア
ホールを通して対応する外部電極に結合される。ここで
図５（Ｃ）に示される正の直流端子ｔ１は、図示されて
いないが、内部電極２Ａの突出部分２Ａ１にバイアホー
ルを通して結合される外部電極に相当し、同様に端子ｔ
２は内部電極２ａに結合される外部電極、端子ｔ３は内
部電極２ｂに結合される外部電極５ｂ、交流端子ｔ４、
ｔ５はそれぞれ内部電極２Ｂ，２Ｃの突出部分２Ｂ１，
２Ｃ１に結合される外部電極、端子ｔ６は内部電極２ｃ
に結合される外部電極，端子ｔ７は内部電極２ｄに結合
される外部電極，及び負の直流端子ｔ８はそれぞれ内部
電極２Ｂ’，２Ｃ’に結合される外部電極に相当する。
したがって、この実施例においても、内部電極２Ａ〜２
Ｃの突出部分を除いたそれらの外郭線に対応する面域に
良導熱体８を備えることができ、それほど放熱を低下さ
せずにキャパシタンスを低減することができる。
外部電極５ｂに結合され、内部電極２Ｃ’はバイアホー
ル６Ｃ’を通して外部電極５Ｃ’に結合される。図示し
ていないが、他の内部電極２Ａ，２ａ，２Ｂ，２Ｃ，２
ｃ，２Ｂ’，２ｄについても同様に、それぞれのバイア
ホールを通して対応する外部電極に結合される。ここで
図５（Ｃ）に示される正の直流端子ｔ１は、図示されて
いないが、内部電極２Ａの突出部分２Ａ１にバイアホー
ルを通して結合される外部電極に相当し、同様に端子ｔ
２は内部電極２ａに結合される外部電極、端子ｔ３は内
部電極２ｂに結合される外部電極５ｂ、交流端子ｔ４、
ｔ５はそれぞれ内部電極２Ｂ，２Ｃの突出部分２Ｂ１，
２Ｃ１に結合される外部電極、端子ｔ６は内部電極２ｃ
に結合される外部電極，端子ｔ７は内部電極２ｄに結合
される外部電極，及び負の直流端子ｔ８はそれぞれ内部
電極２Ｂ’，２Ｃ’に結合される外部電極に相当する。
したがって、この実施例においても、内部電極２Ａ〜２
Ｃの突出部分を除いたそれらの外郭線に対応する面域に
良導熱体８を備えることができ、それほど放熱を低下さ
せずにキャパシタンスを低減することができる。
【００２８】次に図６によりハイブリッドＩＣのような
電子回路装置の一実施例について説明する。電気絶縁基
板１はアルミニウムのような金属板１Ａを電気絶縁被膜
１Ｂで覆ったものからなり、その一方の面には複数の内
部電極２Ａと２Ｂ、電力制御用半導体素子３Ａと比較的
発熱の大きい他の回路部品３Ｂがそれぞれ搭載される搭
載部分２Ｘ，２Ｙ及びこれらの所定のものを接続する配
線（図示せず）とからなる導電パターンが形成されてい
る。内部電極２Ａ，２Ｂは、例えば、それぞれ入力電極
と出力電極であり、また図示していないが、内部電極２
Ａ，２Ｂと同様に、電気絶縁基板１の周りには制御信号
の印加される制御電極、検出信号が現出する検出電極な
ど他の内部電極が備えられる。そして内部電極２Ａ，２
Ｂを含むこれら内部電極はそれぞれバイアホール６Ａ，
６Ｂなどを通して外部電極５Ａ，５Ｂなど対応する外部
電極に接続される。なお、回路部品の搭載部分２Ｘ，２
Ｙなど搭載部分は電気絶縁被膜１Ｂ上に形成された配
線、あるいは金属ワイヤ（図示せず）により内部電極又
は他の回路素子などに接続されている。
電子回路装置の一実施例について説明する。電気絶縁基
板１はアルミニウムのような金属板１Ａを電気絶縁被膜
１Ｂで覆ったものからなり、その一方の面には複数の内
部電極２Ａと２Ｂ、電力制御用半導体素子３Ａと比較的
発熱の大きい他の回路部品３Ｂがそれぞれ搭載される搭
載部分２Ｘ，２Ｙ及びこれらの所定のものを接続する配
線（図示せず）とからなる導電パターンが形成されてい
る。内部電極２Ａ，２Ｂは、例えば、それぞれ入力電極
と出力電極であり、また図示していないが、内部電極２
Ａ，２Ｂと同様に、電気絶縁基板１の周りには制御信号
の印加される制御電極、検出信号が現出する検出電極な
ど他の内部電極が備えられる。そして内部電極２Ａ，２
Ｂを含むこれら内部電極はそれぞれバイアホール６Ａ，
６Ｂなどを通して外部電極５Ａ，５Ｂなど対応する外部
電極に接続される。なお、回路部品の搭載部分２Ｘ，２
Ｙなど搭載部分は電気絶縁被膜１Ｂ上に形成された配
線、あるいは金属ワイヤ（図示せず）により内部電極又
は他の回路素子などに接続されている。
【００２９】また、搭載された電力制御用半導体素子３
Ａ，回路部品３Ｂなどのそれぞれのベアチップの他の電
極は通常、ワイヤボンディングにより回路構成上の他の
所定箇所に接続される。しかし、ベアチップの一面にす
べての電極が位置する構造の回路素子を用いれば、ワイ
ヤボンディング用の金属ワイヤを省略できる。そして良
導熱体８は、電力制御用半導体素子３Ａ，比較的発熱の
大きい他の回路部品３Ｂの搭載部分２Ｘ，２Ｙを含む面
域に対応する面域に形成される。そしてこの電子回路装
置は図２で述べたようにして、ＩＣのような他の回路部
品と共に電子機器の大面積の基板１０に搭載される。そ
の大面積の基板１０には前にも述べた通り、良導熱体８
に対応する面域にその面積とほぼ同一、あるいはこれよ
りも大きい面積を持つ良導熱部分９、及び電子回路装置
の外部電極５Ａ，５Ｂに対応する位置にその面積とほぼ
等しい面積の接続電極１１Ａ、１１Ｂが回路パターンの
一部分として形成されている。図示していないが、この
他にも電子回路装置の他の外部電極に対応する接続電極
が形成されている。
Ａ，回路部品３Ｂなどのそれぞれのベアチップの他の電
極は通常、ワイヤボンディングにより回路構成上の他の
所定箇所に接続される。しかし、ベアチップの一面にす
べての電極が位置する構造の回路素子を用いれば、ワイ
ヤボンディング用の金属ワイヤを省略できる。そして良
導熱体８は、電力制御用半導体素子３Ａ，比較的発熱の
大きい他の回路部品３Ｂの搭載部分２Ｘ，２Ｙを含む面
域に対応する面域に形成される。そしてこの電子回路装
置は図２で述べたようにして、ＩＣのような他の回路部
品と共に電子機器の大面積の基板１０に搭載される。そ
の大面積の基板１０には前にも述べた通り、良導熱体８
に対応する面域にその面積とほぼ同一、あるいはこれよ
りも大きい面積を持つ良導熱部分９、及び電子回路装置
の外部電極５Ａ，５Ｂに対応する位置にその面積とほぼ
等しい面積の接続電極１１Ａ、１１Ｂが回路パターンの
一部分として形成されている。図示していないが、この
他にも電子回路装置の他の外部電極に対応する接続電極
が形成されている。
【００３０】なお、以上の実施例では半導体素子が単
体、あるいは同様な半導体素子を複数用いた複合的な半
導体装置について述べたが、トランジスタやサイリスタ
のような制御型の半導体素子とダイオード、又は抵抗、
セラミックコンデンサなどを組み合わせた半導体装置も
同様にして製作できる。例えば、ダーリントン接続タイ
プのトランジスタの場合、主トラジスタと増幅用トラン
ジスタのコレクタ電極が第１の内部電極に搭載されてろ
う付けされ、主トラジスタのエミッタ電極を第２の内部
電極にワイヤボンディングし、増幅用トランジスタのベ
ース電極が第３の内部電極にワイヤボンディングされ、
そして主トラジスタのベース電極と増幅用トランジスタ
のエミッタ電極がワイヤボンデングされるか、又はこれ
らが第４の内部電極にそれぞれワイヤボンデングされれ
ば、ダーリントン接続タイプの面実装型トランジスタを
得ることができる。また、制御型の半導体素子とこの両
端に接続されたスナバ回路、制御型の半導体素子とこの
制御端子と一方の主電極間に接続された駆動回路又はそ
の一部分の回路素子など、種々のバリエーションも前述
と同様にして得られる。また、以上のいずれの実施例で
も説明を省略したが、樹脂封止前に半導体素子をインナ
ーコートが行われるのは当然である。また、以上の実施
例ではバイアホールによって内部電極と外部電極を接続
したが、一般的に知られている方法で内部電極又は外部
電極を電気絶縁基板の側面まで延ばした形で形成された
金属膜により、内部電極と外部電極とを接続しても勿論
良い。
体、あるいは同様な半導体素子を複数用いた複合的な半
導体装置について述べたが、トランジスタやサイリスタ
のような制御型の半導体素子とダイオード、又は抵抗、
セラミックコンデンサなどを組み合わせた半導体装置も
同様にして製作できる。例えば、ダーリントン接続タイ
プのトランジスタの場合、主トラジスタと増幅用トラン
ジスタのコレクタ電極が第１の内部電極に搭載されてろ
う付けされ、主トラジスタのエミッタ電極を第２の内部
電極にワイヤボンディングし、増幅用トランジスタのベ
ース電極が第３の内部電極にワイヤボンディングされ、
そして主トラジスタのベース電極と増幅用トランジスタ
のエミッタ電極がワイヤボンデングされるか、又はこれ
らが第４の内部電極にそれぞれワイヤボンデングされれ
ば、ダーリントン接続タイプの面実装型トランジスタを
得ることができる。また、制御型の半導体素子とこの両
端に接続されたスナバ回路、制御型の半導体素子とこの
制御端子と一方の主電極間に接続された駆動回路又はそ
の一部分の回路素子など、種々のバリエーションも前述
と同様にして得られる。また、以上のいずれの実施例で
も説明を省略したが、樹脂封止前に半導体素子をインナ
ーコートが行われるのは当然である。また、以上の実施
例ではバイアホールによって内部電極と外部電極を接続
したが、一般的に知られている方法で内部電極又は外部
電極を電気絶縁基板の側面まで延ばした形で形成された
金属膜により、内部電極と外部電極とを接続しても勿論
良い。
【０００３１】
【発明の効果】以上述べたように，この発明によれば、
外部電極を従来に比べて小さくし、半導体素子などの発
熱部分に相当する面域に対応する電気絶縁基板の外側部
分に良導熱体を形成しているので、放熱特性を悪化させ
ずに、基板に取り付けたときのキャパシタンスを低減す
ることが可能な半導体装置、電子回路装置及び電子機器
を提供することができ、また、良導熱体を金属材料で形
成し、固定電位に接続することにより、更に一層キャパ
シタンスによる損失を低減することができる。また、こ
れら半導体装置、電子回路装置及び電子機器は安定電位
側に接続できない高周波で用いる回路にも適している。
外部電極を従来に比べて小さくし、半導体素子などの発
熱部分に相当する面域に対応する電気絶縁基板の外側部
分に良導熱体を形成しているので、放熱特性を悪化させ
ずに、基板に取り付けたときのキャパシタンスを低減す
ることが可能な半導体装置、電子回路装置及び電子機器
を提供することができ、また、良導熱体を金属材料で形
成し、固定電位に接続することにより、更に一層キャパ
シタンスによる損失を低減することができる。また、こ
れら半導体装置、電子回路装置及び電子機器は安定電位
側に接続できない高周波で用いる回路にも適している。
【図１】この発明の一実施例を示す図である。
【図２】この発明の一実施例を説明するための図であ
る。
る。
【図３】この発明の一実施例を示す図である。
【図４】この発明の一実施例を説明するための図であ
る。
る。
【図５】この発明の一実施例を示す図である。
【図６】この発明の一実施例を示す図である。
【図７】従来例を示す図である。
【図８】従来例を説明するための図である。
１・・・電気絶縁基板 ２・・・内部電極 ３・・・半導体素子 ４・・・金属ワイ
ヤ ５・・・外部電極 ６・・・バイアホ
ール ７・・・封止樹脂 ８・・・良導熱体 ９・・・良導熱部分 １０・・・大面積の
基板 １０Ａ・・金属板 １０Ｂ・・電気絶
縁膜 １１・・・接続電極 Ｃ１，Ｃ２・・・
キャパシタンス
ヤ ５・・・外部電極 ６・・・バイアホ
ール ７・・・封止樹脂 ８・・・良導熱体 ９・・・良導熱部分 １０・・・大面積の
基板 １０Ａ・・金属板 １０Ｂ・・電気絶
縁膜 １１・・・接続電極 Ｃ１，Ｃ２・・・
キャパシタンス
Claims (8)
- 【請求項１】 電気絶縁基板の一方の主面上に互いに離
れて形成された複数の内部電極と、 該内部電極に主電極が接続された半導体素子と、 該半導体素子、内部電極及び電気絶縁基板の一方の主面
を覆う封止樹脂と、 前記電気絶縁基板の他方の主面上に互いに離れて形成さ
れた複数の外部電極と、 対応する前記内部電極と外部電極との間を接続するため
前記電気絶縁基板の両主面間に形成された電気接続体
と、 前記電気絶縁基板の他方の主面上に形成された良導熱体
と、を備え、電気伝導部分と熱伝導部分を分離したこと
を特徴とする半導体装置。 - 【請求項２】 前記半導体素子が搭載された前記内部電
極に接続される前記外部電極が前記良導熱体の面積より
も小さな面積を有することを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 前記良導熱体が前記外部電極間にこれら
に接触しないように形成されたことを特徴とする請求項
１又は請求項２に記載の半導体装置。 - 【請求項４】 電気接続体が形成された電気絶縁基板
と、 該電気絶縁基板の一方の主面上に形成される所定の導電
パターンと、 該導電パターンの所定位置にそれぞれ接続された電力制
御用半導体素子及び他の所定の回路素子と、 前記電気絶縁基板の他方の主面上に形成されて前記電気
接続体を通して前記導電パターンに接続される複数の外
部電極と、 前記電気絶縁基板の他方の主面上に形成される良導熱体
と、 前記電力制御用半導体素子及び回路素子を前記導電パタ
ーンの別の位置に接続する金属ワイヤと、 前記電力制御用半導体素子、回路素子、導電パターン、
金属ワイヤ及び電気絶縁基板の一方の主面を覆う封止樹
脂と、を備え、電気伝導部分と熱伝導部分とを分離した
ことを特徴とする電子回路装置。 - 【請求項５】 前記良導熱体が前記外部電極の厚みとほ
ぼ等しい金属板又は金属膜であることを特徴とする請求
項１乃至請求項４のいずれかに記載の半導体装置又は電
子回路装置。 - 【請求項６】 前記良導熱体が前記半導体素子又は電力
制御用半導体素子に対応する部分を含む面域に形成され
ることを特徴とする請求項１乃至請求項５のいずれかに
記載の半導体装置又は電子回路装置。 - 【請求項７】 金属板の上に電気絶縁膜が形成されると
共に、その上に所定の接続電極が形成されてなる大面積
の基板に複数の回路部品を搭載してなる電子機器におい
て、 前記半導体装置又は電子回路装置が前記大面積の基板上
に形成された接続電極に前記回路部品の一部分として搭
載されて接続され、また前記半導体装置又は電子回路装
置の前記良導熱体が前記大面積の基板上に形成された良
導熱部分に結合されたことを特徴とする電子機器。 - 【請求項８】 前記良導熱体又は良導熱部分が接地端子
に接続されることを特徴とする請求項４乃至請求項７の
いずれかに記載の電子回路装置又は電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14845994A JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14845994A JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335823A true JPH07335823A (ja) | 1995-12-22 |
| JP3308713B2 JP3308713B2 (ja) | 2002-07-29 |
Family
ID=15453235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14845994A Expired - Lifetime JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308713B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919624B2 (en) * | 2002-08-28 | 2005-07-19 | Sanyo Electric Co., Ltd. | Semiconductor device with exposed electrodes |
| JP2008263184A (ja) * | 2007-03-20 | 2008-10-30 | Kyocera Corp | 構造体及び電子装置 |
| KR100955076B1 (ko) * | 2008-07-07 | 2010-04-28 | 한국기계연구원 | 박막 ｅｌ발광소자 및 그 제조방법 |
| KR20110080474A (ko) * | 2010-01-06 | 2011-07-13 | 서울반도체 주식회사 | 방열기판을 갖는 ｌｅｄ 패키지 |
| US9035453B2 (en) | 2005-02-28 | 2015-05-19 | Octec, Inc. | Semiconductor device |
| US9257624B2 (en) | 2009-07-03 | 2016-02-09 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
-
1994
- 1994-06-07 JP JP14845994A patent/JP3308713B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919624B2 (en) * | 2002-08-28 | 2005-07-19 | Sanyo Electric Co., Ltd. | Semiconductor device with exposed electrodes |
| CN100353532C (zh) * | 2002-08-28 | 2007-12-05 | 三洋电机株式会社 | 半导体装置 |
| US9035453B2 (en) | 2005-02-28 | 2015-05-19 | Octec, Inc. | Semiconductor device |
| JP2008263184A (ja) * | 2007-03-20 | 2008-10-30 | Kyocera Corp | 構造体及び電子装置 |
| KR100955076B1 (ko) * | 2008-07-07 | 2010-04-28 | 한국기계연구원 | 박막 ｅｌ발광소자 및 그 제조방법 |
| US9257624B2 (en) | 2009-07-03 | 2016-02-09 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
| US9472743B2 (en) | 2009-07-03 | 2016-10-18 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
| US9786827B2 (en) | 2009-07-03 | 2017-10-10 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
| KR20110080474A (ko) * | 2010-01-06 | 2011-07-13 | 서울반도체 주식회사 | 방열기판을 갖는 ｌｅｄ 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308713B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946740B2 (en) | High power MCM package | |
| US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
| US8018047B2 (en) | Power semiconductor module including a multilayer substrate | |
| JP3674333B2 (ja) | パワー半導体モジュール並びにそれを用いた電動機駆動システム | |
| JP6354845B2 (ja) | 半導体モジュール | |
| US7045884B2 (en) | Semiconductor device package | |
| US7859079B2 (en) | Power semiconductor device | |
| US10242969B2 (en) | Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same | |
| US7592688B2 (en) | Semiconductor package | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| US9196510B2 (en) | Semiconductor package comprising two semiconductor modules and laterally extending connectors | |
| US20080105896A1 (en) | Power semiconductor module | |
| US11004764B2 (en) | Semiconductor package having symmetrically arranged power terminals and method for producing the same | |
| US10964642B2 (en) | Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane | |
| US6574088B2 (en) | Ceramic capacitor mounting structure | |
| JP3308713B2 (ja) | 電子機器 | |
| JP2004221381A (ja) | 半導体装置 | |
| JP2001085613A (ja) | トランスファモールド型パワーモジュール | |
| JPH08340082A (ja) | 電力用半導体装置 | |
| CN220692009U (zh) | 封装结构 | |
| JP2001085612A (ja) | 相補型ｉｇｂｔの実装構造 | |
| CN219553614U (zh) | 一种半导体电路和散热器 | |
| JP2000243883A (ja) | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 | |
| JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
| JPH07283345A (ja) | 半導体装置、その製造方法及び樹脂封止物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |