JP2000243883A - 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 - Google Patents
半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板Info
- Publication number
- JP2000243883A JP2000243883A JP2000040321A JP2000040321A JP2000243883A JP 2000243883 A JP2000243883 A JP 2000243883A JP 2000040321 A JP2000040321 A JP 2000040321A JP 2000040321 A JP2000040321 A JP 2000040321A JP 2000243883 A JP2000243883 A JP 2000243883A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- semiconductor
- alsic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＡｌＮの熱伝導性でかつ電気絶縁性の層を上
部表面上に有するＡｌＳｉＣの本体からなるモジュール
または他のパッケージ中で半導体ダイを受容するための
基板を提供すること。 【解決手段】 純粋なアルミニウムの層がＡｌＳｉＣお
よびＡｌＮ層をカプセル化する。基板を製造するプロセ
スでは、多孔性ＳｉＣ本体が初期材料であり、ＡｌＮ層
で覆われる。次いで、純粋なアルミニウムが基板をカプ
セル化し、ＡｌがＳｉＣ中に拡散されてＡｌＳｉＣを形
成する。ＡｌＮ層を覆っているアルミニウムは、半導体
ダイを受容する絶縁されたいくつかの領域に分割でき
る。
部表面上に有するＡｌＳｉＣの本体からなるモジュール
または他のパッケージ中で半導体ダイを受容するための
基板を提供すること。 【解決手段】 純粋なアルミニウムの層がＡｌＳｉＣお
よびＡｌＮ層をカプセル化する。基板を製造するプロセ
スでは、多孔性ＳｉＣ本体が初期材料であり、ＡｌＮ層
で覆われる。次いで、純粋なアルミニウムが基板をカプ
セル化し、ＡｌがＳｉＣ中に拡散されてＡｌＳｉＣを形
成する。ＡｌＮ層を覆っているアルミニウムは、半導体
ダイを受容する絶縁されたいくつかの領域に分割でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ダイがその
上に実装される基板を利用する半導体デバイスパッケー
ジに関し、より詳細には、基板に対する半導体ダイおよ
びヒートシンクに対する基板の熱膨張特性の整合を改善
するＡｌＮ絶縁層を有するＡｌＳｉＣ基板を利用する半
導体パッケージに関する。
上に実装される基板を利用する半導体デバイスパッケー
ジに関し、より詳細には、基板に対する半導体ダイおよ
びヒートシンクに対する基板の熱膨張特性の整合を改善
するＡｌＮ絶縁層を有するＡｌＳｉＣ基板を利用する半
導体パッケージに関する。
【０００２】
【従来の技術】従来から半導体ダイのパッケージング
は、商用の電子デバイスの設計において重要であった。
この半導体ダイは、一般に半導体パッケージ中の基板に
実装され、この基板には、所望の電気的、熱的および機
械的性質が与えられている。具体的には、この基板に
は、熱がパッケージから逃げるための経路、かつまた異
なる電位で領域間の電気絶縁が与えられている。いくつ
かの用途では、パッケージ中の半導体ダイ間の電気相互
接続が望まれ、うまく設計された基板はそのような相互
接続を与えるはずである。
は、商用の電子デバイスの設計において重要であった。
この半導体ダイは、一般に半導体パッケージ中の基板に
実装され、この基板には、所望の電気的、熱的および機
械的性質が与えられている。具体的には、この基板に
は、熱がパッケージから逃げるための経路、かつまた異
なる電位で領域間の電気絶縁が与えられている。いくつ
かの用途では、パッケージ中の半導体ダイ間の電気相互
接続が望まれ、うまく設計された基板はそのような相互
接続を与えるはずである。
【０００３】電力半導体の用途では、基板設計の熱伝導
率および熱膨張特性はますます重要になる。具体的に
は、高い熱伝導率を有する基板構成を使用し、かつ半導
体ダイとヒートシンクの間の熱膨張制御を与えることが
望ましい。
率および熱膨張特性はますます重要になる。具体的に
は、高い熱伝導率を有する基板構成を使用し、かつ半導
体ダイとヒートシンクの間の熱膨張制御を与えることが
望ましい。
【０００４】さらに、上述した基板の望ましい特徴（す
なわち、熱伝導率、熱膨張整合、電気分離および電気相
互接続）は、実行可能な商品を製造するために比較的低
いコストで達成されなければならない。
なわち、熱伝導率、熱膨張整合、電気分離および電気相
互接続）は、実行可能な商品を製造するために比較的低
いコストで達成されなければならない。
【０００５】知られているいくつかの基板設計は、上述
した所望の特徴のうちの１つまたは２つを与えることが
できるが、それらの特徴のすべてはこれまで１つの基板
設計において達成されていない。
した所望の特徴のうちの１つまたは２つを与えることが
できるが、それらの特徴のすべてはこれまで１つの基板
設計において達成されていない。
【０００６】
【発明が解決しようとする課題】したがって、高い熱伝
導率、改善された熱膨張整合、十分な電気絶縁および効
率的な電気相互接続を比較的低いコストで与える基板を
含んでいる半導体パッケージが当技術分野で必要とされ
ている。
導率、改善された熱膨張整合、十分な電気絶縁および効
率的な電気相互接続を比較的低いコストで与える基板を
含んでいる半導体パッケージが当技術分野で必要とされ
ている。
【０００７】
【課題を解決するための手段】従来技術の課題を解決す
るために、本発明の半導体パッケージは、アルミニウム
炭化ケイ素（ＡｌＳｉＣ）のベース層を有する基板を含
んでおり、そのベース層上には、電気絶縁性でかつ熱伝
導性の窒化アルミニウム層（ＡｌＮ）がその上に配置さ
れている。その場合、ベース層および絶縁層は、ほぼ純
粋なアルミニウムのシースで囲まれている。
るために、本発明の半導体パッケージは、アルミニウム
炭化ケイ素（ＡｌＳｉＣ）のベース層を有する基板を含
んでおり、そのベース層上には、電気絶縁性でかつ熱伝
導性の窒化アルミニウム層（ＡｌＮ）がその上に配置さ
れている。その場合、ベース層および絶縁層は、ほぼ純
粋なアルミニウムのシースで囲まれている。
【０００８】まず、ベース層とほぼ同じサイズを有する
多孔性炭化ケイ素（ＳｉＣ）プリフォームを得ることに
よって基板を製造する。次に、ＳｉＣプリフォーム上に
ＡｌＮ絶縁層を堆積させる。最後に、ほぼ純粋なアルミ
ニウムを使用して、プリフォームおよび絶縁層をカプセ
ル化し、圧力鋳造プロセスによってシースを形成する。
多孔性炭化ケイ素（ＳｉＣ）プリフォームを得ることに
よって基板を製造する。次に、ＳｉＣプリフォーム上に
ＡｌＮ絶縁層を堆積させる。最後に、ほぼ純粋なアルミ
ニウムを使用して、プリフォームおよび絶縁層をカプセ
ル化し、圧力鋳造プロセスによってシースを形成する。
【０００９】シースからのアルミニウムは圧力鋳造プロ
セス中に多孔性ＳｉＣ中に浸透し拡散して、ＡｌＳｉＣ
ベース層を形成する。その場合、ＡｌＮ層上のアルミニ
ウムの表面は、複数の半導体デバイスダイを受容するよ
うに必要に応じてパターニングすることができる。
セス中に多孔性ＳｉＣ中に浸透し拡散して、ＡｌＳｉＣ
ベース層を形成する。その場合、ＡｌＮ層上のアルミニ
ウムの表面は、複数の半導体デバイスダイを受容するよ
うに必要に応じてパターニングすることができる。
【００１０】本発明の特徴および利点は、添付の図面に
関する本発明の以下の説明から明らかである。
関する本発明の以下の説明から明らかである。
【００１１】
【発明の実施の形態】次に、同じ番号が同じ要素を示し
ている図面を参照すると、本発明の好ましい実施形態に
よる半導体パッケージ１０が図１に示されている。パッ
ケージ１０は、パッケージ１０にその全体的な形態およ
び構造を与えるプラスチックハウジング１００を含んで
いる。ハウジング１００はプラスチックやセラミック材
料などの絶縁材料から形成できる。半導体ダイと、以下
により詳細に説明する他の構造とを受容するためのキャ
ビティ１０２が半導体１００内の中央に配置されてい
る。
ている図面を参照すると、本発明の好ましい実施形態に
よる半導体パッケージ１０が図１に示されている。パッ
ケージ１０は、パッケージ１０にその全体的な形態およ
び構造を与えるプラスチックハウジング１００を含んで
いる。ハウジング１００はプラスチックやセラミック材
料などの絶縁材料から形成できる。半導体ダイと、以下
により詳細に説明する他の構造とを受容するためのキャ
ビティ１０２が半導体１００内の中央に配置されてい
る。
【００１２】パッケージは様々な半導体デバイスを単独
で、または集積された形で格納することができる。パッ
ケージ１０は、図２に概略的な形で示されているフルブ
リッジ電力回路を格納することが好ましい。図２に示す
ように、パッケージ１０は６つのトランジスタＱ１〜Ｑ
６を格納する。これらのトランジスタはＩＧＢＴｓにす
ることができる。すなわち、これらのトランジスタは特
定の用途に応じてＭＯＳＦＥＴまたはバイポーラトラン
ジスタにすることができる。
で、または集積された形で格納することができる。パッ
ケージ１０は、図２に概略的な形で示されているフルブ
リッジ電力回路を格納することが好ましい。図２に示す
ように、パッケージ１０は６つのトランジスタＱ１〜Ｑ
６を格納する。これらのトランジスタはＩＧＢＴｓにす
ることができる。すなわち、これらのトランジスタは特
定の用途に応じてＭＯＳＦＥＴまたはバイポーラトラン
ジスタにすることができる。
【００１３】図２に示された回路は、それぞれ＋ＢＵＳ
および−ＢＵＳで示された正のＤＣ電圧の供給源、およ
び負のＤＣ電圧の供給源を含んでいる。バス電圧はＡＣ
のこともあり、他の特性を有することもあるので、具体
的なバス電圧またはタイプは本発明にとって重要ではな
いことに留意されたい。トランジスタＱ１〜Ｑ６は直列
対で構成され、この直列対は＋ＢＵＳと−ＢＵＳの間に
結合される。各トランジスタは、パッケージ１０が使用
されているシステムの要件に従ってゲート（Ｇ）端子お
よびエミッタ（ｅ）端子を介して制御される。フルブリ
ッジの出力はノードｕ、ｖおよびｗからとられ、これら
のノードは、例えば、三相モータを駆動することができ
る。
および−ＢＵＳで示された正のＤＣ電圧の供給源、およ
び負のＤＣ電圧の供給源を含んでいる。バス電圧はＡＣ
のこともあり、他の特性を有することもあるので、具体
的なバス電圧またはタイプは本発明にとって重要ではな
いことに留意されたい。トランジスタＱ１〜Ｑ６は直列
対で構成され、この直列対は＋ＢＵＳと−ＢＵＳの間に
結合される。各トランジスタは、パッケージ１０が使用
されているシステムの要件に従ってゲート（Ｇ）端子お
よびエミッタ（ｅ）端子を介して制御される。フルブリ
ッジの出力はノードｕ、ｖおよびｗからとられ、これら
のノードは、例えば、三相モータを駆動することができ
る。
【００１４】再び図１を参照すると、パッケージ１０は
基板１１０をさらに含んでおり、基板１１０はハウジン
グ１００に結合され、その上で半導体ダイ１２０を受容
する。半導体ダイ１２０は、図２のトランジスタＱ１〜
Ｑ６に対応する。以下で、半導体ダイを基板１１０に実
装する方法、および基板１１０の特定の構成についてよ
り詳細に説明する。
基板１１０をさらに含んでおり、基板１１０はハウジン
グ１００に結合され、その上で半導体ダイ１２０を受容
する。半導体ダイ１２０は、図２のトランジスタＱ１〜
Ｑ６に対応する。以下で、半導体ダイを基板１１０に実
装する方法、および基板１１０の特定の構成についてよ
り詳細に説明する。
【００１５】パッケージ１０の内および外に電流を伝導
するための入力端子および出力端子が、ハウジング１０
０の周縁部のまわりに配置されている。具体的には、電
力端子は、図２のノードに対応するように−ＢＵＳ、＋
ＢＵＳ、ｕ、ｖおよびｗで示されている。制御端子は１
３４で示されている。各端子と半導体ダイの間の接続は
ワイヤボンド１３０およびパッド１３２を介してなされ
る。
するための入力端子および出力端子が、ハウジング１０
０の周縁部のまわりに配置されている。具体的には、電
力端子は、図２のノードに対応するように−ＢＵＳ、＋
ＢＵＳ、ｕ、ｖおよびｗで示されている。制御端子は１
３４で示されている。各端子と半導体ダイの間の接続は
ワイヤボンド１３０およびパッド１３２を介してなされ
る。
【００１６】制御回路（図示せず）が半導体デバイスの
制御端子１３４に結合され、この制御端子は、一般に印
刷回路板（ＰＣＢ）上に実装されることに留意された
い。ハウジング１００は、パッケージ１０が電力半導体
デバイスの上面の上に制御回路を一体式に含むようにＰ
ＣＢに係合するボス１０４を含んでいる。制御端子１３
４は、ＰＣＢがボス１０４に接続されたときに制御回路
と制御端子１３４の間に電気接続がなされるように、Ｐ
ＣＢ上の対応するコネクタに動作自在に係合するように
配置されることが好ましい。
制御端子１３４に結合され、この制御端子は、一般に印
刷回路板（ＰＣＢ）上に実装されることに留意された
い。ハウジング１００は、パッケージ１０が電力半導体
デバイスの上面の上に制御回路を一体式に含むようにＰ
ＣＢに係合するボス１０４を含んでいる。制御端子１３
４は、ＰＣＢがボス１０４に接続されたときに制御回路
と制御端子１３４の間に電気接続がなされるように、Ｐ
ＣＢ上の対応するコネクタに動作自在に係合するように
配置されることが好ましい。
【００１７】次に、基板１１０の特定の構造を図３に示
す。具体的には、基板１１０はアルミニウム炭化ケイ素
（ＡｌＳｉＣ）のベース層１１６を含んでおり、ベース
層１１６上には、窒化アルミニウム（ＡｌＮ）の絶縁層
１１４（電気絶縁性でかつ熱伝導性の）が配置されてい
る。ベース層および絶縁層はほぼ純粋なアルミニウムの
シース１１２で囲まれている。
す。具体的には、基板１１０はアルミニウム炭化ケイ素
（ＡｌＳｉＣ）のベース層１１６を含んでおり、ベース
層１１６上には、窒化アルミニウム（ＡｌＮ）の絶縁層
１１４（電気絶縁性でかつ熱伝導性の）が配置されてい
る。ベース層および絶縁層はほぼ純粋なアルミニウムの
シース１１２で囲まれている。
【００１８】まず、ベース層１１６とほぼ同じサイズを
有する多孔性炭化ケイ素（ＳｉＣ）プリフォームを得る
ことによって基板１１０を製造する。次に、ＳｉＣプリ
フォーム上にＡｌＮ絶縁層１１４を堆積させるか、また
は他の形で配置する。最後に、ほぼ純粋なアルミニウム
を使用して、プリフォームおよび絶縁層をカプセル化
し、知られている圧力鋳造プロセスまたは他の適切なプ
ロセスによってシースを形成する。シースからのアルミ
ニウムは圧力鋳造プロセス中にＳｉＣプリフォーム中に
浸透し拡散して、ＡｌＳｉＣベース層１１６を形成す
る。次いで、そのアルミニウムを適切なハンダ付け可能
な材料でメッキする。
有する多孔性炭化ケイ素（ＳｉＣ）プリフォームを得る
ことによって基板１１０を製造する。次に、ＳｉＣプリ
フォーム上にＡｌＮ絶縁層１１４を堆積させるか、また
は他の形で配置する。最後に、ほぼ純粋なアルミニウム
を使用して、プリフォームおよび絶縁層をカプセル化
し、知られている圧力鋳造プロセスまたは他の適切なプ
ロセスによってシースを形成する。シースからのアルミ
ニウムは圧力鋳造プロセス中にＳｉＣプリフォーム中に
浸透し拡散して、ＡｌＳｉＣベース層１１６を形成す
る。次いで、そのアルミニウムを適切なハンダ付け可能
な材料でメッキする。
【００１９】ＡｌＳｉＣベース層１１６は優れた熱伝導
率を有し、ＡｌＮ絶縁層１１４は優れた電気絶縁性質を
与える。ＡｌＳｉＣベース層１１６は約３５〜４０ミル
（約０．８８９〜１．０１６ｍｍ）の非臨界厚さを有
し、ＡｌＮ絶縁層１１４は約２５ミル（約０．６３５ｍ
ｍ）の厚さを有し、アルミニウムシース１１２は約２０
ミル（約０．５０８ｍｍ）の厚さを有することが好まし
い。
率を有し、ＡｌＮ絶縁層１１４は優れた電気絶縁性質を
与える。ＡｌＳｉＣベース層１１６は約３５〜４０ミル
（約０．８８９〜１．０１６ｍｍ）の非臨界厚さを有
し、ＡｌＮ絶縁層１１４は約２５ミル（約０．６３５ｍ
ｍ）の厚さを有し、アルミニウムシース１１２は約２０
ミル（約０．５０８ｍｍ）の厚さを有することが好まし
い。
【００２０】ベース層１１６を上述のように形成した
後、エッチングなど適切な技法を使用して、上部シース
部分１１２ａをパターニングする。部分１１２ａをパタ
ーニングして、半導体ダイ１３０を受容するためのパッ
ドを製造し、さらにパターニングして、半導体ダイ間の
回路接続を製造する。
後、エッチングなど適切な技法を使用して、上部シース
部分１１２ａをパターニングする。部分１１２ａをパタ
ーニングして、半導体ダイ１３０を受容するためのパッ
ドを製造し、さらにパターニングして、半導体ダイ間の
回路接続を製造する。
【００２１】パターニングされたアルミニウムシース部
分１１２ａは優れた電気伝導率を与え、かつまたＡｌＮ
による膨張のオーバライディング「制御」により、半導
体ダイとの間のうまく整合した熱膨張特性を示すことが
有利である。上述したように、ＡｌＮ絶縁層１１４は優
れた電気絶縁を与え、かつシース１１２とＡｌＳｉＣベ
ース層１１６の間の良好な熱伝導率を与える。さらに、
ＡｌＮ絶縁層１１４はシース１１２とＡｌＳｉＣベース
層１１６の間の良好な熱膨張整合を示す。最後に、Ａｌ
ＳｉＣベース層１１６は絶縁層１１４からシースの下側
部分１１２ｂへの優れた熱伝導率を与え、この下側部分
はアルミニウムなど、より大きいヒートシンク材料（図
示せず）に接続されることがある。
分１１２ａは優れた電気伝導率を与え、かつまたＡｌＮ
による膨張のオーバライディング「制御」により、半導
体ダイとの間のうまく整合した熱膨張特性を示すことが
有利である。上述したように、ＡｌＮ絶縁層１１４は優
れた電気絶縁を与え、かつシース１１２とＡｌＳｉＣベ
ース層１１６の間の良好な熱伝導率を与える。さらに、
ＡｌＮ絶縁層１１４はシース１１２とＡｌＳｉＣベース
層１１６の間の良好な熱膨張整合を示す。最後に、Ａｌ
ＳｉＣベース層１１６は絶縁層１１４からシースの下側
部分１１２ｂへの優れた熱伝導率を与え、この下側部分
はアルミニウムなど、より大きいヒートシンク材料（図
示せず）に接続されることがある。
【００２２】研究所の実験から、ＡｌＮ、ＡｌＳｉＣ層
基板は約＄２．０１／インチ2のコストで約０．７７Ｅ
Ｃ／Ｗの熱抵抗を示すことが分かっている。本発明の基
板の性能対コスト比は、（ｉ）約＄３．４２／インチ2
のコストで０．７５ＥＣ／Ｗの熱抵抗を示すＡｌＮ絶縁
層を有する銅ベースプレート、（ｉｉ）約＄１．０２／
インチ2のコストで１．１５ＥＣ／Ｗの熱抵抗を示すＡ
ｌ2Ｏ3絶縁層を有する銅ベースプレート、または（ｉｉ
ｉ）約＄０．６１／インチ2のコストで１．４０ＥＣ／
Ｗの熱抵抗を示すエポキシ絶縁層を有するアルミニウム
ベースプレートと比較して有利である。
基板は約＄２．０１／インチ2のコストで約０．７７Ｅ
Ｃ／Ｗの熱抵抗を示すことが分かっている。本発明の基
板の性能対コスト比は、（ｉ）約＄３．４２／インチ2
のコストで０．７５ＥＣ／Ｗの熱抵抗を示すＡｌＮ絶縁
層を有する銅ベースプレート、（ｉｉ）約＄１．０２／
インチ2のコストで１．１５ＥＣ／Ｗの熱抵抗を示すＡ
ｌ2Ｏ3絶縁層を有する銅ベースプレート、または（ｉｉ
ｉ）約＄０．６１／インチ2のコストで１．４０ＥＣ／
Ｗの熱抵抗を示すエポキシ絶縁層を有するアルミニウム
ベースプレートと比較して有利である。
【００２３】図４（ａ）は、図２に示した回路の６つの
すべてのトランジスタ（Ｑ１〜Ｑ６）の半導体ダイを受
容するのに適した特定のパターニングアルミニウム層１
１２ａを有する基板１１０の平面図を示す。図４（ｃ）
は、半導体ダイが図４（ａ）の基板に実装され、入力／
出力端子がパッケージの上部から外に延びて出るパッケ
ージ構成（図４（ｂ）に最もよく示されている）の実施
形態の平面図である。
すべてのトランジスタ（Ｑ１〜Ｑ６）の半導体ダイを受
容するのに適した特定のパターニングアルミニウム層１
１２ａを有する基板１１０の平面図を示す。図４（ｃ）
は、半導体ダイが図４（ａ）の基板に実装され、入力／
出力端子がパッケージの上部から外に延びて出るパッケ
ージ構成（図４（ｂ）に最もよく示されている）の実施
形態の平面図である。
【００２４】図５（ａ）は、図２に示した回路の３つの
下側トランジスタ（Ｑ２、Ｑ４、およびＱ６）の半導体
ダイを受容するのに適した特定のパターニングアルミニ
ウム層１１２ａを有する基板１１０の平面図を示す。図
５（ｃ）は、Ｑ２、Ｑ４、およびＱ６用の半導体ダイが
図５（ａ）の基板に実装され、入力／出力端子がパッケ
ージの底部から外に延びて出るパッケージ構成（端子の
延長部は示されていない）の実施形態の平面図である。
下側トランジスタ（Ｑ２、Ｑ４、およびＱ６）の半導体
ダイを受容するのに適した特定のパターニングアルミニ
ウム層１１２ａを有する基板１１０の平面図を示す。図
５（ｃ）は、Ｑ２、Ｑ４、およびＱ６用の半導体ダイが
図５（ａ）の基板に実装され、入力／出力端子がパッケ
ージの底部から外に延びて出るパッケージ構成（端子の
延長部は示されていない）の実施形態の平面図である。
【００２５】図５（ｂ）は、図２に示した回路の３つの
上側トランジスタ（Ｑ１、Ｑ３、およびＱ５）の半導体
ダイを受容するのに適した特定のパターニングアルミニ
ウム層１１２ａを有する基板１１０の平面図を示す。図
５（ｄ）は、Ｑ１、Ｑ３、およびＱ５用の半導体ダイが
図５（ｂ）の基板に実装され、入力／出力端子がパッケ
ージの底部から外に延びて出るパッケージ構成（端子の
延長部は示されていない）の他の実施形態の平面図であ
る。
上側トランジスタ（Ｑ１、Ｑ３、およびＱ５）の半導体
ダイを受容するのに適した特定のパターニングアルミニ
ウム層１１２ａを有する基板１１０の平面図を示す。図
５（ｄ）は、Ｑ１、Ｑ３、およびＱ５用の半導体ダイが
図５（ｂ）の基板に実装され、入力／出力端子がパッケ
ージの底部から外に延びて出るパッケージ構成（端子の
延長部は示されていない）の他の実施形態の平面図であ
る。
【００２６】図６（ａ）は、図２に示した回路の直列構
成の２つのトランジスタ（例えば、Ｑ１とＱ２）の半導
体ダイを受容するのに適した特定のパターニングアルミ
ニウム層１１２ａを有する基板１１０の平面図を示す。
図６（ｃ）は、半導体ダイが図６（ａ）の基板に実装さ
れ、入力／出力端子がパッケージの上部から外に延びて
出るパッケージ構成（図６（ｂ）に最もよく示されてい
る）の実施形態の平面図である。
成の２つのトランジスタ（例えば、Ｑ１とＱ２）の半導
体ダイを受容するのに適した特定のパターニングアルミ
ニウム層１１２ａを有する基板１１０の平面図を示す。
図６（ｃ）は、半導体ダイが図６（ａ）の基板に実装さ
れ、入力／出力端子がパッケージの上部から外に延びて
出るパッケージ構成（図６（ｂ）に最もよく示されてい
る）の実施形態の平面図である。
【００２７】本発明についてその特定の実施形態に関し
て説明したが、他の多数の変形および変更および他の用
途が考えられることは当業者には明らである。したがっ
て、本発明は、本願明細書における詳細な開示のみに限
定されないことが好ましい。
て説明したが、他の多数の変形および変更および他の用
途が考えられることは当業者には明らである。したがっ
て、本発明は、本願明細書における詳細な開示のみに限
定されないことが好ましい。
【００２８】本発明を説明するために、現在、好ましい
実施形態を図面に示してある。ただし、本発明は、図示
された構成および手段に限定されないことは当然であ
る。
実施形態を図面に示してある。ただし、本発明は、図示
された構成および手段に限定されないことは当然であ
る。
【図１】本発明の好ましい実施形態による半導体パッケ
ージの透視図である。
ージの透視図である。
【図２】図１のパッケージ中に作成された電子回路の概
略図である。
略図である。
【図３】図１のパッケージ中で使用される基板の構造の
概略側面図である。
概略側面図である。
【図４】（ａ）は、本発明による半導体ダイを受容する
ための基板の実施形態の平面図で、（ｂ）は（ａ）の基
板を利用した半導体パッケージの実施形態の側面図で、
（ｃ）は（ｂ）のパッケージの平面図である。
ための基板の実施形態の平面図で、（ｂ）は（ａ）の基
板を利用した半導体パッケージの実施形態の側面図で、
（ｃ）は（ｂ）のパッケージの平面図である。
【図５】（ａ）（ｂ）は本発明による半導体ダイを受容
するための基板の実施形態の平面図で、（ｃ）は（ａ）
の基板を利用した半導体パッケージの実施形態の平面図
で、（ｄ）は（ｂ）の基板を利用した半導体パッケージ
の実施形態の平面図である。
するための基板の実施形態の平面図で、（ｃ）は（ａ）
の基板を利用した半導体パッケージの実施形態の平面図
で、（ｄ）は（ｂ）の基板を利用した半導体パッケージ
の実施形態の平面図である。
【図６】（ａ）は本発明による半導体ダイを受容するた
めの基板の実施形態の平面図で、（ｂ）は（ａ）の基板
を利用した半導体パッケージの代替実施形態の側面図
で、（ｃ）は（ｂ）のパッケージの平面図である。
めの基板の実施形態の平面図で、（ｂ）は（ａ）の基板
を利用した半導体パッケージの代替実施形態の側面図
で、（ｃ）は（ｂ）のパッケージの平面図である。
１０ 半導体パッケージ １００ ハウジング １０２ キャビティ １０４ ボス １１０ 基板 １１２ シース １１２ａ 上部シース部分 １１２ｂ 下側部分 １１４ 絶縁層 １１６ ベース層 １２０ 半導体ダイ １３０ ワイヤボンド １３２ パッド １３４ 制御端子 Ｑ１〜Ｑ６ トランジスタ Ｇ ゲート端子 ｅ エミッタ端子 ｕ、ｖ、ｗ ノード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年４月１３日（２０００．４．１
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】ベース層１１６を上述のように形成した
後、エッチングなど適切な技法を使用して、上部シース
部分１１２ａをパターニングする。部分１１２ａをパタ
ーニングして、半導体ダイ１２０を受容するためのパッ
ドを製造し、さらにパターニングして、半導体ダイ間の
回路接続を製造する。
後、エッチングなど適切な技法を使用して、上部シース
部分１１２ａをパターニングする。部分１１２ａをパタ
ーニングして、半導体ダイ１２０を受容するためのパッ
ドを製造し、さらにパターニングして、半導体ダイ間の
回路接続を製造する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム グラント アメリカ合衆国 92708 カリフォルニア 州 フォンテン ヴァレー ラ フォンダ サークル 10851 (72)発明者 ジョシュア ポラック アメリカ合衆国 91206 カリフォルニア 州 グレンデール イースト シェビー チェイス ドライヴ 2411
Claims (8)
- 【請求項１】 ほぼ平坦な上側表面を有するＡｌＳｉＣ
本体と、前記ほぼ平坦な表面上に形成されたＡｌＮ層
と、半導体ダイを受容するために前記ほぼ平坦な表面の
少なくとも一部分の上に形成されたアルミニウム層とを
含んでいることを特徴とする半導体ハウジング基板。 - 【請求項２】 前記アルミニウム層が電子的に絶縁され
たいくつかの領域に分離されていることを特徴とする請
求項１に記載の半導体ハウジング基板。 - 【請求項３】 前記ＡｌＳｉＣ本体が、約３５ミル（約
０．８８９ｍｍ）の厚さを有する平行六面体であり、前
記ＳｉＮ層が約２５ミル（約０．６３５ｍｍ）の厚さを
有し、前記アルミニウム層が約２０ミル（約０．５０８
ｍｍ）の厚さを有することを特徴とする請求項１に記載
の半導体ハウジング基板。 - 【請求項４】 前記アルミニウム層が前記ＡｌＳｉＣ本
体の底部上に延びていることを特徴とする請求項１に記
載の半導体ハウジング基板。 - 【請求項５】 前記アルミニウム層が前記ＡｌＳｉＣ本
体の底部上に延びていることを特徴とする請求項３に記
載の半導体ハウジング基板。 - 【請求項６】 相互接続された複数の半導体ダイと、前
記ダイを受容するための基板とを有する半導体デバイス
パッケージであって、前記基板は、ほぼ平坦な上側表面
を有するＡｌＳｉＣ本体と、前記ほぼ平坦な表面上に形
成されたＡｌＮ層と、半導体ダイを受容するために前記
ほぼ平坦な表面の少なくとも一部分の上に形成されたア
ルミニウム層とを含んでおり、前記アルミニウム層は少
なくとも電子的に絶縁された第１の領域と第２の領域に
分離されており、各領域は少なくとも前記複数の半導体
ダイのうちのそれぞれの半導体ダイを受容することを特
徴とする半導体デバイスパッケージ。 - 【請求項７】 前記ＡｌＳｉＣ本体が、約３５ミル（約
０．８８９ｍｍ）の厚さを有する平行六面体であり、前
記ＳｉＮ層が約２５ミル（約０．６３５ｍｍ）の厚さを
有し、前記アルミニウム層が約２０ミル（約０．５０８
ｍｍ）の厚さを有することを特徴とする請求項６に記載
の半導体デバイスパッケージ。 - 【請求項８】 多孔性ＳｉＣ本体の上部表面上にＡｌＮ
ｉ層を堆積させるステップと、その後、前記本体および
前記ＡｌＮｉ層を純粋なアルミニウムシース中にカプセ
ル化するステップと、その後、前記純粋なアルミニウム
シースからのアルミニウムを前記多孔性ＳｉＣ本体の間
隙中に流れ込ませて、その少なくとも一部分をＡｌＳｉ
Ｃに変換するステップと、その後、前記ＳｉＮ層上の前
記アルミニウム層の一部分を横方向に絶縁された複数の
サブ領域に分離するステップとを含んでいることを特徴
とする半導体ハウジング基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12038999P | 1999-02-17 | 1999-02-17 | |
| US60/120389 | 1999-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243883A true JP2000243883A (ja) | 2000-09-08 |
Family
ID=22389959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000040321A Pending JP2000243883A (ja) | 1999-02-17 | 2000-02-17 | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000243883A (ja) |
| DE (1) | DE10007167A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103383985A (zh) * | 2013-07-16 | 2013-11-06 | 华南理工大学 | 一种基于AlSiC复合基板封装的LED |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005030466B4 (de) * | 2005-06-28 | 2012-10-25 | Infineon Technologies Ag | Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben |
| JP5021636B2 (ja) * | 2006-05-09 | 2012-09-12 | 電気化学工業株式会社 | アルミニウム−炭化珪素質複合体及びその加工方法 |
-
2000
- 2000-02-17 DE DE2000107167 patent/DE10007167A1/de not_active Withdrawn
- 2000-02-17 JP JP2000040321A patent/JP2000243883A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103383985A (zh) * | 2013-07-16 | 2013-11-06 | 华南理工大学 | 一种基于AlSiC复合基板封装的LED |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10007167A1 (de) | 2000-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767573A (en) | Semiconductor device | |
| US7045884B2 (en) | Semiconductor device package | |
| KR100430772B1 (ko) | 반도체장치 | |
| US5532512A (en) | Direct stacked and flip chip power semiconductor device structures | |
| US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
| US7592688B2 (en) | Semiconductor package | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| WO2004008532A2 (en) | High power mcm package | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
| WO2023065602A1 (zh) | 功率模块及电机控制器 | |
| US20220013427A1 (en) | Semiconductor device | |
| US10964642B2 (en) | Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane | |
| JP4091669B2 (ja) | マルチチップ・パッケージの作成方法 | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JP2000058372A (ja) | セラミックコンデンサ実装構造 | |
| JP2004221381A (ja) | 半導体装置 | |
| US20030112605A1 (en) | Power module and process for producing power modules | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| JP2000243883A (ja) | 半導体ダイを実装するためのＡＬＮ絶縁層を有するアルミニウム外装ＡＬＳｉＣ基板 | |
| CN109887889A (zh) | 一种功率模块封装及其制作方法 | |
| JPH0645504A (ja) | 半導体装置 | |
| US6081039A (en) | Pressure assembled motor cube |