JP2000058372A - セラミックコンデンサ実装構造 - Google Patents
セラミックコンデンサ実装構造Info
- Publication number
- JP2000058372A JP2000058372A JP10220303A JP22030398A JP2000058372A JP 2000058372 A JP2000058372 A JP 2000058372A JP 10220303 A JP10220303 A JP 10220303A JP 22030398 A JP22030398 A JP 22030398A JP 2000058372 A JP2000058372 A JP 2000058372A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- capacitor element
- electrically connected
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/08—Cooling arrangements; Heating arrangements; Ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
(57)【要約】
【課題】セラミックコンデンサと電気的に接続される他
の電子部品との配線経路におけるインダクタンスを低減
でき、また冷却効果の高いセラミックコンデンサ実装構
造を得る。 【解決手段】偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ接合され
該コンデンサエレメントの周縁部より外側に延出する延
出部を有する２個の電極からなり、該電極の延出部でブ
スバー等に接続されたコネクタと接離可能に構成したセ
ラミックコンデンサ実装構造。
の電子部品との配線経路におけるインダクタンスを低減
でき、また冷却効果の高いセラミックコンデンサ実装構
造を得る。 【解決手段】偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ接合され
該コンデンサエレメントの周縁部より外側に延出する延
出部を有する２個の電極からなり、該電極の延出部でブ
スバー等に接続されたコネクタと接離可能に構成したセ
ラミックコンデンサ実装構造。
Description
【０００１】
【発明の属する技術分野】本発明は、ステアタイト磁
器、チタン磁器、チタン酸バリウム磁器、ストロンチュ
ウム磁器等を誘電体とし、電極は誘電体に直接焼付けし
た無極性、無機質のセラミックコンデンサ（磁器コンデ
ンサ）の実装構造に関する。
器、チタン磁器、チタン酸バリウム磁器、ストロンチュ
ウム磁器等を誘電体とし、電極は誘電体に直接焼付けし
た無極性、無機質のセラミックコンデンサ（磁器コンデ
ンサ）の実装構造に関する。
【０００２】
【従来の技術】従来、この種のセラミックコンデンサの
例として、図１５に示す偏平型と、図１６に示すブロッ
ク型がある。偏平型のセラミックコンデンサは、偏平状
のコンデンサエレメント１と、この上下面に接合された
平板状の電極２ａ，３ａとからなるものであり、電極２
ａ，３ａは、コンデンサエレメント１の冷却と通電を兼
ねることを目的としている。
例として、図１５に示す偏平型と、図１６に示すブロッ
ク型がある。偏平型のセラミックコンデンサは、偏平状
のコンデンサエレメント１と、この上下面に接合された
平板状の電極２ａ，３ａとからなるものであり、電極２
ａ，３ａは、コンデンサエレメント１の冷却と通電を兼
ねることを目的としている。
【０００３】ブロック型のセラミックコンデンサは、ブ
ロック状のコンデンサエレメント４と、この底面に取り
付けると共に、コンデンサエレメント４と電気的に接続
したＬ字状の電極５，６からなっている。Ｌ字状の電極
５，６は、単に通電のみを目的としたものである。
ロック状のコンデンサエレメント４と、この底面に取り
付けると共に、コンデンサエレメント４と電気的に接続
したＬ字状の電極５，６からなっている。Ｌ字状の電極
５，６は、単に通電のみを目的としたものである。
【０００４】
【発明が解決しようとする課題】以上述べた従来のセラ
ミックコンデンサは、いずれも高誘電率であるため小型
化が可能で、コンデンサエレメントは無機質であるた
め、機能低下が少ないという利点を有する。
ミックコンデンサは、いずれも高誘電率であるため小型
化が可能で、コンデンサエレメントは無機質であるた
め、機能低下が少ないという利点を有する。
【０００５】しかしながら、用途例えば電力変換装置に
あっては、該セラミックコンデンサと他の電子部品とを
接続する配線経路におけるインダクタンスを低減できる
ものが要望されることが多い。
あっては、該セラミックコンデンサと他の電子部品とを
接続する配線経路におけるインダクタンスを低減できる
ものが要望されることが多い。
【０００６】そこで、本発明はセラミックコンデンサと
電気的に接続される他の電子部品との配線経路における
インダクタンスを低減でき、また冷却効果の高いセラミ
ックコンデンサ実装構造を提供することを目的とする。
電気的に接続される他の電子部品との配線経路における
インダクタンスを低減でき、また冷却効果の高いセラミ
ックコンデンサ実装構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を実現するた
め、請求項１に対応する発明は、偏平状のコンデンサエ
レメントと、前記コンデンサエレメントの対向する面
に、それぞれ接合され該コンデンサエレメントの周縁部
より外側に延出する延出部を有する２個の電極からな
り、該両電極の延出部でブスバー等に接続されたコネク
タと接離可能に構成したセラミックコンデンサ実装構造
である。
め、請求項１に対応する発明は、偏平状のコンデンサエ
レメントと、前記コンデンサエレメントの対向する面
に、それぞれ接合され該コンデンサエレメントの周縁部
より外側に延出する延出部を有する２個の電極からな
り、該両電極の延出部でブスバー等に接続されたコネク
タと接離可能に構成したセラミックコンデンサ実装構造
である。
【０００８】請求項１に対応する発明によれば、コンデ
ンサエレメントとブスバーとの配線経路のインダクタン
スを低減でき、また電極に有する延出部が、放熱フィン
として機能することから、冷却効果が向上する。
ンサエレメントとブスバーとの配線経路のインダクタン
スを低減でき、また電極に有する延出部が、放熱フィン
として機能することから、冷却効果が向上する。
【０００９】前記目的を実現するため、請求項２に対応
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ電気的に
接合された２個の電極とからなる１個のセラミックコン
デンサを、２レベルの交流出力が得られるインバータの
直流端子間に配置すると共に、該各直流端子と前記各電
極を直接電気的および機械的に接合したセラミックコン
デンサ実装構造である。
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ電気的に
接合された２個の電極とからなる１個のセラミックコン
デンサを、２レベルの交流出力が得られるインバータの
直流端子間に配置すると共に、該各直流端子と前記各電
極を直接電気的および機械的に接合したセラミックコン
デンサ実装構造である。
【００１０】請求項２に対応する発明によれば、直流端
子とコンデンサの電極が直接接合されるので、低インダ
クタンス化に寄与する。前記目的を実現するため、請求
項３に対応する発明は、偏平状のコンデンサエレメント
と、前記コンデンサエレメントの対向する面に、それぞ
れ電気的に接合された２個の電極とからなる２個のセラ
ミックコンデンサを、３レベルの交流出力が得られるイ
ンバータの中性点端子と直流端子相互間にそれぞれ配置
すると共に、該中性点端子と該各直流端子と前記各電極
を直接電気的および機械的に接合したセラミックコンデ
ンサ実装構造である。
子とコンデンサの電極が直接接合されるので、低インダ
クタンス化に寄与する。前記目的を実現するため、請求
項３に対応する発明は、偏平状のコンデンサエレメント
と、前記コンデンサエレメントの対向する面に、それぞ
れ電気的に接合された２個の電極とからなる２個のセラ
ミックコンデンサを、３レベルの交流出力が得られるイ
ンバータの中性点端子と直流端子相互間にそれぞれ配置
すると共に、該中性点端子と該各直流端子と前記各電極
を直接電気的および機械的に接合したセラミックコンデ
ンサ実装構造である。
【００１１】請求項３に対応する発明によれば、直流端
子と中性点端子に対して第１のコンデンサの電極、なら
びに中性点端子と直流端子に対して第２のコンデンサの
電極と直接接合されるので、低インダクタンス化に寄与
する。
子と中性点端子に対して第１のコンデンサの電極、なら
びに中性点端子と直流端子に対して第２のコンデンサの
電極と直接接合されるので、低インダクタンス化に寄与
する。
【００１２】前記目的を実現するため、請求項４に対応
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの一方の面に、電気的に接合された
１個の電極と、前記コンデンサエレメントの他方の面
に、電気的に接合された電極体と、該電極体と一体に形
成され冷媒の流通により該電極体を冷却可能にする冷媒
通路構成部材とからなるセラミックコンデンサ実装構造
である。
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの一方の面に、電気的に接合された
１個の電極と、前記コンデンサエレメントの他方の面
に、電気的に接合された電極体と、該電極体と一体に形
成され冷媒の流通により該電極体を冷却可能にする冷媒
通路構成部材とからなるセラミックコンデンサ実装構造
である。
【００１３】請求項４に対応する発明によれば、コンデ
ンサの電極が電極体と冷媒通路構成部材により構成され
ているので、電極ならびにコンデンサエレメントも冷却
されることから、小型化に寄与する。
ンサの電極が電極体と冷媒通路構成部材により構成され
ているので、電極ならびにコンデンサエレメントも冷却
されることから、小型化に寄与する。
【００１４】前記目的を実現するため、請求項５に対応
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの一方の面に、電気的に接合された
１個の電極と、前記コンデンサエレメントの他方の面
に、電気的に接合された電極体と、該電極体と一体に形
成され放熱効果を高めるための冷却フィンとからなるセ
ラミックコンデンサ実装構造である。
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの一方の面に、電気的に接合された
１個の電極と、前記コンデンサエレメントの他方の面
に、電気的に接合された電極体と、該電極体と一体に形
成され放熱効果を高めるための冷却フィンとからなるセ
ラミックコンデンサ実装構造である。
【００１５】請求項５に対応する発明によれば、コンデ
ンサの電極が電極体と冷媒フィンにより構成されている
ので、電極ならびにコンデンサエレメントも冷却される
ことから、小型化に寄与する。
ンサの電極が電極体と冷媒フィンにより構成されている
ので、電極ならびにコンデンサエレメントも冷却される
ことから、小型化に寄与する。
【００１６】前記目的を実現するため、請求項６に対応
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ電気的に
接合された２個の電極とからなる複数個のセラミックコ
ンデンサを、２枚の可撓性ブスバーの間に配置し、該可
撓性ブスバーに該各コンデンサの電極を、それぞれ電気
的および機械的に接合したセラミックコンデンサ実装構
造である。
する発明は、偏平状のコンデンサエレメントと、前記コ
ンデンサエレメントの対向する面に、それぞれ電気的に
接合された２個の電極とからなる複数個のセラミックコ
ンデンサを、２枚の可撓性ブスバーの間に配置し、該可
撓性ブスバーに該各コンデンサの電極を、それぞれ電気
的および機械的に接合したセラミックコンデンサ実装構
造である。
【００１７】請求項６に対応する発明によれば、可撓性
ブスバーにより、複数のセラミックコンデンサが並列に
接続されるので、通常の電線により並列接続する場合に
比べて配線経路を短くできることから低インダクタンス
化に寄与する。
ブスバーにより、複数のセラミックコンデンサが並列に
接続されるので、通常の電線により並列接続する場合に
比べて配線経路を短くできることから低インダクタンス
化に寄与する。
【００１８】前記目的を実現するため、請求項７に対応
する発明は、１個のセラミックコンデンサと、１個の半
導体パワー素子が電気的に並列に接続されるものであっ
て、前記セラミックコンデンサは偏平状のコンデンサエ
レメントと、前記コンデンサエレメントの一方の面に電
気的に接合された１個の電極とからなり、前記半導体パ
ワー素子は配線パターンを有する基板に搭載され電気的
に接続された半導体パワー素子のチップとからなり、前
記コンデンサエレメントの他方の面と前記チップの他方
の面との間に外部接続用配線部材を介在させた状態で前
記コンデンサエレメントと前記半導体パワー素子のチッ
プを電気的および機械的に接合したセラミックコンデン
サ実装構造である。
する発明は、１個のセラミックコンデンサと、１個の半
導体パワー素子が電気的に並列に接続されるものであっ
て、前記セラミックコンデンサは偏平状のコンデンサエ
レメントと、前記コンデンサエレメントの一方の面に電
気的に接合された１個の電極とからなり、前記半導体パ
ワー素子は配線パターンを有する基板に搭載され電気的
に接続された半導体パワー素子のチップとからなり、前
記コンデンサエレメントの他方の面と前記チップの他方
の面との間に外部接続用配線部材を介在させた状態で前
記コンデンサエレメントと前記半導体パワー素子のチッ
プを電気的および機械的に接合したセラミックコンデン
サ実装構造である。
【００１９】請求項７に対応する発明によれば、コンデ
ンサエレメントと半導体パワー素子のチップの配線経路
が短縮されるので、低インダクタンス化に寄与する。前
記目的を実現するため、請求項８に対応する発明は、１
個の半導体パワー素子に対して、ダイオードとセラミッ
クコンデンサの直列回路からなるスナバ回路が電気的に
並列に接続されるものであって、前記セラミックコンデ
ンサは偏平状のコンデンサエレメントと、前記コンデン
サエレメントの一方の面に電気的に接合された１個の電
極とからなり、前記ダイオードは配線パターンを有する
基板と、該基板に搭載され電気的に接続されたダイオー
ドチップからなり、前記コンデンサエレメントの他方の
面の電極を有していない面と、前記基板のダイオードの
チップが搭載されていない面の配線パターンと電気的に
接合したセラミックコンデンサ実装構造である。
ンサエレメントと半導体パワー素子のチップの配線経路
が短縮されるので、低インダクタンス化に寄与する。前
記目的を実現するため、請求項８に対応する発明は、１
個の半導体パワー素子に対して、ダイオードとセラミッ
クコンデンサの直列回路からなるスナバ回路が電気的に
並列に接続されるものであって、前記セラミックコンデ
ンサは偏平状のコンデンサエレメントと、前記コンデン
サエレメントの一方の面に電気的に接合された１個の電
極とからなり、前記ダイオードは配線パターンを有する
基板と、該基板に搭載され電気的に接続されたダイオー
ドチップからなり、前記コンデンサエレメントの他方の
面の電極を有していない面と、前記基板のダイオードの
チップが搭載されていない面の配線パターンと電気的に
接合したセラミックコンデンサ実装構造である。
【００２０】請求項８に対応する発明によれば、コンデ
ンサエレメントとダイオードチップが搭載された基板の
配線パターンが直接電気的および機械的に接合されるの
で、コンデンサエレメントとダイオードチップの直列回
路とパワー素子のチップとの配線経路が短縮されるの
で、低インダクタンス化に寄与する。
ンサエレメントとダイオードチップが搭載された基板の
配線パターンが直接電気的および機械的に接合されるの
で、コンデンサエレメントとダイオードチップの直列回
路とパワー素子のチップとの配線経路が短縮されるの
で、低インダクタンス化に寄与する。
【００２１】前記目的を実現するため、請求項９に対応
する発明は、電力変換装置を構成する１個の半導体パワ
ー素子と、セラミックコンデンサとダイオードが直列接
続されるものであって、前記半導体パワー素子は配線パ
ターンを有する基板に搭載され、外部接続用のエミッタ
端子およびコレクタ端子が電気的に接続された半導体パ
ワー素子のチップとからなり、前記セラミックコンデン
サは偏平状のコンデンサエレメントからなり、前記ダイ
オードは配線パターンを有する基板に搭載され電気的に
接合されたダイオードチップからなり、前記半導体パワ
ー素子のチップのエミッタ端子を有する面に、前記コン
デンサエレメントの一方の面を電気的に接合すると共
に、該コンデンサエレメントの他方の面と前記ダイオー
ドチップが搭載される基板の配線パターンと電気的に接
合されたセラミックコンデンサ実装構造である。
する発明は、電力変換装置を構成する１個の半導体パワ
ー素子と、セラミックコンデンサとダイオードが直列接
続されるものであって、前記半導体パワー素子は配線パ
ターンを有する基板に搭載され、外部接続用のエミッタ
端子およびコレクタ端子が電気的に接続された半導体パ
ワー素子のチップとからなり、前記セラミックコンデン
サは偏平状のコンデンサエレメントからなり、前記ダイ
オードは配線パターンを有する基板に搭載され電気的に
接合されたダイオードチップからなり、前記半導体パワ
ー素子のチップのエミッタ端子を有する面に、前記コン
デンサエレメントの一方の面を電気的に接合すると共
に、該コンデンサエレメントの他方の面と前記ダイオー
ドチップが搭載される基板の配線パターンと電気的に接
合されたセラミックコンデンサ実装構造である。
【００２２】請求項９に対応する発明によれば、コンデ
ンサエレメントに、半導体パワー素子のチップに有する
エミッタ端子、ならびにダイオードチップが搭載される
基板の配線パターンが直接接合されるので、低インダク
タンス化に寄与する。
ンサエレメントに、半導体パワー素子のチップに有する
エミッタ端子、ならびにダイオードチップが搭載される
基板の配線パターンが直接接合されるので、低インダク
タンス化に寄与する。
【００２３】前記目的を実現するため、請求項１０に対
応する発明は、１個の半導体パワー素子と、複数のセラ
ミックコンデンサと、配線パターンを有する第１および
第２の基板からなるものであって、前記半導体パワー素
子は前記第１および第２の基板間に介在され、円板状の
パッケージ内に収納されたチップと、該チップと電気的
に接合され該パッケージ外部に導出され、前記第１およ
び第２の基板に有する配線パターンと電気的に接合する
エミッタ端子、コレクタ端子、ゲート端子を有するもの
であり、前記セラミックコンデンサは前記第１および第
２の基板間であって、前記半導体パワー素子の円板状の
パッケージの外周側に配設され、円環状のコンデンサエ
レメントが半径方向に分割され、該各分割コンデンサエ
レメントは前記第１および第２の基板に有する配線パタ
ーンに電気的に接続されるセラミックコンデンサ実装構
造である。
応する発明は、１個の半導体パワー素子と、複数のセラ
ミックコンデンサと、配線パターンを有する第１および
第２の基板からなるものであって、前記半導体パワー素
子は前記第１および第２の基板間に介在され、円板状の
パッケージ内に収納されたチップと、該チップと電気的
に接合され該パッケージ外部に導出され、前記第１およ
び第２の基板に有する配線パターンと電気的に接合する
エミッタ端子、コレクタ端子、ゲート端子を有するもの
であり、前記セラミックコンデンサは前記第１および第
２の基板間であって、前記半導体パワー素子の円板状の
パッケージの外周側に配設され、円環状のコンデンサエ
レメントが半径方向に分割され、該各分割コンデンサエ
レメントは前記第１および第２の基板に有する配線パタ
ーンに電気的に接続されるセラミックコンデンサ実装構
造である。
【００２４】請求項１０に対応する発明によれば、低イ
ンダクタンス化ならびに小型化が図れる。前記目的を実
現するため、請求項１１に対応する発明は、１個の半導
体パワー素子に対して、セラミックコンデンサとダイオ
ードの直列回路からなるスナバ回路が電気的に並列に接
続されるものであって、前記セラミックコンデンサは偏
平状のコンデンサエレメントと、このコンデンサエレメ
ントの一方の面でかつこの面に電気的に接合された電極
とからなり、前記ダイオードはダイオードチップと、該
ダイオードチップに電気的に接続された冷却フィンを兼
ねたカソード端子と、冷却フィンを兼ねたアノード端子
を備え、前記コンデンサエレメントの電極の存在しない
面に前記ダイオードのカソード端子およびアノード端子
の一方が電気的および機械的に接合され、前記カソード
端子およびアノード端子が外部に露出するように前記ダ
イオードチップの周囲が包囲されたモールド層からなる
セラミックコンデンサ実装構造である。
ンダクタンス化ならびに小型化が図れる。前記目的を実
現するため、請求項１１に対応する発明は、１個の半導
体パワー素子に対して、セラミックコンデンサとダイオ
ードの直列回路からなるスナバ回路が電気的に並列に接
続されるものであって、前記セラミックコンデンサは偏
平状のコンデンサエレメントと、このコンデンサエレメ
ントの一方の面でかつこの面に電気的に接合された電極
とからなり、前記ダイオードはダイオードチップと、該
ダイオードチップに電気的に接続された冷却フィンを兼
ねたカソード端子と、冷却フィンを兼ねたアノード端子
を備え、前記コンデンサエレメントの電極の存在しない
面に前記ダイオードのカソード端子およびアノード端子
の一方が電気的および機械的に接合され、前記カソード
端子およびアノード端子が外部に露出するように前記ダ
イオードチップの周囲が包囲されたモールド層からなる
セラミックコンデンサ実装構造である。
【００２５】請求項１１に対応する発明によれば、ダイ
オードチップの周囲の絶縁性能が向上し、ダイオードの
アノード端子およびカソード端子は冷却フィンを兼ねた
構成であるので、ダイオードチップならびにコンデンサ
エレメントの冷却効果が向上し、また全体の外形の小型
化に寄与する。
オードチップの周囲の絶縁性能が向上し、ダイオードの
アノード端子およびカソード端子は冷却フィンを兼ねた
構成であるので、ダイオードチップならびにコンデンサ
エレメントの冷却効果が向上し、また全体の外形の小型
化に寄与する。
【００２６】前記目的を実現するため、請求項１２に対
応する発明は、セラミックコンデンサと、電力変換装置
を構成する半導体パワー素子またはスナバダイオードの
少くとも一方からなるものであって、前記セラミックコ
ンデンサは偏平状のコンデンサエレメントと、このコン
デンサエレメントの対向する面にそれぞれ電気的および
機械的に結合された第１、第２の電極と、該各電極にそ
れぞれ電気的および機械的に接合された第１、第２のプ
ラグとからなり、半導体パワー素子またはスナバダイオ
ードはパッケージと、このパッケージ内に収納されたチ
ップならびにエミッタ、コレクタ、ゲートまたはアノー
ド、カソードからなる端子を備え、該各端子と電気的に
接続され、かつ前記パッケージに設けられ、前記セラミ
ックコンデンサの有するプラグと接離可能なレセプタク
ルとを具備したセラミックコンデンサ実装構造である。
応する発明は、セラミックコンデンサと、電力変換装置
を構成する半導体パワー素子またはスナバダイオードの
少くとも一方からなるものであって、前記セラミックコ
ンデンサは偏平状のコンデンサエレメントと、このコン
デンサエレメントの対向する面にそれぞれ電気的および
機械的に結合された第１、第２の電極と、該各電極にそ
れぞれ電気的および機械的に接合された第１、第２のプ
ラグとからなり、半導体パワー素子またはスナバダイオ
ードはパッケージと、このパッケージ内に収納されたチ
ップならびにエミッタ、コレクタ、ゲートまたはアノー
ド、カソードからなる端子を備え、該各端子と電気的に
接続され、かつ前記パッケージに設けられ、前記セラミ
ックコンデンサの有するプラグと接離可能なレセプタク
ルとを具備したセラミックコンデンサ実装構造である。
【００２７】前記目的を実現するため、請求項１３に対
応する発明は、２レベルの交流出力が得られるインバー
タに有する第１、第２の直流端子間に１個のセラミック
コンデンサが接続されるものであって、前記セラミック
コンデンサはブロック状のコンデンサエレメントと、前
記コンデンサエレメントの一方の面に、それぞれ電気的
に接合されたほぼＬ字状の第１、第２の電極とからな
り、前記直流端子相互間に絶縁物を配置すると共に、該
絶縁物および前記直流端子を貫通する貫通穴を形成し、
前記セラミックコンデンサを前記第１の直流端子に載置
し、かつ前記第１の直流端子の貫通穴の周面に絶縁層を
形成し、該絶縁層の形成された貫通穴および前記絶縁物
の貫通穴ならびに前記第２の直流端子の貫通穴に導電ピ
ンを挿通し、該導電ピンにより前記コンデンサの第２の
電極を前記第２の直流端子に電気的に固着し、かつ前記
セラミックコンデンサの第１の電極を前記第１の直流端
子に直接電気的に固着したセラミックコンデンサ実装構
造である。
応する発明は、２レベルの交流出力が得られるインバー
タに有する第１、第２の直流端子間に１個のセラミック
コンデンサが接続されるものであって、前記セラミック
コンデンサはブロック状のコンデンサエレメントと、前
記コンデンサエレメントの一方の面に、それぞれ電気的
に接合されたほぼＬ字状の第１、第２の電極とからな
り、前記直流端子相互間に絶縁物を配置すると共に、該
絶縁物および前記直流端子を貫通する貫通穴を形成し、
前記セラミックコンデンサを前記第１の直流端子に載置
し、かつ前記第１の直流端子の貫通穴の周面に絶縁層を
形成し、該絶縁層の形成された貫通穴および前記絶縁物
の貫通穴ならびに前記第２の直流端子の貫通穴に導電ピ
ンを挿通し、該導電ピンにより前記コンデンサの第２の
電極を前記第２の直流端子に電気的に固着し、かつ前記
セラミックコンデンサの第１の電極を前記第１の直流端
子に直接電気的に固着したセラミックコンデンサ実装構
造である。
【００２８】請求項１３に対応する発明によれば、セラ
ミックコンデンサの電極を第１の直流端子に直接接合
し、セラミックコンデンサの第２の電極をこの直下にお
いて第２の直流端子と電気的に接続するようにしたの
で、低インダクタンス化に寄与する。
ミックコンデンサの電極を第１の直流端子に直接接合
し、セラミックコンデンサの第２の電極をこの直下にお
いて第２の直流端子と電気的に接続するようにしたの
で、低インダクタンス化に寄与する。
【００２９】前記目的を実現するため、請求項１４に対
応する発明は、３レベルの交流出力が得られるインバー
タに有する第１、第２の直流端子および中性点端子相互
間に２個のセラミックコンデンサが接続されるものであ
って、前記第１、第２のセラミックコンデンサはブロッ
ク状のコンデンサエレメントと、前記コンデンサエレメ
ントの一方の面に、それぞれ電気的に接合されたほぼＬ
字状の第１、第２の電極とからなり、前記第１の直流端
子と前記中性点端子の間ならびに前記第２の直流端子と
前記中性点端子の間にそれぞれ第１、第２の絶縁物を配
置すると共に、該第１、第２の絶縁物と前記第１、第２
の直流端子ならびに前記中性点端子をそれぞれ貫通する
貫通穴を形成し、前記第１の直流端子と前記第２の直流
端子にそれぞれ前記第１および第２のセラミックコンデ
ンサをそれぞれ載置させ、かつ前記第１および第２の直
流端子の貫通穴の周面にそれぞれ絶縁層を形成し、該各
絶縁層の形成された貫通穴および前記第１、第２の絶縁
物の貫通穴ならびに前記中性点端子の貫通穴にそれぞれ
導電ピンを挿通し、該各導電ピンにより前記第１、第２
のセラミックコンデンサの第２の電極を前記中性点端子
にそれぞれ電気的に固着し、かつ前記第１、第２のセラ
ミックコンデンサの第１の電極を前記第１、第２のの直
流端子にそれぞれ直接電気的に固着したセラミックコン
デンサ実装構造である。
応する発明は、３レベルの交流出力が得られるインバー
タに有する第１、第２の直流端子および中性点端子相互
間に２個のセラミックコンデンサが接続されるものであ
って、前記第１、第２のセラミックコンデンサはブロッ
ク状のコンデンサエレメントと、前記コンデンサエレメ
ントの一方の面に、それぞれ電気的に接合されたほぼＬ
字状の第１、第２の電極とからなり、前記第１の直流端
子と前記中性点端子の間ならびに前記第２の直流端子と
前記中性点端子の間にそれぞれ第１、第２の絶縁物を配
置すると共に、該第１、第２の絶縁物と前記第１、第２
の直流端子ならびに前記中性点端子をそれぞれ貫通する
貫通穴を形成し、前記第１の直流端子と前記第２の直流
端子にそれぞれ前記第１および第２のセラミックコンデ
ンサをそれぞれ載置させ、かつ前記第１および第２の直
流端子の貫通穴の周面にそれぞれ絶縁層を形成し、該各
絶縁層の形成された貫通穴および前記第１、第２の絶縁
物の貫通穴ならびに前記中性点端子の貫通穴にそれぞれ
導電ピンを挿通し、該各導電ピンにより前記第１、第２
のセラミックコンデンサの第２の電極を前記中性点端子
にそれぞれ電気的に固着し、かつ前記第１、第２のセラ
ミックコンデンサの第１の電極を前記第１、第２のの直
流端子にそれぞれ直接電気的に固着したセラミックコン
デンサ実装構造である。
【００３０】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。 ＜第１の実施形態＞図１は本発明の第１の実施形態を説
明するための図であり、偏平状のコンデンサエレメント
１の上下面に、平板状の大面積（コンデンサエレメント
１より面積の大きいもの）の電極７，８を接合し、電極
７，８の端部に、それぞれブスバー９，１０の先端に固
着されたコネクタ１１，１２が接離可能に構成したもの
である。
て、図面を参照して説明する。 ＜第１の実施形態＞図１は本発明の第１の実施形態を説
明するための図であり、偏平状のコンデンサエレメント
１の上下面に、平板状の大面積（コンデンサエレメント
１より面積の大きいもの）の電極７，８を接合し、電極
７，８の端部に、それぞれブスバー９，１０の先端に固
着されたコネクタ１１，１２が接離可能に構成したもの
である。
【００３１】このように構成することにより、ブスバー
９，１０と電極７，８がコネクタ１１，１２により電気
的に接続され、コンデンサエレメント１と、ブスバー
９，１０との配線経路のインダクタンスを低減でき、ま
た電極７，８の周縁部をコンデンサエレメント１より外
側に延出させたので、この分だけ放熱フィンとして機能
することから、冷却効果が向上する。
９，１０と電極７，８がコネクタ１１，１２により電気
的に接続され、コンデンサエレメント１と、ブスバー
９，１０との配線経路のインダクタンスを低減でき、ま
た電極７，８の周縁部をコンデンサエレメント１より外
側に延出させたので、この分だけ放熱フィンとして機能
することから、冷却効果が向上する。
【００３２】＜第２の実施形態＞図２は本発明の第２の
実施形態を説明するための図であり、偏平状のコンデン
サエレメント１の上下面に、平板状の電極２，３が接合
されたセラミックコンデンサを、２レベルの交流出力が
得られるようにしたインバータの直流端子Ｐ，Ｎ間に挿
入し、直流端子Ｐ，Ｎとコンデンサの電極２，３を半田
付け、ネジ止め等によりそれぞれ直接電気的および機械
的に接続したものである。
実施形態を説明するための図であり、偏平状のコンデン
サエレメント１の上下面に、平板状の電極２，３が接合
されたセラミックコンデンサを、２レベルの交流出力が
得られるようにしたインバータの直流端子Ｐ，Ｎ間に挿
入し、直流端子Ｐ，Ｎとコンデンサの電極２，３を半田
付け、ネジ止め等によりそれぞれ直接電気的および機械
的に接続したものである。
【００３３】このように構成することにより、直流端子
とコンデンサの電極が直接接合されるので、低インダク
タンス化に寄与する。 ＜第３の実施形態＞図３は本発明の第３の実施形態を説
明するための図であり、偏平状のコンデンサエレメント
１の上下面に、平板状の電極２，３が接合されたセラミ
ックコンデンサを、２個準備し、これを３レベルの交流
出力が得られるようにしたインバータの直流端子Ｐと中
性点端子Ｃの間ならび中性点端子Ｃと直流端子Ｎの間に
挿入し、直流端子Ｐ，Ｎと中性点端子Ｃに各コンデンサ
の電極２，３を半田付け、ネジ止め等によりそれぞれ直
接電気的および機械的に接続したものである。
とコンデンサの電極が直接接合されるので、低インダク
タンス化に寄与する。 ＜第３の実施形態＞図３は本発明の第３の実施形態を説
明するための図であり、偏平状のコンデンサエレメント
１の上下面に、平板状の電極２，３が接合されたセラミ
ックコンデンサを、２個準備し、これを３レベルの交流
出力が得られるようにしたインバータの直流端子Ｐと中
性点端子Ｃの間ならび中性点端子Ｃと直流端子Ｎの間に
挿入し、直流端子Ｐ，Ｎと中性点端子Ｃに各コンデンサ
の電極２，３を半田付け、ネジ止め等によりそれぞれ直
接電気的および機械的に接続したものである。
【００３４】このように構成することにより、直流端子
Ｐと中性点端子Ｃに対して第１のコンデンサの電極２，
３、ならびに中性点端子Ｃと直流端子Ｎに対して第２の
コンデンサの電極２，３と直接接合されるので、低イン
ダクタンス化に寄与する。
Ｐと中性点端子Ｃに対して第１のコンデンサの電極２，
３、ならびに中性点端子Ｃと直流端子Ｎに対して第２の
コンデンサの電極２，３と直接接合されるので、低イン
ダクタンス化に寄与する。
【００３５】＜第４の実施形態＞図４は本発明の第４の
実施形態を説明するための図であり、図２のようなセラ
ミックコンデンサの一方の電極の例えば上側の電極２
を、本来の電極の機能を有する電極本体２ｃと、この電
極本体２ｃを貫通するように設けられ、主として電極本
体２ｃを冷却するために冷媒を流通させる冷媒通路構成
部材例えば冷媒流通管２ｄとを一体に形成した構造とし
たものである。
実施形態を説明するための図であり、図２のようなセラ
ミックコンデンサの一方の電極の例えば上側の電極２
を、本来の電極の機能を有する電極本体２ｃと、この電
極本体２ｃを貫通するように設けられ、主として電極本
体２ｃを冷却するために冷媒を流通させる冷媒通路構成
部材例えば冷媒流通管２ｄとを一体に形成した構造とし
たものである。
【００３６】このように構成することにより、上側の電
極２が冷却され、またコンデンサエレメント１も冷却さ
れることから、小型化に寄与する。 ＜第５の実施形態＞図５は本発明の第５の実施形態を説
明するための図であり、図２のようなセラミックコンデ
ンサの一方の電極の例えば上側の電極２を、本来の電極
の機能を有する電極本体２ｃと、放熱面積が大となるよ
うに形成した冷却フィン２ｅを一体としたものである。
極２が冷却され、またコンデンサエレメント１も冷却さ
れることから、小型化に寄与する。 ＜第５の実施形態＞図５は本発明の第５の実施形態を説
明するための図であり、図２のようなセラミックコンデ
ンサの一方の電極の例えば上側の電極２を、本来の電極
の機能を有する電極本体２ｃと、放熱面積が大となるよ
うに形成した冷却フィン２ｅを一体としたものである。
【００３７】このように構成することにより、上側の電
極２が冷却フィン２ｅにより冷却され、またコンデンサ
エレメント１も冷却されることから、小型化に寄与す
る。 ＜第６の実施形態＞図６は本発明の第６の実施形態を説
明するための図であり、図２のようなセラミックコンデ
ンサを複数個準備し、これらを２枚の柔軟性を有する可
撓性ブスバー１３，１４で挟み込み、ブスバー１３，１
４と各電極２，３を半田付け、加圧クランプ止め、ネジ
止めにより電気的および機械的に接合したものである。
極２が冷却フィン２ｅにより冷却され、またコンデンサ
エレメント１も冷却されることから、小型化に寄与す
る。 ＜第６の実施形態＞図６は本発明の第６の実施形態を説
明するための図であり、図２のようなセラミックコンデ
ンサを複数個準備し、これらを２枚の柔軟性を有する可
撓性ブスバー１３，１４で挟み込み、ブスバー１３，１
４と各電極２，３を半田付け、加圧クランプ止め、ネジ
止めにより電気的および機械的に接合したものである。
【００３８】このように可撓性ブスバー１３，１４によ
り、複数のセラミックコンデンサが並列に接続されるの
で、通常の電線により並列接続する場合に比べて配線経
路を短くできることから低インダクタンス化に寄与す
る。
り、複数のセラミックコンデンサが並列に接続されるの
で、通常の電線により並列接続する場合に比べて配線経
路を短くできることから低インダクタンス化に寄与す
る。
【００３９】＜第７の実施形態＞図７は本発明の第７の
実施形態を説明するための図で、（ａ）はその概略構成
を示す図であり、（ｂ）は回路図を示している。この実
施形態は、（ｂ）の回路図に示すように、例えば電力変
換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧ
Ｔ等の素子）のチップ１６と、サージ吸収用コンデンサ
を直接接合したものである。
実施形態を説明するための図で、（ａ）はその概略構成
を示す図であり、（ｂ）は回路図を示している。この実
施形態は、（ｂ）の回路図に示すように、例えば電力変
換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧ
Ｔ等の素子）のチップ１６と、サージ吸収用コンデンサ
を直接接合したものである。
【００４０】具体的には、偏平状のコンデンサエレメン
ト１の一方の面例えば上面に電極２を接合し、コンデン
サエレメント１の電極２が接合されていない面に、外部
接続用配線１５を挟んで、チップ１６を直接接合し、チ
ップ１６は配線パターン１７を有するＤＢＣ基板１８に
搭載されると共に接合され、配線パターン１７と電極２
とを配線１９に接続したものである。
ト１の一方の面例えば上面に電極２を接合し、コンデン
サエレメント１の電極２が接合されていない面に、外部
接続用配線１５を挟んで、チップ１６を直接接合し、チ
ップ１６は配線パターン１７を有するＤＢＣ基板１８に
搭載されると共に接合され、配線パターン１７と電極２
とを配線１９に接続したものである。
【００４１】このように構成することにより、コンデン
サエレメント１と半導体パワー素子のチップ１６の配線
経路が短縮されるので、低インダクタンス化に寄与す
る。 ＜第８の実施形態＞図８は本発明の第８の実施形態を説
明するための図で、（ａ）はその概略構成を示す図であ
り、（ｂ）は回路図を示している。この実施形態は、
（ｂ）の回路図に示すように、例えば電力変換装置を構
成する半導体パワー素子（ＩＧＢＴ，ＩＥＧＴ等の素
子）のチップ１６に対して直接接合するものであって、
ダイオードとコンデンサの直列回路からなるスナバ回路
を以下のように構成したものである。
サエレメント１と半導体パワー素子のチップ１６の配線
経路が短縮されるので、低インダクタンス化に寄与す
る。 ＜第８の実施形態＞図８は本発明の第８の実施形態を説
明するための図で、（ａ）はその概略構成を示す図であ
り、（ｂ）は回路図を示している。この実施形態は、
（ｂ）の回路図に示すように、例えば電力変換装置を構
成する半導体パワー素子（ＩＧＢＴ，ＩＥＧＴ等の素
子）のチップ１６に対して直接接合するものであって、
ダイオードとコンデンサの直列回路からなるスナバ回路
を以下のように構成したものである。
【００４２】具体的には、偏平状のコンデンサエレメン
ト１の下面に、平板状の電極３が接合されたセラミック
コンデンサであって、この電極３を有していない面に、
ダイオードチップ２１が搭載されたＤＢＣ基板２０を電
気的および機械的に接合したものである。
ト１の下面に、平板状の電極３が接合されたセラミック
コンデンサであって、この電極３を有していない面に、
ダイオードチップ２１が搭載されたＤＢＣ基板２０を電
気的および機械的に接合したものである。
【００４３】このようにコンデンサエレメント１とダイ
オードチップ２１が搭載されたＤＢＣ基板２０が直接電
気的および機械的に接合されるので、コンデンサエレメ
ント１とダイオードチップ２１の直列回路とパワー素子
のチップ１６との配線経路が短縮されるので、低インダ
クタンス化に寄与する。
オードチップ２１が搭載されたＤＢＣ基板２０が直接電
気的および機械的に接合されるので、コンデンサエレメ
ント１とダイオードチップ２１の直列回路とパワー素子
のチップ１６との配線経路が短縮されるので、低インダ
クタンス化に寄与する。
【００４４】＜第９の実施形態＞図９は本発明の第９の
実施形態を説明するための図で、（ａ）はその概略構成
を示す図であり、（ｂ）は回路図を示している。この実
施形態は、（ｂ）の回路図に示すように、例えば電力変
換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧ
Ｔ等の素子）のチップ１６に対して、ダイオードとコン
デンサからなるスナバ回路を直列接続したものである。
実施形態を説明するための図で、（ａ）はその概略構成
を示す図であり、（ｂ）は回路図を示している。この実
施形態は、（ｂ）の回路図に示すように、例えば電力変
換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧ
Ｔ等の素子）のチップ１６に対して、ダイオードとコン
デンサからなるスナバ回路を直列接続したものである。
【００４５】具体的には、ＤＢＣ基板２２の配線パター
ン２３の上に、半導体パワー素子のチップ２４でエミッ
タ端子Ｅが固着されたチップ２４を搭載すると共に直接
接合し、配線パターン２３にコレクタ端子Ｃを接合し、
またエミッタ端子Ｅ側に電極が固着されていない偏平状
のコンデンサエレメント１の一方の面を電気的および機
械的に接合し、コンデンサエレメント１の他方の面に、
ダイオードチップ２６が搭載接合されたＤＢＣ基板２５
の配線パターンを直接接合したものである。
ン２３の上に、半導体パワー素子のチップ２４でエミッ
タ端子Ｅが固着されたチップ２４を搭載すると共に直接
接合し、配線パターン２３にコレクタ端子Ｃを接合し、
またエミッタ端子Ｅ側に電極が固着されていない偏平状
のコンデンサエレメント１の一方の面を電気的および機
械的に接合し、コンデンサエレメント１の他方の面に、
ダイオードチップ２６が搭載接合されたＤＢＣ基板２５
の配線パターンを直接接合したものである。
【００４６】このような構成は、半導体パワー素子のチ
ップ２４毎に積層し、これを複数個用いて電力変換装置
を構成する。このようにコンデンサエレメント１に、半
導体パワー素子のチップ２４に有するエミッタ端子Ｅ、
ならびにダイオードチップ２６が搭載されるＤＢＣ基板
２５の配線パターンが直接接合されるので、低インダク
タンス化に寄与する。このような構成により、電力変換
装置を構成する場合には、低インダクタンス化の効果は
極めて大となる。
ップ２４毎に積層し、これを複数個用いて電力変換装置
を構成する。このようにコンデンサエレメント１に、半
導体パワー素子のチップ２４に有するエミッタ端子Ｅ、
ならびにダイオードチップ２６が搭載されるＤＢＣ基板
２５の配線パターンが直接接合されるので、低インダク
タンス化に寄与する。このような構成により、電力変換
装置を構成する場合には、低インダクタンス化の効果は
極めて大となる。
【００４７】＜第１０の実施形態＞図１０は本発明の第
１０の実施形態を説明するための図で、（ａ）はその概
略構成を示す平面図であり、（ｂ）はその概略断面図で
ある。この実施形態は、１個の半導体パワー素子と、複
数のセラミックコンデンサと、配線パターンを有する第
１および第２の基板４２，４３からなるものである。具
体的には、半導体パワー素子は第１および第２の基板４
２と４３の間に介在され、円板状のパッケージ内に収納
されたチップ２７と、該チップ２７と電気的に接合され
該パッケージ外部に導出され、第１および第２の基板４
２，４３に有する図示しない配線パターンと電気的に接
合するエミッタ端子、コレクタ端子、ゲート端子を有す
る。
１０の実施形態を説明するための図で、（ａ）はその概
略構成を示す平面図であり、（ｂ）はその概略断面図で
ある。この実施形態は、１個の半導体パワー素子と、複
数のセラミックコンデンサと、配線パターンを有する第
１および第２の基板４２，４３からなるものである。具
体的には、半導体パワー素子は第１および第２の基板４
２と４３の間に介在され、円板状のパッケージ内に収納
されたチップ２７と、該チップ２７と電気的に接合され
該パッケージ外部に導出され、第１および第２の基板４
２，４３に有する図示しない配線パターンと電気的に接
合するエミッタ端子、コレクタ端子、ゲート端子を有す
る。
【００４８】そして、セラミックコンデンサは第１およ
び第２の基板４２，４３間であって、半導体パワー素子
の円板状のパッケージ２７の外周側に配設され、円環状
のコンデンサエレメントが半径方向に例えば２分割され
た半円環状であって、該各分割コンデンサエレメント２
８ａ，２８ｂは第１および第２の基板４２，４３に有す
る配線パターンに電気的に接続されるものである。
び第２の基板４２，４３間であって、半導体パワー素子
の円板状のパッケージ２７の外周側に配設され、円環状
のコンデンサエレメントが半径方向に例えば２分割され
た半円環状であって、該各分割コンデンサエレメント２
８ａ，２８ｂは第１および第２の基板４２，４３に有す
る配線パターンに電気的に接続されるものである。
【００４９】このように構成することにより、低インダ
クタンス化ならびに小型化が図れる。 ＜第１１の実施形態＞図１１は本発明の第１１の実施形
態を説明するための図であり、１個の半導体パワー素子
に対して、セラミックコンデンサとダイオードの直列回
路からなるスナバ回路が電気的に並列に接続されるもの
である。
クタンス化ならびに小型化が図れる。 ＜第１１の実施形態＞図１１は本発明の第１１の実施形
態を説明するための図であり、１個の半導体パワー素子
に対して、セラミックコンデンサとダイオードの直列回
路からなるスナバ回路が電気的に並列に接続されるもの
である。
【００５０】セラミックコンデンサは偏平状のコンデン
サエレメント１と、このコンデンサエレメント１の一方
の面でかつこの面に電気的に接合された電極３とからな
り、ダイオードはダイオードチップ３０と、ダイオード
チップ３０に電気的に接続された冷却フィンを兼ねたカ
ソード端子２９と、冷却フィンを兼ねたアノード端子３
１を備え、コンデンサエレメント１の電極の存在しない
面にダイオードのカソード端子およびアノード端子の一
方が電気的および機械的に接合され、前記カソード端子
およびアノード端子が外部に露出するようにダイオード
チップ３０の周囲が例えばエポキシ樹脂からなる包囲さ
れたモールド層３２からなるセラミックコンデンサ実装
構造である。
サエレメント１と、このコンデンサエレメント１の一方
の面でかつこの面に電気的に接合された電極３とからな
り、ダイオードはダイオードチップ３０と、ダイオード
チップ３０に電気的に接続された冷却フィンを兼ねたカ
ソード端子２９と、冷却フィンを兼ねたアノード端子３
１を備え、コンデンサエレメント１の電極の存在しない
面にダイオードのカソード端子およびアノード端子の一
方が電気的および機械的に接合され、前記カソード端子
およびアノード端子が外部に露出するようにダイオード
チップ３０の周囲が例えばエポキシ樹脂からなる包囲さ
れたモールド層３２からなるセラミックコンデンサ実装
構造である。
【００５１】このようにダイオードのチップ３０の周囲
はモールド層３２により包囲されているので、チップ３
０の周囲の絶縁性能が向上し、また小型化に寄与する。 ＜第１２の実施形態＞図１２は本発明の第１２の実施形
態を説明するための図であり、偏平状のコンデンサエレ
メント１の上下面に接合された電極２，３の端部にそれ
ぞれプラグ３３，３４をそれぞれ固着したスナバコンデ
ンサを、パッケージ３５にそれぞれ形成されたレセプタ
クル３６，３７に接離可能に構成したものである。
はモールド層３２により包囲されているので、チップ３
０の周囲の絶縁性能が向上し、また小型化に寄与する。 ＜第１２の実施形態＞図１２は本発明の第１２の実施形
態を説明するための図であり、偏平状のコンデンサエレ
メント１の上下面に接合された電極２，３の端部にそれ
ぞれプラグ３３，３４をそれぞれ固着したスナバコンデ
ンサを、パッケージ３５にそれぞれ形成されたレセプタ
クル３６，３７に接離可能に構成したものである。
【００５２】この場合、パッケージ３５には、半導体パ
ワー素子のチップ、スナバダイオードのチップの少くと
も一方が収納され、該チップとレセプタクル３６，３７
は電気的に接続されている。
ワー素子のチップ、スナバダイオードのチップの少くと
も一方が収納され、該チップとレセプタクル３６，３７
は電気的に接続されている。
【００５３】このように構成することにより、コンデン
サエレメント１と半導体パワー素子のチップ、スナバダ
イオードのチップの少くとも一方が、プラグ３３，３４
とレセプタクル３６，３７を介して接続されるため、低
インダクタンス化ならびに小型化が図れる。
サエレメント１と半導体パワー素子のチップ、スナバダ
イオードのチップの少くとも一方が、プラグ３３，３４
とレセプタクル３６，３７を介して接続されるため、低
インダクタンス化ならびに小型化が図れる。
【００５４】＜第１３の実施形態＞図１３は本発明の第
１３の実施形態を説明するための図であり、ブロック型
のセラミックコンデンサを、２レベルの交流出力が得ら
れるインバータに適用した場合の要部のみを示す図であ
る。具体的には、第１、第２の直流端子Ｐ，Ｎ間に１個
のセラミックコンデンサが接続されるものであって、セ
ラミックコンデンサはブロック状のコンデンサエレメン
ト４と、コンデンサエレメント４の一方の面に、それぞ
れ電気的に接合されたほぼＬ字状の第１、第２の電極
５，６とからなっている。
１３の実施形態を説明するための図であり、ブロック型
のセラミックコンデンサを、２レベルの交流出力が得ら
れるインバータに適用した場合の要部のみを示す図であ
る。具体的には、第１、第２の直流端子Ｐ，Ｎ間に１個
のセラミックコンデンサが接続されるものであって、セ
ラミックコンデンサはブロック状のコンデンサエレメン
ト４と、コンデンサエレメント４の一方の面に、それぞ
れ電気的に接合されたほぼＬ字状の第１、第２の電極
５，６とからなっている。
【００５５】直流端子Ｐ，Ｎ相互間に絶縁物３８を配置
すると共に、絶縁物３８および直流端子Ｐ，Ｎを貫通す
る貫通穴Ｐａ，Ｎａを形成し、セラミックコンデンサを
第１の直流端子Ｐに載置し、かつ第１の直流端子Ｐの貫
通穴Ｐａの周面に絶縁層４４を形成し、絶縁層４４の形
成された貫通穴および絶縁物３８の貫通穴３８ａならび
に第２の直流端子Ｎの貫通穴Ｎａに導電ピン４６を挿通
し、導電ピン４６によりコンデンサの第２の電極６を第
２の直流端子Ｎに半田付け等により電気的に固着し、か
つセラミックコンデンサの第１の電極５と、第１の直流
端子Ｐに挿通されている導電ピン４７を半田付け等によ
り直流端子Ｐに直接電気的に固着したものである。な
お、導電ピン４７は場合によって設けず、電極５を直接
直流端子Ｐに接合するようにしてもよい。
すると共に、絶縁物３８および直流端子Ｐ，Ｎを貫通す
る貫通穴Ｐａ，Ｎａを形成し、セラミックコンデンサを
第１の直流端子Ｐに載置し、かつ第１の直流端子Ｐの貫
通穴Ｐａの周面に絶縁層４４を形成し、絶縁層４４の形
成された貫通穴および絶縁物３８の貫通穴３８ａならび
に第２の直流端子Ｎの貫通穴Ｎａに導電ピン４６を挿通
し、導電ピン４６によりコンデンサの第２の電極６を第
２の直流端子Ｎに半田付け等により電気的に固着し、か
つセラミックコンデンサの第１の電極５と、第１の直流
端子Ｐに挿通されている導電ピン４７を半田付け等によ
り直流端子Ｐに直接電気的に固着したものである。な
お、導電ピン４７は場合によって設けず、電極５を直接
直流端子Ｐに接合するようにしてもよい。
【００５６】このように電極５を直流端子Ｐに直接接合
し、電極６をこの直下において直流端子Ｎと電気的に接
続するようにしたので、低インダクタンス化に寄与す
る。 ＜第１４の実施形態＞図１４は本発明の第１４の実施形
態を説明するための図であり、ブロック型のセラミック
コンデンサを２個準備し、３レベルの交流出力が得られ
るインバータに適用した場合の要部のみを示す図であ
る。具体的には、第１、第２の直流端子Ｐ，Ｎおよび中
性点端子Ｃ相互間に２個のセラミックコンデンサが接続
されるものである。
し、電極６をこの直下において直流端子Ｎと電気的に接
続するようにしたので、低インダクタンス化に寄与す
る。 ＜第１４の実施形態＞図１４は本発明の第１４の実施形
態を説明するための図であり、ブロック型のセラミック
コンデンサを２個準備し、３レベルの交流出力が得られ
るインバータに適用した場合の要部のみを示す図であ
る。具体的には、第１、第２の直流端子Ｐ，Ｎおよび中
性点端子Ｃ相互間に２個のセラミックコンデンサが接続
されるものである。
【００５７】そして、第１、第２のセラミックコンデン
サはブロック状のコンデンサエレメント４と、コンデン
サエレメント４の一方の面に、それぞれ電気的に接合さ
れたほぼＬ字状の第１、第２の電極５，６とからなり、
第１の直流端子Ｐと中性点端子Ｃの間ならびに第２の直
流端子Ｎと中性点端子Ｃの間にそれぞれ第１、第２の絶
縁物４０，４１を配置すると共に、絶縁物４０，４１と
第１、第２の直流端子Ｐ，Ｎならびに中性点端子Ｃをそ
れぞれ貫通する貫通穴４０ａ，４１ａ，Ｐａ，Ｎａ，Ｃ
ａを形成し、第１の直流端子Ｐと第２の直流端子Ｎにそ
れぞれ第１および第２のセラミックコンデンサをそれぞ
れ載置させ、かつ第１および第２の直流端子Ｐ，Ｎの貫
通穴Ｐａ，Ｎａの周面にそれぞれ絶縁層４４，４５を形
成し、各絶縁層４４，４５の形成された貫通穴および第
１、第２の絶縁物４０，４１の貫通穴４０ａ，４１ａな
らびに中性点端子Ｃの貫通穴Ｃａにそれぞれ導電ピン４
８，４９を挿通し、各導電ピン４８，４９により第１、
第２のセラミックコンデンサの第２の電極６を中性点端
子Ｃにそれぞれ半田付け等により電気的に固着し、かつ
第１、第２のセラミックコンデンサの第１の電極５を第
１、第２の直流端子Ｐ，Ｎにそれぞれ挿通されている導
電ピン４７，４７を半田付け等により直流端子Ｐ，Ｎに
直接電気的に固着したものである。なお、導電ピン４７
は場合によって設けず、電極５を直接直流端子Ｐに接合
するようにしてもよい。
サはブロック状のコンデンサエレメント４と、コンデン
サエレメント４の一方の面に、それぞれ電気的に接合さ
れたほぼＬ字状の第１、第２の電極５，６とからなり、
第１の直流端子Ｐと中性点端子Ｃの間ならびに第２の直
流端子Ｎと中性点端子Ｃの間にそれぞれ第１、第２の絶
縁物４０，４１を配置すると共に、絶縁物４０，４１と
第１、第２の直流端子Ｐ，Ｎならびに中性点端子Ｃをそ
れぞれ貫通する貫通穴４０ａ，４１ａ，Ｐａ，Ｎａ，Ｃ
ａを形成し、第１の直流端子Ｐと第２の直流端子Ｎにそ
れぞれ第１および第２のセラミックコンデンサをそれぞ
れ載置させ、かつ第１および第２の直流端子Ｐ，Ｎの貫
通穴Ｐａ，Ｎａの周面にそれぞれ絶縁層４４，４５を形
成し、各絶縁層４４，４５の形成された貫通穴および第
１、第２の絶縁物４０，４１の貫通穴４０ａ，４１ａな
らびに中性点端子Ｃの貫通穴Ｃａにそれぞれ導電ピン４
８，４９を挿通し、各導電ピン４８，４９により第１、
第２のセラミックコンデンサの第２の電極６を中性点端
子Ｃにそれぞれ半田付け等により電気的に固着し、かつ
第１、第２のセラミックコンデンサの第１の電極５を第
１、第２の直流端子Ｐ，Ｎにそれぞれ挿通されている導
電ピン４７，４７を半田付け等により直流端子Ｐ，Ｎに
直接電気的に固着したものである。なお、導電ピン４７
は場合によって設けず、電極５を直接直流端子Ｐに接合
するようにしてもよい。
【００５８】このように第１のセラミックコンデンサの
電極５を直流端子Ｐに直接接合し、第１のセラミックコ
ンデンサの第２の電極６をこの直下において中性点端子
Ｃと電気的に接続するようにし、また第２のセラミック
コンデンサの電極５を直流端子Ｎに直接接合し、第２の
セラミックコンデンサの第２の電極６をこの直下におい
て中性点端子Ｃと電気的に接続するようにしたので、低
インダクタンス化に寄与する。
電極５を直流端子Ｐに直接接合し、第１のセラミックコ
ンデンサの第２の電極６をこの直下において中性点端子
Ｃと電気的に接続するようにし、また第２のセラミック
コンデンサの電極５を直流端子Ｎに直接接合し、第２の
セラミックコンデンサの第２の電極６をこの直下におい
て中性点端子Ｃと電気的に接続するようにしたので、低
インダクタンス化に寄与する。
【００５９】＜変形例＞前述の実施形態の電極とコンデ
ンサエレメントの実装方法として、半田付け、加圧クラ
ンプ止めネジ止めのいずれかの方法を使用すればよい。
この場合、電極は柔軟性のあるものを使用することが望
ましい。
ンサエレメントの実装方法として、半田付け、加圧クラ
ンプ止めネジ止めのいずれかの方法を使用すればよい。
この場合、電極は柔軟性のあるものを使用することが望
ましい。
【００６０】
【発明の効果】本発明によれば、セラミックコンデンサ
と電気的に接続される他の電子部品との配線経路におけ
るインダクタンスを低減でき、また冷却効果の高いセラ
ミックコンデンサ実装構造を提供することができる。
と電気的に接続される他の電子部品との配線経路におけ
るインダクタンスを低減でき、また冷却効果の高いセラ
ミックコンデンサ実装構造を提供することができる。
【図１】本発明のセラミックコンデンサ実装構造の第１
の実施形態を説明するための図。
の実施形態を説明するための図。
【図２】本発明のセラミックコンデンサ実装構造の第２
の実施形態を説明するための図。
の実施形態を説明するための図。
【図３】本発明のセラミックコンデンサ実装構造の第３
の実施形態を説明するための図。
の実施形態を説明するための図。
【図４】本発明のセラミックコンデンサ実装構造の第４
の実施形態を説明するための図。
の実施形態を説明するための図。
【図５】本発明のセラミックコンデンサ実装構造の第５
の実施形態を説明するための図。
の実施形態を説明するための図。
【図６】本発明のセラミックコンデンサ実装構造の第６
の実施形態を説明するための図。
の実施形態を説明するための図。
【図７】本発明のセラミックコンデンサ実装構造の第７
の実施形態を説明するための図。
の実施形態を説明するための図。
【図８】本発明のセラミックコンデンサ実装構造の第８
の実施形態を説明するための図。
の実施形態を説明するための図。
【図９】本発明のセラミックコンデンサ実装構造の第９
の実施形態を説明するための図。
の実施形態を説明するための図。
【図１０】本発明のセラミックコンデンサ実装構造の第
１０の実施形態を説明するための図。
１０の実施形態を説明するための図。
【図１１】本発明のセラミックコンデンサ実装構造の第
１１の実施形態を説明するための図。
１１の実施形態を説明するための図。
【図１２】本発明のセラミックコンデンサ実装構造の第
１２の実施形態を説明するための図。
１２の実施形態を説明するための図。
【図１３】本発明のセラミックコンデンサ実装構造の第
１３の実施形態を説明するための図。
１３の実施形態を説明するための図。
【図１４】本発明のセラミックコンデンサ実装構造の第
１４の実施形態を説明するための図。
１４の実施形態を説明するための図。
【図１５】従来の偏平型のセラミックコンデンサの例を
示す斜視図。
示す斜視図。
【図１６】従来のブロック型のセラミックコンデンサの
例を示す斜視図。
例を示す斜視図。
１…偏平状のコンデンサエレメント ２，３…電極 ４…ブロック状のコンデンサエレメント ５，６，７，８，２９…電極 ９，１０…ブスバー １１，１２…コネクタ １３，１４…可撓性ブスバー １５…配線部材 １６，２４…半導体パワー素子のチップ １７，２３…配線パターン １８，２０，２２，２５…ＤＢＣ基板 １９…配線 ２１，２６…ダイオードチップ ２７…円板状の半導体パワー素子のパッケージ ２８ａ，２８ｂ…分割環状のコンデンサのパッケージ ３０…ダイオードチップ ３１…端子 ３２…モールド層 ３３，３４…プラグ ３５…パッケージ ３６，３７…レセプタクル Ｐ，Ｎ…直流端子 Ｃ…中性点端子
Claims (14)
- 【請求項１】 偏平状のコンデンサエレメントと、前記
コンデンサエレメントの対向する面に、それぞれ接合さ
れ該コンデンサエレメントの周縁部より外側に延出する
延出部を有する第１、第２の電極からなり、該両電極の
延出部でそれぞれブスバー等に接続された第１、第２の
コネクタと接離可能に構成したセラミックコンデンサ実
装構造。 - 【請求項２】 偏平状のコンデンサエレメントと、前記
コンデンサエレメントの対向する面に、それぞれ電気的
に接合された第１、第２の電極とからなる１個のセラミ
ックコンデンサを、２レベルの交流出力が得られるイン
バータに有する直流端子間に配置すると共に、該各直流
端子と前記第１、第２の電極をそれぞれ直接電気的およ
び機械的に接合したセラミックコンデンサ実装構造。 - 【請求項３】 偏平状のコンデンサエレメントと、前記
コンデンサエレメントの対向する面に、それぞれ電気的
に接合された第１、第２の電極とからなる２個のセラミ
ックコンデンサを、３レベルの交流出力が得られるイン
バータに有する中性点端子と直流端子相互間にそれぞれ
配置すると共に、該中性点端子と該各直流端子と前記第
１、第２の電極を直接電気的および機械的に接合したセ
ラミックコンデンサ実装構造。 - 【請求項４】 偏平状のコンデンサエレメントと、 前記コンデンサエレメントの一方の面に、電気的に接合
された１個の電極と、 前記コンデンサエレメントの他方の面に、電気的に接合
された電極体と、 該電極体と一体に形成され冷媒の流通により該電極体を
冷却可能にする冷媒通路構成部材と、 からなるセラミックコンデンサ実装構造。 - 【請求項５】 偏平状のコンデンサエレメントと、 前記コンデンサエレメントの一方の面に、電気的に接合
された１個の電極と、 前記コンデンサエレメントの他方の面に、電気的に接合
された電極体と、 該電極体と一体に形成され放熱効果を高めるための冷却
フィンと、 からなるセラミックコンデンサ実装構造。 - 【請求項６】 偏平状のコンデンサエレメントと、前記
コンデンサエレメントの対向する面に、それぞれ電気的
に接合された２個の電極とからなる複数個のセラミック
コンデンサを、２枚の可撓性ブスバーの間に配置し、該
可撓性ブスバーに該各コンデンサの電極を、それぞれ電
気的および機械的に接合したセラミックコンデンサ実装
構造。 - 【請求項７】 １個のセラミックコンデンサと、１個の
半導体パワー素子が電気的に並列に接続されるものであ
って、 前記セラミックコンデンサは偏平状のコンデンサエレメ
ントと、前記コンデンサエレメントの一方の面に電気的
に接合された１個の電極とからなり、 前記半導体パワー素子は配線パターンを有する基板に搭
載され電気的に接続された半導体パワー素子のチップと
からなり、 前記コンデンサエレメントの他方の面と前記チップの他
方の面との間に外部接続用配線部材を介在させた状態で
前記コンデンサエレメントと前記半導体パワー素子のチ
ップを電気的および機械的に接合したセラミックコンデ
ンサ実装構造。 - 【請求項８】 １個の半導体パワー素子に対して、ダイ
オードとセラミックコンデンサの直列回路からなるスナ
バ回路が電気的に並列に接続されるものであって、 前記セラミックコンデンサは偏平状のコンデンサエレメ
ントと、前記コンデンサエレメントの一方の面に電気的
に接合された１個の電極とからなり、 前記ダイオードは配線パターンを有する基板と、該基板
に搭載され電気的に接続されたダイオードチップからな
り、 前記コンデンサエレメントの他方の面の電極を有してい
ない面と、前記基板のダイオードのチップが搭載されて
いない面の配線パターンと電気的に接合したセラミック
コンデンサ実装構造。 - 【請求項９】 １個の半導体パワー素子と、セラミック
コンデンサとダイオードが直列接続されるものであっ
て、 前記半導体パワー素子は配線パターンを有する基板に搭
載され、外部接続用のエミッタ端子およびコレクタ端子
が電気的に接続された半導体パワー素子のチップとから
なり、 前記セラミックコンデンサは偏平状のコンデンサエレメ
ントからなり、 前記ダイオードは配線パターンを有する基板に搭載され
電気的に接合されたダイオードチップからなり、 前記半導体パワー素子のチップのエミッタ端子を有する
面に、前記コンデンサエレメントの一方の面を電気的に
接合すると共に、該コンデンサエレメントの他方の面と
前記ダイオードチップが搭載される基板の配線パターン
と電気的に接合されたセラミックコンデンサ実装構造。 - 【請求項１０】 １個の半導体パワー素子と、複数のセ
ラミックコンデンサと、配線パターンを有する第１およ
び第２の基板からなるものであって、 前記半導体パワー素子は前記第１および第２の基板間に
介在され、円板状のパッケージ内に収納されたチップ
と、該チップと電気的に接合され該パッケージ外部に導
出され、前記第１および第２の基板に有する配線パター
ンと電気的に接合するエミッタ端子、コレクタ端子、ゲ
ート端子を有するものであり、 前記セラミックコンデンサは前記第１および第２の基板
間であって、前記半導体パワー素子の円板状のパッケー
ジの外周側に配設され、円環状のコンデンサエレメント
が半径方向に分割され、該各分割コンデンサエレメント
は前記第１および第２の基板に有する配線パターンに電
気的に接続されるセラミックコンデンサ実装構造。 - 【請求項１１】 １個の半導体パワー素子に対して、セ
ラミックコンデンサとダイオードの直列回路からなるス
ナバ回路が電気的に並列に接続されるものであって、 前記セラミックコンデンサは偏平状のコンデンサエレメ
ントと、このコンデンサエレメントの一方の面でかつこ
の面に電気的に接合された電極とからなり、 前記ダイオードはダイオードチップと、該ダイオードチ
ップに電気的に接続された冷却フィンを兼ねたカソード
端子およびアノード端子を備え、 前記コンデンサエレメントの電極の存在しない面に前記
ダイオードのカソード端子およびアノード端子の一方が
電気的および機械的に接合され、前記カソード端子およ
びアノード端子が外部に露出するように前記ダイオード
チップの周囲が包囲されたモールド層からなるセラミッ
クコンデンサ実装構造。 - 【請求項１２】 セラミックコンデンサと、電力変換装
置を構成する半導体パワー素子またはスナバダイオード
の少くとも一方からなるものであって、 前記セラミックコンデンサは偏平状のコンデンサエレメ
ントと、このコンデンサエレメントの対向する面にそれ
ぞれ電気的および機械的に結合された第１、第２の電極
と、該各電極にそれぞれ電気的および機械的に接合され
た第１、第２のプラグとからなり、 半導体パワー素子またはスナバダイオードはパッケージ
と、このパッケージ内に収納されたチップならびにエミ
ッタ、コレクタ、ゲートまたはアノード、カソードから
なる端子を備え、該各端子と電気的に接続され、かつ前
記パッケージに設けられ、前記セラミックコンデンサの
有するプラグと接離可能なレセプタクルとを具備したセ
ラミックコンデンサ実装構造。 - 【請求項１３】 ２レベルの交流出力が得られるインバ
ータに有する第１、第２の直流端子間に１個のセラミッ
クコンデンサが接続されるものであって、 前記セラミックコンデンサはブロック状のコンデンサエ
レメントと、前記コンデンサエレメントの一方の面に、
それぞれ電気的に接合されたほぼＬ字状の第１、第２の
電極とからなり、 前記直流端子相互間に絶縁物を配置すると共に、該絶縁
物および前記直流端子を貫通する貫通穴を形成し、前記
セラミックコンデンサを前記第１の直流端子に載置し、
かつ前記第１の直流端子の貫通穴の周面に絶縁層を形成
し、該絶縁層の形成された貫通穴および前記絶縁物の貫
通穴ならびに前記第２の直流端子の貫通穴に導電ピンを
挿通し、該導電ピンにより前記コンデンサの第２の電極
を前記第２の直流端子に電気的に固着し、かつ前記セラ
ミックコンデンサの第１の電極を前記第１の直流端子に
直接電気的に固着したセラミックコンデンサ実装構造。 - 【請求項１４】 ３レベルの交流出力が得られるインバ
ータに有する第１、第２の直流端子および中性点端子相
互間に２個のセラミックコンデンサが接続されるもので
あって、 前記第１、第２のセラミックコンデンサはブロック状の
コンデンサエレメントと、前記コンデンサエレメントの
一方の面に、それぞれ電気的に接合されたほぼＬ字状の
第１、第２の電極とからなり、 前記第１の直流端子と前記中性点端子の間ならびに前記
第２の直流端子と前記中性点端子の間にそれぞれ第１、
第２の絶縁物を配置すると共に、該第１、第２の絶縁物
と前記第１、第２の直流端子ならびに前記中性点端子を
それぞれ貫通する貫通穴を形成し、前記第１の直流端子
と前記第２の直流端子にそれぞれ前記第１および第２の
セラミックコンデンサをそれぞれ載置させ、かつ前記第
１および第２の直流端子の貫通穴の周面にそれぞれ絶縁
層を形成し、該各絶縁層の形成された貫通穴および前記
第１、第２の絶縁物の貫通穴ならびに前記中性点端子の
貫通穴にそれぞれ導電ピンを挿通し、該各導電ピンによ
り前記第１、第２のセラミックコンデンサの第２の電極
を前記中性点端子にそれぞれ電気的に固着し、かつ前記
第１、第２のセラミックコンデンサの第１の電極を前記
第１、第２のの直流端子にそれぞれ直接電気的に固着し
たセラミックコンデンサ実装構造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10220303A JP2000058372A (ja) | 1998-08-04 | 1998-08-04 | セラミックコンデンサ実装構造 |
| CNB991119290A CN1211817C (zh) | 1998-08-04 | 1999-07-30 | 陶瓷电容器装配结构 |
| US09/366,537 US6282077B1 (en) | 1998-08-04 | 1999-08-04 | Ceramic capacitor mounting structure |
| KR1019990031913A KR100352760B1 (ko) | 1998-08-04 | 1999-08-04 | 세라믹 콘덴서 실장 구조 |
| EP99115056A EP0978854A3 (en) | 1998-08-04 | 1999-08-04 | Ceramic capacitor mounting structure |
| US09/927,503 US6574088B2 (en) | 1998-08-04 | 2001-08-13 | Ceramic capacitor mounting structure |
| US10/418,203 US20030202315A1 (en) | 1998-08-04 | 2003-04-18 | Ceramic capacitor mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10220303A JP2000058372A (ja) | 1998-08-04 | 1998-08-04 | セラミックコンデンサ実装構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007023225A Division JP2007150347A (ja) | 2007-02-01 | 2007-02-01 | セラミックコンデンサ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058372A true JP2000058372A (ja) | 2000-02-25 |
Family
ID=16749041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10220303A Withdrawn JP2000058372A (ja) | 1998-08-04 | 1998-08-04 | セラミックコンデンサ実装構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6282077B1 (ja) |
| EP (1) | EP0978854A3 (ja) |
| JP (1) | JP2000058372A (ja) |
| KR (1) | KR100352760B1 (ja) |
| CN (1) | CN1211817C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227100A (ja) * | 2007-03-12 | 2008-09-25 | Tdk Corp | 電子部品及びその製造方法並びにインバータ装置 |
| JP2008227101A (ja) * | 2007-03-12 | 2008-09-25 | Tdk Corp | 電子部品及びその製造方法並びにインバータ装置 |
| JP2010135239A (ja) * | 2008-12-08 | 2010-06-17 | Koito Mfg Co Ltd | 給電部材および車両用灯具 |
| RU2608587C2 (ru) * | 2010-08-25 | 2017-01-23 | Лабиналь Пауэр Системз | Печатная плата, содержащая по меньшей мере один керамический компонент |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4130525B2 (ja) | 2000-09-18 | 2008-08-06 | 株式会社東芝 | コンデンサの実装構造 |
| US7176565B2 (en) * | 2001-12-03 | 2007-02-13 | Intel Corporation | Capacitors having separate terminals on three or more sides |
| US8289105B2 (en) | 2007-05-07 | 2012-10-16 | Spectrum Control, Inc. | Electromagnetic filter with a conductive clip retention system and method of assembly |
| JP4661830B2 (ja) * | 2007-06-15 | 2011-03-30 | トヨタ自動車株式会社 | パワーモジュール |
| EP2294651A4 (en) * | 2007-08-29 | 2011-07-06 | Spectrum Control Inc | AXIAL NETWORK OF DIELECTRIC COMPONENTS WITH RETENTION SYSTEM AND ASSEMBLY METHOD |
| JP2012135065A (ja) * | 2010-12-17 | 2012-07-12 | Fujitsu Ltd | 電源供給装置、情報処理装置 |
| JP5754398B2 (ja) | 2012-03-09 | 2015-07-29 | 三菱電機株式会社 | 半導体装置 |
| DE102013212446A1 (de) * | 2013-06-27 | 2015-01-15 | Zf Friedrichshafen Ag | Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung zur Ansteuerung einer Last |
| JP2017143679A (ja) * | 2016-02-12 | 2017-08-17 | 三菱電機株式会社 | パワーモジュール |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4114120A (en) * | 1976-11-23 | 1978-09-12 | Dielectric Laboratories, Inc. | Stripline capacitor |
| US4436953A (en) * | 1981-03-31 | 1984-03-13 | Rogers Corporation | Bus bar assembly with discrete capacitor elements |
| JPS57211216A (en) * | 1981-06-22 | 1982-12-25 | Nippon Electric Co | Laminated ceramic condenser |
| JPS60117705A (ja) * | 1983-11-30 | 1985-06-25 | 日本メクトロン株式会社 | 集積回路用バイパスコンデンサ |
| JPS60235443A (ja) * | 1984-05-08 | 1985-11-22 | Mitsubishi Electric Corp | 半導体装置 |
| US4947287A (en) * | 1988-11-30 | 1990-08-07 | Sundstrand Corporation | Capacitor cooling arrangement |
| US4994936A (en) * | 1990-02-12 | 1991-02-19 | Rogers Corporation | Molded integrated circuit package incorporating decoupling capacitor |
| GB2242580B (en) * | 1990-03-30 | 1994-06-15 | Mitsubishi Electric Corp | Inverter unit with improved bus-plate configuration |
| US5436609A (en) * | 1990-09-28 | 1995-07-25 | Raychem Corporation | Electrical device |
| US5406444A (en) * | 1993-03-29 | 1995-04-11 | Medtronic, Inc. | Coated tantalum feedthrough pin |
| JP3249653B2 (ja) * | 1993-08-27 | 2002-01-21 | 三菱電機株式会社 | コンデンサ |
| JPH07211585A (ja) * | 1994-01-20 | 1995-08-11 | Fuji Electric Co Ltd | ブスバー接続用コンデンサおよびその接続方法 |
| DE4429289A1 (de) * | 1994-08-18 | 1996-02-22 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
| DE19615112A1 (de) * | 1996-04-17 | 1997-10-23 | Asea Brown Boveri | Leistungshalbleiterbauelement |
| JPH1075564A (ja) * | 1996-08-29 | 1998-03-17 | Hitachi Ltd | 半導体電力変換装置 |
| US5999398A (en) * | 1998-06-24 | 1999-12-07 | Avx Corporation | Feed-through filter assembly having varistor and capacitor structure |
| JP3412521B2 (ja) * | 1998-07-10 | 2003-06-03 | 株式会社村田製作所 | 電子部品 |
| US6191934B1 (en) * | 1998-10-02 | 2001-02-20 | Sarnoff Corporation & Co., Ltd. | High dielectric constant embedded capacitors |
| US6404617B1 (en) * | 2000-07-28 | 2002-06-11 | William T. Storey | Capacitor with wide foil leads |
-
1998
- 1998-08-04 JP JP10220303A patent/JP2000058372A/ja not_active Withdrawn
-
1999
- 1999-07-30 CN CNB991119290A patent/CN1211817C/zh not_active Expired - Fee Related
- 1999-08-04 KR KR1019990031913A patent/KR100352760B1/ko not_active IP Right Cessation
- 1999-08-04 EP EP99115056A patent/EP0978854A3/en not_active Withdrawn
- 1999-08-04 US US09/366,537 patent/US6282077B1/en not_active Expired - Fee Related
-
2001
- 2001-08-13 US US09/927,503 patent/US6574088B2/en not_active Expired - Fee Related
-
2003
- 2003-04-18 US US10/418,203 patent/US20030202315A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227100A (ja) * | 2007-03-12 | 2008-09-25 | Tdk Corp | 電子部品及びその製造方法並びにインバータ装置 |
| JP2008227101A (ja) * | 2007-03-12 | 2008-09-25 | Tdk Corp | 電子部品及びその製造方法並びにインバータ装置 |
| JP4665920B2 (ja) * | 2007-03-12 | 2011-04-06 | Ｔｄｋ株式会社 | 電子部品及びその製造方法並びにインバータ装置 |
| JP4665919B2 (ja) * | 2007-03-12 | 2011-04-06 | Ｔｄｋ株式会社 | 電子部品及びその製造方法並びにインバータ装置 |
| JP2010135239A (ja) * | 2008-12-08 | 2010-06-17 | Koito Mfg Co Ltd | 給電部材および車両用灯具 |
| RU2608587C2 (ru) * | 2010-08-25 | 2017-01-23 | Лабиналь Пауэр Системз | Печатная плата, содержащая по меньшей мере один керамический компонент |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0978854A3 (en) | 2007-08-01 |
| US6282077B1 (en) | 2001-08-28 |
| EP0978854A2 (en) | 2000-02-09 |
| US6574088B2 (en) | 2003-06-03 |
| KR20000017054A (ko) | 2000-03-25 |
| US20020001166A1 (en) | 2002-01-03 |
| CN1211817C (zh) | 2005-07-20 |
| KR100352760B1 (ko) | 2002-09-16 |
| CN1244021A (zh) | 2000-02-09 |
| US20030202315A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10943845B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
| KR100305251B1 (ko) | 전력변환장치 | |
| JP6925279B2 (ja) | パワーエレクトロニクスモジュール | |
| US7045884B2 (en) | Semiconductor device package | |
| EP3107120B1 (en) | Power semiconductor module | |
| US7859079B2 (en) | Power semiconductor device | |
| KR900000206B1 (ko) | 전력용 반도체 모듈의 배선구조 | |
| US9973104B2 (en) | Power module | |
| JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
| CN1797765A (zh) | 功率模块、相脚和三相变换器 | |
| JP2000164800A (ja) | 半導体モジュール | |
| JP2000058372A (ja) | セラミックコンデンサ実装構造 | |
| JP2021141222A (ja) | 半導体モジュール | |
| US11955407B2 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
| JP2023085765A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3529675B2 (ja) | 半導体装置及びインバータ装置 | |
| JP3308713B2 (ja) | 電子機器 | |
| JP7290420B2 (ja) | パワー半導体装置 | |
| JP2004088022A (ja) | 大電力用半導体装置 | |
| JP2007150347A (ja) | セラミックコンデンサ実装構造 | |
| WO2022202292A1 (ja) | パワー半導体装置および電力変換装置 | |
| CN220672562U (zh) | 一种氮化镓半桥模块 | |
| CN211700252U (zh) | 绝缘栅双极型晶体管装置及半导体芯片 | |
| KR20220129076A (ko) | 알루미늄 스너버 커패시터가 통합된 전력 모듈 | |
| CN117012726A (zh) | 一种氮化镓半桥模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041116 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050114 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070205 |