JP2007150347A

JP2007150347A - セラミックコンデンサ実装構造

Info

Publication number: JP2007150347A
Application number: JP2007023225A
Authority: JP
Inventors: Kenji Kijima; 研二木島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-02-01
Filing date: 2007-02-01
Publication date: 2007-06-14

Abstract

【課題】セラミックコンデンサと電気的に接続される他の電子部品との配線経路におけるインダクタンスを低減でき、また冷却効果の高いセラミックコンデンサ実装構造を得る。
【解決手段】偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ接合され該コンデンサエレメントの周縁部より外側に延出する延出部を有する２個の電極からなり、該電極の延出部でブスバー等に接続されたコネクタと接離可能に構成したセラミックコンデンサ実装構造。
【選択図】図１

Description

本発明は、ステアタイト磁器、チタン磁器、チタン酸バリウム磁器、ストロンチュウム磁器等を誘電体とし、電極は誘電体に直接焼付けした無極性、無機質のセラミックコンデンサ（磁器コンデンサ）の実装構造に関する。

従来、この種のセラミックコンデンサの例として、図１５に示す偏平型と、図１６に示すブロック型がある。偏平型のセラミックコンデンサは、偏平状のコンデンサエレメント１と、この上下面に接合された平板状の電極２ａ，３ａとからなるものであり、電極２ａ，３ａは、コンデンサエレメント１の冷却と通電を兼ねることを目的としている。

ブロック型のセラミックコンデンサは、ブロック状のコンデンサエレメント４と、この底面に取り付けると共に、コンデンサエレメント４と電気的に接続したＬ字状の電極５，６からなっている。Ｌ字状の電極５，６は、単に通電のみを目的としたものである。

以上述べた従来のセラミックコンデンサは、いずれも高誘電率であるため小型化が可能で、コンデンサエレメントは無機質であるため、機能低下が少ないという利点を有する。

しかしながら、用途例えば電力変換装置にあっては、該セラミックコンデンサと他の電子部品とを接続する配線経路におけるインダクタンスを低減できるものが要望されることが多い。

そこで、本発明はセラミックコンデンサと電気的に接続される他の電子部品との配線経路におけるインダクタンスを低減でき、また冷却効果の高いセラミックコンデンサ実装構造を提供することを目的とする。

前記目的を実現するため、請求項１に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ接合され該コンデンサエレメントの周縁部より外側に延出する延出部を有する２個の電極からなり、該両電極の延出部でブスバー等に接続されたコネクタと接離可能に構成したセラミックコンデンサ実装構造である。

請求項１に対応する発明によれば、コンデンサエレメントとブスバーとの配線経路のインダクタンスを低減でき、また電極に有する延出部が、放熱フィンとして機能することから、冷却効果が向上する。

前記目的を実現するため、請求項２に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された２個の電極とからなる１個のセラミックコンデンサを、２レベルの交流出力が得られるインバータの直流端子間に配置すると共に、該各直流端子と前記各電極を直接電気的および機械的に接合したセラミックコンデンサ実装構造である。

請求項２に対応する発明によれば、直流端子とコンデンサの電極が直接接合されるので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項３に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された２個の電極とからなる２個のセラミックコンデンサを、３レベルの交流出力が得られるインバータの中性点端子と直流端子相互間にそれぞれ配置すると共に、該中性点端子と該各直流端子と前記各電極を直接電気的および機械的に接合したセラミックコンデンサ実装構造である。

請求項３に対応する発明によれば、直流端子と中性点端子に対して第１のコンデンサの電極、ならびに中性点端子と直流端子に対して第２のコンデンサの電極と直接接合されるので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項４に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、電気的に接合された１個の電極と、前記コンデンサエレメントの他方の面に、電気的に接合された電極体と、該電極体と一体に形成され冷媒の流通により該電極体を冷却可能にする冷媒通路構成部材とからなるセラミックコンデンサ実装構造である。

請求項４に対応する発明によれば、コンデンサの電極が電極体と冷媒通路構成部材により構成されているので、電極ならびにコンデンサエレメントも冷却されることから、小型化に寄与する。

前記目的を実現するため、請求項５に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、電気的に接合された１個の電極と、前記コンデンサエレメントの他方の面に、電気的に接合された電極体と、該電極体と一体に形成され放熱効果を高めるための冷却フィンとからなるセラミックコンデンサ実装構造である。

請求項５に対応する発明によれば、コンデンサの電極が電極体と冷媒フィンにより構成されているので、電極ならびにコンデンサエレメントも冷却されることから、小型化に寄与する。

前記目的を実現するため、請求項６に対応する発明は、偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された２個の電極とからなる複数個のセラミックコンデンサを、２枚の可撓性ブスバーの間に配置し、該可撓性ブスバーに該各コンデンサの電極を、それぞれ電気的および機械的に接合したセラミックコンデンサ実装構造である。

請求項６に対応する発明によれば、可撓性ブスバーにより、複数のセラミックコンデンサが並列に接続されるので、通常の電線により並列接続する場合に比べて配線経路を短くできることから低インダクタンス化に寄与する。

前記目的を実現するため、請求項７に対応する発明は、１個のセラミックコンデンサと、１個の半導体パワー素子が電気的に並列に接続されるものであって、前記セラミックコンデンサは偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に電気的に接合された１個の電極とからなり、前記半導体パワー素子は配線パターンを有する基板に搭載され電気的に接続された半導体パワー素子のチップとからなり、前記コンデンサエレメントの他方の面と前記チップの他方の面との間に外部接続用配線部材を介在させた状態で前記コンデンサエレメントと前記半導体パワー素子のチップを電気的および機械的に接合したセラミックコンデンサ実装構造である。

請求項７に対応する発明によれば、コンデンサエレメントと半導体パワー素子のチップの配線経路が短縮されるので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項８に対応する発明は、１個の半導体パワー素子に対して、ダイオードとセラミックコンデンサの直列回路からなるスナバ回路が電気的に並列に接続されるものであって、前記セラミックコンデンサは偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に電気的に接合された１個の電極とからなり、前記ダイオードは配線パターンを有する基板と、該基板に搭載され電気的に接続されたダイオードチップからなり、前記コンデンサエレメントの他方の面の電極を有していない面と、前記基板のダイオードのチップが搭載されていない面の配線パターンと電気的に接合したセラミックコンデンサ実装構造である。

請求項８に対応する発明によれば、コンデンサエレメントとダイオードチップが搭載された基板の配線パターンが直接電気的および機械的に接合されるので、コンデンサエレメントとダイオードチップの直列回路とパワー素子のチップとの配線経路が短縮されるので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項９に対応する発明は、電力変換装置を構成する１個の半導体パワー素子と、セラミックコンデンサとダイオードが直列接続されるものであって、前記半導体パワー素子は配線パターンを有する基板に搭載され、外部接続用のエミッタ端子およびコレクタ端子が電気的に接続された半導体パワー素子のチップとからなり、前記セラミックコンデンサは偏平状のコンデンサエレメントからなり、前記ダイオードは配線パターンを有する基板に搭載され電気的に接合されたダイオードチップからなり、前記半導体パワー素子のチップのエミッタ端子を有する面に、前記コンデンサエレメントの一方の面を電気的に接合すると共に、該コンデンサエレメントの他方の面と前記ダイオードチップが搭載される基板の配線パターンと電気的に接合されたセラミックコンデンサ実装構造である。

請求項９に対応する発明によれば、コンデンサエレメントに、半導体パワー素子のチップに有するエミッタ端子、ならびにダイオードチップが搭載される基板の配線パターンが直接接合されるので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項１０に対応する発明は、１個の半導体パワー素子と、複数のセラミックコンデンサと、配線パターンを有する第１および第２の基板からなるものであって、前記半導体パワー素子は前記第１および第２の基板間に介在され、円板状のパッケージ内に収納されたチップと、該チップと電気的に接合され該パッケージ外部に導出され、前記第１および第２の基板に有する配線パターンと電気的に接合するエミッタ端子、コレクタ端子、ゲート端子を有するものであり、前記セラミックコンデンサは前記第１および第２の基板間であって、前記半導体パワー素子の円板状のパッケージの外周側に配設され、円環状のコンデンサエレメントが半径方向に分割され、該各分割コンデンサエレメントは前記第１および第２の基板に有する配線パターンに電気的に接続されるセラミックコンデンサ実装構造である。

請求項１０に対応する発明によれば、低インダクタンス化ならびに小型化が図れる。

前記目的を実現するため、請求項１１に対応する発明は、１個の半導体パワー素子に対して、セラミックコンデンサとダイオードの直列回路からなるスナバ回路が電気的に並列に接続されるものであって、前記セラミックコンデンサは偏平状のコンデンサエレメントと、このコンデンサエレメントの一方の面でかつこの面に電気的に接合された電極とからなり、前記ダイオードはダイオードチップと、該ダイオードチップに電気的に接続された冷却フィンを兼ねたカソード端子と、冷却フィンを兼ねたアノード端子を備え、前記コンデンサエレメントの電極の存在しない面に前記ダイオードのカソード端子およびアノード端子の一方が電気的および機械的に接合され、前記カソード端子およびアノード端子が外部に露出するように前記ダイオードチップの周囲が包囲されたモールド層からなるセラミックコンデンサ実装構造である。

請求項１１に対応する発明によれば、ダイオードチップの周囲の絶縁性能が向上し、ダイオードのアノード端子およびカソード端子は冷却フィンを兼ねた構成であるので、ダイオードチップならびにコンデンサエレメントの冷却効果が向上し、また全体の外形の小型化に寄与する。

前記目的を実現するため、請求項１２に対応する発明は、セラミックコンデンサと、電力変換装置を構成する半導体パワー素子またはスナバダイオードの少くとも一方からなるものであって、前記セラミックコンデンサは偏平状のコンデンサエレメントと、このコンデンサエレメントの対向する面にそれぞれ電気的および機械的に結合された第１、第２の電極と、該各電極にそれぞれ電気的および機械的に接合された第１、第２のプラグとからなり、半導体パワー素子またはスナバダイオードはパッケージと、このパッケージ内に収納されたチップならびにエミッタ、コレクタ、ゲートまたはアノード、カソードからなる端子を備え、該各端子と電気的に接続され、かつ前記パッケージに設けられ、前記セラミックコンデンサの有するプラグと接離可能なレセプタクルとを具備したセラミックコンデンサ実装構造である。

前記目的を実現するため、請求項１３に対応する発明は、２レベルの交流出力が得られるインバータに有する第１、第２の直流端子間に１個のセラミックコンデンサが接続されるものであって、前記セラミックコンデンサはブロック状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極とからなり、前記直流端子相互間に絶縁物を配置すると共に、該絶縁物および前記直流端子を貫通する貫通穴を形成し、前記セラミックコンデンサを前記第１の直流端子に載置し、かつ前記第１の直流端子の貫通穴の周面に絶縁層を形成し、該絶縁層の形成された貫通穴および前記絶縁物の貫通穴ならびに前記第２の直流端子の貫通穴に導電ピンを挿通し、該導電ピンにより前記コンデンサの第２の電極を前記第２の直流端子に電気的に固着し、かつ前記セラミックコンデンサの第１の電極を前記第１の直流端子に直接電気的に固着したセラミックコンデンサ実装構造である。

請求項１３に対応する発明によれば、セラミックコンデンサの電極を第１の直流端子に直接接合し、セラミックコンデンサの第２の電極をこの直下において第２の直流端子と電気的に接続するようにしたので、低インダクタンス化に寄与する。

前記目的を実現するため、請求項１４に対応する発明は、３レベルの交流出力が得られるインバータに有する第１、第２の直流端子および中性点端子相互間に２個のセラミックコンデンサが接続されるものであって、前記第１、第２のセラミックコンデンサはブロック状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極とからなり、前記第１の直流端子と前記中性点端子の間ならびに前記第２の直流端子と前記中性点端子の間にそれぞれ第１、第２の絶縁物を配置すると共に、該第１、第２の絶縁物と前記第１、第２の直流端子ならびに前記中性点端子をそれぞれ貫通する貫通穴を形成し、前記第１の直流端子と前記第２の直流端子にそれぞれ前記第１および第２のセラミックコンデンサをそれぞれ載置させ、かつ前記第１および第２の直流端子の貫通穴の周面にそれぞれ絶縁層を形成し、該各絶縁層の形成された貫通穴および前記第１、第２の絶縁物の貫通穴ならびに前記中性点端子の貫通穴にそれぞれ導電ピンを挿通し、該各導電ピンにより前記第１、第２のセラミックコンデンサの第２の電極を前記中性点端子にそれぞれ電気的に固着し、かつ前記第１、第２のセラミックコンデンサの第１の電極を前記第１、第２の直流端子にそれぞれ直接電気的に固着したセラミックコンデンサ実装構造である。

本発明によれば、セラミックコンデンサと電気的に接続される他の電子部品との配線経路におけるインダクタンスを低減でき、また冷却効果の高いセラミックコンデンサ実装構造を提供することができる。

以下、本発明の実施形態について、図面を参照して説明する。

＜第１の実施形態＞
図１は本発明の第１の実施形態を説明するための図であり、偏平状のコンデンサエレメント１の上下面に、平板状の大面積（コンデンサエレメント１より面積の大きいもの）の電極７，８を接合し、電極７，８の端部に、それぞれブスバー９，１０の先端に固着されたコネクタ１１，１２が接離可能に構成したものである。

このように構成することにより、ブスバー９，１０と電極７，８がコネクタ１１，１２により電気的に接続され、コンデンサエレメント１と、ブスバー９，１０との配線経路のインダクタンスを低減でき、また電極７，８の周縁部をコンデンサエレメント１より外側に延出させたので、この分だけ放熱フィンとして機能することから、冷却効果が向上する。

＜第２の実施形態＞
図２は本発明の第２の実施形態を説明するための図であり、偏平状のコンデンサエレメント１の上下面に、平板状の電極２，３が接合されたセラミックコンデンサを、２レベルの交流出力が得られるようにしたインバータの直流端子Ｐ，Ｎ間に挿入し、直流端子Ｐ，Ｎとコンデンサの電極２，３を半田付け、ネジ止め等によりそれぞれ直接電気的および機械的に接続したものである。

このように構成することにより、直流端子とコンデンサの電極が直接接合されるので、低インダクタンス化に寄与する。

＜第３の実施形態＞
図３は本発明の第３の実施形態を説明するための図であり、偏平状のコンデンサエレメント１の上下面に、平板状の電極２，３が接合されたセラミックコンデンサを、２個準備し、これを３レベルの交流出力が得られるようにしたインバータの直流端子Ｐと中性点端子Ｃの間ならび中性点端子Ｃと直流端子Ｎの間に挿入し、直流端子Ｐ，Ｎと中性点端子Ｃに各コンデンサの電極２，３を半田付け、ネジ止め等によりそれぞれ直接電気的および機械的に接続したものである。

このように構成することにより、直流端子Ｐと中性点端子Ｃに対して第１のコンデンサの電極２，３、ならびに中性点端子Ｃと直流端子Ｎに対して第２のコンデンサの電極２，３と直接接合されるので、低インダクタンス化に寄与する。

＜第４の実施形態＞
図４は本発明の第４の実施形態を説明するための図であり、図２のようなセラミックコンデンサの一方の電極の例えば上側の電極２を、本来の電極の機能を有する電極本体２ｃと、この電極本体２ｃを貫通するように設けられ、主として電極本体２ｃを冷却するために冷媒を流通させる冷媒通路構成部材例えば冷媒流通管２ｄとを一体に形成した構造としたものである。

このように構成することにより、上側の電極２が冷却され、またコンデンサエレメント１も冷却されることから、小型化に寄与する。

＜第５の実施形態＞
図５は本発明の第５の実施形態を説明するための図であり、図２のようなセラミックコンデンサの一方の電極の例えば上側の電極２を、本来の電極の機能を有する電極本体２ｃと、放熱面積が大となるように形成した冷却フィン２ｅを一体としたものである。

このように構成することにより、上側の電極２が冷却フィン２ｅにより冷却され、またコンデンサエレメント１も冷却されることから、小型化に寄与する。

＜第６の実施形態＞
図６は本発明の第６の実施形態を説明するための図であり、図２のようなセラミックコンデンサを複数個準備し、これらを２枚の柔軟性を有する可撓性ブスバー１３，１４で挟み込み、ブスバー１３，１４と各電極２，３を半田付け、加圧クランプ止め、ネジ止めにより電気的および機械的に接合したものである。

このように可撓性ブスバー１３，１４により、複数のセラミックコンデンサが並列に接続されるので、通常の電線により並列接続する場合に比べて配線経路を短くできることから低インダクタンス化に寄与する。

＜第７の実施形態＞
図７は本発明の第７の実施形態を説明するための図で、（ａ）はその概略構成を示す図であり、（ｂ）は回路図を示している。この実施形態は、（ｂ）の回路図に示すように、例えば電力変換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧＴ等の素子）のチップ１６と、サージ吸収用コンデンサを直接接合したものである。

具体的には、偏平状のコンデンサエレメント１の一方の面例えば上面に電極２を接合し、コンデンサエレメント１の電極２が接合されていない面に、外部接続用配線１５を挟んで、チップ１６を直接接合し、チップ１６は配線パターン１７を有するＤＢＣ基板１８に搭載されると共に接合され、配線パターン１７と電極２とを配線１９に接続したものである。

このように構成することにより、コンデンサエレメント１と半導体パワー素子のチップ１６の配線経路が短縮されるので、低インダクタンス化に寄与する。

＜第８の実施形態＞
図８は本発明の第８の実施形態を説明するための図で、（ａ）はその概略構成を示す図であり、（ｂ）は回路図を示している。この実施形態は、（ｂ）の回路図に示すように、例えば電力変換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧＴ等の素子）のチップ１６に対して直接接合するものであって、ダイオードとコンデンサの直列回路からなるスナバ回路を以下のように構成したものである。

具体的には、偏平状のコンデンサエレメント１の下面に、平板状の電極３が接合されたセラミックコンデンサであって、この電極３を有していない面に、ダイオードチップ２１が搭載されたＤＢＣ基板２０を電気的および機械的に接合したものである。

このようにコンデンサエレメント１とダイオードチップ２１が搭載されたＤＢＣ基板２０が直接電気的および機械的に接合されるので、コンデンサエレメント１とダイオードチップ２１の直列回路とパワー素子のチップ１６との配線経路が短縮されるので、低インダクタンス化に寄与する。

＜第９の実施形態＞
図９は本発明の第９の実施形態を説明するための図で、（ａ）はその概略構成を示す図であり、（ｂ）は回路図を示している。この実施形態は、（ｂ）の回路図に示すように、例えば電力変換装置を構成する半導体パワー素子（ＩＧＢＴ，ＩＥＧＴ等の素子）のチップ１６に対して、ダイオードとコンデンサからなるスナバ回路を直列接続したものである。

具体的には、ＤＢＣ基板２２の配線パターン２３の上に、半導体パワー素子のチップ２４でエミッタ端子Ｅが固着されたチップ２４を搭載すると共に直接接合し、配線パターン２３にコレクタ端子Ｃを接合し、またエミッタ端子Ｅ側に電極が固着されていない偏平状のコンデンサエレメント１の一方の面を電気的および機械的に接合し、コンデンサエレメント１の他方の面に、ダイオードチップ２６が搭載接合されたＤＢＣ基板２５の配線パターンを直接接合したものである。

このような構成は、半導体パワー素子のチップ２４毎に積層し、これを複数個用いて電力変換装置を構成する。

このようにコンデンサエレメント１に、半導体パワー素子のチップ２４に有するエミッタ端子Ｅ、ならびにダイオードチップ２６が搭載されるＤＢＣ基板２５の配線パターンが直接接合されるので、低インダクタンス化に寄与する。このような構成により、電力変換装置を構成する場合には、低インダクタンス化の効果は極めて大となる。

＜第１０の実施形態＞
図１０は本発明の第１０の実施形態を説明するための図で、（ａ）はその概略構成を示す平面図であり、（ｂ）はその概略断面図である。この実施形態は、１個の半導体パワー素子と、複数のセラミックコンデンサと、配線パターンを有する第１および第２の基板４２，４３からなるものである。具体的には、半導体パワー素子は第１および第２の基板４２と４３の間に介在され、円板状のパッケージ内に収納されたチップ２７と、該チップ２７と電気的に接合され該パッケージ外部に導出され、第１および第２の基板４２，４３に有する図示しない配線パターンと電気的に接合するエミッタ端子、コレクタ端子、ゲート端子を有する。

そして、セラミックコンデンサは第１および第２の基板４２，４３間であって、半導体パワー素子の円板状のパッケージ２７の外周側に配設され、円環状のコンデンサエレメントが半径方向に例えば２分割された半円環状であって、該各分割コンデンサエレメント２８ａ，２８ｂは第１および第２の基板４２，４３に有する配線パターンに電気的に接続されるものである。

このように構成することにより、低インダクタンス化ならびに小型化が図れる。

＜第１１の実施形態＞
図１１は本発明の第１１の実施形態を説明するための図であり、１個の半導体パワー素子に対して、セラミックコンデンサとダイオードの直列回路からなるスナバ回路が電気的に並列に接続されるものである。

セラミックコンデンサは偏平状のコンデンサエレメント１と、このコンデンサエレメント１の一方の面でかつこの面に電気的に接合された電極３とからなり、ダイオードはダイオードチップ３０と、ダイオードチップ３０に電気的に接続された冷却フィンを兼ねたカソード端子２９と、冷却フィンを兼ねたアノード端子３１を備え、コンデンサエレメント１の電極の存在しない面にダイオードのカソード端子およびアノード端子の一方が電気的および機械的に接合され、前記カソード端子およびアノード端子が外部に露出するようにダイオードチップ３０の周囲が例えばエポキシ樹脂からなる包囲されたモールド層３２からなるセラミックコンデンサ実装構造である。

このようにダイオードのチップ３０の周囲はモールド層３２により包囲されているので、チップ３０の周囲の絶縁性能が向上し、また小型化に寄与する。

＜第１２の実施形態＞
図１２は本発明の第１２の実施形態を説明するための図であり、偏平状のコンデンサエレメント１の上下面に接合された電極２，３の端部にそれぞれプラグ３３，３４をそれぞれ固着したスナバコンデンサを、パッケージ３５にそれぞれ形成されたレセプタクル３６，３７に接離可能に構成したものである。

この場合、パッケージ３５には、半導体パワー素子のチップ、スナバダイオードのチップの少くとも一方が収納され、該チップとレセプタクル３６，３７は電気的に接続されている。

このように構成することにより、コンデンサエレメント１と半導体パワー素子のチップ、スナバダイオードのチップの少くとも一方が、プラグ３３，３４とレセプタクル３６，３７を介して接続されるため、低インダクタンス化ならびに小型化が図れる。

＜第１３の実施形態＞
図１３は本発明の第１３の実施形態を説明するための図であり、ブロック型のセラミックコンデンサを、２レベルの交流出力が得られるインバータに適用した場合の要部のみを示す図である。具体的には、第１、第２の直流端子Ｐ，Ｎ間に１個のセラミックコンデンサが接続されるものであって、セラミックコンデンサはブロック状のコンデンサエレメント４と、コンデンサエレメント４の一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極５，６とからなっている。

直流端子Ｐ，Ｎ相互間に絶縁物３８を配置すると共に、絶縁物３８および直流端子Ｐ，Ｎを貫通する貫通穴Ｐａ，Ｎａを形成し、セラミックコンデンサを第１の直流端子Ｐに載置し、かつ第１の直流端子Ｐの貫通穴Ｐａの周面に絶縁層４４を形成し、絶縁層４４の形成された貫通穴および絶縁物３８の貫通穴３８ａならびに第２の直流端子Ｎの貫通穴Ｎａに導電ピン４６を挿通し、導電ピン４６によりコンデンサの第２の電極６を第２の直流端子Ｎに半田付け等により電気的に固着し、かつセラミックコンデンサの第１の電極５と、第１の直流端子Ｐに挿通されている導電ピン４７を半田付け等により直流端子Ｐに直接電気的に固着したものである。なお、導電ピン４７は場合によって設けず、電極５を直接直流端子Ｐに接合するようにしてもよい。

このように電極５を直流端子Ｐに直接接合し、電極６をこの直下において直流端子Ｎと電気的に接続するようにしたので、低インダクタンス化に寄与する。

＜第１４の実施形態＞
図１４は本発明の第１４の実施形態を説明するための図であり、ブロック型のセラミックコンデンサを２個準備し、３レベルの交流出力が得られるインバータに適用した場合の要部のみを示す図である。具体的には、第１、第２の直流端子Ｐ，Ｎおよび中性点端子Ｃ相互間に２個のセラミックコンデンサが接続されるものである。

そして、第１、第２のセラミックコンデンサはブロック状のコンデンサエレメント４と、コンデンサエレメント４の一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極５，６とからなり、第１の直流端子Ｐと中性点端子Ｃの間ならびに第２の直流端子Ｎと中性点端子Ｃの間にそれぞれ第１、第２の絶縁物４０，４１を配置すると共に、絶縁物４０，４１と第１、第２の直流端子Ｐ，Ｎならびに中性点端子Ｃをそれぞれ貫通する貫通穴４０ａ，４１ａ，Ｐａ，Ｎａ，Ｃａを形成し、第１の直流端子Ｐと第２の直流端子Ｎにそれぞれ第１および第２のセラミックコンデンサをそれぞれ載置させ、かつ第１および第２の直流端子Ｐ，Ｎの貫通穴Ｐａ，Ｎａの周面にそれぞれ絶縁層４４，４５を形成し、各絶縁層４４，４５の形成された貫通穴および第１、第２の絶縁物４０，４１の貫通穴４０ａ，４１ａならびに中性点端子Ｃの貫通穴Ｃａにそれぞれ導電ピン４８，４９を挿通し、各導電ピン４８，４９により第１、第２のセラミックコンデンサの第２の電極６を中性点端子Ｃにそれぞれ半田付け等により電気的に固着し、かつ第１、第２のセラミックコンデンサの第１の電極５を第１、第２の直流端子Ｐ，Ｎにそれぞれ挿通されている導電ピン４７，４７を半田付け等により直流端子Ｐ，Ｎに直接電気的に固着したものである。なお、導電ピン４７は場合によって設けず、電極５を直接直流端子Ｐに接合するようにしてもよい。

このように第１のセラミックコンデンサの電極５を直流端子Ｐに直接接合し、第１のセラミックコンデンサの第２の電極６をこの直下において中性点端子Ｃと電気的に接続するようにし、また第２のセラミックコンデンサの電極５を直流端子Ｎに直接接合し、第２のセラミックコンデンサの第２の電極６をこの直下において中性点端子Ｃと電気的に接続するようにしたので、低インダクタンス化に寄与する。

＜変形例＞
前述の実施形態の電極とコンデンサエレメントの実装方法として、半田付け、加圧クランプ止めネジ止めのいずれかの方法を使用すればよい。この場合、電極は柔軟性のあるものを使用することが望ましい。

本発明のセラミックコンデンサ実装構造の第１の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第２の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第３の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第４の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第５の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第６の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第７の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第８の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第９の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第１０の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第１１の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第１２の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第１３の実施形態を説明するための図。本発明のセラミックコンデンサ実装構造の第１４の実施形態を説明するための図。従来の偏平型のセラミックコンデンサの例を示す斜視図。従来のブロック型のセラミックコンデンサの例を示す斜視図。

符号の説明

１…偏平状のコンデンサエレメント、２，３…電極、４…ブロック状のコンデンサエレメント、５，６，７，８，２９…電極、９，１０…ブスバー、１１，１２…コネクタ、１３，１４…可撓性ブスバー、１５…配線部材、１６，２４…半導体パワー素子のチップ、１７，２３…配線パターン、１８，２０，２２，２５…ＤＢＣ基板、１９…配線、２１，２６…ダイオードチップ、２７…円板状の半導体パワー素子のパッケージ、２８ａ，２８ｂ…分割環状のコンデンサのパッケージ、３０…ダイオードチップ、３１…端子、３２…モールド層、３３，３４…プラグ、３５…パッケージ、３６，３７…レセプタクル、Ｐ，Ｎ…直流端子、Ｃ…中性点端子。

Claims

偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ接合され該コンデンサエレメントの周縁部より外側に延出する延出部を有する第１、第２の電極からなり、該両電極の延出部でそれぞれブスバー等に接続された第１、第２のコネクタと接離可能に構成したセラミックコンデンサ実装構造。
偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された第１、第２の電極とからなる１個のセラミックコンデンサを、２レベルの交流出力が得られるインバータに有する直流端子間に配置すると共に、該各直流端子と前記第１、第２の電極をそれぞれ直接電気的および機械的に接合したセラミックコンデンサ実装構造。
偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された第１、第２の電極とからなる２個のセラミックコンデンサを、３レベルの交流出力が得られるインバータに有する中性点端子と直流端子相互間にそれぞれ配置すると共に、該中性点端子と該各直流端子と前記第１、第２の電極を直接電気的および機械的に接合したセラミックコンデンサ実装構造。
偏平状のコンデンサエレメントと、
前記コンデンサエレメントの一方の面に、電気的に接合された１個の電極と、
前記コンデンサエレメントの他方の面に、電気的に接合された電極体と、
該電極体と一体に形成され冷媒の流通により該電極体を冷却可能にする冷媒通路構成部材と、
からなるセラミックコンデンサ実装構造。
偏平状のコンデンサエレメントと、
前記コンデンサエレメントの一方の面に、電気的に接合された１個の電極と、
前記コンデンサエレメントの他方の面に、電気的に接合された電極体と、
該電極体と一体に形成され放熱効果を高めるための冷却フィンと、
からなるセラミックコンデンサ実装構造。
偏平状のコンデンサエレメントと、前記コンデンサエレメントの対向する面に、それぞれ電気的に接合された２個の電極とからなる複数個のセラミックコンデンサを、２枚の可撓性ブスバーの間に配置し、該可撓性ブスバーに該各コンデンサの電極を、それぞれ電気的および機械的に接合したセラミックコンデンサ実装構造。
１個のセラミックコンデンサと、１個の半導体パワー素子が電気的に並列に接続されるものであって、
前記セラミックコンデンサは偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に電気的に接合された１個の電極とからなり、
前記半導体パワー素子は配線パターンを有する基板に搭載され電気的に接続された半導体パワー素子のチップとからなり、
前記コンデンサエレメントの他方の面と前記チップの他方の面との間に外部接続用配線部材を介在させた状態で前記コンデンサエレメントと前記半導体パワー素子のチップを電気的および機械的に接合したセラミックコンデンサ実装構造。
１個の半導体パワー素子に対して、ダイオードとセラミックコンデンサの直列回路からなるスナバ回路が電気的に並列に接続されるものであって、
前記セラミックコンデンサは偏平状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に電気的に接合された１個の電極とからなり、
前記ダイオードは配線パターンを有する基板と、該基板に搭載され電気的に接続されたダイオードチップからなり、
前記コンデンサエレメントの他方の面の電極を有していない面と、前記基板のダイオードのチップが搭載されていない面の配線パターンと電気的に接合したセラミックコンデンサ実装構造。
１個の半導体パワー素子と、セラミックコンデンサとダイオードが直列接続されるものであって、
前記半導体パワー素子は配線パターンを有する基板に搭載され、外部接続用のエミッタ端子およびコレクタ端子が電気的に接続された半導体パワー素子のチップとからなり、
前記セラミックコンデンサは偏平状のコンデンサエレメントからなり、
前記ダイオードは配線パターンを有する基板に搭載され電気的に接合されたダイオードチップからなり、
前記半導体パワー素子のチップのエミッタ端子を有する面に、前記コンデンサエレメントの一方の面を電気的に接合すると共に、該コンデンサエレメントの他方の面と前記ダイオードチップが搭載される基板の配線パターンと電気的に接合されたセラミックコンデンサ実装構造。
１個の半導体パワー素子と、複数のセラミックコンデンサと、配線パターンを有する第１および第２の基板からなるものであって、
前記半導体パワー素子は前記第１および第２の基板間に介在され、円板状のパッケージ内に収納されたチップと、該チップと電気的に接合され該パッケージ外部に導出され、前記第１および第２の基板に有する配線パターンと電気的に接合するエミッタ端子、コレクタ端子、ゲート端子を有するものであり、
前記セラミックコンデンサは前記第１および第２の基板間であって、前記半導体パワー素子の円板状のパッケージの外周側に配設され、円環状のコンデンサエレメントが半径方向に分割され、該各分割コンデンサエレメントは前記第１および第２の基板に有する配線パターンに電気的に接続されるセラミックコンデンサ実装構造。
１個の半導体パワー素子に対して、セラミックコンデンサとダイオードの直列回路からなるスナバ回路が電気的に並列に接続されるものであって、
前記セラミックコンデンサは偏平状のコンデンサエレメントと、このコンデンサエレメントの一方の面でかつこの面に電気的に接合された電極とからなり、
前記ダイオードはダイオードチップと、該ダイオードチップに電気的に接続された冷却フィンを兼ねたカソード端子およびアノード端子を備え、
前記コンデンサエレメントの電極の存在しない面に前記ダイオードのカソード端子およびアノード端子の一方が電気的および機械的に接合され、前記カソード端子およびアノード端子が外部に露出するように前記ダイオードチップの周囲が包囲されたモールド層からなるセラミックコンデンサ実装構造。
セラミックコンデンサと、電力変換装置を構成する半導体パワー素子またはスナバダイオードの少くとも一方からなるものであって、
前記セラミックコンデンサは偏平状のコンデンサエレメントと、このコンデンサエレメントの対向する面にそれぞれ電気的および機械的に結合された第１、第２の電極と、該各電極にそれぞれ電気的および機械的に接合された第１、第２のプラグとからなり、
半導体パワー素子またはスナバダイオードはパッケージと、このパッケージ内に収納されたチップならびにエミッタ、コレクタ、ゲートまたはアノード、カソードからなる端子を備え、該各端子と電気的に接続され、かつ前記パッケージに設けられ、前記セラミックコンデンサの有するプラグと接離可能なレセプタクルとを具備したセラミックコンデンサ実装構造。
２レベルの交流出力が得られるインバータに有する第１、第２の直流端子間に１個のセラミックコンデンサが接続されるものであって、
前記セラミックコンデンサはブロック状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極とからなり、
前記直流端子相互間に絶縁物を配置すると共に、該絶縁物および前記直流端子を貫通する貫通穴を形成し、前記セラミックコンデンサを前記第１の直流端子に載置し、かつ前記第１の直流端子の貫通穴の周面に絶縁層を形成し、該絶縁層の形成された貫通穴および前記絶縁物の貫通穴ならびに前記第２の直流端子の貫通穴に導電ピンを挿通し、該導電ピンにより前記コンデンサの第２の電極を前記第２の直流端子に電気的に固着し、かつ前記セラミックコンデンサの第１の電極を前記第１の直流端子に直接電気的に固着したセラミックコンデンサ実装構造。
３レベルの交流出力が得られるインバータに有する第１、第２の直流端子および中性点端子相互間に２個のセラミックコンデンサが接続されるものであって、
前記第１、第２のセラミックコンデンサはブロック状のコンデンサエレメントと、前記コンデンサエレメントの一方の面に、それぞれ電気的に接合されたほぼＬ字状の第１、第２の電極とからなり、
前記第１の直流端子と前記中性点端子の間ならびに前記第２の直流端子と前記中性点端子の間にそれぞれ第１、第２の絶縁物を配置すると共に、該第１、第２の絶縁物と前記第１、第２の直流端子ならびに前記中性点端子をそれぞれ貫通する貫通穴を形成し、前記第１の直流端子と前記第２の直流端子にそれぞれ前記第１および第２のセラミックコンデンサをそれぞれ載置させ、かつ前記第１および第２の直流端子の貫通穴の周面にそれぞれ絶縁層を形成し、該各絶縁層の形成された貫通穴および前記第１、第２の絶縁物の貫通穴ならびに前記中性点端子の貫通穴にそれぞれ導電ピンを挿通し、該各導電ピンにより前記第１、第２のセラミックコンデンサの第２の電極を前記中性点端子にそれぞれ電気的に固着し、かつ前記第１、第２のセラミックコンデンサの第１の電極を前記第１、第２の直流端子にそれぞれ直接電気的に固着したセラミックコンデンサ実装構造。