JP2000260918A - ヒートシンク付半導体装置およびその製造方法 - Google Patents
ヒートシンク付半導体装置およびその製造方法Info
- Publication number
- JP2000260918A JP2000260918A JP11058749A JP5874999A JP2000260918A JP 2000260918 A JP2000260918 A JP 2000260918A JP 11058749 A JP11058749 A JP 11058749A JP 5874999 A JP5874999 A JP 5874999A JP 2000260918 A JP2000260918 A JP 2000260918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- filler
- heat
- heat sink
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 耐久性に優れ、かつ高熱を発するパワー系半
導体素子の搭載にも十分に耐えることができる構造を持
つヒートシンク付半導体装置を提供すること。 【解決手段】 ヒートシンク１上に形成された積層絶縁
膜２と、積層絶縁膜２上に接続されたリードフレーム３
と、リードフレーム３上に実装された半導体チップ４
と、半導体チップ４を封止するモールド樹脂６とを具備
する。そして、積層絶縁膜２は、ヒートシンク１側に形
成され、放熱性フィラー７を８０重量％の割合で含有し
たエポキシ樹脂を含む第１層絶縁性樹脂層２-1と、リー
ドフレーム３側に形成され、放熱性フィラー７を７０重
量％で含有したエポキシ樹脂を含む第２層絶縁性樹脂層
２-2を含むことを特徴としている。
導体素子の搭載にも十分に耐えることができる構造を持
つヒートシンク付半導体装置を提供すること。 【解決手段】 ヒートシンク１上に形成された積層絶縁
膜２と、積層絶縁膜２上に接続されたリードフレーム３
と、リードフレーム３上に実装された半導体チップ４
と、半導体チップ４を封止するモールド樹脂６とを具備
する。そして、積層絶縁膜２は、ヒートシンク１側に形
成され、放熱性フィラー７を８０重量％の割合で含有し
たエポキシ樹脂を含む第１層絶縁性樹脂層２-1と、リー
ドフレーム３側に形成され、放熱性フィラー７を７０重
量％で含有したエポキシ樹脂を含む第２層絶縁性樹脂層
２-2を含むことを特徴としている。
Description
【０００１】
【発明の属する技術分野】この発明はヒートシンク付半
導体装置およびその製造方法に係わり、特にリードフレ
ームをヒートシンクに固定した構造の半導体装置および
その製造方法に関する。
導体装置およびその製造方法に係わり、特にリードフレ
ームをヒートシンクに固定した構造の半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】リードフレームをヒートシンクに固定し
た構造の半導体装置は、例えば実開平７−１０９５５号
等に開示されている（以下関連技術と称す）。
た構造の半導体装置は、例えば実開平７−１０９５５号
等に開示されている（以下関連技術と称す）。
【０００３】この関連技術に係る半導体装置は、熱伝導
性の良い結晶シリカを含有するポリイミド系樹脂をヒー
トシンク上にプリントした後、熱処理を施してポリイミ
ド系樹脂層を形成する。次いで、接着性のエポキシ系樹
脂をポリイミド系樹脂層上にプリントした後、リードフ
レーム組立体をエポキシ系樹脂を介してヒートシンクに
貼着する。次いで、周知のトランスファーモールドを用
いてアウターリードの先端を除いて、樹脂封止体により
樹脂封止することで得られる。
性の良い結晶シリカを含有するポリイミド系樹脂をヒー
トシンク上にプリントした後、熱処理を施してポリイミ
ド系樹脂層を形成する。次いで、接着性のエポキシ系樹
脂をポリイミド系樹脂層上にプリントした後、リードフ
レーム組立体をエポキシ系樹脂を介してヒートシンクに
貼着する。次いで、周知のトランスファーモールドを用
いてアウターリードの先端を除いて、樹脂封止体により
樹脂封止することで得られる。
【０００４】上記関連技術によれば、特にリードフレー
ム組立体とヒートシンクとの間に、熱伝導性の良い結晶
シリカを３０〜６０重量％含むポリイミド系樹脂層を介
在させるので、優れた放熱特性を得ることができる。
ム組立体とヒートシンクとの間に、熱伝導性の良い結晶
シリカを３０〜６０重量％含むポリイミド系樹脂層を介
在させるので、優れた放熱特性を得ることができる。
【０００５】
【発明が解決しようとする課題】しかし、上記関連技術
では、ヒートシンク上に形成されたポリイミド系樹脂層
を、接着性のエポキシ系樹脂を介してリードフレーム組
立体に貼着する。このため、リードフレーム組立体とヒ
ートシンクとの間に、エポキシ系樹脂層が存在する分、
放熱効率が落ちる。
では、ヒートシンク上に形成されたポリイミド系樹脂層
を、接着性のエポキシ系樹脂を介してリードフレーム組
立体に貼着する。このため、リードフレーム組立体とヒ
ートシンクとの間に、エポキシ系樹脂層が存在する分、
放熱効率が落ちる。
【０００６】また、ポリイミド系樹脂層上にエポキシ系
樹脂層を形成する。このため、予期せぬ長期間の使用、
あるいは高熱を発するパワー系半導体素子を樹脂封止し
た際、ポリイミド系樹脂層とエポキシ系樹脂層との接合
界面に、熱膨張率の差に起因したクラックを生ずる可能
性がある。
樹脂層を形成する。このため、予期せぬ長期間の使用、
あるいは高熱を発するパワー系半導体素子を樹脂封止し
た際、ポリイミド系樹脂層とエポキシ系樹脂層との接合
界面に、熱膨張率の差に起因したクラックを生ずる可能
性がある。
【０００７】この発明は、上記事情に鑑みて為されたも
ので、その主要な目的は、耐久性に優れ、かつ高熱を発
するパワー系半導体素子の搭載にも十分に耐えることが
できる構造を持つヒートシンク付半導体装置およびその
製造方法を提供することにある。
ので、その主要な目的は、耐久性に優れ、かつ高熱を発
するパワー系半導体素子の搭載にも十分に耐えることが
できる構造を持つヒートシンク付半導体装置およびその
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記主要な目的を達成す
るために、この発明に係るヒートシンク付半導体装置
は、ヒートシンクと、前記ヒートシンク上に形成された
積層絶縁膜と、前記積層絶縁膜上に接続されたリードフ
レームと、前記リードフレーム上に実装された電子部品
と、前記リードフレームのアウターリード部および前記
ヒートシンクの放熱面を外界に露出させた状態で、前記
電子部品を封止する封止体とを具備し、前記積層絶縁膜
は、少なくとも前記ヒートシンク側に形成され、放熱性
フィラーを含有した絶縁性母材を含む第１の層と、前記
リードフレーム側に形成され、前記放熱性フィラーを含
有した前記絶縁性母材を含む第２の層とを含むことを特
徴としている。
るために、この発明に係るヒートシンク付半導体装置
は、ヒートシンクと、前記ヒートシンク上に形成された
積層絶縁膜と、前記積層絶縁膜上に接続されたリードフ
レームと、前記リードフレーム上に実装された電子部品
と、前記リードフレームのアウターリード部および前記
ヒートシンクの放熱面を外界に露出させた状態で、前記
電子部品を封止する封止体とを具備し、前記積層絶縁膜
は、少なくとも前記ヒートシンク側に形成され、放熱性
フィラーを含有した絶縁性母材を含む第１の層と、前記
リードフレーム側に形成され、前記放熱性フィラーを含
有した前記絶縁性母材を含む第２の層とを含むことを特
徴としている。
【０００９】上記構成のヒートシンク付半導体装置によ
れば、積層絶縁膜を構成する全ての層に放熱性フィラー
を含有させるので、放熱効率が向上する。
れば、積層絶縁膜を構成する全ての層に放熱性フィラー
を含有させるので、放熱効率が向上する。
【００１０】また、積層絶縁膜を構成する全ての層を同
一種類の母材により形成するので、積層絶縁膜内に、熱
膨張率の差に起因したクラックが生じ難くなる。
一種類の母材により形成するので、積層絶縁膜内に、熱
膨張率の差に起因したクラックが生じ難くなる。
【００１１】よって、耐久性に優れ、かつ高熱を発する
パワー系半導体素子の搭載にも十分に耐えることができ
る構造を持つヒートシンク付半導体装置を得ることがで
きる。
パワー系半導体素子の搭載にも十分に耐えることができ
る構造を持つヒートシンク付半導体装置を得ることがで
きる。
【００１２】また、前記第１の層は前記放熱性フィラー
を第１の割合で含有し、前記第２の層は前記放熱性フィ
ラーを前記第１の割合よりも少ない第２の割合で含有す
ることを特徴としている。
を第１の割合で含有し、前記第２の層は前記放熱性フィ
ラーを前記第１の割合よりも少ない第２の割合で含有す
ることを特徴としている。
【００１３】上記構成をさらに具備するヒートシンク付
半導体装置によれば、放熱性フィラーを含有させる割合
を、ヒートシンク側の第１の層に比較して、リードフレ
ーム側の第２の層で少なくするので、上記作用効果を維
持しつつ、特に第２の層とリードフレームとの密着性を
高めることができる。
半導体装置によれば、放熱性フィラーを含有させる割合
を、ヒートシンク側の第１の層に比較して、リードフレ
ーム側の第２の層で少なくするので、上記作用効果を維
持しつつ、特に第２の層とリードフレームとの密着性を
高めることができる。
【００１４】また、前記第１の層は、前記第２の層より
も厚いことを特徴としている。
も厚いことを特徴としている。
【００１５】上記構成をさらに具備するヒートシンク付
半導体装置によれば、放熱性フィラーの含有割合が多い
第１の層を厚くするので、積層絶縁膜の全体に含有され
る放熱性フィラーの量が増え、放熱性がさらに向上す
る。
半導体装置によれば、放熱性フィラーの含有割合が多い
第１の層を厚くするので、積層絶縁膜の全体に含有され
る放熱性フィラーの量が増え、放熱性がさらに向上す
る。
【００１６】また、前記第１、第２の層に含まれる放熱
性フィラーはそれぞれ、球状フィラーであることを特徴
としている。
性フィラーはそれぞれ、球状フィラーであることを特徴
としている。
【００１７】上記構成をさらに具備するヒートシンク付
半導体装置によれば、放熱性フィラーを球状フィラーと
するので、たとえば破砕状フィラーに比べて、第１、第
２の層それぞれの表面に凹凸が形成され難くなり、第２
の層とリードフレームとの密着性がさらに向上する。
半導体装置によれば、放熱性フィラーを球状フィラーと
するので、たとえば破砕状フィラーに比べて、第１、第
２の層それぞれの表面に凹凸が形成され難くなり、第２
の層とリードフレームとの密着性がさらに向上する。
【００１８】また、前記第１、第２の層に含まれる放熱
性フィラーはそれぞれ、破砕状フィラーであることを特
徴としている。
性フィラーはそれぞれ、破砕状フィラーであることを特
徴としている。
【００１９】上記構成をさらに具備するヒートシンク付
半導体装置によれば、放熱性フィラーを破砕状フィラー
とするので、たとえば球状フィラーに比べて、製造コス
トを低くできる。
半導体装置によれば、放熱性フィラーを破砕状フィラー
とするので、たとえば球状フィラーに比べて、製造コス
トを低くできる。
【００２０】また、前記第１の層に含まれる前記破砕状
フィラーの平均粒径は、前記第２の層に含まれる前記破
砕状フィラーの平均粒径よりも大きいことを特徴として
いる上記構成をさらに具備するヒートシンク付半導体装
置によれば、第２の層の破砕状フィラーの平均粒径を、
第１の層の破砕状フィラーの平均粒径よりも小さくする
ので、破砕状フィラーを用いた装置において、第２の層
の表面に凹凸が形成され難くなる。このため、第２の層
とリードフレームとの密着性がさらに向上する。
フィラーの平均粒径は、前記第２の層に含まれる前記破
砕状フィラーの平均粒径よりも大きいことを特徴として
いる上記構成をさらに具備するヒートシンク付半導体装
置によれば、第２の層の破砕状フィラーの平均粒径を、
第１の層の破砕状フィラーの平均粒径よりも小さくする
ので、破砕状フィラーを用いた装置において、第２の層
の表面に凹凸が形成され難くなる。このため、第２の層
とリードフレームとの密着性がさらに向上する。
【００２１】また、前記第１の層に含まれる前記放熱性
フィラーは破砕状フィラーであり、前記第２の層に含ま
れる前記放熱性フィラーは球状フィラーであることを特
徴としている。
フィラーは破砕状フィラーであり、前記第２の層に含ま
れる前記放熱性フィラーは球状フィラーであることを特
徴としている。
【００２２】上記構成をさらに具備するヒートシンク付
半導体装置によれば、第１の層に破砕状フィラーを含有
させ、第２の層に球状フィラーを含有させるので、たと
えば積層絶縁膜を構成する全ての層に球状フィラーを含
有させる場合に比較して、製造コストを低くできる。
半導体装置によれば、第１の層に破砕状フィラーを含有
させ、第２の層に球状フィラーを含有させるので、たと
えば積層絶縁膜を構成する全ての層に球状フィラーを含
有させる場合に比較して、製造コストを低くできる。
【００２３】また、前記第１の層に含まれる前記絶縁性
母材は第１の割合で硬化され、前記第２の層に含まれる
前記絶縁性母材は前記第１の割合よりも少ない第２の割
合で硬化されていることを特徴としている。
母材は第１の割合で硬化され、前記第２の層に含まれる
前記絶縁性母材は前記第１の割合よりも少ない第２の割
合で硬化されていることを特徴としている。
【００２４】上記構成をさらに具備するヒートシンク付
半導体装置によれば、第２の層が弾性を生ずるので、第
２の層を、リードフレームの膨張／収縮による応力を吸
収する吸収材、あるいは緩衝材として機能させることが
できる。このため、熱膨張に起因したクラックの発生が
抑制される。
半導体装置によれば、第２の層が弾性を生ずるので、第
２の層を、リードフレームの膨張／収縮による応力を吸
収する吸収材、あるいは緩衝材として機能させることが
できる。このため、熱膨張に起因したクラックの発生が
抑制される。
【００２５】また、前記放熱性フィラーをアルミナ、あ
るいは窒化珪素とすることにより、たとえば結晶シリカ
を用いる場合に比べて、放熱性が向上する。
るいは窒化珪素とすることにより、たとえば結晶シリカ
を用いる場合に比べて、放熱性が向上する。
【００２６】また、その製造方法は、ヒートシンク上
に、放熱性フィラーを含有した絶縁性母材を含む第１の
層を形成する工程と、前記第１の層の上方に、前記放熱
性フィラーを含有した前記絶縁性母材を含む第２の層を
形成する工程と、前記第２の層上に、電子部品が実装さ
れたリードフレームを接続する工程と、前記リードフレ
ームのアウターリード部および前記ヒートシンクの放熱
面を外界に露出させた状態で、前記電子部品を封止する
工程とを具備することを特徴としている。
に、放熱性フィラーを含有した絶縁性母材を含む第１の
層を形成する工程と、前記第１の層の上方に、前記放熱
性フィラーを含有した前記絶縁性母材を含む第２の層を
形成する工程と、前記第２の層上に、電子部品が実装さ
れたリードフレームを接続する工程と、前記リードフレ
ームのアウターリード部および前記ヒートシンクの放熱
面を外界に露出させた状態で、前記電子部品を封止する
工程とを具備することを特徴としている。
【００２７】上記構成の製造方法によれば、ヒートシン
ク、積層絶縁膜およびリードフレームを、１回の工程で
封止できるので、製造コストの無用な上昇を抑制でき
る。
ク、積層絶縁膜およびリードフレームを、１回の工程で
封止できるので、製造コストの無用な上昇を抑制でき
る。
【００２８】また、前記第１の層を形成する前記絶縁性
母材には前記放熱性フィラーを第１の割合で含有させ、
前記第２の層を形成する前記絶縁性母材には前記放熱性
フィラーを前記第１の割合よりも少ない第２の割合で含
有させることを特徴としている。
母材には前記放熱性フィラーを第１の割合で含有させ、
前記第２の層を形成する前記絶縁性母材には前記放熱性
フィラーを前記第１の割合よりも少ない第２の割合で含
有させることを特徴としている。
【００２９】上記構成をさらに具備する製造方法によれ
ば、放熱性フィラーを含有させる割合を、ヒートシンク
側の第１の層に比較して、リードフレーム側の第２の層
で少なくするので、第２の層の表面に凹凸が生じ難くな
る。このため、第２の層とリードフレームとの密着性を
高めることができる。
ば、放熱性フィラーを含有させる割合を、ヒートシンク
側の第１の層に比較して、リードフレーム側の第２の層
で少なくするので、第２の層の表面に凹凸が生じ難くな
る。このため、第２の層とリードフレームとの密着性を
高めることができる。
【００３０】また、前記第１の層に含まれる前記絶縁性
母材は第１の割合で硬化され、前記第２の層に含まれる
前記絶縁性母材は前記第１の割合よりも少ない第２の割
合で硬化されることを特徴としている。
母材は第１の割合で硬化され、前記第２の層に含まれる
前記絶縁性母材は前記第１の割合よりも少ない第２の割
合で硬化されることを特徴としている。
【００３１】上記構成をさらに具備する製造方法によれ
ば、第１の層が第２の層よりも硬くなるので、封止工程
時、リードフレームが積層絶縁膜に押しつけられたとし
ても、リードフレームがヒートシンクに接触するような
不良を抑制できる。
ば、第１の層が第２の層よりも硬くなるので、封止工程
時、リードフレームが積層絶縁膜に押しつけられたとし
ても、リードフレームがヒートシンクに接触するような
不良を抑制できる。
【００３２】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図面におい
て、共通する部分には共通する参照符号を付す。
を参照して説明する。この説明に際し、全図面におい
て、共通する部分には共通する参照符号を付す。
【００３３】［第１の実施形態］図１（Ａ）は、この発
明の第１の実施形態に係るヒートシンク付半導体装置を
示す断面図である。
明の第１の実施形態に係るヒートシンク付半導体装置を
示す断面図である。
【００３４】図１（Ａ）に示すように、ヒートシンク１
上には、積層絶縁膜２が形成されている。積層絶縁膜２
は、エポキシ系樹脂を母材とした第１層絶縁性樹脂層２
-1、および第１層絶縁性樹脂層２-1上に形成され、エポ
キシ系樹脂を母材とした第２層絶縁性樹脂層２-2から構
成されている。第２層樹脂層２-2上には、リードフレー
ム３が接続されている。リードフレーム３上には、パワ
ー系半導体素子を形成した半導体チップ４が複数実装さ
れている。半導体チップ４はそれぞれ電子部品であり、
たとえばボンディングワイヤ５を介してリードフレーム
３に電気的に接続されている。モールド樹脂６は、リー
ドフレーム３のアウターリード部およびヒートシンク１
の放熱面をそれぞれ外界に露出させた状態で、半導体チ
ップ４およびボンディングワイヤ５をそれぞれ封止す
る。
上には、積層絶縁膜２が形成されている。積層絶縁膜２
は、エポキシ系樹脂を母材とした第１層絶縁性樹脂層２
-1、および第１層絶縁性樹脂層２-1上に形成され、エポ
キシ系樹脂を母材とした第２層絶縁性樹脂層２-2から構
成されている。第２層樹脂層２-2上には、リードフレー
ム３が接続されている。リードフレーム３上には、パワ
ー系半導体素子を形成した半導体チップ４が複数実装さ
れている。半導体チップ４はそれぞれ電子部品であり、
たとえばボンディングワイヤ５を介してリードフレーム
３に電気的に接続されている。モールド樹脂６は、リー
ドフレーム３のアウターリード部およびヒートシンク１
の放熱面をそれぞれ外界に露出させた状態で、半導体チ
ップ４およびボンディングワイヤ５をそれぞれ封止す
る。
【００３５】図１（Ｂ）は、図１（Ａ）中の一点鎖線枠
１Ｂ内を拡大して示す拡大図である。
１Ｂ内を拡大して示す拡大図である。
【００３６】図１（Ｂ）に示すように、第１層樹脂層２
-1および第２層樹脂層２-2はそれぞれ、放熱性フィラー
７として球状アルミナ、第１の実施形態では、平均粒径
の異なる複数種類、一例として大小２種類の球状アルミ
ナが配合されている。図１（Ｂ）中、大粒径の球状アル
ミナを参照符号７Ｌ、小粒径の球状アルミナを参照符号
７Ｓにより示す。大粒径の球状アルミナ７Ｌの平均粒径
の一例は約２０μｍ、小粒径の球状アルミナ７Ｓの平均
粒径の一例は約０．５μｍである。その配合率は、大粒
径の球状アルミナ７Ｌに対して、小粒径の球状アルミナ
７Ｓが０．１％〜３０％程度、好ましくは０．３％〜１
０％程度である。第１層樹脂層２-1は、このように配合
された球状アルミナ７Ｌ、７Ｓを、熱伝導性の観点から
約７０重量％以上、好ましくは約８０重量％程度含有す
る。第２層樹脂層２-2は、上記のように配合された球状
アルミナ７Ｌ、７Ｓを、第１の樹脂層２-1と同程度含有
する。
-1および第２層樹脂層２-2はそれぞれ、放熱性フィラー
７として球状アルミナ、第１の実施形態では、平均粒径
の異なる複数種類、一例として大小２種類の球状アルミ
ナが配合されている。図１（Ｂ）中、大粒径の球状アル
ミナを参照符号７Ｌ、小粒径の球状アルミナを参照符号
７Ｓにより示す。大粒径の球状アルミナ７Ｌの平均粒径
の一例は約２０μｍ、小粒径の球状アルミナ７Ｓの平均
粒径の一例は約０．５μｍである。その配合率は、大粒
径の球状アルミナ７Ｌに対して、小粒径の球状アルミナ
７Ｓが０．１％〜３０％程度、好ましくは０．３％〜１
０％程度である。第１層樹脂層２-1は、このように配合
された球状アルミナ７Ｌ、７Ｓを、熱伝導性の観点から
約７０重量％以上、好ましくは約８０重量％程度含有す
る。第２層樹脂層２-2は、上記のように配合された球状
アルミナ７Ｌ、７Ｓを、第１の樹脂層２-1と同程度含有
する。
【００３７】なお、この第１の実施形態では、第２層樹
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は球状アルミナ７Ｌ、７Ｓを、第１層樹
脂層２-1よりも少なく、好ましくは約７０重量％程度含
有させるようにしている。
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は球状アルミナ７Ｌ、７Ｓを、第１層樹
脂層２-1よりも少なく、好ましくは約７０重量％程度含
有させるようにしている。
【００３８】第１層樹脂層２-1の膜厚と第２層樹脂層２
-2の膜厚とのトータル膜厚、即ち積層絶縁膜２の膜厚
は、製品に必要とされる絶縁能力や、母材の種類等によ
り様々に調節されるが、この第１の実施形態に係る半導
体装置では、総じて薄くし易い利点がある。特にリード
フレーム３と樹脂層２-2との密着性が高まるからであ
る。積層絶縁膜２の膜厚が薄いほど、放熱性が向上す
る。積層絶縁膜２の母材をエポキシ系樹脂、放熱性フィ
ラー７をアルミナとし、２５００Ｖ程度から最大６００
０Ｖ程度の絶縁能力を許容する場合、積層絶縁膜２の膜
厚は、大体１８０μｍ〜２００μｍ程度とされれば良
い。第１の実施形態に係る装置では、第１層樹脂層２-1
の膜厚を１５０μｍ、第２層樹脂層２-2の厚みを３０μ
ｍとすることで、１８０μｍの膜厚を得た。
-2の膜厚とのトータル膜厚、即ち積層絶縁膜２の膜厚
は、製品に必要とされる絶縁能力や、母材の種類等によ
り様々に調節されるが、この第１の実施形態に係る半導
体装置では、総じて薄くし易い利点がある。特にリード
フレーム３と樹脂層２-2との密着性が高まるからであ
る。積層絶縁膜２の膜厚が薄いほど、放熱性が向上す
る。積層絶縁膜２の母材をエポキシ系樹脂、放熱性フィ
ラー７をアルミナとし、２５００Ｖ程度から最大６００
０Ｖ程度の絶縁能力を許容する場合、積層絶縁膜２の膜
厚は、大体１８０μｍ〜２００μｍ程度とされれば良
い。第１の実施形態に係る装置では、第１層樹脂層２-1
の膜厚を１５０μｍ、第２層樹脂層２-2の厚みを３０μ
ｍとすることで、１８０μｍの膜厚を得た。
【００３９】このような第１の実施形態に係るヒートシ
ンク付半導体装置であると、積層絶縁膜２を構成する全
ての層が放熱性フィラー７を含有するので、放熱性フィ
ラー７が全ての層に含有されない装置に比べて、放熱効
率を向上させることができる。また、積層絶縁膜２を構
成する全ての層が、エポキシ系ならエポキシ系、ポリイ
ミド系ならポリイミド系のように同一種類の母材により
形成されているので、積層絶縁膜２内において、熱膨張
率の差に起因したクラックの発生を抑制することができ
る。よって、耐久性に優れ、かつ高熱を発するパワー系
半導体素子の搭載、特にパワー系半導体素子を複数搭載
したパワーモジュール製品にも十分に耐えることができ
る構造を持つヒートシンク付半導体装置を得ることがで
きる。
ンク付半導体装置であると、積層絶縁膜２を構成する全
ての層が放熱性フィラー７を含有するので、放熱性フィ
ラー７が全ての層に含有されない装置に比べて、放熱効
率を向上させることができる。また、積層絶縁膜２を構
成する全ての層が、エポキシ系ならエポキシ系、ポリイ
ミド系ならポリイミド系のように同一種類の母材により
形成されているので、積層絶縁膜２内において、熱膨張
率の差に起因したクラックの発生を抑制することができ
る。よって、耐久性に優れ、かつ高熱を発するパワー系
半導体素子の搭載、特にパワー系半導体素子を複数搭載
したパワーモジュール製品にも十分に耐えることができ
る構造を持つヒートシンク付半導体装置を得ることがで
きる。
【００４０】さらに第１の実施形態では、下記の利点が
得られる。
得られる。
【００４１】放熱性フィラー７を含有させる割合を、第
１層樹脂層２-1に比較して、第２層樹脂層２-2で少なく
する。この構成により、上記作用効果を維持しつつ、特
に第２層樹脂層２-2とリードフレーム３との密着性を高
めることができる。第２層樹脂層２-2の放熱性フィラー
７の含有割合を少なくすることで、第２層樹脂層２-2の
表面に凹凸が形成され難くなるからである。特に樹脂層
２-2の表面に形成された凹凸は、特にリードフレーム３
との接合面に気泡を形成させることがある。気泡が形成
されると、第２層樹脂層２-2とリードフレーム３との密
着性の低下を招く。特に気泡の形成による密着性の低下
は、絶縁能力、装置寿命、放熱性等の低下を助長する。
１層樹脂層２-1に比較して、第２層樹脂層２-2で少なく
する。この構成により、上記作用効果を維持しつつ、特
に第２層樹脂層２-2とリードフレーム３との密着性を高
めることができる。第２層樹脂層２-2の放熱性フィラー
７の含有割合を少なくすることで、第２層樹脂層２-2の
表面に凹凸が形成され難くなるからである。特に樹脂層
２-2の表面に形成された凹凸は、特にリードフレーム３
との接合面に気泡を形成させることがある。気泡が形成
されると、第２層樹脂層２-2とリードフレーム３との密
着性の低下を招く。特に気泡の形成による密着性の低下
は、絶縁能力、装置寿命、放熱性等の低下を助長する。
【００４２】また、第１層樹脂層２-1を厚くし、第２層
樹脂層２-2を薄くする。この構成により、放熱性を向上
させることができる。即ち、放熱性フィラー７の含有割
合が多い第１層樹脂層２-1を厚くすることで、積層絶縁
膜２の全体に含有される放熱性フィラー７の量が増え、
放熱性が向上する。第２層樹脂層２-2を薄くする程度
は、第１層樹脂層２-1の膜厚の５０％以下が現実的な値
である。
樹脂層２-2を薄くする。この構成により、放熱性を向上
させることができる。即ち、放熱性フィラー７の含有割
合が多い第１層樹脂層２-1を厚くすることで、積層絶縁
膜２の全体に含有される放熱性フィラー７の量が増え、
放熱性が向上する。第２層樹脂層２-2を薄くする程度
は、第１層樹脂層２-1の膜厚の５０％以下が現実的な値
である。
【００４３】また、放熱性フィラー７に球状フィラーを
用いることで、第２層樹脂層２-2とリードフレーム３と
の密着性がさらに向上する。球状フィラーを用いること
で、破砕状フィラーを用いた場合に比べ、第１層樹脂層
２-1、第２層樹脂層２-2の表面それぞれに凹凸が形成さ
れ難くなるからである。この凹凸は、上述した気泡の形
成の要因である。
用いることで、第２層樹脂層２-2とリードフレーム３と
の密着性がさらに向上する。球状フィラーを用いること
で、破砕状フィラーを用いた場合に比べ、第１層樹脂層
２-1、第２層樹脂層２-2の表面それぞれに凹凸が形成さ
れ難くなるからである。この凹凸は、上述した気泡の形
成の要因である。
【００４４】また、球状フィラーには、平均粒径の異な
る球状フィラーを複数配合することで、積層絶縁膜２の
熱伝導率を向上させることができる。第１層樹脂層２-
1、第２層樹脂層２-2中それぞれにおける球状フィラー
の充填性が向上するからである。
る球状フィラーを複数配合することで、積層絶縁膜２の
熱伝導率を向上させることができる。第１層樹脂層２-
1、第２層樹脂層２-2中それぞれにおける球状フィラー
の充填性が向上するからである。
【００４５】また、放熱性フィラー７をアルミナとする
ことで、放熱性を向上できる。アルミナの熱伝導性は、
放熱性フィラーとして一般的な結晶シリカよりも優れて
いるからである。
ことで、放熱性を向上できる。アルミナの熱伝導性は、
放熱性フィラーとして一般的な結晶シリカよりも優れて
いるからである。
【００４６】次に、この発明の第１の実施形態に係るヒ
ートシンク付半導体装置の好ましい製造方法の一例を説
明する。
ートシンク付半導体装置の好ましい製造方法の一例を説
明する。
【００４７】まず、積層絶縁膜付のヒートシンクの製造
方法から説明する。
方法から説明する。
【００４８】図２（Ａ）〜図２（Ｃ）は、積層絶縁膜付
のヒートシンクを、主要な製造工程毎に示した断面図で
ある。
のヒートシンクを、主要な製造工程毎に示した断面図で
ある。
【００４９】最初に、図２（Ａ）に示すように、アルミ
ニウム等からなるヒートシンク１を用意する。
ニウム等からなるヒートシンク１を用意する。
【００５０】次に、球状アルミナ７Ｌと球状アルミナ７
Ｓとを配合した放熱性フィラー７を、８０重量％程度含
有した第１層用の液状エポキシ樹脂１０、および球状ア
ルミナ７Ｌと球状アルミナ７Ｓとを配合した放熱性フィ
ラー７を７０重量％程度含有した第２層用の液状エポキ
シ樹脂１１をそれぞれ用意する。
Ｓとを配合した放熱性フィラー７を、８０重量％程度含
有した第１層用の液状エポキシ樹脂１０、および球状ア
ルミナ７Ｌと球状アルミナ７Ｓとを配合した放熱性フィ
ラー７を７０重量％程度含有した第２層用の液状エポキ
シ樹脂１１をそれぞれ用意する。
【００５１】次に、図２（Ｂ）に示すように、第１層用
の液状エポキシ樹脂１０を、ヒートシンク１上に厚み約
１５０μｍ程度に塗布する。塗布方法としては、プリン
ト、ポッティング等がある。次いで、温度８０℃で１０
分間、１２０℃で１０分間、温度１５０℃１０分間乾燥
させ、半硬化状態の第１層樹脂層２-1を形成する。
の液状エポキシ樹脂１０を、ヒートシンク１上に厚み約
１５０μｍ程度に塗布する。塗布方法としては、プリン
ト、ポッティング等がある。次いで、温度８０℃で１０
分間、１２０℃で１０分間、温度１５０℃１０分間乾燥
させ、半硬化状態の第１層樹脂層２-1を形成する。
【００５２】次に、図２（Ｃ）に示すように、第２層用
の液状エポキシ樹脂１１を、第１層樹脂層２-1上に厚み
約５０μｍ程度に塗布する。塗布方法としては、第１層
樹脂層２-1の形成と同様に、プリント、ポッティング等
がある。次いで、温度８０℃で１０分間、１２０℃で１
０分間乾燥させ、半硬化状態の第２層樹脂層２-2を形成
する。このようにして、半硬化状態の積層絶縁膜２付の
ヒートシンク１が製造される。なお、第１層樹脂層２-1
は、第２層樹脂層２-2よりも硬くされる。
の液状エポキシ樹脂１１を、第１層樹脂層２-1上に厚み
約５０μｍ程度に塗布する。塗布方法としては、第１層
樹脂層２-1の形成と同様に、プリント、ポッティング等
がある。次いで、温度８０℃で１０分間、１２０℃で１
０分間乾燥させ、半硬化状態の第２層樹脂層２-2を形成
する。このようにして、半硬化状態の積層絶縁膜２付の
ヒートシンク１が製造される。なお、第１層樹脂層２-1
は、第２層樹脂層２-2よりも硬くされる。
【００５３】図３（Ａ）〜図３（Ｃ）は、この発明の第
１の実施形態に係るヒートシンク付半導体装置を主要な
製造工程毎に示した断面図である。
１の実施形態に係るヒートシンク付半導体装置を主要な
製造工程毎に示した断面図である。
【００５４】最初に、図３（Ａ）に示すように、リード
フレーム３上に、半導体チップ４をダイボンディングす
る。次いで、半導体チップ４をリードフレーム３にボン
ディングワイヤ５を介して電気的に接続する。
フレーム３上に、半導体チップ４をダイボンディングす
る。次いで、半導体チップ４をリードフレーム３にボン
ディングワイヤ５を介して電気的に接続する。
【００５５】次いで、図３（Ｂ）に示すように、リード
フレーム３を、図２（Ｃ）に示したヒートシンク１上に
形成された半硬化状態の積層絶縁膜２に接触、あるいは
貼着する。
フレーム３を、図２（Ｃ）に示したヒートシンク１上に
形成された半硬化状態の積層絶縁膜２に接触、あるいは
貼着する。
【００５６】次いで、図３（Ｃ）に示すように、トラン
スファーモールディングにより、リードフレーム３のア
ウターリード部と、ヒートシンク１の放熱面とがそれぞ
れ外界に露出されるような状態で、モールド樹脂６によ
りモールドする。このトランスファーモールディング工
程中、成型用金型１２には、エポキシ系樹脂等のモール
ド樹脂６が押圧注入される。押圧注入されたモールド樹
脂６は、リードフレーム３を、積層絶縁膜２に押しつけ
る。さらにこの工程中、例えば１７０℃の温度が加えら
れる。この温度によって、半硬化状態の積層絶縁膜２
は、一旦溶融した後、熱硬化する。これらの工程条件か
ら、リードフレーム３と積層絶縁膜２、積層絶縁膜２と
ヒートシンク１はそれぞれ、より強固に密着される。
スファーモールディングにより、リードフレーム３のア
ウターリード部と、ヒートシンク１の放熱面とがそれぞ
れ外界に露出されるような状態で、モールド樹脂６によ
りモールドする。このトランスファーモールディング工
程中、成型用金型１２には、エポキシ系樹脂等のモール
ド樹脂６が押圧注入される。押圧注入されたモールド樹
脂６は、リードフレーム３を、積層絶縁膜２に押しつけ
る。さらにこの工程中、例えば１７０℃の温度が加えら
れる。この温度によって、半硬化状態の積層絶縁膜２
は、一旦溶融した後、熱硬化する。これらの工程条件か
ら、リードフレーム３と積層絶縁膜２、積層絶縁膜２と
ヒートシンク１はそれぞれ、より強固に密着される。
【００５７】この後、成型用金型１２から製品を取り出
し、ばり取り等を行うことで、図１（Ａ）に示すパワー
モジュール製品が完成する。
し、ばり取り等を行うことで、図１（Ａ）に示すパワー
モジュール製品が完成する。
【００５８】このような製造方法であると、ヒートシン
ク１、積層絶縁膜２およびリードフレーム３を、１回の
トランスファーモールディングにより封止できる。この
ため、この発明に係る半導体装置の製造に際し、製造工
程の増加は無く、製造コストの無用な上昇を抑制でき
る。
ク１、積層絶縁膜２およびリードフレーム３を、１回の
トランスファーモールディングにより封止できる。この
ため、この発明に係る半導体装置の製造に際し、製造工
程の増加は無く、製造コストの無用な上昇を抑制でき
る。
【００５９】また、上記製造方法では、下記する利点を
さらに得ることができる。
さらに得ることができる。
【００６０】図２（Ｃ）の状態において、第１層樹脂層
２-1を、第２層樹脂層２-2よりも硬くしておく。この構
成を具備することにより、図３（Ｃ）に示すトランスフ
ァーモールド工程時、リードフレーム３が、押圧注入さ
れたモールド樹脂６によって、積層絶縁膜２に押しつけ
られても、リードフレーム３がヒートシンク１に接触す
るような不良を抑制できる。
２-1を、第２層樹脂層２-2よりも硬くしておく。この構
成を具備することにより、図３（Ｃ）に示すトランスフ
ァーモールド工程時、リードフレーム３が、押圧注入さ
れたモールド樹脂６によって、積層絶縁膜２に押しつけ
られても、リードフレーム３がヒートシンク１に接触す
るような不良を抑制できる。
【００６１】また、第２層樹脂層２-2が、第１層樹脂層
２-1よりも柔らかいことによる利点は、積層絶縁膜２が
接着性を持つことである。これにより、ヒートシンク１
をリードフレーム３に仮止めした状態で、アセンブリ装
置から、成型用金型１２に搬送することが可能になる。
２-1よりも柔らかいことによる利点は、積層絶縁膜２が
接着性を持つことである。これにより、ヒートシンク１
をリードフレーム３に仮止めした状態で、アセンブリ装
置から、成型用金型１２に搬送することが可能になる。
【００６２】また、上記製造方法は、次のような変形が
可能である。
可能である。
【００６３】図３（Ｃ）に示す工程における積層絶縁膜
２の硬化は、第１層樹脂層２-1、および第２層樹脂層２
-2をともに、硬度が飽和するまで硬化させても良いし、
第２層樹脂層２-2を硬化させる割合を、第１層樹脂層２
-1を硬化させる割合よりも少ない状態で止めてもよい。
第２層樹脂層２-2の硬化の割合を、第１層樹脂層２-1の
硬化の割合よりも少なくしておくと、第２層樹脂層２-2
に弾性が生じる。弾性を生じた第２層樹脂層２-2は、熱
膨張に起因したリードフレーム３の膨張／収縮による応
力を吸収する吸収材、あるいは緩衝材として機能するこ
とが可能である。よって、熱膨張に起因したクラックの
発生を抑制することができる。
２の硬化は、第１層樹脂層２-1、および第２層樹脂層２
-2をともに、硬度が飽和するまで硬化させても良いし、
第２層樹脂層２-2を硬化させる割合を、第１層樹脂層２
-1を硬化させる割合よりも少ない状態で止めてもよい。
第２層樹脂層２-2の硬化の割合を、第１層樹脂層２-1の
硬化の割合よりも少なくしておくと、第２層樹脂層２-2
に弾性が生じる。弾性を生じた第２層樹脂層２-2は、熱
膨張に起因したリードフレーム３の膨張／収縮による応
力を吸収する吸収材、あるいは緩衝材として機能するこ
とが可能である。よって、熱膨張に起因したクラックの
発生を抑制することができる。
【００６４】［第２の実施形態］第１の実施形態では、
この発明の特に好ましい例として、放熱性フィラー７を
球状フィラーとし、かつ球状アルミナを用いた例を示し
たが、破砕状フィラーを用いることも、当然可能であ
る。
この発明の特に好ましい例として、放熱性フィラー７を
球状フィラーとし、かつ球状アルミナを用いた例を示し
たが、破砕状フィラーを用いることも、当然可能であ
る。
【００６５】第２の実施形態は、破砕状フィラーを用い
た例である。破砕状フィラーとしては、アルミナ、窒化
珪素等がある。これらはともに、結晶シリカに比べて、
熱伝導性が良い。以下、第２の実施形態として、破砕状
窒化珪素を、放熱性フィラーに用いた例を説明する。
た例である。破砕状フィラーとしては、アルミナ、窒化
珪素等がある。これらはともに、結晶シリカに比べて、
熱伝導性が良い。以下、第２の実施形態として、破砕状
窒化珪素を、放熱性フィラーに用いた例を説明する。
【００６６】図４は、この発明の第２の実施形態に係る
ヒートシンク付半導体装置の主要な部分を拡大して示す
断面図である。なお、図４に示す断面は、図１（Ａ）中
の一点鎖線枠１Ｂ内に相当する。
ヒートシンク付半導体装置の主要な部分を拡大して示す
断面図である。なお、図４に示す断面は、図１（Ａ）中
の一点鎖線枠１Ｂ内に相当する。
【００６７】図４に示すように、ヒートシンク１上に
は、積層絶縁膜２が形成されている。第２の実施形態に
おいて、積層絶縁膜２は、エポキシ系樹脂を母材とした
第１層絶縁性樹脂層２-1と、この第１層絶縁性樹脂層２
-1上に形成され、エポキシ系樹脂を母材とした第２層絶
縁性樹脂層２-2とから構成されている。第２層絶縁性樹
脂層２-2上には、リードフレーム３が接続されている。
は、積層絶縁膜２が形成されている。第２の実施形態に
おいて、積層絶縁膜２は、エポキシ系樹脂を母材とした
第１層絶縁性樹脂層２-1と、この第１層絶縁性樹脂層２
-1上に形成され、エポキシ系樹脂を母材とした第２層絶
縁性樹脂層２-2とから構成されている。第２層絶縁性樹
脂層２-2上には、リードフレーム３が接続されている。
【００６８】第１層樹脂層２-1、および第２層樹脂層２
-2はそれぞれ、放熱性フィラー８として、破砕状窒化珪
素を含有する。第１層樹脂層２-1の放熱性フィラー８に
は、平均粒径の異なる複数種類、この第２の実施形態で
は２種類の破砕状窒化珪素が配合されている。図４中、
大粒径の破砕状窒化珪素を参照符号８Ｌ、小粒径の破砕
状窒化珪素を参照符号８Ｓにより示す。大粒径の破砕状
窒化珪素８Ｌの平均粒径の一例は約２０μｍ、小粒径の
窒化珪素の８Ｓの平均粒径の一例は約０．５μｍであ
る。第２の実施形態では、小粒径の破砕状窒化珪素８Ｓ
に対して、大粒径の破砕状窒化珪素８Ｌを０．１％〜４
０％程度配合する。第１層樹脂層２-1は、このように配
合された破砕状窒化珪素８Ｌ、８Ｓを、熱伝導性の観点
から約７０重量％以上、好ましくは約８０重量％程度含
有する。
-2はそれぞれ、放熱性フィラー８として、破砕状窒化珪
素を含有する。第１層樹脂層２-1の放熱性フィラー８に
は、平均粒径の異なる複数種類、この第２の実施形態で
は２種類の破砕状窒化珪素が配合されている。図４中、
大粒径の破砕状窒化珪素を参照符号８Ｌ、小粒径の破砕
状窒化珪素を参照符号８Ｓにより示す。大粒径の破砕状
窒化珪素８Ｌの平均粒径の一例は約２０μｍ、小粒径の
窒化珪素の８Ｓの平均粒径の一例は約０．５μｍであ
る。第２の実施形態では、小粒径の破砕状窒化珪素８Ｓ
に対して、大粒径の破砕状窒化珪素８Ｌを０．１％〜４
０％程度配合する。第１層樹脂層２-1は、このように配
合された破砕状窒化珪素８Ｌ、８Ｓを、熱伝導性の観点
から約７０重量％以上、好ましくは約８０重量％程度含
有する。
【００６９】また、第２層樹脂層２-2には、たとえば小
粒径の窒化珪素８Ｓのみが含有されている。第２層樹脂
層２-2の放熱性フィラー８の平均粒径を、第１層樹脂層
２-1の放熱性フィラーの平均粒径よりも小さくするため
である。第２層樹脂層２-2は、小粒径の窒化珪素８Ｓ
を、第１の樹脂層２-1と同程度、即ち、約７０重量％以
上、好ましくは約８０重量％程度含有する。
粒径の窒化珪素８Ｓのみが含有されている。第２層樹脂
層２-2の放熱性フィラー８の平均粒径を、第１層樹脂層
２-1の放熱性フィラーの平均粒径よりも小さくするため
である。第２層樹脂層２-2は、小粒径の窒化珪素８Ｓ
を、第１の樹脂層２-1と同程度、即ち、約７０重量％以
上、好ましくは約８０重量％程度含有する。
【００７０】なお、この第２の実施形態では、第２層樹
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は小粒径の窒化珪素８を、第１層樹脂層
２-1よりも少なく、好ましくは約７０重量％程度含有さ
せるようにしている。
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は小粒径の窒化珪素８を、第１層樹脂層
２-1よりも少なく、好ましくは約７０重量％程度含有さ
せるようにしている。
【００７１】また、第１層樹脂層２-1の膜厚は、第１の
実施形態と同様の観点から、第２層樹脂層２-2の厚みよ
りも厚くされている。
実施形態と同様の観点から、第２層樹脂層２-2の厚みよ
りも厚くされている。
【００７２】このような第２の実施形態に係るヒートシ
ンク付半導体装置であると、第１の実施形態と同様に、
積層絶縁膜２を構成する全ての層が、放熱性フィラー８
を含有する。かつ積層絶縁膜２を構成する全ての層が、
エポキシ系ならエポキシ系、ポリイミド系ならポリイミ
ド系のように同一種類の母材により形成される。また、
放熱性フィラー８を含有させる割合を、第１層樹脂層２
-1に比較して、第２層樹脂層２-2を少なくする。これら
の構成を有することにより、第１の実施形態と同様の効
果を得ることができる。
ンク付半導体装置であると、第１の実施形態と同様に、
積層絶縁膜２を構成する全ての層が、放熱性フィラー８
を含有する。かつ積層絶縁膜２を構成する全ての層が、
エポキシ系ならエポキシ系、ポリイミド系ならポリイミ
ド系のように同一種類の母材により形成される。また、
放熱性フィラー８を含有させる割合を、第１層樹脂層２
-1に比較して、第２層樹脂層２-2を少なくする。これら
の構成を有することにより、第１の実施形態と同様の効
果を得ることができる。
【００７３】さらに第２の実施形態では、下記の利点が
得られる。
得られる。
【００７４】第２層樹脂層２-2に含まれる破砕状フィラ
ーの平均粒径を、第１層樹脂層２-1に含まれる破砕状フ
ィラーの平均粒径よりも小さくする。この構成を有する
ことにより、特に第２層樹脂層２-2の表面に、凹凸が生
じ難くなる。よって、第２層樹脂層２-2とリードフレー
ム３との接合面に気泡が形成され難く、第２層樹脂層２
-2とリードフレーム３との密着性が向上する。
ーの平均粒径を、第１層樹脂層２-1に含まれる破砕状フ
ィラーの平均粒径よりも小さくする。この構成を有する
ことにより、特に第２層樹脂層２-2の表面に、凹凸が生
じ難くなる。よって、第２層樹脂層２-2とリードフレー
ム３との接合面に気泡が形成され難く、第２層樹脂層２
-2とリードフレーム３との密着性が向上する。
【００７５】また、破砕状フィラーは、一般的に球状フ
ィラーよりも安価である。よって、第１の実施形態に比
べ、一般的に製造コストを低くできる利点がある。
ィラーよりも安価である。よって、第１の実施形態に比
べ、一般的に製造コストを低くできる利点がある。
【００７６】なお、その製造方法は、図２（Ａ）〜図２
（Ｃ）、図３（Ａ）〜図３（Ｃ）を参照して説明した方
法と、基本的に同じである。特に異なるところは、破砕
状窒化珪素８Ｌと破砕状窒化珪素８Ｓとを配合した放熱
性フィラー８を８０重量％程度含有した第１層用の液状
エポキシ樹脂、および破砕状窒化珪素８Ｓを放熱性フィ
ラー８として７０重量％程度含有した第２層用の液状エ
ポキシ樹脂をそれぞれ用意することである。
（Ｃ）、図３（Ａ）〜図３（Ｃ）を参照して説明した方
法と、基本的に同じである。特に異なるところは、破砕
状窒化珪素８Ｌと破砕状窒化珪素８Ｓとを配合した放熱
性フィラー８を８０重量％程度含有した第１層用の液状
エポキシ樹脂、および破砕状窒化珪素８Ｓを放熱性フィ
ラー８として７０重量％程度含有した第２層用の液状エ
ポキシ樹脂をそれぞれ用意することである。
【００７７】［第３の実施形態］この発明では、球状フ
ィラー、および破砕状フィラーの双方を用いることも、
当然可能である。
ィラー、および破砕状フィラーの双方を用いることも、
当然可能である。
【００７８】第３の実施形態は、球状フィラー、破砕状
フィラーの双方を同時に用いた例である。以下、第３の
実施形態として、球状アルミナ、および破砕状アルミナ
を放熱性フィラーに用いた例を説明する。
フィラーの双方を同時に用いた例である。以下、第３の
実施形態として、球状アルミナ、および破砕状アルミナ
を放熱性フィラーに用いた例を説明する。
【００７９】図５は、この発明の第３の実施形態に係る
ヒートシンク付半導体装置の主要な部分を拡大して示す
断面図である。なお、図５に示す断面は、図１（Ａ）中
の一点鎖線枠１Ｂ内に相当する。
ヒートシンク付半導体装置の主要な部分を拡大して示す
断面図である。なお、図５に示す断面は、図１（Ａ）中
の一点鎖線枠１Ｂ内に相当する。
【００８０】図５に示すように、ヒートシンク１上に
は、積層絶縁膜２が形成されている。第２の実施形態に
おいて、積層絶縁膜２は、エポキシ系樹脂を母材とした
第１層絶縁性樹脂層２-1と、この第１層絶縁性樹脂層２
-1上に形成され、エポキシ系樹脂を母材とした第２層絶
縁性樹脂層２-2とから構成されている。第２層絶縁性樹
脂層２-2上には、リードフレーム３が接続されている。
は、積層絶縁膜２が形成されている。第２の実施形態に
おいて、積層絶縁膜２は、エポキシ系樹脂を母材とした
第１層絶縁性樹脂層２-1と、この第１層絶縁性樹脂層２
-1上に形成され、エポキシ系樹脂を母材とした第２層絶
縁性樹脂層２-2とから構成されている。第２層絶縁性樹
脂層２-2上には、リードフレーム３が接続されている。
【００８１】第１層樹脂層２-1は、平均粒径の異なる複
数種類の破砕状アルミナを放熱性フィラー９として含有
する。図５中、大粒径の破砕状アルミナを参照符号９
Ｌ、小粒径の破砕状アルミナを参照符号９Ｓにより示
す。大粒径の破砕状アルミナ９Ｌの平均粒径の一例は約
２０μｍ、小粒径の破砕状アルミナ９Ｓの平均粒径の一
例は約０．５μｍである。第３の実施形態では、小粒径
の破砕状アルミナ９Ｓに対して、大粒径の破砕状アルミ
ナ９Ｌを０．１％〜４０％程度配合する。樹脂層２-1
は、このように配合された破砕状アルミナ９Ｌ、９Ｓ
を、熱伝導性の観点から約７０重量％以上、好ましくは
約８０重量％程度含有する。
数種類の破砕状アルミナを放熱性フィラー９として含有
する。図５中、大粒径の破砕状アルミナを参照符号９
Ｌ、小粒径の破砕状アルミナを参照符号９Ｓにより示
す。大粒径の破砕状アルミナ９Ｌの平均粒径の一例は約
２０μｍ、小粒径の破砕状アルミナ９Ｓの平均粒径の一
例は約０．５μｍである。第３の実施形態では、小粒径
の破砕状アルミナ９Ｓに対して、大粒径の破砕状アルミ
ナ９Ｌを０．１％〜４０％程度配合する。樹脂層２-1
は、このように配合された破砕状アルミナ９Ｌ、９Ｓ
を、熱伝導性の観点から約７０重量％以上、好ましくは
約８０重量％程度含有する。
【００８２】また、第２層樹脂層２-2は、平均粒径の異
なる複数種類の球状アルミナを放熱性フィラー９として
含有する。図５中、大粒径の球状アルミナを参照符号７
Ｌ、小粒径の球状アルミナを参照符号７Ｓにより示す。
大粒径の球状アルミナ７Ｌの平均粒径の一例は約２０μ
ｍ、小粒径の球状アルミナ７Ｓの平均粒径の一例は約
０．５μｍである。第３の実施形態では、大粒径の球状
アルミナ７Ｌに対して、小粒径の球状アルミナ７Ｓを
０．１％〜３０％程度、好ましくは０．３％〜１０％程
度配合する。第２層樹脂層２-2は、上記のように配合さ
れた球状アルミナ７Ｌ、７Ｓを、第１の樹脂層２-1と同
程度含有する。
なる複数種類の球状アルミナを放熱性フィラー９として
含有する。図５中、大粒径の球状アルミナを参照符号７
Ｌ、小粒径の球状アルミナを参照符号７Ｓにより示す。
大粒径の球状アルミナ７Ｌの平均粒径の一例は約２０μ
ｍ、小粒径の球状アルミナ７Ｓの平均粒径の一例は約
０．５μｍである。第３の実施形態では、大粒径の球状
アルミナ７Ｌに対して、小粒径の球状アルミナ７Ｓを
０．１％〜３０％程度、好ましくは０．３％〜１０％程
度配合する。第２層樹脂層２-2は、上記のように配合さ
れた球状アルミナ７Ｌ、７Ｓを、第１の樹脂層２-1と同
程度含有する。
【００８３】なお、この第３の実施形態では、第２層樹
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は球状アルミナ７Ｌ、７Ｓを、第１層樹
脂層２-1よりも少なく、好ましくは約７０重量％程度含
有させるようにしている。
脂層２-2とリードフレーム３との密着性の観点から、第
２層樹脂層２-2は球状アルミナ７Ｌ、７Ｓを、第１層樹
脂層２-1よりも少なく、好ましくは約７０重量％程度含
有させるようにしている。
【００８４】また、第１層樹脂層２-1の膜厚は、第１の
実施形態と同様の観点から、第２層樹脂層２-2の厚みよ
りも厚くされている。
実施形態と同様の観点から、第２層樹脂層２-2の厚みよ
りも厚くされている。
【００８５】このような第３の実施形態に係るヒートシ
ンク付半導体装置であると、第１の実施形態と同様に、
積層絶縁膜２を構成する全ての層に放熱性フィラー９を
含有する。かつ積層絶縁膜２を構成する全ての層が、エ
ポキシ系ならエポキシ系、ポリイミド系ならポリイミド
系のように同一種類の母材により形成される。また、放
熱性フィラー９を含有させる割合を、第１層樹脂層２-1
に比較して、第２層樹脂層２-2を少なくする。これらの
構成を有することにより、第１、第２の実施形態と同様
の効果を得ることができる。
ンク付半導体装置であると、第１の実施形態と同様に、
積層絶縁膜２を構成する全ての層に放熱性フィラー９を
含有する。かつ積層絶縁膜２を構成する全ての層が、エ
ポキシ系ならエポキシ系、ポリイミド系ならポリイミド
系のように同一種類の母材により形成される。また、放
熱性フィラー９を含有させる割合を、第１層樹脂層２-1
に比較して、第２層樹脂層２-2を少なくする。これらの
構成を有することにより、第１、第２の実施形態と同様
の効果を得ることができる。
【００８６】さらに第３の実施形態では、第２層樹脂層
２-2に、球状アルミナ７Ｌ、７Ｓを含有させ、第１層樹
脂層２-1に、破砕状アルミナ９Ｌ、９Ｓを含有させる。
この構成により、積層絶縁膜２を構成する全ての層に球
状アルミナ７Ｌ、７Ｓを含有させた装置に比較して、製
造コストを下げやすい、という利点を得ることができ
る。
２-2に、球状アルミナ７Ｌ、７Ｓを含有させ、第１層樹
脂層２-1に、破砕状アルミナ９Ｌ、９Ｓを含有させる。
この構成により、積層絶縁膜２を構成する全ての層に球
状アルミナ７Ｌ、７Ｓを含有させた装置に比較して、製
造コストを下げやすい、という利点を得ることができ
る。
【００８７】なお、製造方法については、図２（Ａ）〜
図２（Ｃ）、図３（Ａ）〜図３（Ｃ）を参照して説明し
た方法と、基本的に同じである。特に異なるところは、
破砕状アルミナ９Ｌと破砕状アルミナ９Ｓとを配合した
破砕状アルミナを放熱性フィラー９として８０重量％程
度含有した第１層用の液状エポキシ樹脂、および球状ア
ルミナ８Ｌと球状アルミナ８Ｓとを配合した球状砕状ア
ルミナを放熱性フィラー９として７０重量％程度含有し
た第２層用の液状エポキシ樹脂をそれぞれ用意すること
である。
図２（Ｃ）、図３（Ａ）〜図３（Ｃ）を参照して説明し
た方法と、基本的に同じである。特に異なるところは、
破砕状アルミナ９Ｌと破砕状アルミナ９Ｓとを配合した
破砕状アルミナを放熱性フィラー９として８０重量％程
度含有した第１層用の液状エポキシ樹脂、および球状ア
ルミナ８Ｌと球状アルミナ８Ｓとを配合した球状砕状ア
ルミナを放熱性フィラー９として７０重量％程度含有し
た第２層用の液状エポキシ樹脂をそれぞれ用意すること
である。
【００８８】以上この発明を、第１〜第３の実施形態に
より説明したが、この発明はこれら実施形態に限られる
ものではなく、その趣旨を逸脱しない範囲で様々に変形
することができる。
より説明したが、この発明はこれら実施形態に限られる
ものではなく、その趣旨を逸脱しない範囲で様々に変形
することができる。
【００８９】たとえば第１〜第３の実施形態では、積層
絶縁膜２を二層としたが、樹脂層２-1と樹脂層２-2との
間に、これら樹脂層と同じ母材を用いた層をさらに追加
し、三層以上としても良い。
絶縁膜２を二層としたが、樹脂層２-1と樹脂層２-2との
間に、これら樹脂層と同じ母材を用いた層をさらに追加
し、三層以上としても良い。
【００９０】
【発明の効果】以上説明したようにこの発明によれば、
耐久性に優れ、かつ高熱を発するパワー系半導体素子の
搭載にも十分に耐えることができる構造を持つヒートシ
ンク付半導体装置およびその製造方法を提供できる。
耐久性に優れ、かつ高熱を発するパワー系半導体素子の
搭載にも十分に耐えることができる構造を持つヒートシ
ンク付半導体装置およびその製造方法を提供できる。
【図１】図１（Ａ）はこの発明の第１の実施形態に係る
ヒートシンク付半導体装置を示す断面図、図１（Ｂ）は
図１（Ａ）中の一点鎖線枠１Ｂ内を拡大して示す拡大
図。
ヒートシンク付半導体装置を示す断面図、図１（Ｂ）は
図１（Ａ）中の一点鎖線枠１Ｂ内を拡大して示す拡大
図。
【図２】図２（Ａ）〜図２（Ｃ）は積層絶縁膜付のヒー
トシンクを主要な製造工程毎に示した断面図。
トシンクを主要な製造工程毎に示した断面図。
【図３】図３（Ａ）〜図３（Ｃ）はこの発明の第１の実
施形態に係るヒートシンク付半導体装置を主要な製造工
程毎に示した断面図。
施形態に係るヒートシンク付半導体装置を主要な製造工
程毎に示した断面図。
【図４】図４はこの発明の第２の実施形態に係るヒート
シンク付半導体装置の主要な部分を拡大して示す断面
図。
シンク付半導体装置の主要な部分を拡大して示す断面
図。
【図５】図５はこの発明の第３の実施形態に係るヒート
シンク付半導体装置の主要な部分を拡大して示す断面
図。
シンク付半導体装置の主要な部分を拡大して示す断面
図。
１…ヒートシンク、 ２…積層絶縁膜、 ２-1…第１層絶縁性樹脂層、 ２-2…第２層絶縁性樹脂層、 ３…リードフレーム、 ４…半導体チップ、 ５…ボンディングワイヤ、 ６…モールド樹脂、 ７…放熱性フィラー、 ７Ｌ…大粒径の球状アルミナ、 ７Ｓ…小粒径の球状アルミナ、 ８…放熱性フィラー、 ８Ｌ…大粒径の破砕状窒化珪素、 ８Ｓ…小粒径の破砕状窒化珪素、 ９…放熱性フィラー、 ９Ｌ…大粒径の破砕状アルミナ、 ９Ｓ…小粒径の破砕状アルミナ、 １０…第１層用液状エポキシ樹脂、 １１…第２層用液状エポキシ樹脂、 １２…成型用金型。
Claims (14)
- 【請求項１】 ヒートシンクと、 前記ヒートシンク上に形成された積層絶縁膜と、 前記積層絶縁膜上に接続されたリードフレームと、 前記リードフレーム上に実装された電子部品と、 前記リードフレームのアウターリード部および前記ヒー
トシンクの放熱面を外界に露出させた状態で、前記電子
部品を封止する封止体とを具備し、 前記積層絶縁膜は、少なくとも前記ヒートシンク側に形
成され、放熱性フィラーを含有した絶縁性母材を含む第
１の層と、前記リードフレーム側に形成され、前記放熱
性フィラーを含有した前記絶縁性母材を含む第２の層と
を含むことを特徴とするヒートシンク付半導体装置。 - 【請求項２】 前記第１の層は前記放熱性フィラーを第
１の割合で含有し、前記第２の層は前記放熱性フィラー
を前記第１の割合よりも少ない第２の割合で含有するこ
とを特徴とする請求項１に記載のヒートシンク付半導体
装置。 - 【請求項３】 前記第１の層は、前記第２の層よりも厚
いことを特徴とする請求項１および請求項２いずれかに
記載のヒートシンク付半導体装置。 - 【請求項４】 前記第１、第２の層に含まれる放熱性フ
ィラーはそれぞれ、球状フィラーであることを特徴とす
る請求項１乃至請求項３いずれか一項に記載のヒートシ
ンク付半導体装置。 - 【請求項５】 前記球状フィラーは、アルミナであるこ
とを特徴とする請求項４に記載のヒートシンク付半導体
装置。 - 【請求項６】 前記第１、第２の層に含まれる放熱性フ
ィラーはそれぞれ、破砕状フィラーであることを特徴と
する請求項１乃至請求項３いずれか一項に記載のヒート
シンク付半導体装置。 - 【請求項７】 前記第１の層に含まれる前記破砕状フィ
ラーの平均粒径は、前記第２の層に含まれる前記放熱性
フィラーの平均粒径よりも大きいことを特徴とする請求
項６に記載のヒートシンク付半導体装置。 - 【請求項８】 前記破砕状フィラーは、アルミナおよび
窒化珪素のいずれかであることを特徴とする請求項６お
よび請求項７いずれかに記載のヒートシンク付半導体装
置。 - 【請求項９】 前記第１の層に含まれる前記放熱性フィ
ラーは破砕状フィラーであり、前記第２の層に含まれる
前記放熱性フィラーは球状フィラーであることを特徴と
する請求項１乃至請求項３いずれか一項に記載のヒート
シンク付半導体装置。 - 【請求項１０】 前記破砕状フィラーおよび前記球状フ
ィラーはそれぞれ、アルミナであることを特徴とする請
求項９に記載のヒートシンク付半導体装置。 - 【請求項１１】 前記第１の層に含まれる前記絶縁性母
材は第１の割合で硬化され、前記第２の層に含まれる前
記絶縁性母材は前記第１の割合よりも少ない第２の割合
で硬化されていることを特徴とする請求項１乃至請求項
１０いずれか一項に記載のヒートシンク付半導体装置。 - 【請求項１２】 ヒートシンク上に、放熱性フィラーを
含有した絶縁性母材を含む第１の層を形成する工程と、 前記第１の層の上方に、前記放熱性フィラーを含有した
前記絶縁性母材を含む第２の層を形成する工程と、 前記第２の層上に、電子部品が実装されたリードフレー
ムを接続する工程と、 前記リードフレームのアウターリード部および前記ヒー
トシンクの放熱面を外界に露出させた状態で、前記電子
部品を封止する工程とを具備することを特徴とするヒー
トシンク付半導体装置の製造方法。 - 【請求項１３】 前記第１の層を形成する前記絶縁性母
材には前記放熱性フィラーを第１の割合で含有させ、前
記第２の層を形成する前記絶縁性母材には前記放熱性フ
ィラーを前記第１の割合よりも少ない第２の割合で含有
させることを特徴とする請求項１２に記載のヒートシン
ク付半導体装置の製造方法。 - 【請求項１４】 前記第１の層に含まれる前記絶縁性母
材は第１の割合で硬化され、前記第２の層に含まれる前
記絶縁性母材は前記第１の割合よりも少ない第２の割合
で硬化されることを特徴とする請求項１２および請求項
１３いずれかに記載のヒートシンク付半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05874999A JP3581268B2 (ja) | 1999-03-05 | 1999-03-05 | ヒートシンク付半導体装置およびその製造方法 |
| US09/518,092 US6225701B1 (en) | 1999-03-05 | 2000-03-03 | Semiconductor device provided with heat-sink and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05874999A JP3581268B2 (ja) | 1999-03-05 | 1999-03-05 | ヒートシンク付半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260918A true JP2000260918A (ja) | 2000-09-22 |
| JP3581268B2 JP3581268B2 (ja) | 2004-10-27 |
Family
ID=13093202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05874999A Expired - Fee Related JP3581268B2 (ja) | 1999-03-05 | 1999-03-05 | ヒートシンク付半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6225701B1 (ja) |
| JP (1) | JP3581268B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1276153A1 (en) * | 2001-01-11 | 2003-01-15 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production method therefor |
| JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
| JP2003303940A (ja) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | 絶縁回路基板および半導体装置 |
| JP2004014896A (ja) * | 2002-06-10 | 2004-01-15 | Fuji Electric Holdings Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
| JP2006210597A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 絶縁シートおよびその製造方法、並びに上記絶縁シートを用いたパワーモジュール |
| JP2007049064A (ja) * | 2005-08-12 | 2007-02-22 | Taiyo Ink Mfg Ltd | 絶縁性硬化性組成物、及びその硬化物並びにそれを用いたプリント配線板 |
| JP2010045067A (ja) * | 2008-08-08 | 2010-02-25 | Panasonic Corp | 実装構造体および電子機器 |
| CN102264200A (zh) * | 2011-07-01 | 2011-11-30 | 江苏宏微科技有限公司 | 智能功率模块 |
| JP2012004352A (ja) * | 2010-06-17 | 2012-01-05 | Fuji Electric Co Ltd | 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 |
| JP2012054604A (ja) * | 2011-11-10 | 2012-03-15 | Mitsubishi Electric Corp | 絶縁シートおよびこれを用いたパワーモジュール |
| JP2012114314A (ja) * | 2010-11-26 | 2012-06-14 | Denki Kagaku Kogyo Kk | 放熱基板及び電子部品 |
| KR20180053600A (ko) * | 2015-06-16 | 2018-05-23 | 훈츠만 어드밴스트 머티리얼스 라이센싱 (스위처랜드) 게엠베하 | 에폭시 수지 조성물 |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
| WO2019112175A1 (ko) * | 2017-12-04 | 2019-06-13 | 주식회사 케이씨씨 | 접착제 키트, 이를 포함하는 접착필름 및 봉지재, 및 유기전자장치의 봉지방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627517B1 (en) * | 1999-12-08 | 2003-09-30 | Altera Corporation | Semiconductor package with improved thermal cycling performance, and method of forming same |
| US6346750B1 (en) * | 2000-04-28 | 2002-02-12 | Micron Technology, Inc. | Resistance-reducing conductive adhesives for attachment of electronic components |
| US6439895B1 (en) | 2001-09-10 | 2002-08-27 | Intel Corporation | Pin-free socket compatible with optical/electrical interconnects |
| JP3607655B2 (ja) * | 2001-09-26 | 2005-01-05 | 株式会社東芝 | マウント材、半導体装置及び半導体装置の製造方法 |
| JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP1538667A3 (de) * | 2003-12-06 | 2007-04-18 | LuK Lamellen und Kupplungsbau Beteiligungs KG | Elektronisches Gerät mit elektrisch isoliertem metallischen Wärmeableitkörper |
| US7361531B2 (en) * | 2005-11-01 | 2008-04-22 | Allegro Microsystems, Inc. | Methods and apparatus for Flip-Chip-On-Lead semiconductor package |
| JP4278680B2 (ja) * | 2006-12-27 | 2009-06-17 | 三菱電機株式会社 | 電子制御装置 |
| JP5184543B2 (ja) * | 2007-09-26 | 2013-04-17 | 三菱電機株式会社 | 熱伝導性シート及びパワーモジュール |
| KR101448850B1 (ko) * | 2008-02-04 | 2014-10-14 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조방법들 |
| KR101189255B1 (ko) * | 2009-10-30 | 2012-10-09 | 매그나칩 반도체 유한회사 | 칩온필름형 반도체 패키지 |
| US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| JP6483498B2 (ja) * | 2014-07-07 | 2019-03-13 | ローム株式会社 | 電子装置およびその実装構造 |
| US9070392B1 (en) | 2014-12-16 | 2015-06-30 | Hutchinson Technology Incorporated | Piezoelectric disk drive suspension motors having plated stiffeners |
| WO2017003782A1 (en) | 2015-06-30 | 2017-01-05 | Hutchinson Technology Incorporated | Disk drive head suspension structures having improved gold-dielectric joint reliability |
| CN108604578B (zh) * | 2016-02-09 | 2021-07-16 | 三菱电机株式会社 | 电力用半导体装置及其制造方法 |
| US10622274B2 (en) * | 2017-10-06 | 2020-04-14 | Industrial Technology Research Institute | Chip package |
| DE102018208256A1 (de) * | 2018-05-25 | 2019-11-28 | Volkswagen Aktiengesellschaft | Leistungsbauteil und Verfahren zum Herstellen desselben |
| US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
| EP4086949A1 (en) * | 2021-05-07 | 2022-11-09 | Infineon Technologies Austria AG | Semiconductor package with a scratch protection layer and method of fabrication |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5979417A (ja) * | 1982-10-28 | 1984-05-08 | Sony Corp | 磁気ヘツド装置 |
| US5367196A (en) * | 1992-09-17 | 1994-11-22 | Olin Corporation | Molded plastic semiconductor package including an aluminum alloy heat spreader |
| US5387554A (en) * | 1992-09-10 | 1995-02-07 | Vlsi Technology, Inc. | Apparatus and method for thermally coupling a heat sink to a lead frame |
| JPH0710955A (ja) | 1993-06-24 | 1995-01-13 | Polyurethan Kasei Kk | 硬質ポリウレタンフォームの製造方法 |
| KR0155843B1 (ko) * | 1995-07-07 | 1998-12-01 | 이대원 | 반도체장치 |
| US5691567A (en) * | 1995-09-19 | 1997-11-25 | National Semiconductor Corporation | Structure for attaching a lead frame to a heat spreader/heat slug structure |
| US5796159A (en) * | 1995-11-30 | 1998-08-18 | Analog Devices, Inc. | Thermally efficient integrated circuit package |
| JP3435271B2 (ja) * | 1995-11-30 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| JP3345241B2 (ja) * | 1995-11-30 | 2002-11-18 | 三菱電機株式会社 | 半導体装置 |
| US5986885A (en) * | 1997-04-08 | 1999-11-16 | Integrated Device Technology, Inc. | Semiconductor package with internal heatsink and assembly method |
| US6002165A (en) * | 1998-02-23 | 1999-12-14 | Micron Technology, Inc. | Multilayered lead frame for semiconductor packages |
| US5929514A (en) * | 1998-05-26 | 1999-07-27 | Analog Devices, Inc. | Thermally enhanced lead-under-paddle I.C. leadframe |
| JP2000183216A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1999
- 1999-03-05 JP JP05874999A patent/JP3581268B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-03 US US09/518,092 patent/US6225701B1/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1276153A4 (en) * | 2001-01-11 | 2005-05-25 | Matsushita Electric Ind Co Ltd | PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME |
| CN1331227C (zh) * | 2001-01-11 | 2007-08-08 | 松下电器产业株式会社 | 电路板及其制造方法 |
| EP1276153A1 (en) * | 2001-01-11 | 2003-01-15 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production method therefor |
| JP2003124400A (ja) * | 2001-10-10 | 2003-04-25 | Fuji Electric Co Ltd | 半導体パワーモジュールおよびその製造方法 |
| JP2003303940A (ja) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | 絶縁回路基板および半導体装置 |
| JP2004014896A (ja) * | 2002-06-10 | 2004-01-15 | Fuji Electric Holdings Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
| US8007897B2 (en) | 2005-01-27 | 2011-08-30 | Mitsubishi Denki Kabushiki Kaisha | Insulating sheet and method for producing it, and power module comprising the insulating sheet |
| JP2006210597A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 絶縁シートおよびその製造方法、並びに上記絶縁シートを用いたパワーモジュール |
| JP2007049064A (ja) * | 2005-08-12 | 2007-02-22 | Taiyo Ink Mfg Ltd | 絶縁性硬化性組成物、及びその硬化物並びにそれを用いたプリント配線板 |
| JP2010045067A (ja) * | 2008-08-08 | 2010-02-25 | Panasonic Corp | 実装構造体および電子機器 |
| JP2012004352A (ja) * | 2010-06-17 | 2012-01-05 | Fuji Electric Co Ltd | 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 |
| JP2012114314A (ja) * | 2010-11-26 | 2012-06-14 | Denki Kagaku Kogyo Kk | 放熱基板及び電子部品 |
| CN102264200A (zh) * | 2011-07-01 | 2011-11-30 | 江苏宏微科技有限公司 | 智能功率模块 |
| CN102264200B (zh) * | 2011-07-01 | 2014-03-26 | 江苏宏微科技有限公司 | 智能功率模块 |
| JP2012054604A (ja) * | 2011-11-10 | 2012-03-15 | Mitsubishi Electric Corp | 絶縁シートおよびこれを用いたパワーモジュール |
| KR20180053600A (ko) * | 2015-06-16 | 2018-05-23 | 훈츠만 어드밴스트 머티리얼스 라이센싱 (스위처랜드) 게엠베하 | 에폭시 수지 조성물 |
| KR102579967B1 (ko) | 2015-06-16 | 2023-09-20 | 훈츠만 어드밴스트 머티리얼스 라이센싱 (스위처랜드) 게엠베하 | 에폭시 수지 조성물 |
| WO2019112175A1 (ko) * | 2017-12-04 | 2019-06-13 | 주식회사 케이씨씨 | 접착제 키트, 이를 포함하는 접착필름 및 봉지재, 및 유기전자장치의 봉지방법 |
| JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6225701B1 (en) | 2001-05-01 |
| JP3581268B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581268B2 (ja) | ヒートシンク付半導体装置およびその製造方法 | |
| TWI415228B (zh) | 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法 | |
| CN1172368C (zh) | 半导体器件 | |
| KR101398404B1 (ko) | 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 | |
| TWI236740B (en) | Chip package structure | |
| US6040631A (en) | Method of improved cavity BGA circuit package | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| JP2003051573A (ja) | パワーモジュールとその製造方法 | |
| JP2828358B2 (ja) | 半導体放熱構造 | |
| TWI536515B (zh) | 具有散熱結構之半導體封裝元件及其封裝方法 | |
| JPS60137041A (ja) | 樹脂封止形半導体装置 | |
| JP2956617B2 (ja) | 樹脂封止型半導体装置 | |
| JP2008124472A (ja) | フイルム及びそのフイルムを使用するチップパッケージの製造方法 | |
| JPH077110A (ja) | 半導体装置 | |
| JPH09293755A (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| CN112447633A (zh) | 一种散热装置及包括该散热装置的电子器件 | |
| CN110544634A (zh) | 芯片集成方法 | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| EP0881677A1 (en) | Semiconductor device and multilayered lead frame used for the same | |
| JPH11330315A (ja) | 半導体装置及びその製造方法 | |
| CN210403709U (zh) | 一种散热装置及包括该散热装置的电子器件 | |
| JPS615530A (ja) | 半導体装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPH0710955U (ja) | 半導体装置 | |
| TW495941B (en) | Method for packaging BGA for a voiding molding flash |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |