JP2012004352A - 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 - Google Patents

絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 Download PDF

Info

Publication number
JP2012004352A
JP2012004352A JP2010138136A JP2010138136A JP2012004352A JP 2012004352 A JP2012004352 A JP 2012004352A JP 2010138136 A JP2010138136 A JP 2010138136A JP 2010138136 A JP2010138136 A JP 2010138136A JP 2012004352 A JP2012004352 A JP 2012004352A
Authority
JP
Japan
Prior art keywords
insulating material
inorganic filler
epoxy resin
metal base
particle size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010138136A
Other languages
English (en)
Other versions
JP5532419B2 (ja
Inventor
Kenji Okamoto
健次 岡本
Tatsuya Karibe
竜也 雁部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010138136A priority Critical patent/JP5532419B2/ja
Priority to DE102011077504.8A priority patent/DE102011077504B4/de
Priority to US13/162,239 priority patent/US8492909B2/en
Priority to CN201110172889.8A priority patent/CN102290384B/zh
Publication of JP2012004352A publication Critical patent/JP2012004352A/ja
Application granted granted Critical
Publication of JP5532419B2 publication Critical patent/JP5532419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/251—Mica

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性および絶縁破壊強度の両方に優れた絶縁材、これを用いた金属ベース基板および半導体モジュール、並びにこれらの製造方法を提供する。
【解決手段】絶縁材は、エポキシ樹脂と、このエポキシ樹脂に分散された、１〜９９ｎｍの平均粒径を有する第１の無機フィラーと、０．１〜１００μｍの平均粒径を有する第２の無機フィラーとを含む。第１及び第２の無機フィラーは、互いに独立して、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される少なくとも１つであり、絶縁材における第１及び第２の無機フィラーの配合割合は、それぞれ、０．１〜７重量％及び８０〜９５重量％である。この絶縁層１１の両面に、金属箔１２と金属ベース１３を形成し、金属ベース基板１０とすることができる。
【選択図】図１

Description

本発明は、絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法に関する。
電源装置に使用される半導体モジュールは、家庭用エアコンや冷蔵庫などの民生機器から、インバータやサーボコントローラなどの産業機器まで、広範囲にわたって適用されている。半導体モジュールは、消費電力の点から、金属ベース基板やセラミックス基板などの配線基板に搭載される。この配線基板にパワー半導体素子などの１つ又は複数の回路素子を搭載し、プラスチックケース枠を接着し、シリコーンゲルやエポキシ樹脂などで封止することによって半導体モジュールが完成する。
また、製造コストを低減するために、トランスファー成形法によるフルモールド半導体モジュールが開発されている（特許文献１参照）。フルモールド半導体モジュールは、リードフレームとヒートシンクを固定的に連結するとともに、これらの電気的絶縁を確保している。図４〜図６に、従来のフルモールド半導体モジュール４０の例を示す。
図４に示す例では、パワー半導体素子や駆動ＩＣなどの複数の回路素子４６が、リードフレーム４７の上に実装されており、またボンディングワイヤ４８によって相互に接続されている。この組立品を所定の金型内に設置した後、この金型内に成形用樹脂４９を流し込むことにより、フルモールド半導体モジュール４０ａが完成する。図５に示す例では、図４に示す例の構成に加えて、ヒートシンク５０がモジュール下部に設けられている。図６に示す例では、絶縁層６１の表裏面に予め金属箔６２と金属ベース６３が張り合わされて形成された金属ベース基板６０が設けられている。この金属ベース基板６０は、絶縁層とヒートシンクの２つの機能を兼ね備えている。
特開平９−１３９４６１号公報（段落００３８、図１、図１８）
しかしながら、従来のフルモールド半導体モジュールは、消費電力からみて、適用の限界が２００Ｖ、５０Ａ程度であり、電流容量が５０Ａを超えると、パワー半導体素子のロスが大きくなり、フルモールド半導体モジュールの冷却特性が不十分となるという問題がある。金属ベース基板を用いた半導体モジュールは、金属ベース基板の絶縁層の厚さを１００〜１５０μｍと薄くできるので、パワー半導体下部の熱抵抗を小さくすることができる。一方、フルモールド半導体モジュールでは、成形用樹脂の充填性を確保するため、成形用樹脂の厚さを３００μｍ以上にする必要があり、熱抵抗が高くなる。
図５に示す例において、モジュール下部の成形用樹脂４９の厚さを２００μｍ以下にすると、例えば、リードフレーム４７とヒートシンク５０との間隙に、成形用樹脂４９が未充填の空間が残留し、絶縁不良が生じる。成形時に樹脂注入圧力を高くすることによって、充填性は向上するが、ボンディングワイヤ４７の変形や断線の原因にもなる。
図６に示す例では、金属ベース基板６０に回路素子４６およびボンディングワイヤ４７が直接的に接合されているので、モジュール下部に成形用樹脂を充填する必要はない。しかしながら、金属ベース基板６０を別途製造しておく必要があるため、材料コストが増大するという問題がある。
また、金属ベース基板６０の絶縁層６１には、エポキシ樹脂に無機フィラー（例えば、酸化ケイ素、酸化アルミニウム、窒化ケイ素、窒化アルミニウム、窒化ホウ素など）を充填して熱伝導率を向上させているが、絶縁破壊電圧が充填量の増加にともなって低下するので、３〜４Ｗ／ｍ・Ｋの熱伝導率が限度であり、冷却性に限界がある。
なお、熱伝導率を向上させるために、配線基板に酸化アルミニウム、窒化ケイ素、窒化アルミニウムなどの焼結体であるセラミックス基板を用いることもできるが、セラミックス基板は金属ベース基板よりもコストを増大させるという問題がある。
そこで本発明は、上記の問題点に鑑み、放熱性および絶縁破壊強度の両方に優れた絶縁材、これを用いた金属ベース基板および半導体モジュール、並びにこれらの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は、その一態様として、絶縁材であって、エポキシ樹脂と、前記エポキシ樹脂に分散されており、１〜９９ｎｍの平均粒径を有する第１の無機フィラーと、前記エポキシ樹脂に分散されており、０．１〜１００μｍの平均粒径を有する第２の無機フィラーとを含み、前記第１及び第２の無機フィラーが、互いに独立して、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される少なくとも１つであり、前記絶縁材における前記第１及び第２の無機フィラーの配合割合が、それぞれ、０．１〜７重量％及び８０〜９５重量％であるものである。
前記第１の無機フィラーの平均粒径は１〜５０ｎｍが好ましい。前記第２の無機フィラーの平均粒径は０．１〜５０μｍが好ましい。前記第１の無機フィラーの配合割合は３〜６重量％が好ましい。
前記絶縁材の厚さは、１０〜５００μｍが好ましい。前記絶縁材は、４〜１５Ｗ／ｍ・Ｋの熱伝導率および少なくとも５ｋＶの絶縁破壊電圧を有することが好ましい。
本発明は、別の態様として、金属ベース基板であって、上記の絶縁材の絶縁層と、金属ベース板と、金属箔とを含むものである。
本発明は、また別の態様として、半導体モジュールであって、上記の金属ベース基板と、この金属ベース基板の前記金属箔の表面に実装された少なくとも１つの回路素子とを含むものである。
本発明に係る半導体モジュールは、別の実施形態として、金属ブロックと、前記金属ブロックの一方の表面に張り合わされた上記の絶縁材の絶縁層と、前記金属ブロックの他方の表面に実装された少なくとも１つの回路素子とを含むものである。
本発明は、別の態様として、絶縁材の製造方法であって、エポキシ樹脂に、１〜９９ｎｍの平均粒径を有する第１の無機フィラーを添加するステップと、前記第１の無機フィラーと前記エポキシ樹脂との混合物を、加圧してオリフィスを通過させて、前記第１の無機フィラーの凝集を防止するステップと、前記オリフィスを通過させた混合物に、さらに０．１〜１００μｍの平均粒径を有する第２の無機フィラーを添加するステップと、前記第１及び第２の無機フィラーと前記エポキシ樹脂との混合物を、成形して硬化するステップとを含むものである。
本発明は、また別の態様として、半導体モジュールの製造方法であって、金属ブロックの一方の表面に、上記の絶縁材を、絶縁層として張り合わせるステップと、前記金属ブロックの他方の表面に、少なくとも１つの回路素子を実装するステップとを含むものである。
上記したように、本発明によれば、このような平均粒径が異なる２種類の無機フィラーを所定の配合割合で用いることで、絶縁材の放熱性を維持したまま、絶縁破壊強度を向上することができる。そして、この絶縁材を上記のように金属ベース基板や半導体モジュールに用いることで、放熱性に優れた金属ベース基板や半導体モジュールを提供することができる。
本発明に係る金属ベース基板の一実施の形態を模式的に示す断面図である。 本発明に係る半導体モジュールの製造方法の一実施の形態を模式的に示す断面図である。 図２に示す製造方法の一代替例を模式的に示す断面図である。 従来の半導体モジュールの一例を模式的に示す断面図である。 従来の半導体モジュールの別の例を模式的に示す断面図である。 従来の半導体モジュールの更に別の例を模式的に示す断面図である。
以下、添付図面を参照して、本発明の一実施の形態について説明する。なお、以下に説明する実施の形態は、本発明を詳細に説明することを意図するものであり、本発明を限定するものではない。
先ず、本発明に係る絶縁材の一実施の形態について説明する。この絶縁材は、エポキシ樹脂と、このエポキシ樹脂に分散された１〜９９ｎｍの平均粒径を有する第１の無機フィラー及び０．１〜１００μｍの平均粒径を有する第２の無機フィラーとを備える。
エポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等の２官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビスフェノールＦノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂等の多官能型エポキシ樹脂を単独で又は複数組み合わせて使用することができる。これらの中でも、芳香族のエポキシ樹脂が好ましく、ビスフェノールＡ型のエポキシ樹脂が特に好ましく用いられる。
第１の無機フィラーの平均粒径は非常に細かく、１〜９９ｎｍの範囲である。１ｎｍ未満では、凝集してしまうという問題がある。一方、１００ｎｍ以上となると、ナノフィラー特有の効果が得られないという問題がある。第２の無機フィラーの平均粒径は比較的に粗く、０．１〜１００μｍの範囲である。１００μｍを超えると、絶縁性が得られなくなるという問題がある。一方、０．１μｍ未満では、混練が難しくなるという問題がある。
第１の無機フィラーの平均粒径は、１〜５０ｎｍの範囲がより好ましい。また、第２の無機フィラーの平均粒径は、０．１〜５０μｍがより好ましい。なお、平均粒径の測定は、本明細書では、レーザー回析散乱法で行うこととする。また、第１の無機フィラーの粒径分布は、１〜９９ｎｍの範囲が好ましく、１〜５０ｎｍの範囲がより好ましい。第２の無機フィラーの粒度分布は、０．１〜１００μmの範囲が好ましく、０．５〜５０μｍの範囲がより好ましい。
第１の無機フィラーは、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される１つ又は複数の組み合わせである。また、第２の無機フィラーも、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される１つ又は複数の組み合わせである。第１の無機フィラーと第２の無機フィラーは、同じ化合物であっても良いし、異なる化合物であってもよい。
第１の無機フィラーの配合割合は、絶縁材の重量を１００％として、０．１〜７重量％の範囲である。０．１重量％未満では、ナノフィラーの効果が得られないという問題がある。一方、７重量％を超えると、分散できなくなるという問題がある。第１の無機フィラーの配合割合は、３〜６重量％の範囲がより好ましい。
第２の無機フィラーの配合割合は、絶縁材の重量を１００％として、８０〜９５重量％の範囲である。８０重量％未満では、所定の熱伝導率を得られないという問題がある。一方、９５重量％を超えると、絶縁性が低下するという問題がある。第２の無機フィラーの配合割合は、８０〜９０量％の範囲がより好ましい。
本発明の絶縁材には、硬化反応を制御するために、硬化剤や硬化助剤を添加してもよい。硬化剤は、エポキシ樹脂の硬化剤として一般に使用されているものでよく、例えば、ジシアンジアミドなどのグアニジン系硬化剤、アジピン酸ジヒドラジド、イソフタル酸ジヒドラジド、ドデカン酸ジヒドラジドなどのジヒドラジド系硬化剤、フェノールノボラック等のフェノール系硬化剤、メチルテトラヒドロ無水フタル酸等の酸無水物系硬化剤、ジアミノジフェニルメタン等のアミン系硬化剤、２−エチル−４−メチルイミダゾール等のイミダゾール系硬化剤を用いることができる。また、硬化助剤として、２−エチル−４−メチルイミダゾール等のイミダゾール類、ベンジルジメチルアミン等の３級アミン類、トリフェニルフォスフィン等の芳香族フォスフィン類、三フッ化ホウ素モノエチルアミン等のルイス酸を用いることができる。
硬化剤の配合割合は、絶縁材を１００重量％として、１〜１０重量％が好ましい。また、硬化助剤の配合割合は、絶縁材を１００重量％として、０．１〜５重量％が好ましい。なお、絶縁材の各原料の配合割合を上述してきたが、それらの残部がエポキシ樹脂の配合割合である。
次に、絶縁材の製造方法について説明する。先ず、エポキシ樹脂に、第１の無機フィラーを添加する。この第１の無機フィラーは、粒径が非常に細かいため、撹拌しても粒子が凝集してしまい、樹脂中に分散させるのが非常に困難である。そこで、エポキシ樹脂に第１の無機フィラーを添加した後、この混合物を、オリフィス加圧通過型分散機によって、加圧してオリフィスを通過させることで、第１の無機フィラーをエポキシ樹脂に分散させることができる。
次に、この混合物に、第２の無機フィラーを添加する。この第２の無機フィラーは、粒径が比較的に粗いため、撹拌するだけで、凝集せずにエポキシ樹脂中に分散させることができる。なお、第２の無機フィラーの添加と一緒に、エポキシ樹脂を更に添加してもよい。すなわち、所定の配合割合のエポキシ樹脂を２回に分けて添加してもよい。
第２の無機フィラーを添加した後、必要により、硬化剤および硬化助剤を添加して、撹拌する。また、この混合物をプリプレグ化させる場合には、溶剤も同時に添加してもよい。溶剤としては、例えば、メチルエチルケトン（ＭＥＫ）などを用いることができる。
次に、この混合物をシート状などの所定の形状に成形する。例えば、離型が可能な金属板やプラスチック板の表面上に、この混合物を塗工した後、スペーサを用いて所定の厚さになるように加圧し、加熱して硬化させる。このようにして、絶縁材を製造することができる。シート状の絶縁材の厚さは、１０〜５００μｍの範囲が好ましく、７０〜３００μｍの範囲がより好ましい。このようにして得られる絶縁材は、４〜１５Ｗ／ｍ・Ｋの熱伝導率および少なくとも５ｋＶの絶縁破壊電圧を有しており、放熱性および絶縁破壊強度の両方に優れている。
図１を参照して、本発明に係る絶縁材を用いた金属ベース基板およびその製造方法の一実施の形態について説明する。図１に示すように、金属ベース基板１０は、本発明に係る絶縁材の絶縁層１１と、この絶縁層１１の一方の表面に形成された１つ又は複数の金属箔１２と、絶縁層１１の他方の面に形成された金属ベース１３とを備える。
金属箔１２は、例えば、ＣｕやＡｌなどを用いることができる。金属箔１２を絶縁層１１の表面に形成した後、選択的にエッチンしてパターニングすることで、回路パターンを形成することができる。金属ベース１３は、例えば、ＣｕやＡｌ、Ｆｅなどを用いることができる。金属ベース１３は、絶縁層１１の表面にあてて加熱プレスすることにより、接着することができる。
このような金属ベース基板１０にすることで、配線基板を任意の形状にすることができ、また回路パターンも任意に構成することができる。よって、パワー半導体素子などの回路素子を、金属箔１２に実装するだけで、各種の半導体モジュールに適用することが可能となる。
図２を参照して、本発明に係る絶縁材を用いた半導体モジュールおよびその製造方法の一実施の形態について説明する。図２（ａ）に示すように、先ず、金属板をプレス加工により正方形や長方形などの所定の形状に打ち抜いて、金属ブロック２４を製作する。金属ブロック２４は、例えば、ＣｕやＭｏなどを用いることができる。また、金属ブロック２４の厚さは、特に限定しないが、１．０〜６．０ｍｍの範囲が好ましい。
次に、図２（ｂ）に示すように、金属ブロック２４の一方の表面に、本発明に係る絶縁材からなる絶縁層２１をあてて、加熱プレスによってこれらを接着する。また、図２（ｃ）に示すように、金属ブロック２４の他方の表面に、パワー半導体素子や駆動ＩＣなどの回路素子２６を、はんだ付けにより接合する。はんだ付けは、ペレット状のはんだを利用し、水素還元が可能な炉において行うことが好ましい。水素還元が可能な炉を使うのは、金属ブロック２４の表面の酸化膜を水素還元により除去し、活性化させることにより、はんだとの濡れ性を向上させるためである。はんだ材料としては、例えば、ＳｎＰｂＡｇなどの高温はんだ、ＳｎＡｇＣｕなどの鉛フリーはんだを用いる。はんだ付けの温度は、はんだの融点に応じて設定する。
パワー半導体素子と金属ブロックのはんだ層（図示省略）にボイドが残留すると、熱抵抗が高くなり、パワー半導体素子から生じる熱を効率良く放熱することができない。そこで、ボイドを発生しないように、はんだが溶融している状態で、１０Ｔｏｒｒ以下の真空引きを行うことが好ましい。
次に、図２（ｄ）に示すように、ボンディングワイヤ２８により、回路素子２６とリードフレーム２７との接続を行う。ボンディングワイヤ２７としては、線径が１２５〜５００μｍのＡｌワイヤを使用することが好ましい。ボンディングワイヤ２７は超音波接合することが好ましい。
そして、図２（ｅ）に示すように、トランスファー成形法により、この組立品を成形用樹脂２９によって封止する。この封止を具体的に説明すると、特に図示しないが、例えば、トランスファー成形機に取り付けた金型に設置して、タブレット状の成形用樹脂をプランジャーにて予熱した金型内に流し込んだ後、数十秒で硬化することから金型から直ぐに取り出して、恒温槽で後硬化することで封止を完了する。なお、金型は１７０〜１８０℃に保温しておくことが好ましい。成形用樹脂２９は、エポキシ樹脂と、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される少なくとも１つのフィラーとを備えるものである。成形用樹脂２９は、熱伝導率が０．５〜５Ｗ／ｍ・Ｋのものが好ましい。
なお、図２（ｃ）では、絶縁層２１を金属ブロック２４の回路素子の反対側の面にのみ形成したが、図３に示すように、金属ブロック２４の側面にも絶縁層２１ａを積層することが好ましい。絶縁層２１は薄いため、金属ブロック２４と溶射膜が接する冷却フィン(図示省略)との間に高い電圧が印加される場合に有効で、これにより絶縁性を確保することができる。絶縁層２１ａの金属ブロック２４側面の積層距離は、使用される電圧によって決まる。
エポキシ樹脂（ＪＥＲ社製、型番８２８）１００重量部に、ナノオーダーの酸化アルミニウム（大明化学社製、型番ＴＭ−１００、平均粒径１２ｎｍ）を５重量部添加して、オリフィス加圧通過型分散機を用いて凝集を防ぎながら分散させた後、マイクロオーダーの酸化アルミニウム（アドマテックス社製、平均粒径０．６〜１０μｍ）を１２５０重量部添加して撹拌した。その後、ジシアンジアミド硬化剤（ＪＥＲ社製、型番ＤＩＣＹ１５）を５重量部と、イミダゾール硬化助剤（四国化成社製、型番２Ｐ４ＭＨＺ）を２重量部添加した。次に、この混合物を脱型可能な板上に塗工し、５ＭＰａ、１８０℃で加圧することで、２００μｍの厚さにシート状の絶縁材を作製した（実施例１）。そして、この絶縁材の熱伝導率および絶縁破壊電圧を測定した。熱伝導率の測定は、レーザフラッシュ法によって行った。なお、比較のため、ナノオーダーの酸化アルミニウムを添加せずに、マイクロオーダーの酸化アルミニウムを９２重量％とした点を除き同様にして作製した絶縁材（比較例１）についても測定を行った。その結果を表１に示す。
Figure 2012004352
表１に示すように、実施例１も比較例１も熱伝導率は８．０Ｗ／ｍ・Ｋであったが、絶縁破壊電圧が実施例１では６．０ｋＶであり、比較例１の４．０ｋＶの１．５倍もの高い値を示した。このように、通常、無機フィラーを充填する程、熱伝導率は向上するが、絶縁破壊電圧は低下するのに対し、実施例１のようにナノオーダーの無機フィラーを添加することで、絶縁破壊電圧が低下するのを防ぐことができた。
１０ 金属ベース基板
１１ 絶縁層
１２ 金属箔
１３ 金属ベース
２０ 半導体モジュール
２１ 絶縁層
２２
２４ 金属
２６ 回路素子
２７ リードフレーム
２８ ボンディングワイヤ
２９ 成形用樹脂
４０ フルモールド半導体モジュール
４６ パワー半導体素子
４７ リードフレーム
４８ ボンディングワイヤ
４９ 成形用樹脂
５０ ヒートシンク
６０ 金属ベース基板
６１ 絶縁層
６２ 金属箔
６３ 金属ベース

Claims (12)

  1. エポキシ樹脂と、
    前記エポキシ樹脂に分散されており、１〜９９ｎｍの平均粒径を有する第１の無機フィラーと、
    前記エポキシ樹脂に分散されており、０．１〜１００μｍの平均粒径を有する第２の無機フィラーと、
    を含む絶縁材であって、
    前記第１及び第２の無機フィラーが、互いに独立して、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される少なくとも１つであり、
    前記絶縁材における前記第１及び第２の無機フィラーの配合割合が、それぞれ、０．１〜７重量％及び８０〜９５重量％である絶縁材。
  2. 前記第１の無機フィラーの平均粒径が１〜５０ｎｍである請求項１に記載の絶縁材。
  3. 前記第２の無機フィラーの平均粒径が０．１〜５０μｍである請求項１に記載の絶縁材。
  4. 前記絶縁材の厚さが１０〜５００μｍである請求項１に記載の絶縁材。
  5. 前記第１の無機フィラーの配合割合が３〜６重量％である請求項１に記載の絶縁材。
  6. 前記絶縁材が、４〜２０Ｗ／ｍ・Ｋの熱伝導率および少なくとも５ｋＶの絶縁破壊電圧を有する請求項１に記載の絶縁材。
  7. 請求項１に記載の絶縁材の絶縁層と、金属ベース板と、金属箔とを含む金属ベース基板。
  8. 請求項７に記載の金属ベース基板と、
    この金属ベース基板の前記金属箔の表面に実装された少なくとも１つの回路素子と
    を含む半導体モジュール。
  9. 金属ブロックと、
    前記金属ブロックの一方の表面に張り合わされた請求項１に記載の絶縁材の絶縁層と、
    前記金属ブロックの他方の表面に実装された少なくとも１つの回路素子と
    を含む半導体モジュール。
  10. エポキシ樹脂に、１〜９９ｎｍの平均粒径を有する第１の無機フィラーを添加するステップと、
    前記第１の無機フィラーと前記エポキシ樹脂との混合物を、加圧してオリフィスを通過させて、前記第１の無機フィラーの凝集を防止するステップと、
    前記オリフィスを通過させた混合物に、さらに０．１〜１００μｍの平均粒径を有する第２の無機フィラーを添加するステップと、
    前記第１及び第２の無機フィラーと前記エポキシ樹脂との混合物を、成形して硬化するステップと
    を含む絶縁材の製造方法。
  11. 前記第１及び第２の無機フィラーが、互いに独立して、Ａｌ2Ｏ3、ＳｉＯ2、ＢＮ、ＡｌＮ及びＳｉ3Ｎ4からなる群から選択される少なくとも１つであり、
    前記絶縁材における前記第１及び第２の無機フィラーの配合割合が、それぞれ、０．１〜７重量％及び８０〜９５重量％である請求項１０に記載の方法。
  12. 金属ブロックの一方の表面に、請求項１に記載の絶縁材を、絶縁層として張り合わせるステップと、
    前記金属ブロックの他方の表面に、少なくとも１つの回路素子を実装するステップと
    を含む半導体モジュールの製造方法。
JP2010138136A 2010-06-17 2010-06-17 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法 Active JP5532419B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010138136A JP5532419B2 (ja) 2010-06-17 2010-06-17 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
DE102011077504.8A DE102011077504B4 (de) 2010-06-17 2011-06-14 Isolierelement, metallbasissubstrat und halbleitermodul sowie deren herstellungsverfahren
US13/162,239 US8492909B2 (en) 2010-06-17 2011-06-16 Insulating member, metal base substrate, and semiconductor module, and manufacturing methods thereof
CN201110172889.8A CN102290384B (zh) 2010-06-17 2011-06-16 绝缘构件、金属基底衬底、半导体模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010138136A JP5532419B2 (ja) 2010-06-17 2010-06-17 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2012004352A true JP2012004352A (ja) 2012-01-05
JP5532419B2 JP5532419B2 (ja) 2014-06-25

Family

ID=45091379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010138136A Active JP5532419B2 (ja) 2010-06-17 2010-06-17 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法

Country Status (4)

Country Link
US (1) US8492909B2 (ja)
JP (1) JP5532419B2 (ja)
CN (1) CN102290384B (ja)
DE (1) DE102011077504B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015054885A (ja) * 2013-09-11 2015-03-23 日本ゼオン株式会社 結晶性樹脂組成物

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102985486A (zh) 2010-10-01 2013-03-20 富士电机株式会社 树脂组合物
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
CN103375707B (zh) * 2012-04-25 2016-03-02 普罗旺斯科技（深圳）有限公司 一种改进的led光源基板结构及含有此结构的led光源
KR101397221B1 (ko) * 2013-05-30 2014-05-20 삼성전기주식회사 열전도도 및 전기적 특성이 우수한 인쇄회로기판용 절연 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
US10712411B2 (en) * 2016-07-27 2020-07-14 Nippon Steel Corporation Bulk magnet structure and bulk magnet system for NMR
JP6885175B2 (ja) * 2017-04-14 2021-06-09 富士電機株式会社 半導体装置
DE102017210200A1 (de) * 2017-06-19 2018-12-20 Osram Gmbh Substrat zum aufnehmen eines optoelektronischen bauelements, optoelektronische baugruppe, verfahren zum herstellen eines substrats und verfahren zum herstellen einer optoelektronischen baugruppe
EP3511977B1 (en) 2018-01-16 2021-11-03 Infineon Technologies AG Semiconductor module and method for producing the same
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260918A (ja) * 1999-03-05 2000-09-22 Toshiba Corp ヒートシンク付半導体装置およびその製造方法
JP2005263977A (ja) * 2004-03-18 2005-09-29 Mitsubishi Electric Corp 樹脂組成物、当該樹脂組成物からなる熱伝導シート、当該樹脂組成物からなる熱伝導体を備える半導体装置および当該樹脂組成物からなる熱伝導体の製造方法
JP2007077333A (ja) * 2005-09-15 2007-03-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置
JP2008153430A (ja) * 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2010109285A (ja) * 2008-10-31 2010-05-13 Shin-Etsu Chemical Co Ltd ヒートシンク用接着剤組成物

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729857B2 (ja) * 1987-08-26 1995-04-05 日立金属株式会社 セラミック・金属接合体及びその製造法
JP3175979B2 (ja) * 1992-09-14 2001-06-11 株式会社東芝 樹脂封止型半導体装置
JP2654735B2 (ja) * 1992-12-04 1997-09-17 日東電工株式会社 ラベル基材、インク及びラベル
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP3516789B2 (ja) 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
CN1900195B (zh) * 1998-08-13 2011-06-22 日立化成工业株式会社 电路构件连接用的粘结剂、电路板及其制造方法
AU6731700A (en) * 1999-08-25 2001-03-19 Hitachi Chemical Company, Ltd. Adhesive agent, method for connecting wiring terminals and wiring structure
SG118142A1 (en) * 2001-07-06 2006-01-27 Toray Industries Resin composition adhesive film for semiconductor device and laminated film with metallic foil and semiconductor device using the same
US7216711B2 (en) * 2002-01-08 2007-05-15 Halliburton Eenrgy Services, Inc. Methods of coating resin and blending resin-coated proppant
DE102004064150B4 (de) * 2004-06-29 2010-04-29 Osram Opto Semiconductors Gmbh Elektronisches Bauteil mit Gehäuse mit leitfähiger Beschichtung zum ESD-Schutz
US7608372B2 (en) * 2004-12-13 2009-10-27 Konica Minolta Business Technologies, Inc Electrophotographic photoreceptor, electrophotographic image forming method, electrophotographic image forming apparatus, and processing cartridge
JP2006249276A (ja) 2005-03-11 2006-09-21 Tokyo Electric Power Co Inc:The ポリマー系ナノコンポジットの製造方法
JP4814540B2 (ja) * 2005-03-23 2011-11-16 スタンレー電気株式会社 蛍光体の製造方法
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US7952212B2 (en) * 2006-06-30 2011-05-31 Intel Corporation Applications of smart polymer composites to integrated circuit packaging
KR100831153B1 (ko) * 2006-10-26 2008-05-20 제일모직주식회사 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름
WO2008056639A1 (fr) * 2006-11-10 2008-05-15 Toray Industries, Inc. Composition de pâte pour guide d'ondes optiques et guide d'ondes optiques utilisant celle-ci
JP2008225386A (ja) * 2007-03-15 2008-09-25 Ricoh Co Ltd 画像形成方法および画像形成装置
US8148829B2 (en) * 2009-12-30 2012-04-03 Stmicroelectronics Pte Ltd. Self repairing IC package design

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260918A (ja) * 1999-03-05 2000-09-22 Toshiba Corp ヒートシンク付半導体装置およびその製造方法
JP2005263977A (ja) * 2004-03-18 2005-09-29 Mitsubishi Electric Corp 樹脂組成物、当該樹脂組成物からなる熱伝導シート、当該樹脂組成物からなる熱伝導体を備える半導体装置および当該樹脂組成物からなる熱伝導体の製造方法
JP2007077333A (ja) * 2005-09-15 2007-03-29 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の製造方法、封止用エポキシ樹脂成形材料及び電子部品装置
JP2008153430A (ja) * 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2010109285A (ja) * 2008-10-31 2010-05-13 Shin-Etsu Chemical Co Ltd ヒートシンク用接着剤組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015054885A (ja) * 2013-09-11 2015-03-23 日本ゼオン株式会社 結晶性樹脂組成物

Also Published As

Publication number Publication date
US8492909B2 (en) 2013-07-23
CN102290384A (zh) 2011-12-21
US20110309527A1 (en) 2011-12-22
DE102011077504B4 (de) 2020-07-02
DE102011077504A1 (de) 2011-12-22
JP5532419B2 (ja) 2014-06-25
CN102290384B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5532419B2 (ja) 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
US7602051B2 (en) Thermally conductive resin sheet and power module using the same
JP4046120B2 (ja) 絶縁シートの製造方法およびパワーモジュールの製造方法
JP5340202B2 (ja) 熱硬化性樹脂組成物、ｂステージ熱伝導性シート及びパワーモジュール
JP2008153430A (ja) 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP2001348488A (ja) 熱伝導性樹脂組成物、プリプレグ、放熱性回路基板及び放熱性発熱部品
US20110058342A1 (en) Semiconductor Device
JP2011178894A (ja) 熱硬化性樹脂組成物、熱伝導性シート及びパワーモジュール
JP5791488B2 (ja) 熱伝導性シート用樹脂組成物、熱伝導性シート及びパワーモジュール
JPWO2012043751A1 (ja) 樹脂組成物
JP6025966B2 (ja) 熱伝導性絶縁シート、パワーモジュール及びその製造方法
JP2014152299A (ja) 熱硬化性樹脂組成物、熱伝導性樹脂シート、その製造方法及びそれを備えるパワーモジュール
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
JP5391530B2 (ja) 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
JP2017098376A (ja) 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
JP2016155946A (ja) 熱硬化性樹脂組成物、熱伝導性樹脂シート、回路基板及びパワーモジュール
JP2014103257A (ja) 電子部品装置の製造方法、及び、電子部品装置
JP5274007B2 (ja) 熱伝導性樹脂シートおよびこれを用いたパワーモジュール
WO2019112048A1 (ja) 積層体及び電子装置
JP2011249465A (ja) 半導体モジュールの製造方法
JP5509461B2 (ja) パワー半導体装置およびその製造方法
JP2008010897A (ja) 絶縁シートおよびこれを用いたパワーモジュール
JP6572643B2 (ja) 熱伝導性シート、熱伝導性シートの硬化物および半導体装置
KR20220129549A (ko) 열전도성 시트, 적층체, 및 반도체 장치
JP7139600B2 (ja) 熱伝導性絶縁接着シート、および該シートの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5532419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250