JP5944688B2 - パワーモジュール半導体装置 - Google Patents

パワーモジュール半導体装置 Download PDF

Info

Publication number
JP5944688B2
JP5944688B2 JP2012035770A JP2012035770A JP5944688B2 JP 5944688 B2 JP5944688 B2 JP 5944688B2 JP 2012035770 A JP2012035770 A JP 2012035770A JP 2012035770 A JP2012035770 A JP 2012035770A JP 5944688 B2 JP5944688 B2 JP 5944688B2
Authority
JP
Japan
Prior art keywords
semiconductor device
power module
resin layer
ceramic substrate
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012035770A
Other languages
English (en)
Other versions
JP2013172044A (ja
Inventor
浩隆 大嶽
浩隆 大嶽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012035770A priority Critical patent/JP5944688B2/ja
Publication of JP2013172044A publication Critical patent/JP2013172044A/ja
Application granted granted Critical
Publication of JP5944688B2 publication Critical patent/JP5944688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、パワーモジュール半導体装置に関し、特に、反り量を低減化可能なパワーモジュール半導体装置に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスの特徴として、従来のＳｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などの従来のＳｉパワーデバイスでは、動作可能な温度範囲が１５０℃程度までである。
しかしながら、ＳｉＣパワーデバイスでは、理論的に、約６００℃まで動作可能である。
従来のＳｉパワーモジュールでは、Ｓｉパワーデバイスのロスが相対的に大きく、発熱の問題から大きなパワーを出力することができない。大きなパワーを出力することができない分、パワーモジュールの熱抵抗は大きくても許容できるため、パワーモジュールが厚く形成されていても良く、パワーモジュールの小型化に限界があった。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するための薄型パワーモジュールの設計は必須である。
これらのＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
また、ソース電極に対してワイヤボンディング技術を適用するＳｉＣパワーデバイスの構造も開示されている（例えば、特許文献２参照。）。
特開２００５−１８３４６３号公報 特開２００７−３０５９６２号公報
従来のＳｉパワーモジュールでは、Ｓｉデバイスの規格化オン抵抗が大きいため、抵抗低減のためにチップサイズを大きくしなくてはならず、モジュール全体の面積も大きかった。そのため、モジュールの反りが起こりやすく、この反りを抑えるために、内蔵する基板が厚くなり、モジュール全体の厚さも設計上厚くなっていた。また、高温時にＳｉデバイスが熱暴走する性質から、高温動作は不可能であった。
ＳｉＣパワーモジュールでは、小型化の点で薄型パワーモジュールが求められている。ＳｉＣパワーモジュールでは、ＳｉＣデバイスのチップ面積が小さくなるために、熱抵抗が下がりにくく、また、高温動作も求められるため、薄型パワーモジュールの部材の反りが問題となる。
本発明の目的は、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、セラミック基板と、前記セラミック基板の表面上に配置された第１部材と、前記セラミック基板の裏面上に配置された第２部材とを備え、前記第１部材は、前記セラミック基板の表面上に配置された第１銅プレート層の第１パターンと、前記第１パターン上に配置された第１半導体デバイスと、前記第１半導体デバイス上に配置された第１柱状電極と、前記セラミック基板の表面上に、前記第１銅プレート層、前記第１半導体デバイスおよび前記第１柱状電極を被覆して配置された第１樹脂層とを備え、前記第２部材は、前記セラミック基板の裏面上に前記第１銅プレート層の領域と略同じ大きさの領域に配置された第２銅プレート層と、前記セラミック基板の裏面上に配置される第２樹脂層とを備え、前記第１部材の発生応力と、前記第２部材の発生応力がバランスするように、前記第１部材と前記第２部材の線熱膨張係数を調整するパワーモジュール半導体装置が提供される。
本発明によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
第１の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 第１の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図１および図２のＩ−Ｉ線に沿う第１の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 図１〜図３に対応するインバータの模式的回路構成図。 第２の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 第３の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 第４の実施の形態に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図９に対応するインバータの模式的回路構成図。 第１〜第４の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 第１〜第４の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。 第１〜第４の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータの模式的回路構成図。 第１〜第４の実施の形態に係るパワーモジュール半導体装置に適用される柱構造材料、樹脂材料の物理定数例。 第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的鳥瞰構造図。 第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的裏面構造図。 第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的上面構造図。 第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的上面内部詳細構造図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（半導体装置の構成）
第１の実施の形態に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図１に示すように表される。また、第１の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成は、図２に示すように表される。図１および図２のＩ−Ｉ線に沿う第１の実施の形態に係るパワーモジュール半導体装置１の模式的断面構造は、図３に示すように表される。また、図１〜図３に対応するインバータの模式的回路構成は、図４に示すように表される。
第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１部材と、セラミック基板１０の裏面上に配置された第２部材とを備える。ここで、第１部材の発生応力と、第２部材の発生応力がバランスするように、第１部材と第２部材の線熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）を調整する。
第１部材は、図１〜図４に示すように、第１銅プレート層１０ａの第１パターンＤ（Ｋ１）と、第１半導体デバイスＱ１と、第１柱状電極２０1と、第１樹脂層１２ｕとを備える。
第２部材は、図１〜図４に示すように、第２銅プレート層１０ｂと、第２樹脂層１２ｄとを備える。
第１銅プレート層１０ａの第１パターンＤ（Ｋ１）は、セラミック基板１０の表面上に配置されている。第１半導体デバイスＱ１は、第１パターンＤ（Ｋ１）上に配置されている。第１柱状電極２０1は、半導体デバイスＱ１上に配置されている。第１樹脂層１２ｕは、セラミック基板１０の表面上に、第１銅プレート層１０ａ、半導体デバイスＱ１および第１柱状電極２０1を被覆して配置されている。
第１の実施の形態に係るパワーモジュール半導体装置１において、半導体デバイスＱ１・Ｑ４は、例えば、ＳｉＣＭＯＳトランジスタで形成され、ダイオードＤ１・４は、例えば、ＳｉＣショットキーバリアダイオード（ＳＢＤ：Scottky Barrier Diode）で形成されている。
第２銅プレート層１０ｂは、セラミック基板１０の裏面上に配置されている。第２樹脂層１２ｄは、セラミック基板１０の裏面上に配置されている。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第１パターンＤ（Ｋ１）上に第１半導体デバイスＱ１に隣接して配置された第１ダイオードＤ１を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第１柱状電極２０1上に配置され、かつ第１ダイオードＤ１のアノード電極Ａ１に接続された第１上面板電極２２1を備えていても良い。ここで、アノード電極Ａ１は、図示は省略されているが、第１ダイオードＤ１上に第１柱状電極２０1と同様に柱状電極構造で形成されており、第１柱状電極２０1と面一になるように柱の高さが調整されている。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第１銅プレート層１０ａの第２パターンＤ（Ｋ４）上に配置された第２半導体デバイスＱ４を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第２パターンＤ（Ｋ４）上に第２半導体デバイスＱ４に隣接して配置された第２ダイオードＤ４を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第２半導体デバイスＱ４上に配置された第２柱状電極２０4を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第２柱状電極２０4上に配置され、かつ第２ダイオードＤ４のアノード電極Ａ４に接続された第２上面板電極２２4を備えていても良い。ここで、アノード電極Ａ４は、図示は省略されているが、第２ダイオードＤ４上に第１柱状電極２０1と同様に柱状電極構造で形成されており、第２柱状電極２０4と面一になるように柱の高さが調整されている。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第２パターンＤ（Ｋ４）上に配置された配線兼ＣＴＥ調整用の第３柱状電極１８1を備えていても良い。
また、第１上面板電極２２1は、図３に示すように、第３柱状電極１８1に接続されていても良い。ここで、第１上面板電極２２1は、図３に示すように、第１柱状電極２０1と面一になるように柱の高さが調整されている。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第１銅プレート層１０ａの第３パターンＥＰ上に配置された配線兼ＣＴＥ調整用の第４柱状電極１８4を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１〜図４に示すように、第１パターンＤ（Ｋ１）はドレイン端子電極Ｐに接続され、第２パターンＤ（Ｋ４）は出力端子電極Ｏに接続され、第３パターンＥＰは、接地電位端子電極Ｎに接続される。
また、第１の実施の形態に係るパワーモジュール半導体装置１において、図３に示すように、第１樹脂層１２ｕの厚さＨ１は、第２樹脂層１２ｄの厚さＨ２よりも厚く形成されている。
また、セラミック基板１０の表面上に配置された第１部材の線熱膨張係数ＣＴＥｕは、セラミック基板１０の裏面上に配置された第２部材の線熱膨張係数ＣＴＥｄよりも低く形成されている。セラミック基板１０の表面上に配置された部材の発生応力と、セラミック基板１０の裏面上に配置された部材の発生応力がバランスするように、セラミック基板１０の表面上に配置された第１部材と裏面上に配置された第２部材のＣＴＥを調整するためである。
例えば、セラミック基板１０は、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
また、第１柱状電極２０1は、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
また、第１上面板電極２２1は、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
また、第２柱状電極２０4は、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
また、第１樹脂層１２ｕおよび第２樹脂層１２ｄは、トランスファモールド樹脂で形成されていても良い。第１樹脂層１２ｕおよび第２樹脂層１２ｄは、エポキシ系樹脂若しくはシリコーン系樹脂で形成されていても良い。
特に、第１樹脂層１２ｕおよび第２樹脂層１２ｄとして、シリコーン系樹脂を適用する場合には、第１柱状電極２０1・第１上面板電極２２1・第２柱状電極２０4には、コスト面および電気抵抗率の面から、Ｃｕなどを適用しても良い。
第１の実施の形態に係るパワーモジュール半導体装置１に適用される柱構造材料、樹脂材料の物理定数例は、図１４に示すように表される。図１４において、樹脂の各物理定数例は、必要部分のみを表示している。
ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。
このような理由から、ＣｕＭｏが、図１４に示す材料の中では、最も適している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、セラミック基板１０と、第１樹脂層１２ｕと、第２樹脂層１２ｄと、複数の半導体チップＱ１・Ｑ４と、第１低ＣＴＥ部材２０1・２０4とを備えていても良い。
ここで、第１樹脂層１２ｕは、セラミック基板１０の表面上に配置され、第１の厚さＨ１を有する。第２樹脂層１２ｄは、セラミック基板１０の裏面上に配置され、第１の厚さＨ１よりも薄い第２の厚さＨ２を有する。
複数の半導体チップＱ１・Ｑ４は、セラミック基板１０の表面上に、セラミック基板１０の厚み方向から見た平面視で離間した位置に配置され、第１樹脂層１２ｕにより樹脂モールドされている。
第１低ＣＴＥ部材２０1・２０4は、それぞれ異なる複数の半導体チップＱ１・Ｑ４上に配置され、第１樹脂層１２ｕのＣＴＥ値よりも低いＣＴＥ値を有する。
第１の実施の形態に係るパワーモジュール半導体装置１においては、セラミック基板１０の表面側のＣＴＥｕを第１樹脂層１２ｕのみの場合と比較して全体として低下させて、セラミック基板１０の表面側と裏面側の応力がバランスさせることができる。
また、第１の実施の形態に係るパワーモジュール半導体装置１においては、複数の半導体チップＱ１・Ｑ４上に第１低ＣＴＥ部材２０1・２０4を配置することにより、放熱特性を向上することもできる。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図２に示すように、導電層１０ａと、第２低ＣＴＥダミー部材６０・６２とを備えていても良い。
ここで、導電層１０ａはセラミック基板１０上に配置される。
第２低ＣＴＥダミー部材６０・６２は、導電層１０ａ上の、複数の半導体チップＱ１・Ｑ４が配置された位置以外の箇所に配置され、第１低ＣＴＥ部材２０1・２０4のＣＴＥ値と異なるＣＴＥ値を有する。ここで、第２低ＣＴＥダミー部材６０・６２は、導電層１０ａ上に半田で付けると、半田応力でセラミック基板１０が応力を受けるので、例えば、固相拡散接合技術を適用することが望ましい。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、複数の半導体チップ上の第１低ＣＴＥ部材２０1・２０4同士を接続する上面板電極２２1・２２4を備えていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、第１低ＣＴＥ部材２０1・２０4と第２低ＣＴＥダミー部材６０・６２とを接続する上面板電極２２1・２２4を備えていても良い。図２においては、上面板電極２２1・２２4は、第２低ＣＴＥダミー部材６０・６２とは接続されていないが、上面板電極２２1・２２4を延在させることによって、第１低ＣＴＥ部材２０1・２０4と第２低ＣＴＥダミー部材６０・６２とを接続することも可能である。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図２に示すように、第２低ＣＴＥダミー部材６０・６２を、セラミック基板１０の厚み方向から見た平面視で、セラミック基板１０の中心のＹ−Ｙ線に対して線対称の位置に配置しても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１若しくは図２に示すように、上面板電極２２1・２２4が、セラミック基板１０の厚み方向から見た平面視で、セラミック基板１０の中心を通るＸ−Ｘ線を跨ぐように配置しても良い。
第１の実施の形態に係るパワーモジュール半導体装置１においては、パワーモジュール半導体装置１の表裏に発生する応力のバランスを取るために、必要の無いものも敢えてパワーモジュール半導体装置１のモジュールパッケージ内に構成要件として、導入しても良い。すなわち、パワーモジュール半導体装置１の表裏に発生する応力のバランスを取るために、図２に示すように、ＣＴＥ調整用のダミー部材６０・６２を備えていても良い。ここで、ダミー部材６０・６２は必ずしも金属材料で形成されていなくてもよく、例えば、エポキシ系樹脂若しくはシリコーン系樹脂を用いて柱構造に形成されていても良い。また、同様に、反り量を低減させる目的で、上面板電極２２1・２２4を必要以上に張り出させて形成しても良い。
第１の実施の形態に係るパワーモジュール半導体装置１においては、半導体デバイスＱ１・Ｑ４（ＳｉＣチップ）上の柱状電極２０１・２０4、上面板電極２２１・２２4、および反り量低減の目的で新たに配置された低ＣＴＥ部材を備えるトランスファーモールドモジュールが形成されている。ここで、反り量低減の目的で新たに配置された低ＣＴＥ部材とは、ＣＴＥ調整用の第３柱状電極１８1・第４柱状電極１８4、第１樹脂層１２ｕおよび第２樹脂層１２ｄ、ＣＴＥ調整用のダミー部材６０・６２などである。ここで、ＣＴＥ調整用の第３柱状電極１８1・第４柱状電極１８4は、必要以上の大きさに設計しても良い。
第１の実施の形態に係るパワーモジュール半導体装置１においては、モジュール上面側の低ＣＴＥ材料占有率を増やして、反り量を低減化することができる。
第１の実施の形態に係るパワーモジュール半導体装置１においては、ＳｉＣ半導体デバイスＱ１・Ｑ４、セラミック基板１０、ソース側の柱状電極２０１・２０4および上面板電極２２１・２２4を使用している。これらの部材は、トランスファーモール樹脂よりも低ＣＴＥの部材で形成される。
また、電極として使用しない柱構造・上面板構造を使用しても良い。これらの部材は、トランスファーモール樹脂よりも低ＣＴＥの部材で形成される。
第１の実施の形態に係るパワーモジュール半導体装置１においては、ＣＴＥの値がトランスファーモール樹脂よりも相対的に小さい材料をソース柱状電極２０1・２０4、上面板電極２２1・２２4、および反りを低減させる目的で新たに導入した補強材（１８1・１８
4）に使用する。ここで、補強材部分は、電極構造を兼任しても良く、あるいは別の樹脂で形成しても良い。
補強材部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
上面板電極２２１・２２4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ソース柱状電極２０１・２０4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ここで、表面に露出した上面板電極２２１・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約６ｍｍである。
第１の実施の形態に係るパワーモジュール半導体装置１においては、モジュール内セラミック基板１０上に存在する低ＣＴＥ材料の占有率を相対的に上昇する。
第１の実施の形態に係るパワーモジュール半導体装置１においては、樹脂よりも相対的に低ＣＴＥの値を有する部材をセラミック基板上に配置することで、モールド成型後、降温中に発生する反り量を低減することができる。
第１の実施の形態に係るパワーモジュール半導体装置１においては、樹脂よりも相対的に高熱伝導率の値を有する部材を使用することで、パワーモジュールの上面からの放熱も見込むことができ、ヒートスプレッダ（裏面Ｃｕ板）、基板に求められる熱抵抗に余裕ができ、設計の自由度を上げることができる。
樹脂の部分が大きいとモールドパッケージが反りやすく、歪むが、第１の実施の形態に係るパワーモジュール半導体装置１においては、補強材を入れ、樹脂の占有率を相対的に下げることもできる。
パワーモジュール半導体装置１の小型・軽量化のための第１の手段として、ＳｉＣパワーＭＯＳＦＥＴを使用して、チップを小型化することができる。ＳｉＣパワーＭＯＳＦＥＴでは、規格化オン抵抗がＳｉパワーＭＯＳＦＥＴの約１／１０である。このため、同じオン抵抗を有するデバイスを比較すると、ＳｉＣパワーＭＯＳＦＥＴのチップ面積は、ＳｉパワーＭＯＳＦＥＴの約１／１０となる。
パワーモジュール半導体装置１の小型・軽量化のための第２の手段として、セラミック基板の薄型化を図ることができる。一般に使用されているセラミック基板としてＡｌＮでは、曲げ強度が小さく、薄くすると割れてしまう。したがって、セラミック基板としてＳｉＮを使用することが望ましい。ＳｉＮのメリットとして、曲げ強度が大きく、薄くしても割れにくいという特徴がある。一方、ディメリットとして、ＳｉＮは熱伝導率がＡｌＮよりも悪く、ＣＴＥがＡｌＮよりも大きい。ここで、具体的な数値例をあげると、ＡｌＮの曲げ強度は、約４００ＧＰａであるのに対して、ＳｉＮの曲げ強度は、約８５０ＧＰａである。一方、ＳｉＮの熱伝導率は、約３５Ｗ／ｍＫであるのに対して、ＡｌＮの熱伝導率は、約１７０Ｗ／ｍＫである。また、ＳｉＮのＣＴＥは、約８５０ｐｐｍ／℃であるのに対して、ＡｌＮのＣＴＥは、約５．７ｐｐｍ／℃である。
以上より、ＳｉＣパワーＭＯＳＦＥＴをＳｉＮ系セラミック基板上に実装することによって、パワーモジュール半導体装置１の小型化を実現可能であるが、ＳｉＮのＣＴＥが大きいために、パワーモジュールの反り量が抑制する必要がある。
また、特に、ＳｉＣパワーＭＯＳＦＥＴを使用する際、熱抵抗Ｒthの増加を抑制する必要がある。この点を以下に説明する。ここで、熱抵抗Ｒthは、以下の（１）式で表される。

Ｒth＝Σ（各部材の熱抵抗Ｒn）＝Σ（各部材の熱抵抗率×厚さ／面積） …（１）

ここで、熱抵抗率は、熱伝導率χの逆数１／χで表される。例えば、Ｓｉの熱伝導率χは、約１５０Ｗ／ｍＫであり、ＳｉＣの熱伝導率χは、約４５０Ｗ／ｍＫである。ＳｉＣの熱伝導率χは、Ｓｉに比べて３倍であるため、熱抵抗率は１／３となるが、同じオン抵抗を有するデバイスを比較するために、ＳｉＣパワーＭＯＳＦＥＴのチップ面積を、ＳｉパワーＭＯＳＦＥＴの約１／１０とすると、熱抵抗Ｒthは、（１０／３）倍となり、ＳｉＣを半導体材料として使用すると、ＳｉＣパワー半導体モジュールの熱抵抗Ｒthは増大する。一方、ＳｉＣは、高温動作可能であるため、熱抵抗Ｒthが増大したとしても使用可能ではあるが、熱破壊の限界は存在する。
よって、ＳｉＣパワー半導体モジュールに適用する基板の薄型化などにより、ＳｉＣパワー半導体モジュール全体の熱抵抗Ｒthの低減を図ることが望ましい。ＳｉＣパワーＭＯＳＦＥＴを使用する際、熱抵抗Ｒthの増加を抑制する必要があるからである。
モジュール反り量の低減のための第１の方策として、セラミック基板材料としてＣＴＥの低いものを選択するか、或いはセラミック基板の厚さを増加して同じ応力に対する変位量を低減することが可能である。しかしながら、例えば、セラミック材料としてＡｌＮを使用すると、曲げ強度が小さく、薄くすると割れてしまう。
モジュール反り量の第２の方策として、セラミック基板の上面側および下面側に配置される部材による発生応力のバランスを取ることが望ましい。すなわち、セラミック基板の上面側および下面側に配置される部材のＣＴＥのバランスを取ることが可能である。ここで、セラミック基板の下面側に配置される部材の厚さを厚く形成すると、パワー半導体モジュールの熱抵抗Ｒthが増加するため、得策ではない。
そこで、第１の実施の形態に係るパワーモジュール半導体装置１においては、セラミック基板１０の上面側に配置される第１部材として、ＣＴＥの低い材料を適用することによって、結果として、セラミック基板１０の上面側に配置される第１部材のＣＴＥを低減している。セラミック基板１０の上面側に配置される第１部材の対象としては、金属柱・上面板、ＣＴＥの調整のためにのみ配置されるＣＴＥ調整部材などである。ここで、金属柱・上面板の材料としては、例えば、ＣｕＭｏなどを適用可能である。また、ＣＴＥの調整のためにのみ配置されるＣＴＥ調整部材としては、例えば、異なるＣＴＥの値を有するエポキシ系樹脂やシリコーン系樹脂などの配置構造、或いは異なるＣＴＥの値を有する金属柱の延長・追加構造などである。例えば、エポキシ系樹脂のＣＴＥの値ＣＴＥ（Ｅ）とシリコーン系樹脂のＣＴＥの値ＣＴＥ（Ｓ）を比較すると、ＣＴＥ（Ｅ）＜ＣＴＥ（Ｓ）である。具体的な数値例は、ＣＴＥ（Ｅ）は、約１２ｐｐｍ／℃であり、ＣＴＥ（Ｓ）は、約４４ｐｐｍ／℃である。また、例えば、ガラス繊維材料を添加することによって、シリコーン系樹脂のＣＴＥの値ＣＴＥ（Ｓ）を調整することも可能である。
第１の実施の形態によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
[第２の実施の形態]
第２の実施の形態に係るパワーモジュール半導体装置１は、図５に示すように表される。第２の実施の形態に係るパワーモジュール半導体装置１において、第１樹脂層１２ｕは、第３樹脂層１２ａと第３樹脂層１２ａ上に積層された第４樹脂層１２ｂとを備える。ここで、第３樹脂層１２ａの線熱膨張係数は、第４樹脂層１２ｂの線熱膨張係数よりも小さい。
エポキシ系樹脂において、ガラスフィラーの含有量を調整することによって、ＣＴＥ２＜ＣＴＥ１のように、樹脂１、樹脂２で異なるＣＴＥを実現することができる。例えば、ガラスフィラーの含有量を増加すると、ＣＴＥを低くすることができる。
第３樹脂層１２ａおよび第４樹脂層１２ｂは、ガラスフィラーの含有量の異なるエポキシ系樹脂で形成されていても良い。ここで、第３樹脂層１２ａのガラスフィラーの含有量は、第４樹脂層１２ｂのガラスフィラーの含有量よりも多くなるように形成されていても良い。
また、第２の実施の形態に係るパワーモジュール半導体装置１において、第３樹脂層１２ａおよび第４樹脂層１２ｂの積層構造からなる第１樹脂層１２ｕの厚さは、第２樹脂層１２ｄの厚さよりも厚く形成されている。
また、セラミック基板１０の表面上に配置された部材の線熱膨張係数ＣＴＥｕは、セラミック基板１０の裏面上に配置された部材の線熱膨張係数ＣＴＥｄよりも低く形成されている。セラミック基板１０の表面上に配置された部材の発生応力と、セラミック基板１０の裏面上に配置された部材の発生応力がバランスするように、セラミック基板１０の表面上に配置された部材と裏面上に配置された部材のＣＴＥを調整するためである。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
第２の実施の形態によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
[第３の実施の形態]
第３の実施の形態に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図６に示すように表される。また、第３の実施の形態の変形例に係るパワーモジュール半導体装置の模式的平面パターン構成は、図７に示すように表される。図６および図７のゲートドライバ端子ＧＤ１・ＧＤ４が延伸する方向に沿う模式的断面構造は、図８に示すように表される。また、図６〜図８に対応するインバータの模式的回路構成は、図１０に示すように表される。
第３の実施の形態に係るパワーモジュール半導体装置１は、図６〜図８および図１０に示すように、セラミック基板１０の表面上に配置され、第１半導体デバイスＱ１を駆動するゲートドライバＧＤＲ１を備える。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図６〜図８および図１０に示すように、セラミック基板１０の表面上に配置され、第２半導体デバイスＱ４を駆動するゲートドライバＧＤＲ４を備えていても良い。
ここで、ゲートドライバ端子ＧＤ１は、例えば、フィードバック端子ＦＢ、電源電圧端子Ｖcc、信号入力端子Ｖinおよび共通端子ＣＯＭを備え、ゲートドライバ端子ＧＤ４は、エラー出力端子Ｆo、端子Ｇnd、コンデンサ入力端子Ｃin、信号入力端子Ｖinおよび電源電圧端子Ｖccを備えていても良く、ハーフブリッジ回路の動作制御に必要な別の機能を持つ端子に接続されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、ゲートドライバＧＤＲ１・ＧＤＲ４のパッケージ材は、ＣＴＥ調整用のエポキシ系樹脂もしくはシリコーン系樹脂で形成されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、第１樹脂層１２ｕの厚さＨ１は、第２樹脂層１２ｄの厚さＨ２よりも厚く形成されている。
また、セラミック基板１０の表面上に配置された部材の線熱膨張係数ＣＴＥｕは、セラミック基板１０の裏面上に配置された部材の線熱膨張係数ＣＴＥｄよりも低く形成されている。セラミック基板１０の表面上に配置された部材の発生応力と、セラミック基板１０の裏面上に配置された部材の発生応力がバランスするように、セラミック基板１０の表面上に配置された部材と裏面上に配置された部材のＣＴＥを調整するためである。
また、第３の実施の形態に係るパワーモジュール半導体装置１において、第１樹脂層１２ｕは、第２の実施の形態と同様に、第３樹脂層１２ａおよび第４樹脂層１２ｂの積層構造で形成されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図７に示すように、導電層１０ａと、第２低ＣＴＥダミー部材６４・６６とを備えていても良い。
ここで、導電層１０ａはセラミック基板１０上に配置される。
第２低ＣＴＥダミー部材６４・６６は、導電層１０ａ上の、複数の半導体チップＱ１・Ｑ４が配置された位置以外の箇所に配置され、第１低ＣＴＥ部材２０1・２０4のＣＴＥ値と異なるＣＴＥ値を有する。ここで、第２低ＣＴＥダミー部材６４・６６は、導電層１０ａ上に半田で付けると、半田応力でセラミック基板１０が応力を受けるので、例えば、固相拡散接合技術を適用することが望ましい。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、複数の半導体チップ上の第１低ＣＴＥ部材２０1・２０4同士を接続する上面板電極２２1・２２4を備えていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、第１低ＣＴＥ部材２０1・２０4と第２低ＣＴＥダミー部材６４・６６とを接続する上面板電極２２1・２２4を備えていても良い。図７においては、上面板電極２２1・２２4は、第２低ＣＴＥダミー部材６４・６６とは接続されていないが、上面板電極２２1・２２4を延在させることによって、第１低ＣＴＥ部材２０1・２０4と第２低ＣＴＥダミー部材６４・６６とを接続することも可能である。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図７に示すように、第２低ＣＴＥダミー部材６４・６６を、セラミック基板１０の厚み方向から見た平面視で、セラミック基板１０の中心のＹ−Ｙ線に対して線対称の位置に配置しても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置１は、図６若しくは図７に示すように、上面板電極２２1・２２4が、セラミック基板１０の厚み方向から見た平面視で、セラミック基板１０の中心を通るＸ−Ｘ線を跨ぐように配置しても良い。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
第３の実施の形態によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
[第４の実施の形態]
第４の実施の形態に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図９に示すように表される。また、図９に対応するインバータの模式的回路構成は、図１０と同様に表される。第４の実施の形態に係るパワーモジュール半導体装置１は、第３の実施の形態とは異なる的平面パターン構成を備える。
第４の実施の形態に係るパワーモジュール半導体装置１は、図９および図１０に示すように、セラミック基板１０の表面上に配置され、第１半導体デバイスＱ１を駆動するゲートドライバＧＤＲ１を備える。
また、第４の実施の形態に係るパワーモジュール半導体装置１は、図９および図１０に示すように、セラミック基板１０の表面上に配置され、第２半導体デバイスＱ４を駆動するゲートドライバＧＤＲ４を備えていても良い。
ここで、ゲートドライバ端子ＧＤ１は、例えば、フィードバック端子ＦＢ、電源電圧端子Ｖcc、信号入力端子Ｖinおよび共通端子ＣＯＭを備え、ゲートドライバ端子ＧＤ４は、エラー出力端子Ｆo、接地端子Ｇnd、コンデンサ入力端子Ｃin、信号入力端子Ｖinおよび電源電圧端子Ｖccを備えていても良い。
また、第４の実施の形態に係るパワーモジュール半導体装置１において、ゲートドライバＧＤＲ１・ＧＤＲ４のパッケージ材は、ＣＴＥ調整用のエポキシ系樹脂もしくはシリコーン系樹脂で形成されていても良い。
また、第４の実施の形態に係るパワーモジュール半導体装置１において、第１樹脂層１２ｕの厚さは、第２樹脂層１２ｄの厚さよりも厚く形成されている。
また、セラミック基板１０の表面上に配置された部材の線熱膨張係数ＣＴＥｕは、セラミック基板１０の裏面上に配置された部材の線熱膨張係数ＣＴＥｄよりも低く形成されている。セラミック基板１０の表面上に配置された部材の発生応力と、セラミック基板１０の裏面上に配置された部材の発生応力がバランスするように、セラミック基板１０の表面上に配置された部材と裏面上に配置された部材のＣＴＥを調整するためである。
また、第４の実施の形態に係るパワーモジュール半導体装置１において、第１樹脂層１２ｕは、第２の実施の形態と同様に、第３樹脂層１２ａおよび第４樹脂層１２ｂの積層構造で形成されていても良い。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
第４の実施の形態によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
（半導体デバイスの構成例）
第１〜第４の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００（Ｑ１・Ｑ４）の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１１に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図１１では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴなどで構成されていても良い。
また、第１〜第４の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００（Ｑ１・Ｑ４）には、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第１〜第４の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、第１〜第４の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
第１〜第４の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１２に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図１２に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図１２の構成例では、図示を省略しているが、図１１或いは、図１２の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図１２に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。
（半導体装置を適用した応用例）
次に、図１３を参照して、第１〜第４の実施の形態に係るパワーモジュール半導体装置１を用いて構成した３相交流インバータについて説明する。
図１３に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
第１〜第４の実施の形態に係るパワーモジュール半導体装置１では、図１３のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
（実装構造例）
第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的鳥瞰構造は、図１５に示すように表される。実際は、ダイオードＤ４、半導体デバイスＱ４、柱状電極１８4の上のこれらの上面を導通させる上面板電極と、モールド樹脂が存在するが、ここでは、図示を省略している。また、第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的裏面構造は、図１６に示すように表され、模式的上面構造は、図１７に示すように表される。また、第１の実施の形態に係るパワーモジュール半導体装置の実装構造の模式的上面内部詳細構造は、図１８に示すように表される。
第１の実施の形態に係るパワーモジュール半導体装置の実装構造においては、図１５および図１８に示すように、半導体デバイスＱ１・Ｑ４が２チップずつ配置し、かつ並列接続している。すなわち、半導体デバイスＱ１では、２チップのゲートセンス電極はゲート信号端子電極Ｇ１にワイヤボンディング接続され、２チップのソースセンス電極はソース信号端子電極Ｓ１にワイヤボンディング接続されている。同様に、半導体デバイスＱ４では、２チップのゲートセンス電極はゲート信号端子電極Ｇ４にワイヤボンディング接続され、２チップのソースセンス電極はソース信号端子電極Ｓ４にワイヤボンディング接続されている。
第１の実施の形態に係るパワーモジュール半導体装置の実装構造においては、図１５に示すように、２チップの半導体デバイスＱ１、ダイオードＤ１および柱状電極１８1上には、上面板電極２２1が配置されている。同様に、図１５においては図示を省略しているが、２チップの半導体デバイスＱ４、ダイオードＤ４および柱状電極１８4上には、上面板電極２２4が配置される。
第１の実施の形態に係るパワーモジュール半導体装置の実装構造の裏面には、図１６に示すように、ヒートスプレッダとして機能する銅プレート層１０ｂが露出している。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
以上説明したように、本発明によれば、薄型ＳｉＣパワーモジュールの反り量を低減化したパワーモジュール半導体装置を提供することができる。
[その他の実施の形態]
上記のように、第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュール半導体装置は、ＳｉＣパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能であり、車載・太陽電池・産業機器・民生機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１…パワーモジュール半導体装置
１０…セラミック基板
１０ａ、１０ｂ…銅プレート層
１２、１２ｕ、１２ｄ、１２ａ、１２ｂ…樹脂層
１８1、１８4、２０1、２０4…柱状電極
２２1、２２4…上面板電極
２４…ｎ+ドレイン領域
２６…半導体基板
２８…ｐベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４４…層間絶縁膜
４６…蓄電池（Ｅ）
４８…コンバータ
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
６０、６２、６４、６６…ダミー部材
１００、Ｑ１、Ｑ４…半導体デバイス（ＳｉＣＭＯＳＦＥＴ、半導体チップ）
Ｄ１〜Ｄ６…ダイオード
ＧＰ…ゲートパッド電極
ＳＰ…ソースパッド電極
ＧＤ１、ＧＤ４…ゲートドライバ端子
ＧＤＲ１、ＧＤＲ４…ゲートドライバ
Ｐ…ドレイン端子電極
Ｎ…接地電位端子電極
Ｏ、Ｕ、Ｖ、Ｗ…出力端子電極
Ｇ１、Ｇ４…ゲート信号端子電極
Ｓ１、Ｓ４…ソース信号端子電極
Ａ１、Ａ４…アノード電極
Ｋ１、Ｋ４…カソード電極
Ｄ（Ｋ１）、Ｄ（Ｋ４）…ドレイン電極パターン
ＥＰ…接地パターン
ＦＢ…フィードバック端子
Ｖcc…電源電圧端子
Ｖin…信号入力端子
ＣＯＭ…共通端子
Ｆo…エラー出力端子
Ｇnd…接地端子
Ｃin…コンデンサ入力端子

Claims (32)

  1. セラミック基板と、
    前記セラミック基板の表面上に配置された第１部材と、
    前記セラミック基板の裏面上に配置された第２部材と
    を備え、
    前記第１部材は、前記セラミック基板の表面上に配置された第１銅プレート層の第１パターンと、前記第１パターン上に配置された第１半導体デバイスと、前記第１半導体デバイス上に配置された第１柱状電極と、前記セラミック基板の表面上に、前記第１銅プレート層、前記第１半導体デバイスおよび前記第１柱状電極を被覆して配置された第１樹脂層とを備え、
    前記第２部材は、前記セラミック基板の裏面上に前記第１銅プレート層の領域と略同じ大きさの領域に配置された第２銅プレート層と、前記セラミック基板の裏面上に配置される第２樹脂層とを備え、
    前記第１部材の発生応力と、前記第２部材の発生応力がバランスするように、前記第１部材と前記第２部材の線熱膨張係数を調整することを特徴とするパワーモジュール半導体装置。
  2. 前記セラミック基板の側面および裏面の少なくとも一部は、前記第１樹脂層とは別の樹脂層である前記第２樹脂層によって覆われることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  3. 前記第１パターン上に前記第１半導体デバイスに隣接して配置された第１ダイオードを備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記第１柱状電極上に配置され、かつ前記第１ダイオードのアノード電極に接続された第１上面板電極を備えることを特徴とする請求項３に記載のパワーモジュール半導体装置。
  5. 前記第１銅プレート層の第２パターン上に配置された第２半導体デバイスを備えることを特徴とする請求項４に記載のパワーモジュール半導体装置。
  6. 前記第２パターン上に前記第２半導体デバイスに隣接して配置された第２ダイオードを備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  7. 前記第２半導体デバイス上に配置された第２柱状電極を備えることを特徴とする請求項６に記載のパワーモジュール半導体装置。
  8. 前記第２柱状電極上に配置され、かつ前記第２ダイオードのアノード電極に接続された第２上面板電極を備えることを特徴とする請求項７に記載のパワーモジュール半導体装置。
  9. 前記第２パターン上に配置され、線熱膨張係数調整用の第３柱状電極を備えることを特徴とする請求項５〜８のいずれか１項に記載のパワーモジュール半導体装置。
  10. 前記第１上面板電極は、前記第３柱状電極に接続されたことを特徴とする請求項９に記載のパワーモジュール半導体装置。
  11. 前記第１銅プレート層の第３パターン上に配置され、線熱膨張係数調整用の第４柱状電極を備えることを特徴とする請求項５〜１０のいずれか１項に記載のパワーモジュール半導体装置。
  12. 前記第１パターンはドレイン端子電極に接続され、前記第２パターンは出力端子電極に接続され、前記第３パターンは、接地電位端子電極に接続されることを特徴とする請求項１１に記載のパワーモジュール半導体装置。
  13. 前記第１樹脂層の厚さは、前記第２樹脂層の厚さよりも厚いことを特徴とする請求項１〜１２のいずれか１項に記載のパワーモジュール半導体装置。
  14. 前記セラミック基板の表面上に配置された部材の線熱膨張係数は、前記セラミック基板の裏面上に配置された部材の線熱膨張係数よりも低いことを特徴とする請求項１〜１３のいずれか１項に記載のパワーモジュール半導体装置。
  15. 前記セラミック基板は、ＳｉＮであることを特徴とする請求項１〜１４のいずれか１項に記載のパワーモジュール半導体装置。
  16. 前記第１柱状電極は、ＣｕＭｏであることを特徴とする請求項１〜１５のいずれか１項に記載のパワーモジュール半導体装置。
  17. 前記第１上面板電極は、ＣｕＭｏであることを特徴とする請求項４に記載のパワーモジュール半導体装置。
  18. 前記第２柱状電極は、ＣｕＭｏであることを特徴とする請求項７または８に記載のパワーモジュール半導体装置。
  19. 前記第１樹脂層は、第３樹脂層と前記第３樹脂層上に積層された第４樹脂層とを備えることを特徴とする請求項１〜１１のいずれか１項に記載のパワーモジュール半導体装置。
  20. 前記第４樹脂層の線熱膨張係数は、前記第３樹脂層の線熱膨張係数よりも大きいことを特徴とする請求項１９に記載のパワーモジュール半導体装置。
  21. 前記第３樹脂層および前記第４樹脂層は、ガラスフィラーの含有量の異なるエポキシ系樹脂で形成されたことを特徴とする請求項１９または２０に記載のパワーモジュール半導体装置。
  22. 前記第３樹脂層のガラスフィラーの含有量は、前記第４樹脂層のガラスフィラーの含有量よりも多いことを特徴とする請求項２１に記載のパワーモジュール半導体装置。
  23. 前記セラミック基板の表面上に配置され、前記第１半導体デバイスを駆動するゲートドライバを備え、
    前記ゲートドライバのパッケージ材は、線熱膨張係数調整用のエポキシ系樹脂もしくはシリコーン系樹脂で形成されたことを特徴とする請求項１〜１５のいずれか１項に記載のパワーモジュール半導体装置。
  24. 前記第１上面板電極は、前記第１柱状電極と面一になるように柱の高さが調整されていることを特徴とする請求項４に記載のパワーモジュール半導体装置。
  25. 前記第１樹脂層および前記第２樹脂層は、トランスファモールド樹脂であることを特徴とする請求項１〜２４のいずれか１項に記載のパワーモジュール半導体装置。
  26. 前記第１半導体デバイスには、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスであることを特徴とする請求項１〜２５のいずれか１項に記載のパワーモジュール半導体装置。
  27. セラミック基板と、
    前記セラミック基板の表面上に配置され、第１の厚さを有する第１樹脂層と、
    前記セラミック基板の裏面上に配置され、前記第１の厚さよりも薄い第２の厚さを有する第２樹脂層と、
    前記セラミック基板の表面上に、前記セラミック基板の厚み方向から見た平面視で離間した位置に配置され、前記第１樹脂層により樹脂モールドされた複数の半導体チップと、
    前記複数の半導体チップ上にそれぞれ配置され、前記第１樹脂層よりも線膨張係数の低い第１低ＣＴＥ部材と
    を備え、
    前記第１樹脂層は、第３樹脂層と、前記第３樹脂層上に積層されるとともに前記第３樹脂層よりも線膨張係数が大きい第４樹脂層とからなることを特徴とするパワーモジュール半導体装置。
  28. 前記セラミック基板上に配置された導電層と、
    前記導電層上の、前記複数の半導体チップが配置された位置以外の箇所に配置され、前記第１低ＣＴＥ部材と異なる第２低ＣＴＥ部材と
    を備え、
    前記第２樹脂層は、前記第１樹脂層とは別の樹脂層であることを特徴とする請求項２７に記載のパワーモジュール半導体装置。
  29. 前記第１低ＣＴＥ部材同士を接続する上面板電極を備えることを特徴とする請求項２７または２８に記載のパワーモジュール半導体装置。
  30. 前記第１低ＣＴＥ部材と前記第２低ＣＴＥ部材とを接続する上面板電極を備えることを特徴とする請求項２７または２８に記載のパワーモジュール半導体装置。
  31. 前記第２低ＣＴＥ部材を、前記セラミック基板の厚み方向から見た平面視で、前記セラミック基板の中心に対して線対称の位置に配置することを特徴とする請求項２８に記載のパワーモジュール半導体装置。
  32. 前記上面板電極を、前記セラミック基板の厚み方向から見た平面視で、前記セラミック基板の中心を通る線を跨ぐように配置することを特徴とする請求項２９または３０に記載のパワーモジュール半導体装置。
JP2012035770A 2012-02-22 2012-02-22 パワーモジュール半導体装置 Active JP5944688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012035770A JP5944688B2 (ja) 2012-02-22 2012-02-22 パワーモジュール半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012035770A JP5944688B2 (ja) 2012-02-22 2012-02-22 パワーモジュール半導体装置

Publications (2)

Publication Number Publication Date
JP2013172044A JP2013172044A (ja) 2013-09-02
JP5944688B2 true JP5944688B2 (ja) 2016-07-05

Family

ID=49265798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035770A Active JP5944688B2 (ja) 2012-02-22 2012-02-22 パワーモジュール半導体装置

Country Status (1)

Country Link
JP (1) JP5944688B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP6591808B2 (ja) 2015-07-06 2019-10-16 ローム株式会社 パワーモジュールおよびインバータ装置
JP6897056B2 (ja) 2016-10-20 2021-06-30 富士電機株式会社 半導体装置及び半導体装置製造方法
CN116314045A (zh) 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
WO2022162871A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 両面冷却パワーモジュール
JP2024050019A (ja) * 2022-09-29 2024-04-10 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2849604B2 (ja) * 1990-04-28 1999-01-20 京セラ株式会社 半導体回路基板
JP3260213B2 (ja) * 1993-08-03 2002-02-25 電気化学工業株式会社 回路基板
JP4492448B2 (ja) * 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
CN102484109B (zh) * 2009-08-03 2014-12-10 株式会社安川电机 电力变换装置
JP5370460B2 (ja) * 2011-10-28 2013-12-18 日立金属株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2013172044A (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
WO2013172291A1 (ja) パワーモジュール半導体装置
JP5944688B2 (ja) パワーモジュール半導体装置
US7042086B2 (en) Stacked semiconductor module and assembling method of the same
KR101887199B1 (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
JP6097013B2 (ja) パワーモジュール半導体装置
US20190035771A1 (en) Power module
EP3026701B1 (en) Power module and manufacturing method thereof
WO2019021731A1 (ja) 半導体モジュール
US20180350710A1 (en) Semiconductor device, and power module
US11923266B2 (en) Semiconductor module circuit structure
WO2015012181A1 (ja) パワーモジュールおよびその製造方法
JP6148830B2 (ja) パワーモジュール半導体装置
JP6234393B2 (ja) 電力用半導体装置および電力変換装置
US10658261B2 (en) Semiconductor device
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
US11335660B2 (en) Semiconductor module
WO2019064904A1 (ja) 半導体モジュール
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US11967543B2 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
US20230108517A1 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法
CN116895641A (zh) 半导体器件模块及信号分配组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160526

R150 Certificate of patent or registration of utility model

Ref document number: 5944688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250