JP2849604B2 - 半導体回路基板 - Google Patents
半導体回路基板Info
- Publication number
- JP2849604B2 JP2849604B2 JP11481590A JP11481590A JP2849604B2 JP 2849604 B2 JP2849604 B2 JP 2849604B2 JP 11481590 A JP11481590 A JP 11481590A JP 11481590 A JP11481590 A JP 11481590A JP 2849604 B2 JP2849604 B2 JP 2849604B2
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- resin layer
- semiconductor element
- circuit board
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、所望回路（配線やパッド）が形成された基
板に半導体素子を、搭載・接続した半導体回路基板に関
するものである。
板に半導体素子を、搭載・接続した半導体回路基板に関
するものである。
近年、この種の半導体回路基板は、ハイブリッドICと
して、各種電子機器に多用されている。
して、各種電子機器に多用されている。
従来から、基板に搭載・接続した半導体素子を、外部
衝撃から、さらに製造工程や使用状況の環境から守るた
めに強固に保護することが極めて重要であった。
衝撃から、さらに製造工程や使用状況の環境から守るた
めに強固に保護することが極めて重要であった。
第２図は、従来の半導体回路基板20であるハイブリッ
ドICの断面図である。
ドICの断面図である。
21はセラミック基板であり、22は所望回路パターンで
あり、23は半導体素子であり、24は半導体素子保護用の
熱硬化性樹脂層であり、25はバッファ層であり、26は外
装樹脂層である。
あり、23は半導体素子であり、24は半導体素子保護用の
熱硬化性樹脂層であり、25はバッファ層であり、26は外
装樹脂層である。
セラミック基板21上に厚膜手法で所望の回路パターン
22が形成されている。この回路パターン22は半導体素子
23が接続されるパッドを含んでいる。半導体素子23は回
路パターン22のパッドにフェースボンディングやワイヤ
ボンディングで接続されている。さらに半導体素子23の
全体には、熱硬化性樹脂層24が被覆されている。
22が形成されている。この回路パターン22は半導体素子
23が接続されるパッドを含んでいる。半導体素子23は回
路パターン22のパッドにフェースボンディングやワイヤ
ボンディングで接続されている。さらに半導体素子23の
全体には、熱硬化性樹脂層24が被覆されている。
従来の熱硬化性樹脂層24を構成する熱硬化性樹脂ペー
ストは、主にフィラーとしてシリカ、樹脂成分としてシ
リコーン系樹脂、エポキシ系樹脂、フェノール系樹脂、
擬塑剤としてエチルセルロース及び溶剤から構成されて
いた。
ストは、主にフィラーとしてシリカ、樹脂成分としてシ
リコーン系樹脂、エポキシ系樹脂、フェノール系樹脂、
擬塑剤としてエチルセルロース及び溶剤から構成されて
いた。
そして擬塑剤としてエチルセルロースが、ペースト保
管時のフィラーの沈降現象防止のために全体の2wt％以
上も添加されており、非ニュートン粘性指数が3.7以上
となっていた。
管時のフィラーの沈降現象防止のために全体の2wt％以
上も添加されており、非ニュートン粘性指数が3.7以上
となっていた。
尚、一般に、粘度ηと非ニュートン粘性指数ｎはHers
her−Bulkley方程式によって導かれる。
her−Bulkley方程式によって導かれる。
粘度η＝Ｓ−S0/D Ｓ−S0＝μDn 上式で S;ずり応力 S0 ;降伏値 D;ずり速度 μ；非ニュートン粘性係数 n;非ニュートン粘性係数 η；粘度 このような熱硬化性樹脂ペーストを半導体素子23の全
体を被覆するように塗布し、さらに乾燥（常温で１〜２
時間放置、さらに70℃、１時間の加熱）したの後、キュ
ア（150℃、１時間の加熱）して、熱硬化性樹脂層24を
形成していた。
体を被覆するように塗布し、さらに乾燥（常温で１〜２
時間放置、さらに70℃、１時間の加熱）したの後、キュ
ア（150℃、１時間の加熱）して、熱硬化性樹脂層24を
形成していた。
このような熱硬化性樹脂ペーストは粘度が比較的高
く、粒径が大きいシリカなどのフィラー成分が表面側で
硬化してしまい、結局、表面層が大変粗い熱硬化性樹脂
層24となってしまう。さらに、上述の乾燥工程で熱硬化
性樹脂層24の表面にエチルセルロースの薄い被膜が形成
されてしまう。このために、乾燥工程での溶剤の揮発作
用が低下してしまう。
く、粒径が大きいシリカなどのフィラー成分が表面側で
硬化してしまい、結局、表面層が大変粗い熱硬化性樹脂
層24となってしまう。さらに、上述の乾燥工程で熱硬化
性樹脂層24の表面にエチルセルロースの薄い被膜が形成
されてしまう。このために、乾燥工程での溶剤の揮発作
用が低下してしまう。
このような熱硬化性樹脂層24上には、柔らかな樹脂成
分から成る緻密なバッフア層25が形成される。バッフア
層25は、熱硬化性樹脂層24に外装樹脂層26を直接塗布す
ると発生する問題点を抑えるために形成される。
分から成る緻密なバッフア層25が形成される。バッフア
層25は、熱硬化性樹脂層24に外装樹脂層26を直接塗布す
ると発生する問題点を抑えるために形成される。
即ち、外装樹脂ペースト中に含有する溶剤が、エチル
セルロースの薄い被膜を通過して、熱硬化性樹脂層24に
浸透し、熱硬化性樹脂層24内部にある空気を表面側に押
し上げ、熱硬化性樹脂層24と外装樹脂層26との界面に気
泡（ブリスタ）が発生してしまうことを防止するもので
ある。
セルロースの薄い被膜を通過して、熱硬化性樹脂層24に
浸透し、熱硬化性樹脂層24内部にある空気を表面側に押
し上げ、熱硬化性樹脂層24と外装樹脂層26との界面に気
泡（ブリスタ）が発生してしまうことを防止するもので
ある。
ブリスタは、外観の不良だけでなく、機械手な強度を
低下させ、耐環境性を大きく低下させてしまう。
低下させ、耐環境性を大きく低下させてしまう。
しかし、バッファ層25を形成することにより、ブリス
タの発生を抑えることができるが、製造工程が増加して
しまい、安価な半導体回路基板が達成できないという問
題点がある。
タの発生を抑えることができるが、製造工程が増加して
しまい、安価な半導体回路基板が達成できないという問
題点がある。
本発明は、上述の問題点に鑑みて案出したものであ
り、その目的は、バッフア層を形成することなく、熱硬
化性樹脂層に直接外装樹脂を被覆でき、しかもブリスタ
が発生することがない半導体回路基板を提供することに
ある。
り、その目的は、バッフア層を形成することなく、熱硬
化性樹脂層に直接外装樹脂を被覆でき、しかもブリスタ
が発生することがない半導体回路基板を提供することに
ある。
上述の問題点を解決するために行った本発明の具体的
な手段は、所望回路が形成された基板上に半導体素子を
搭載・接続するとともに、該半導体素子を熱硬化性樹脂
層で被覆した半導体回路基板において、前記熱硬化性樹
脂層は、非ニュートン粘性指数が0.75〜1.0の熱硬化性
樹脂を硬化して形成したことを特徴とする半導体回路基
板である。
な手段は、所望回路が形成された基板上に半導体素子を
搭載・接続するとともに、該半導体素子を熱硬化性樹脂
層で被覆した半導体回路基板において、前記熱硬化性樹
脂層は、非ニュートン粘性指数が0.75〜1.0の熱硬化性
樹脂を硬化して形成したことを特徴とする半導体回路基
板である。
上述の手段により、熱硬化性樹脂ペーストの擬塑性
（外力により構造が次第に崩れて流動抵抗が減少してい
く流動特性）を示す非ニュートン粘性指数を0.75〜1.0
にすることにより、乾燥工程において、エチルセルロー
スの被膜が形成されにくく、溶剤が確実に揮発し粒径の
比較的大きななフィラーが沈降し、表面には粒径の比較
的小さなフィラーが残り、熱硬化性樹脂層の緻密化がで
きる。これによって、バッフア層がなくとも、外装樹脂
に含まれている溶剤の浸透を抑えることができる。その
結果、ブリスタの発生がない半導体回路基板が達成され
る。
（外力により構造が次第に崩れて流動抵抗が減少してい
く流動特性）を示す非ニュートン粘性指数を0.75〜1.0
にすることにより、乾燥工程において、エチルセルロー
スの被膜が形成されにくく、溶剤が確実に揮発し粒径の
比較的大きななフィラーが沈降し、表面には粒径の比較
的小さなフィラーが残り、熱硬化性樹脂層の緻密化がで
きる。これによって、バッフア層がなくとも、外装樹脂
に含まれている溶剤の浸透を抑えることができる。その
結果、ブリスタの発生がない半導体回路基板が達成され
る。
なお、本発明は上述の擬塑性を示す非ニュートン粘性
指数が0.75より小さい時には、従来のように、フィラー
などの充填物が表面付近で硬化し、表面が粗面の樹脂層
が形成されてしまい、従来のようにバッフア層の使用が
余儀無くされる。
指数が0.75より小さい時には、従来のように、フィラー
などの充填物が表面付近で硬化し、表面が粗面の樹脂層
が形成されてしまい、従来のようにバッフア層の使用が
余儀無くされる。
また、非ニュートン粘性指数が1.0よりも大きい時に
は、硬化性樹脂ペーストの保管時に、早期にフィラーの
沈降現象がおこり、保存性が低下するとともに、塗布作
業が困難となる。
は、硬化性樹脂ペーストの保管時に、早期にフィラーの
沈降現象がおこり、保存性が低下するとともに、塗布作
業が困難となる。
以下、本発明の半導体回路基板を図面に基づいて詳説
する。第１図は、本発明の半導体回路基板の断面図であ
る。
する。第１図は、本発明の半導体回路基板の断面図であ
る。
本発明の半導体回路基板10は、セラミックから成る基
板１と、基板１上に形成された配線パターン２と、半導
体素子３と、熱硬化性樹脂層４と、配線パターン２及び
熱硬化性樹脂層４を介して半導体素子３を被覆する外装
樹脂層５とから構成されている。
板１と、基板１上に形成された配線パターン２と、半導
体素子３と、熱硬化性樹脂層４と、配線パターン２及び
熱硬化性樹脂層４を介して半導体素子３を被覆する外装
樹脂層５とから構成されている。
セラミック基板１は、例えばアルミナの単板や、基板
の内部に配線が形成された積層基板が用いられる。
の内部に配線が形成された積層基板が用いられる。
基板１の一主面上には、半導体素子３の載置・接続パ
ッドを含む配線パターン２が形成されている。配線パタ
ーン２は、AgやCuなどを導電体材料とガラスフリット、
有機ビヒクルからなる導電ペーストを所望パターンに印
刷し、乾燥し、そして焼成して形成される。
ッドを含む配線パターン２が形成されている。配線パタ
ーン２は、AgやCuなどを導電体材料とガラスフリット、
有機ビヒクルからなる導電ペーストを所望パターンに印
刷し、乾燥し、そして焼成して形成される。
配線パターン２の載置パッド上には、半導体素子３が
導電性接着材などを介して搭載され、半導体素子３と接
続パッドとがワイヤボンディング細線によって接続され
る。尚、半導体素子３の下部に接続パッドを形成し、半
導体素子３の裏面で電気的に接続するフェイスボンディ
ングであってもよい。
導電性接着材などを介して搭載され、半導体素子３と接
続パッドとがワイヤボンディング細線によって接続され
る。尚、半導体素子３の下部に接続パッドを形成し、半
導体素子３の裏面で電気的に接続するフェイスボンディ
ングであってもよい。
この半導体素子３は、熱硬化性樹脂ペーストを硬化さ
せた熱硬化性樹脂層４で覆われている。熱硬化性樹脂ペ
ーストは、シリカ、炭酸マグネシウム、石英ガラスなど
のフイラーと、シリコン変性エポキシ樹脂やシリコン変
性フェノール樹脂などから成る有機樹脂と、エチルセル
ロースなどから成る擬塑性剤と、粘度を調整する溶剤と
から構成され、擬塑性を抑制するエチルセルロースが全
体の0.6wt％以下と、従来に比較して大変に少なくなっ
ている。
せた熱硬化性樹脂層４で覆われている。熱硬化性樹脂ペ
ーストは、シリカ、炭酸マグネシウム、石英ガラスなど
のフイラーと、シリコン変性エポキシ樹脂やシリコン変
性フェノール樹脂などから成る有機樹脂と、エチルセル
ロースなどから成る擬塑性剤と、粘度を調整する溶剤と
から構成され、擬塑性を抑制するエチルセルロースが全
体の0.6wt％以下と、従来に比較して大変に少なくなっ
ている。
このような硬化性樹脂ペーストを半導体素子３に塗膜
し、半導体素子３を被覆し、常温で１〜２時間、70℃で
１時間の乾燥工程後、150℃の温度で約１時間のキュア
工程によって硬化する。
し、半導体素子３を被覆し、常温で１〜２時間、70℃で
１時間の乾燥工程後、150℃の温度で約１時間のキュア
工程によって硬化する。
これにより、半導体素子３を被覆する熱硬化性樹脂層
４が達成される。
４が達成される。
さらに、基板１上の配線パターン２及び熱硬化性樹脂
層４で被覆された半導体素子３上には、外装樹脂層５が
被覆されている。
層４で被覆された半導体素子３上には、外装樹脂層５が
被覆されている。
外装樹脂層５は、エポキシ変性フエノール樹脂、フィ
ラー、溶剤などからなる外装樹脂ペーストを塗布し、上
述と同様に乾燥工程、キュア工程によって形成される。
ラー、溶剤などからなる外装樹脂ペーストを塗布し、上
述と同様に乾燥工程、キュア工程によって形成される。
本発明は熱硬化性樹脂ペーストの擬塑性（外力により
構造が次第に崩れて流動抵抗が減少していく流動特性）
を示す非ニュートン粘性指数を0.75〜1.0に設定したこ
とにより、熱硬化性樹脂層４を緻密化させ、第２図に示
す従来のバッフア層25なしに、熱硬化性樹脂層４に浸透
する外装樹脂ペーストの溶剤を有効に防止でき、ブリス
タのない耐熱衝撃性が向上した熱硬化性樹脂層４が達成
できる。
構造が次第に崩れて流動抵抗が減少していく流動特性）
を示す非ニュートン粘性指数を0.75〜1.0に設定したこ
とにより、熱硬化性樹脂層４を緻密化させ、第２図に示
す従来のバッフア層25なしに、熱硬化性樹脂層４に浸透
する外装樹脂ペーストの溶剤を有効に防止でき、ブリス
タのない耐熱衝撃性が向上した熱硬化性樹脂層４が達成
できる。
即ち、熱硬化性樹脂ペーストを半導体素子３上に塗膜
した時、ペースト中のフイラーであるシリカで、特に粒
径の大なるものが沈澱し、粒径の小なるものが表面側に
残るため、全体として表面側に緻密な塗膜が達成され
る。また、エチルセルロースの重量比率が従来よりも少
ないため、熱硬化性樹脂層４の乾燥工程で熱硬化性樹脂
層４の表面に発生する皮膜が形成されにくい。これによ
り、熱硬化性樹脂層４の溶剤が揮発されやすく、内部に
ボイドの少ない熱硬化性樹脂層４が達成される。これら
によって、耐衝撃性にも、耐湿性にも優れた半導体保護
膜となる。さらにこのペーストを長期にわたり保存して
もフイラーなどの沈降現象が起こらず、取扱が容易な熱
硬化性樹脂ペーストとなる。
した時、ペースト中のフイラーであるシリカで、特に粒
径の大なるものが沈澱し、粒径の小なるものが表面側に
残るため、全体として表面側に緻密な塗膜が達成され
る。また、エチルセルロースの重量比率が従来よりも少
ないため、熱硬化性樹脂層４の乾燥工程で熱硬化性樹脂
層４の表面に発生する皮膜が形成されにくい。これによ
り、熱硬化性樹脂層４の溶剤が揮発されやすく、内部に
ボイドの少ない熱硬化性樹脂層４が達成される。これら
によって、耐衝撃性にも、耐湿性にも優れた半導体保護
膜となる。さらにこのペーストを長期にわたり保存して
もフイラーなどの沈降現象が起こらず、取扱が容易な熱
硬化性樹脂ペーストとなる。
実験例 セラミック基板１上に配線パターン２を形成し、半導
体素子３を載置した後、下記の組成から成る熱硬化性樹
脂ペーストから成る熱硬化性樹脂層４を形成し、さらに
外装樹脂層５を形成した。
体素子３を載置した後、下記の組成から成る熱硬化性樹
脂ペーストから成る熱硬化性樹脂層４を形成し、さらに
外装樹脂層５を形成した。
熱硬化性樹脂ペーストの組成 フィラー シリカ 68.18wt％ 有機樹脂 シリコン変性エポキシ樹脂 5.36wt％ レゾール型フェノール樹脂 2.83〜3.352wt％ 顔料 耐熱ブラック 4.97wt％ 擬塑剤 エチルセルロース 0.058〜0.58wt％ 溶剤 アセトン、トルエンなど 残量 表１に、エチルセルロースの添加比率（非ニュートン
粘性指数）と保存性及び外装樹脂層５を形成した後のブ
リスタ発生率との関係を示す。尚、保存性は、24時間放
置した後の沈降の有無で良・不を判定し、ブリスタ発生
率は、試料300個中の発生率である。
粘性指数）と保存性及び外装樹脂層５を形成した後のブ
リスタ発生率との関係を示す。尚、保存性は、24時間放
置した後の沈降の有無で良・不を判定し、ブリスタ発生
率は、試料300個中の発生率である。
試料１〜３は、非ニュートン粘性指数が0.73以下とな
り、外装樹脂層５を形成したのち、熱硬化性樹脂層４と
外装樹脂層５との界面にブリスタが発生してしまう。ま
た、試料４〜６については、上述のブリスタは発生しな
いものの、特に試料６については充填剤の沈降現象が発
生してしまう。
り、外装樹脂層５を形成したのち、熱硬化性樹脂層４と
外装樹脂層５との界面にブリスタが発生してしまう。ま
た、試料４〜６については、上述のブリスタは発生しな
いものの、特に試料６については充填剤の沈降現象が発
生してしまう。
また、試料４、５について、−40℃（30分）、＋25℃
（５分）、＋125℃（30分）の温度サイクル試験を施し
た場合、500回の温度サイクル試験に対して全くクラッ
クの発生しない耐熱衝撃性に優れた熱硬化性樹脂層４が
達成できる。
（５分）、＋125℃（30分）の温度サイクル試験を施し
た場合、500回の温度サイクル試験に対して全くクラッ
クの発生しない耐熱衝撃性に優れた熱硬化性樹脂層４が
達成できる。
尚、熱硬化性樹脂層４の熱膨張率は、1.5×10-5/℃で
あり、セラミック基板の熱膨張率7.6×10-6/℃、半導体
素子３（シリコン）の熱膨張率2.4×10-6/℃に比較して
極めて小さくなる。このため、キュア工程の冷却におい
ても熱硬化性樹脂層４が基板１から剥離することがな
く、また上述の耐熱衝撃性に優れた熱硬化性樹脂層４と
なる。
あり、セラミック基板の熱膨張率7.6×10-6/℃、半導体
素子３（シリコン）の熱膨張率2.4×10-6/℃に比較して
極めて小さくなる。このため、キュア工程の冷却におい
ても熱硬化性樹脂層４が基板１から剥離することがな
く、また上述の耐熱衝撃性に優れた熱硬化性樹脂層４と
なる。
尚、上述の実施例では、溶剤の添加により、熱硬化性
樹脂ペーストの粘度を所望の値に設定する溶剤系樹脂ペ
ーストであるが、液状樹脂を用いた無溶剤系樹脂ペース
トであっても構わない。
樹脂ペーストの粘度を所望の値に設定する溶剤系樹脂ペ
ーストであるが、液状樹脂を用いた無溶剤系樹脂ペース
トであっても構わない。
無溶剤系樹脂ペーストの組成について、フィラーとし
て、シリカ、炭酸マグネシウム、石英ガラスを、液状樹
脂として液状エポキシ樹脂を、擬塑剤としてエチルセル
ロースなどを、添加剤として着色剤を、夫々混練したも
のが挙げられる。
て、シリカ、炭酸マグネシウム、石英ガラスを、液状樹
脂として液状エポキシ樹脂を、擬塑剤としてエチルセル
ロースなどを、添加剤として着色剤を、夫々混練したも
のが挙げられる。
以上、本発明によれば、非ニュートン粘性指数が0.75
〜1.0の熱硬化性樹脂ペーストを硬化して樹脂層を形成
したので、樹脂層が緻密化し、バッファ層を用いること
なく、直接外装樹脂層を形成することができる。しかし
も外装樹脂に含まれている溶剤の浸透を防止でき、ブリ
スタの発生を防止でき、耐熱衝撃性及び耐湿性が向上す
る半導体回路基板が達成される。このため、製造工程数
が減少し、低コストの高信頼性半導体回路基板が達成さ
れる。
〜1.0の熱硬化性樹脂ペーストを硬化して樹脂層を形成
したので、樹脂層が緻密化し、バッファ層を用いること
なく、直接外装樹脂層を形成することができる。しかし
も外装樹脂に含まれている溶剤の浸透を防止でき、ブリ
スタの発生を防止でき、耐熱衝撃性及び耐湿性が向上す
る半導体回路基板が達成される。このため、製造工程数
が減少し、低コストの高信頼性半導体回路基板が達成さ
れる。
第１図は本発明の半導体回路基板の断面図である。 第２図は従来の半導体回路基板の断面図である。 10、20……半導体回路基板 １、21……基板 ２、22……配線パターン ３、23……半導体素子 ４、24……熱硬化性樹脂層 ５、26……外装樹脂層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 - 23/30
Claims (1)
- 【請求項１】所望回路が形成された基板上に半導体素子
を搭載・接続するとともに、該半導体素子を熱硬化性樹
脂層で被覆した半導体回路基板において、 前記熱硬化性樹脂層は、非ニュートン粘性指数が0.75〜
1.0の熱硬化性樹脂を硬化して形成したことを特徴とす
る半導体回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11481590A JP2849604B2 (ja) | 1990-04-28 | 1990-04-28 | 半導体回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11481590A JP2849604B2 (ja) | 1990-04-28 | 1990-04-28 | 半導体回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0411756A JPH0411756A (ja) | 1992-01-16 |
| JP2849604B2 true JP2849604B2 (ja) | 1999-01-20 |
Family
ID=14647379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11481590A Expired - Fee Related JP2849604B2 (ja) | 1990-04-28 | 1990-04-28 | 半導体回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849604B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0939379A4 (en) * | 1997-07-18 | 2002-01-30 | Dainippon Printing Co Ltd | Chip module, chip card, encapsulating resin for chip module and method of manufacturing a chip module |
| JP5228847B2 (ja) * | 2008-11-28 | 2013-07-03 | 株式会社デンソー | 電子装置およびその製造方法 |
| JP5944688B2 (ja) * | 2012-02-22 | 2016-07-05 | ローム株式会社 | パワーモジュール半導体装置 |
-
1990
- 1990-04-28 JP JP11481590A patent/JP2849604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0411756A (ja) | 1992-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209132B2 (ja) | 金属ベース基板 | |
| JP3559137B2 (ja) | 熱伝導性接着剤組成物及び該組成物を用いた熱伝導性接着フィルム | |
| WO2009092064A2 (en) | Electrically conductive adhesive | |
| JP2737292B2 (ja) | 銅ペースト及びそれを用いたメタライズ方法 | |
| KR19980042607A (ko) | 전자 분야용 접착제 조성물 | |
| JP2849604B2 (ja) | 半導体回路基板 | |
| Bolger et al. | Die attach in Hi-Rel P-Dips: Polyimides or low chloride epoxies? | |
| KR100229574B1 (ko) | 유기적인 칩 캐리어에 대한 개선된 다이 고착용 장치 및 공정 | |
| JP2786734B2 (ja) | 半導体装置 | |
| JP4534100B2 (ja) | 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置 | |
| JP2892117B2 (ja) | 半導体装置の製造方法 | |
| JP3508558B2 (ja) | 異方導電性接着フィルム | |
| JP2000290613A (ja) | 熱硬化性接着シート | |
| JP2005281509A (ja) | 硬化性樹脂組成物及びそれを用いた金属ベース回路基板 | |
| JP3417354B2 (ja) | 接着材料及び回路接続方法 | |
| JPH06244225A (ja) | 半導体装置とその製法 | |
| JP3048650B2 (ja) | 電子部品用封止材及びそれを用いた電子部品 | |
| EP0893823A1 (en) | Semiconductor bonding and sealing structure | |
| JPH05156303A (ja) | メタライズ用金属粉末組成物，それを用いたメタライズ基板及びメタライズ基板の製造方法 | |
| JP3760578B2 (ja) | 銀ペーストダイボンド材および半導体装置 | |
| JP3443196B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980068296A (ko) | 전자부품용 내열성 접착 테이프 | |
| JP2637073B2 (ja) | 整流装置 | |
| JP2996548B2 (ja) | 放熱性複合基板 | |
| JP2003246845A (ja) | 半導体封止用液状エポキシ樹脂組成物及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |