JP2004172239A - 樹脂封止型半導体装置及びその製法 - Google Patents

樹脂封止型半導体装置及びその製法 Download PDF

Info

Publication number
JP2004172239A
JP2004172239A JP2002334311A JP2002334311A JP2004172239A JP 2004172239 A JP2004172239 A JP 2004172239A JP 2002334311 A JP2002334311 A JP 2002334311A JP 2002334311 A JP2002334311 A JP 2002334311A JP 2004172239 A JP2004172239 A JP 2004172239A
Authority
JP
Japan
Prior art keywords
control
power
support plate
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002334311A
Other languages
English (en)
Other versions
JP4277168B2 (ja
Inventor
Kenji Fujimoto
健治 藤本
Hisao Tomizawa
久夫 冨沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002334311A priority Critical patent/JP4277168B2/ja
Publication of JP2004172239A publication Critical patent/JP2004172239A/ja
Application granted granted Critical
Publication of JP4277168B2 publication Critical patent/JP4277168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止型半導体装置のリード細線を強固に接合する。
【解決手段】樹脂封止型半導体装置の制御用リード端子(8)の内端(8a)は、ヒートシンク(3)から離間して且つヒートシンク(3)の端面(3a)よりヒートシンク(3)の内側に配置され、ヒートシンク(3)の端面(3a)より外側で且つ制御用半導体素子(6)が固着された制御用支持板(2)の底面(2a)の下方に空洞部(13)を形成する。ヒートシンク(3)の上面(3b)と制御用支持板(2)の底面(2a)との間に形成される間隙(12a)及び空洞部(13)は樹脂封止体(12)を構成する樹脂により充填され、制御用支持板(2)は、間隙(12a)及び間隙(12a)内に充填される樹脂によって電力用半導体素子(5)及びヒートシンク(3)から電気的に完全に絶縁される。また、制御用支持板(2)の下方には、ヒートシンク(3)が延伸しない。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置、特にリードフレームを支持台上に載置してリードのワイヤボンディングを確実に行う樹脂封止型半導体装置及びその製法に関する。
【0002】
【従来の技術】
絶縁層を介して複数の半導体素子が載置されたリードフレームを放熱特性の良好な金属板の上方に配置して、金属板とリードフレームとを樹脂封止体によって一体に樹脂成型した半導体装置は公知である(下記特許文献1参照)。
例えば、図7に示すように、従来の半導体パワーモジュールとしての半導体装置は、放熱性に優れる金属板(3)と、金属板(3)の上方に絶縁膜(4)を介して載置された回路パターン(31)と、金属板(3)と回路パターン(31)とを収納するケース(33)と、金属板(3)の上面を密封する樹脂封止体(12)とを備えている。
【0003】
回路パターン(31)は、絶縁ゲート型バイポーラトランジスタと絶縁ゲート型バイポーラトランジスタに接続されるダイオード素子とを有する電力用半導体素子(5)を搭載する主回路パターン部(31a)と、外部装置からの外部信号を受信する制御ICから成る制御半導体素子(6)を搭載した制御回路パターン部(31b)とから成る銅箔パターンとを備える。また、主回路パターン部(31a)の周囲に配置された複数の電力用リード(7)と、電力用リード(7)とは反対側に制御回路パターン部(31b)の周囲に配置された複数の制御用リード(8)とがケース(33)から導出され、電力用リード(7)は、接続線(9)を介して電力用半導体素子(5)に電気的に接続され、制御用リード(8)は、接続線(10)を介して制御半導体素子(6)に電気的に接続される。
【0004】
電力用半導体素子(5)と制御半導体素子(6)とは回路パターン(31)にも固着された接続線(11)を介して電気的に接続される。また、電力用半導体素子(5)は、電力用半導体素子(5)のゲートに接続される制御半導体素子(6)からの制御信号を受信してオンする。回路パターン(31)の主回路パターン部(31a)と制御回路パターン部(31b)は、金属板(3)上に略平行に並置され、分離帯(32)を介して左右に分離して配置される。なお、電力用リード(7)及び制御用リード(8)の一端(7a,8a)は、主回路パターン部(31a)及び制御回路パターン部(31b)上に半田により接着され、また、電力用リード(7)及び制御用リード(8)の他端(7b,8b)は、ケース(33)を貫通し、外部に露出して外部リード端子を形成する。
【0005】
例えば銅(Cu)等の金属から成る板材を周知のプレス加工により形成されるリードフレームの表面にはニッケル(Ni)メッキが施される。金属板(3)は、リードフレームよりも板厚が厚く且つ銅(Cu)等の良好な熱伝導金属から成る板材により、対向する回路パターン(31)の面積よりも大きい面積で平面四角形状に形成される。リードフレームを構成する回路パターン(31)、電力用半導体素子(5)、制御半導体素子(6)、接続線(9〜11)、電力用リード(7)及び制御用リード(8)の一端(7a,8a)を樹脂封止体(12)により封止するために、上型と下型とから成る金型のキャビティ(空所)内に配置して金型を閉じる。キャビティ内に配置したリードフレームは、例えば周知のトランスファモールド法により、流動化したエポキシ等の熱硬化性樹脂から成る樹脂封止体(12)をキャビティ内に圧入して、樹脂成型される。成型された半導体装置では、大電流が流れる電力用半導体素子(5)及び電力用半導体素子(5)が載置された主回路パターン部(31a)から発生する損失熱は、絶縁膜(4)を介して金属板(3)に良好に伝達されて放熱することができる。
【0006】
【特許文献1】
特開2000−133768号公報(第5頁、図7)
【0007】
【発明が解決しようとする課題】
しかしながら、前記半導体装置では、電力用半導体素子(5)へ入力する制御信号を発生する制御ICにより構成される制御半導体素子(6)には微弱な電流が流れるに過ぎないので、熱を放散する特別の構造が不要となる制御回路パターン部(31b)の下面に金属板(3)を設けることは高コスト化に繋がる。
【0008】
また、制御回路パターン部(31b)に搭載された制御半導体素子(6)の電極と制御用リード(8)の一端(8a)とを接続線(10)によりワイヤボンディング(ボールボンディング)を行うとき、超音波熱圧着による熱的影響が与えられる金属板(3)上の絶縁膜(4)及び電力用半導体素子(5)が劣化することがある。
【0009】
本発明は、樹脂封止型半導体装置、特にリード細線のワイヤボンディングを確実に行う樹脂封止型半導体装置及びその製法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明による樹脂封止型半導体装置は、ヒートシンク(3)と、ヒートシンク(3)上に絶縁膜(4)を介して接着される複数の電力用支持板(1)と、電力用支持板(1)に載置された複数の電力用半導体素子(5)と、電力用支持板(1)から離間して配置された複数の制御用支持板(2)と、制御用支持板(2)に載置された複数の制御用半導体素子(6)と、制御用支持板(2)とは反対側で電力用支持板(1)の周囲に配置された複数の電力用リード端子(7)と、制御用支持板(2)の周囲に配置された複数の制御用リード端子(8)とを備え、電力用半導体素子(5)と前記電力用リード端子(7)とを電気的に接続する複数の電力用リード細線(9)と、制御用半導体素子(6)と制御用リード端子(8)とを電気的に接続する複数の結線用リード細線(10)と、電力用半導体素子(5)と制御用リード端子(8)とを電気的に接続する制御用リード細線(11)と、電力用支持板(1)、電力用半導体素子(5)、制御用支持板(2)、制御用半導体素子(6)、電力用リード細線(9)、結線用リード細線(10)、制御用リード細線(11)、電力用リード端子(7)の一部及び制御用リード端子(8)の一部を封止する樹脂封止体(12)とを備えている。制御用リード端子(8)の内端(8a)は、ヒートシンク(3)から離間して且つヒートシンク(3)の端面(3a)よりヒートシンク(3)の内側に配置され、ヒートシンク(3)の端面(3a)より外側で且つ制御用半導体素子(6)が固着された制御用支持板(2)の底面(2a)の下方に空洞部(13)が形成される。ヒートシンク(3)の上面(3b)と制御用支持板(2)の底面(2a)との間に形成される間隙(12a)及び空洞部(13)は樹脂封止体(12)を構成する樹脂により充填される。制御用支持板(2)は、間隙(12a)及び間隙(12a)内に充填される樹脂によって電力用半導体素子(5)及びヒートシンク(3)から電気的に完全に絶縁される。また、制御用支持板(2)の下方には、ヒートシンク(3)が延伸しないので、ヒートシンク(3)を小型化、軽量化し、製造コストを低減できる。
【0011】
本発明による樹脂封止型半導体装置の製法は、電力用リード端子(7)と、制御用リード端子(8)と、電力用支持板(1)と、制御用支持板(2)とを備えたリードフレーム(16)の電力用支持板(1)の下面に絶縁膜(4)を介してヒートシンク(3)を固着する工程と、電力用支持板(1)に電力用半導体素子(5)を接着し、電力用半導体素子(5)上の電極と電力用リード端子(7)とを電力用リード細線(9)により電気的に接続すると共に、電力用半導体素子(5)の電極と制御用リード端子(8)とを制御用リード細線(11)により電気的に接続する工程と、制御用支持板(2)の底面(2a)の下方に形成された空洞部(13)に配置した支持台(14)上に制御用支持板(2)を載置して、制御用支持板(2)上に制御用半導体素子(6)を固着し、制御用支持板(2)を加熱して制御用半導体素子(6)の電極と制御用リード端子(8)とを結線用リード細線(10)により電気的に接続する工程と、リードフレーム(16)を支持台(14)から外して成形型のキャビティ内に配置する工程と、キャビティ内に流動化した樹脂を圧入して、ヒートシンク(3)の上面(3b)と制御用支持板(2)の底面(2a)との間に形成される間隙(12a)及び空洞部(13)を樹脂封止体(12)を構成する樹脂により充填しながら、電力用支持板(1)、電力用半導体素子(5)、制御用支持板(2)、制御用半導体素子(6)、電力用リード細線(9)、結線用リード細線(10)、制御用リード細線(11)、電力用リード端子(7)の一部及び制御用リード端子(8)の一部を封止する樹脂封止体(12)を形成する工程とを含む。
【0012】
制御用支持板(2)の下方に設けられる空洞部(13)内に支持台(14)を配置して、制御用支持板(2)をヒートシンク(3)より高い位置に確実に支持する状態で、結線用リード細線(10)に超音波熱圧着による押圧力を強く加えて、制御用半導体素子(6)と制御用リード端子(8)とに結線用リード細線(10)を強固に接着し、結線用リード細線(10)のワイヤボンディングを確実に行うことができる。また、金又はその合金から成る結線用リード細線(10)のワイヤボンディングを超音波熱圧着により行うとき、制御用支持板(2)及び制御用リード端子(8)からヒートシンク(3)が離間するため、ヒートシンク(3)上の絶縁膜(4)及び電力用半導体素子(5)が超音波熱圧着の振動による機械的影響及び加熱時に生じる熱的影響を受けず、劣化の危険性を回避することができる。
【0013】
【発明の実施の形態】
本発明の一実施の形態に係る樹脂封止型半導体装置及び樹脂封止型半導体装置の製法を図1〜図6について説明する。図1〜図6では、図7に示す箇所と同一の部分には同一の符号を付し、説明を省略する。
図1に示すように、本発明の樹脂封止型半導体装置では、複数の電力用支持板(1)と制御用支持板(2)とを離間して配置し、電力用支持板(1)の下方のみ絶縁膜(4)を介して金属製のヒートシンク(3)を接着した点に特徴がある。パワーMOSFET等から成る電力用半導体素子(5)が電力用支持板(1)上に搭載され、制御用支持板(2)上に電力用半導体素子(5)に制御信号を付与してオンさせる制御用半導体素子(6)が搭載される。電力用半導体素子(5)は、電力用支持板(1)に隣接して配置された複数の電力用リード端子(7)にアルミニウム又はその合金から成る電力用リード細線(9)を介して電気的に接続され、制御用半導体素子(6)は、制御用支持板(2)に隣接して配置された複数の制御用リード端子(8)に金又はその合金から成る結線用リード細線(10)を介して電気的に接続される。
【0014】
また、電力用半導体素子(5)と制御用半導体素子(6)とを電気的に接続する中継板(15)を制御用支持板(2)の周囲に独立して設け、アルミニウム又はその合金から成る制御用リード細線(11)を電力用半導体素子(5)と中継板(15)とに固着し、制御用リード細線(11)の反対側に設けた結線用リード細線(10)を中継板(15)と制御用半導体素子(6)とに固着して電気的に接続する。これにより、結線用リード細線(10)及び制御用リード細線(11)を介して電力用半導体素子(5)と制御用半導体素子(6)とを容易に電気的に接続することができる。また、中継板(15)を設けずに電力用半導体素子(5)と制御用半導体素子(6)とを直接リードを介して電気的に接続しても差し支えない。制御用リード端子(8)の内端(8a)は、ヒートシンク(3)の端面(3a)からヒートシンク(3)の内側まで延伸し、ヒートシンク(3)の上面(3b)から離間して配置される。
【0015】
次に、図1に示す実施の形態による樹脂封止型半導体装置の製造方法を説明する。まず、図2に示すリードフレーム(16)を用意する。リードフレーム(16)は、銅若しくはアルミニウム又はこれらの合金から成り、その表面にはニッケルメッキが施されている。次に、図3に示すように、厚みが均一なリードフレーム(16)にプレス加工を行い、電力用支持板(1)、電力用リード端子(7)、制御用支持板(2)、制御用リード端子(8)及び中継板(15)を形成する。このとき、図4に示すように、ヒートシンク(3)の端面(3a)とは反対側に、選択された電力用リード端子(7)と電力用支持板(1)との接続部に折曲げ部(7a)が形成される。続いて、絶縁膜(4)を介して電力用支持板(1)の底面にヒートシンク(3)を接着する。制御用支持板(2)は、ヒートシンク(3)及び電力用支持板(1)から離間して且つヒートシンク(3)より上方に配置して、制御用支持板(2)とヒートシンク(3)との間に間隙(12a)が形成される。
【0016】
その後、図4に示すように、ヒートシンク(3)の端面(3a)より外側で制御用支持板(2)の底面(2a)の下方に形成される空洞部(13)内に支持台(14)を配置して、ヒートシンク(3)より高い支持台(14)上に制御用支持板(2)をヒートシンク(3)より高い位置に配置する。この状態で、リードフレーム(16)の電力用支持板(1)上に電力用半導体素子(5)、保護ダイオード素子(18)及び抵抗(19)を固着すると共に、制御用支持板(2)上に制御用半導体素子(6)を固着する。また、電力用半導体素子(5)の電極と電力用リード端子(7)との間及び保護ダイオード素子(18)と電力用半導体素子(5)の電極との間をワイヤボンディング(ウェッジボンディング)により電力用リード細線(9)を介して電気的に接続すると共に、電力用支持板(1)と制御用支持板(2)との間に設けた中継板(15)と電力用半導体素子(5)上の電極とを制御用リード細線(11)を介してワイヤボンディング(ウェッジボンディング)により電気的に接続する。電力用半導体素子(5)は、線径の大きいアルミニウム又はその合金から成る電力用リード細線(9)が接続されるので、大きな電流容量を取ることが可能になる。
【0017】
また、高周波数の超音波エネルギと熱とを結線用リード細線(10)に加える超音波熱圧着ワイヤボンダを使用して、超音波熱圧着により制御用支持板(2)の電極及び制御用リード端子(8)の内端(8a)を加熱し、制御用リード端子(8)と制御用半導体素子(6)の電極との間及び制御用半導体素子(6)の電極と中継板(15)との間を金又はその合金から成る結線用リード細線(10)を介してワイヤボンディング(ボールボンディング)により電気的に接続して、リードフレーム組立体(20)を形成する。電流容量が小さい制御用半導体素子(6)の電極に接続される結線用リード細線(10)は金又はその合金から形成されるので、結線用リード細線(10)の接続方向に制限が無く、設計自由度に優れている。この場合、電力用支持板(1)がヒートシンク(3)上に支持され、制御用支持板(2)、制御用リード端子(8)及び中継板(15)は支持台(14)上に支持されるので、電力用支持板(1)、制御用支持板(2)、制御用リード端子(8)及び中継板(5)をヒートシンク(3)上及び支持台(14)上に保持しながら、電力用半導体素子(5)の電極、電力用リード端子(7)、保護ダイオード素子(18)の電極、制御用半導体素子(6)の電極、制御用リード端子(8)の内端(8a)、中継板(15)に電力用リード細線(9)、結線用リード細線(10)及び制御用リード細線(11)を強固に押圧して接着する。これにより、ワイヤボンディングを確実に行い、機械的強度の高いボンディングを行うことができる。このとき、ヒートシンク(3)は、制御用支持板(2)及び制御用リード端子(8)から離間するので、ヒートシンク(3)上の絶縁膜(4)及び電力用半導体素子(5)が超音波熱圧着の振動や熱による影響を受けず、劣化する危険を回避することができる。
【0018】
続いて、電力用支持板(1)、電力用半導体素子(5)、制御用支持板(2)、制御用半導体素子(6)、電力用リード細線(9)、結線用リード細線(10)、制御用リード細線(11)、電力用リード端子(7)及び制御用リード端子(8)から構成されるリードフレーム組立体(20)を支持台(14)から外して成形型のキャビティ内に配置し、周知のトランスファモールド法により、流動状態のエポキシ等の熱硬化性樹脂をキャビティ内に圧入して樹脂封止体(12)を形成し、電力用支持板(1)、電力用半導体素子(5)、制御用支持板(2)、制御用半導体素子(6)、電力用リード細線(9)、結線用リード細線(10)、制御用リード細線(11)、電力用リード端子(7)の一部、制御用リード端子(8)の一部及びヒートシンク(3)を封止樹脂体(12)により密封して、図5に示すリードフレーム組立体(20)が形成される。熱硬化性樹脂をキャビティ内に圧入する場合に、電力用リード細線(9)、結線用リード細線(10)及び制御用リード細線(11)のワイヤボンディングによる各接合部の機械的強度が高いため、流動状態の樹脂の圧入によって電力用リード細線(9)、結線用リード細線(10)及び制御用リード細線(11)の接合部が破断し又は損傷を受けない。また、制御用支持板(2)の底面(2a)の下方に設けられる空洞部(13)及びヒートシンク(3)と制御用支持板(2)との間に形成される間隙(12a)は、樹脂封止体(12)を構成する樹脂により充填されため、制御用支持板(2)は、間隙(12a)を充填する樹脂によって電力用半導体素子(5)及びヒートシンク(3)から完全に絶縁される。
【0019】
最後に、図5に示すリードフレーム組立体(20)から不要な部分を除去すると、電力用リード端子(7)の導出部、制御用リード端子(8)の導出部及びヒートシンク(3)の底面を除き、樹脂封止体(12)により封止した図1及び図6に示す樹脂封止型半導体装置が形成される。図1は、図6の断面図である。
【0020】
本発明の樹脂封止型半導体装置では、下記の作用効果が得られる。
[1] 制御用支持板(2)及び制御用リード端子(8)の内端(8a)を支持台(14)上に載置して、結線用リード細線(10)及び制御用リード細線(11)を強固に且つ確実に接続することができる。
[2] 制御用支持板(2)及び制御用リード端子(8)は、ヒートシンク(3)及び電力用支持板(1)から離間して配置されるので、制御用支持板(2)及び制御用リード端子(8)を加熱して結線用リード細線(10)のワイヤボンディングを行うとき、ヒートシンク(3)上の絶縁膜(4)及び電力用半導体素子(5)に超音波熱圧着の振動と熱とによる影響が与えられない。
[3] ヒートシンク(3)上の絶縁膜(4)及び電力用半導体素子(5)の超音波熱圧着による材質劣化を回避することができる。
[4] 制御用支持板(2)とヒートシンク(3)との間の間隙(12a)及び間隙(12a)内に充填される樹脂により、ヒートシンク(3)及び電力用半導体素子(5)が制御用支持板(2)から十分に電気的に絶縁される。
[5] 短縮された結線用リード細線(10)及び制御用リード細線(11)により中継板(15)を介して電力用半導体素子(5)と制御用半導体素子(6)とを容易に電気的に接続することができる。
[6] 制御用支持板(2)の下方には、ヒートシンク(3)が延伸しないので、アルミニウム製のヒートシンク(3)を小型化、軽量化し、製造コストを低減できる。
[7] ヒートシンク(3)を使用するので、動作時に発熱量の大きな電力用半導体素子(5)を使用することができる。
【0021】
【発明の効果】
前記のように、本発明では、リード細線を強固に且つ確実に接続して、大電力用途に使用しても電気絶縁性に優れた信頼性の高い樹脂封止型半導体装置を歩留まり良く製造することが可能となる。
【図面の簡単な説明】
【図1】本発明による樹脂封止型半導体装置の断面図
【図2】図1に示す樹脂封止型半導体装置の製造に使用するリードフレームの平面図
【図3】図2に示すリードフレームにパターンを形成した状態を示す平面図
【図4】支持板上に支持台を載置してワイヤボンディングを行う状態を示す断面図
【図5】リードフレーム組立体を樹脂封止体により封止した状態を示す平面図
【図6】図1に示す樹脂封止型半導体装置の平面図
【図7】従来の半導体装置の断面図
【符号の説明】
(1)・・電力用支持板、 (2)・・制御用支持板、 (2a)・・底面、 (3)・・ヒートシンク、 (3a)・・端面、 (3b)・・上面、 (4)・・絶縁膜、 (5)・・電力用半導体素子、 (6)・・制御用半導体素子、 (7)・・電力用リード端子、(8)・・制御用リード端子、 (8a)・・内端、 (9)・・電力用リード端子、 (10)・・結線用リード細線、 (11)・・制御用リード細線、 (12)・・樹脂封止体、 (12a)・・間隙、 (13)・・空洞部、 (15)・・中継板、 (16)・・リードフレーム、 (20)・・リードフレーム組立体、

Claims (4)

  1. ヒートシンクと、絶縁膜を介して前記ヒートシンク上に接着される複数の電力用支持板と、該電力用支持板に載置された複数の電力用半導体素子と、前記電力用支持板から離間して配置された複数の制御用支持板と、該制御用支持板に載置された複数の制御用半導体素子と、前記制御用支持板とは反対側で前記電力用支持板の周囲に配置された複数の電力用リード端子と、前記制御用支持板の周囲に配置された複数の制御用リード端子と、前記電力用半導体素子と前記電力用リード端子とを電気的に接続する複数の電力用リード細線と、前記制御用半導体素子と前記制御用リード端子とを電気的に接続する複数の結線用リード細線と、前記電力用半導体素子と前記制御用リード端子とを電気的に接続する制御用リード細線と、前記電力用支持板、電力用半導体素子、制御用支持板、制御用半導体素子、電力用リード細線、結線用リード細線、制御用リード細線、電力用リード端子の一部及び制御用リード端子の一部を封止する樹脂封止体とを備えた樹脂封止型半導体装置において、
    前記制御用リード端子の内端は、前記ヒートシンクから離間して且つ前記ヒートシンクの端面より前記ヒートシンクの内側に配置され、
    前記ヒートシンクの端面より外側で且つ前記制御用半導体素子が固着された前記制御用支持板の底面の下方に空洞部が形成され、
    前記ヒートシンクの上面と前記制御用支持板の底面との間に形成される間隙及び前記空洞部は前記樹脂封止体を構成する樹脂により充填されることを特徴とする樹脂封止型半導体装置。
  2. 前記電力用リード細線及び前記制御用リード細線は、アルミニウム又はその合金から成り、
    前記結線用リード細線は、金又はその合金から成る請求項1に記載の樹脂封止型半導体装置。
  3. 前記制御用支持板の周囲に独立して中継板が設けられ、前記電力用半導体素子と前記中継板との間に前記制御用リード細線が電気的に接続され、前記中継板と前記制御用半導体素子との間に結線用リード細線が電気的に接続される請求項1又は2に記載の樹脂封止型半導体装置。
  4. 電力用リード端子と、制御用リード端子と、電力用支持板と、制御用支持板とを備えたリードフレームの前記電力用支持板の下面に絶縁膜を介してヒートシンクを固着する工程と、
    前記電力用支持板に電力用半導体素子を接着し、該電力用半導体素子上の電極と前記電力用リード端子とを電力用リード細線により電気的に接続すると共に、前記電力用半導体素子の電極と前記制御用リード端子とを制御用リード細線により電気的に接続する工程と、
    前記制御用支持板の底面の下方に形成された空洞部に配置した支持台上に前記制御用支持板を載置して、前記制御用支持板上に制御用半導体素子を固着し、前記制御用支持板を加熱して前記制御用半導体素子の電極と前記制御用リード端子とを結線用リード細線により電気的に接続する工程と、
    前記リードフレームを前記支持台から外して成形型のキャビティ内に配置する工程と、
    前記キャビティ内に流動化した樹脂を圧入して、前記ヒートシンクの上面と前記制御用支持板の底面との間に形成される間隙及び前記空洞部を前記樹脂封止体を構成する樹脂により充填しながら、前記電力用支持板、電力用半導体素子、制御用支持板、制御用半導体素子、電力用リード細線、結線用リード細線、制御用リード細線、電力用リード端子の一部及び制御用リード端子の一部を封止する樹脂封止体を形成する工程とを含むことを特徴とする樹脂封止型半導体装置の製法。
JP2002334311A 2002-11-18 2002-11-18 樹脂封止型半導体装置及びその製法 Expired - Fee Related JP4277168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002334311A JP4277168B2 (ja) 2002-11-18 2002-11-18 樹脂封止型半導体装置及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002334311A JP4277168B2 (ja) 2002-11-18 2002-11-18 樹脂封止型半導体装置及びその製法

Publications (2)

Publication Number Publication Date
JP2004172239A true JP2004172239A (ja) 2004-06-17
JP4277168B2 JP4277168B2 (ja) 2009-06-10

Family

ID=32698790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002334311A Expired - Fee Related JP4277168B2 (ja) 2002-11-18 2002-11-18 樹脂封止型半導体装置及びその製法

Country Status (1)

Country Link
JP (1) JP4277168B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
DE102013216003A1 (de) 2012-11-30 2014-06-18 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren dafür
US9716072B2 (en) 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
US9947613B2 (en) 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
DE102013216003A1 (de) 2012-11-30 2014-06-18 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren dafür
US9716072B2 (en) 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
US9947613B2 (en) 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
DE112014007140B4 (de) 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
JP4277168B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US6975023B2 (en) Co-packaged control circuit, transistor and inverted diode
JP5656907B2 (ja) パワーモジュール
JP6120704B2 (ja) 半導体装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
CN107210238A (zh) 功率模块
JP2000223634A (ja) 半導体装置
JP2010129867A (ja) 電力用半導体装置
KR20010035579A (ko) 반도체 전력 모듈 및 그 제조 방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP4075204B2 (ja) 積層型半導体装置
JP2004047883A (ja) 電力半導体装置
JP2005191071A (ja) 半導体装置
JP4403665B2 (ja) 半導体装置
JP4096741B2 (ja) 半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US20130256920A1 (en) Semiconductor device
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP2002110867A (ja) 半導体装置及びその製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2001332664A (ja) 半導体装置およびその製造方法
JP4055700B2 (ja) 半導体装置
JP4676252B2 (ja) 回路装置の製造方法
JPH08125092A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4277168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees