JP2017123410A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017123410A
JP2017123410A JP2016002054A JP2016002054A JP2017123410A JP 2017123410 A JP2017123410 A JP 2017123410A JP 2016002054 A JP2016002054 A JP 2016002054A JP 2016002054 A JP2016002054 A JP 2016002054A JP 2017123410 A JP2017123410 A JP 2017123410A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
resin
gap
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016002054A
Other languages
English (en)
Other versions
JP6468201B2 (ja
Inventor
潤 武藤
Jun Muto
潤 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016002054A priority Critical patent/JP6468201B2/ja
Publication of JP2017123410A publication Critical patent/JP2017123410A/ja
Application granted granted Critical
Publication of JP6468201B2 publication Critical patent/JP6468201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を基板に実装した後に樹脂を充填する際、基板と半導体素子との隙間に気泡が生じることを抑制できる半導体装置の製造方法を提供すること。【解決手段】本実施形態の半導体装置の製造方法は、厚さ方向に貫通する貫通孔を有する基板の一方の面に、前記基板との間に隙間を設けて前記貫通孔の位置と対応する位置に半導体素子を実装する工程と、前記基板を垂直に保持した状態で、前記一方の面側の上方から樹脂を供給し、前記隙間を含めて、前記基板及び前記半導体素子の周囲を覆うように封止する工程とを有することを特徴とする。【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体素子を実装した基板が樹脂で封止された半導体装置が知られている。半導体装置は、例えば基板との間に隙間を設けて半導体素子を実装した後に樹脂を充填することで製造される。このような方法においては、半導体素子の周囲から基板と半導体素子との隙間に樹脂が充填されるため、充填される樹脂に空気が囲まれてしまい、基板と半導体素子との隙間に気泡が生じる場合がある。
そこで、従来、空気抜き用の貫通孔を備えた基板に半導体素子を実装した後に樹脂を充填し、半導体素子を樹脂で封止することで、基板と半導体素子との隙間に気泡が生じることを抑制している（例えば、特許文献１参照）。
特開平０６−２０４２７２号公報
しかしながら、基板の半導体素子が実装されている面だけではなく、基板の半導体素子が実装されていない面にも樹脂を充填し、基板及び半導体素子の周囲を覆うように封止する場合、上記の方法では、基板と半導体素子との隙間に気泡が生じるおそれがある。これは、基板と半導体素子との隙間において、基板の半導体素子が実装されている面側から回り込む樹脂と、基板の半導体素子が実装されていない面側から貫通孔を介して回り込む樹脂とに空気が囲まれてしまうからである。
そこで、上記課題に鑑み、半導体素子を基板に実装した後に樹脂を充填する際、基板と半導体素子との隙間に気泡が生じることを抑制できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る半導体装置の製造方法は、
厚さ方向に貫通する貫通孔を有する基板の一方の面に、前記基板との間に隙間を設けて前記貫通孔の位置と対応する位置に半導体素子を実装する工程と、
前記基板を垂直に保持した状態で、前記一方の面側の上方から樹脂を供給し、前記隙間を含めて、前記基板及び前記半導体素子の周囲を覆うように封止する工程と
を有することを特徴とする。
開示の半導体装置の製造方法によれば、基板を垂直に保持した状態で、基板の半導体素子が実装されている一方の面側の上方から樹脂を供給し、基板と半導体素子との隙間を含めて、基板及び半導体素子の周囲を覆うように封止する。これにより、基板の他方の面側よりも先に基板の一方の面側に樹脂が充填されるため、基板と半導体素子との隙間において、基板の他方の面側から樹脂が回り込む前に基板の一方の面側から樹脂が回り込む。その結果、基板と半導体素子との隙間において空気が樹脂によって囲まれることがなく、基板と半導体素子との隙間に気泡が生じることを抑制できる。
開示の半導体装置の製造方法によれば、半導体素子を基板に実装した後に樹脂を充填する際、基板と半導体素子との隙間に気泡が生じることを抑制できる。
第１実施形態の半導体装置の製造方法の工程図 第２実施形態の半導体装置の製造方法の工程図 第２実施形態の半導体装置の製造方法の他の例を示す図
以下、発明を実施するための形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省略する。
本実施形態の半導体装置の製造方法は、基板に半導体素子を実装する工程と、半導体素子が実装された基板を封止する工程とを有する。基板に半導体素子を実装する工程では、厚さ方向に貫通する貫通孔を有する基板の一方の面に、基板との間に隙間を設けて貫通孔の位置と対応する位置に半導体素子を実装する。半導体素子が実装された基板を封止する工程では、基板を垂直に保持した状態で、基板の一方の面側の上方から樹脂を供給し、隙間を含めて、基板及び半導体素子の周囲を覆うように封止する。以下、第１実施形態及び第２実施形態により詳細に説明する。
〔第１実施形態〕
第１実施形態の半導体装置の製造方法について、図１に基づき説明する。図１は、第１実施形態の半導体装置の製造方法の工程図である。
まず、図１（ａ）に示すように、厚さ方向に貫通孔４を有する基板１の第１面１ａに、リードフレーム３を用いて基板１との間に隙間５を設けて貫通孔４の位置と対応する位置に半導体素子２を実装する。すなわち、基板１の第１面１ａに垂直な方向からの平面視において、貫通孔４と重なるように、基板１の第１面１ａに半導体素子２を実装する。これにより、半導体素子２の直下に貫通孔４が位置するように半導体素子２が基板１に実装される。基板１は、電子部品を固定して配線するためのプリント基板であり、第１面１ａから第１面１ａと反対側の面である第２面１ｂまで貫通する貫通孔４を有する。貫通孔４は、半導体素子２を実装する位置と対応する位置に形成されていればよく、１つであってもよく、２つ以上であってもよい。半導体素子２は、基板１に実装されるトランジスタや集積回路（ＩＣ：Integrated circuit）等の電子部品であり、例えば電圧を監視する電圧監視ＩＣである。
次に、図１（ｂ）に示すように、半導体素子２が実装された基板１を垂直に保持した状態で、基板１を成形型６で覆い、基板１の第１面１ａの上方に位置するゲート７から成形型６の内部に、エポキシ系樹脂、シリコーン系樹脂等の樹脂８を供給し充填する。このとき、ゲート７から供給される樹脂８の大部分が、図１（ｂ）の矢印Ａ１で示すように、基板１の第１面１ａ側に充填される。これにより、基板１の第２面１ｂ側よりも先に基板１の第１面１ａ側に樹脂８が充填されるため、基板１と半導体素子２との隙間５において、基板１の第２面１ｂ側から樹脂８が回り込む前に基板１の第１面１ａ側から樹脂８が回り込む。その結果、基板１と半導体素子２との隙間５において空気が樹脂８によって囲まれることがなく、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
次に、図１（ｃ）に示すように、成形型６から樹脂８で封止された基板１を取り出すことにより、半導体素子２が基板１に実装され、基板１及び半導体素子２の周囲が樹脂８で封止された半導体装置が製造される。
以上に説明したように、第１実施形態の半導体装置の製造方法では、基板１を垂直に保持した状態で、基板１の半導体素子２が実装されている第１面１ａ側の上方から樹脂８を供給し、隙間５を含めて、基板１及び半導体素子２の周囲を覆うように封止する。これにより、基板１の第２面１ｂ側よりも先に基板１の第１面１ａ側に樹脂８が充填されるため、基板１と半導体素子２との隙間５において、基板１の第２面１ｂ側から樹脂８が回り込む前に基板１の第１面１ａ側から樹脂８が回り込む。その結果、基板１と半導体素子２との隙間５において空気が樹脂８によって囲まれることがなく、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
〔第２実施形態〕
第２実施形態では、基板１の第２面１ｂにおける貫通孔４の近傍に、基板１の第２面１ｂ側から貫通孔４を通って基板１の第１面１ａ側に樹脂８が回り込むことを抑制する抑制部材９を設ける点で、第１実施形態と異なる。以下、第１実施形態と異なる点を中心に説明する。
第２実施形態の半導体装置の製造方法について、図２に基づき説明する。図２は、第２実施形態の半導体装置の製造方法の工程図である。
まず、図２（ａ）に示すように、厚さ方向に貫通孔４を有する基板１の第１面１ａに、リードフレーム３を用いて基板１との間に隙間５を設けて貫通孔４の位置と対応する位置に半導体素子２を実装する。また、基板１の第２面１ｂにおける貫通孔４の近傍であって、基板１を垂直に保持したときに貫通孔４よりも上方に位置するように抑制部材９を設ける。抑制部材９は、例えば基板１に実装される電子部品であってもよく、ダミー用の部品等であってもよい。
次に、図２（ｂ）に示すように、半導体素子２が実装された基板１を垂直に保持した状態で、基板１を成形型６で覆い、基板１の第１面１ａの上方に位置するゲート７から成形型６の内部に樹脂８を供給し充填する。このとき、ゲート７から供給される樹脂８の大部分が基板１の第１面１ａ側に充填され、基板１の第１面１ａ側に供給される樹脂８は、図２（ｂ）の矢印Ｂ１で示すように、基板１と半導体素子２との隙間５を通って貫通孔４に到達する。これに対して、基板１の第２面１ｂ側に供給される樹脂８は、図２（ｂ）の矢印Ｂ２で示すように、貫通孔４よりも上方に設けられた抑制部材９により流れが遮られるため、貫通孔４に到達しにくい。このため、基板１の第２面１ｂ側に樹脂８が充填された場合であっても、基板１の第２面１ｂ側から貫通孔４を通って基板１の第１面１ａ側に樹脂８が回り込むことを抑制できる。その結果、基板１と半導体素子２との隙間５において空気が樹脂８によって囲まれることがなく、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
次に、図２（ｃ）に示すように、成形型６から樹脂８で封止された基板１を取り出すことにより、半導体素子２が基板１に実装され、基板１及び半導体素子２の周囲が樹脂８で封止された半導体素子が製造される。
以上に説明したように、第２実施形態の半導体装置の製造方法では、基板１を垂直に保持した状態で、基板１の半導体素子２が実装されている第１面１ａ側の上方から樹脂８を供給し、隙間５を含めて、基板１及び半導体素子２の周囲を覆うように封止する。これにより、基板１の第２面１ｂ側よりも先に基板１の第１面１ａ側に樹脂８が充填されるため、基板１と半導体素子２との隙間５において、基板１の第２面１ｂ側から樹脂８が回り込む前に基板１の第１面１ａ側から樹脂８が回り込む。その結果、基板１と半導体素子２との隙間５において空気が樹脂８によって囲まれることがなく、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
特に、第２実施形態では、基板１の第２面１ｂにおける貫通孔４の近傍であって、基板１を垂直に保持したときに貫通孔４よりも上方に位置するように抑制部材９を設けられている。このため、基板１の第２面１ｂ側に樹脂８が供給された場合であっても、基板１の第２面１ｂ側から貫通孔４を通って、基板１の第１面１ａ側に樹脂８が回り込むことを抑制できる。
なお、第２実施形態では、基板１の第２面１ｂにおける貫通孔４の近傍に電子部品やダミー用の部品により形成された抑制部材９を設ける形態について説明したが、抑制部材９はこれに限定されない。以下、抑制部材９の他の例について、図３に基づき説明する。図３は、第２実施形態の半導体装置の製造方法の他の例を示す図である。
図３（ａ）に示すように、抑制部材９としては、貫通孔４の孔径Ｌ１以上の内径Ｌ２を有する円筒状部材９ａであってもよい。円筒状部材９ａは、例えばはんだを用いて基板１の第２面１ｂに実装される。抑制部材９として円筒状部材９ａを用いることで、基板１の第２面１ｂ側に供給される樹脂８は、図３（ａ）の矢印Ｃ２で示すように、円筒状部材９ａにより流れが遮られるため、貫通孔４に到達しにくい。また、基板１の第１面１ａ側に供給され、図３（ａ）の矢印Ｃ１で示すように、基板１と半導体素子２との隙間５を通って貫通孔４に到達する樹脂８は、円筒状部材９ａの内部を通って基板１の第２面１ｂ側の下方に向かって流れる。このため、基板１の第２面１ｂ側から貫通孔４を通って基板１の第１面１ａ側に樹脂８が回り込むことを抑制でき、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
また、図３（ｂ）に示すように、抑制部材９としては、基板１を垂直に保持した状態において、基板１の第２面１ｂにおける貫通孔４よりも上方に取り付けられ、下方に向かって基板１から離れる方向に延在する板状部材９ｂであってもよい。板状部材９ｂは、例えばはんだを用いて基板１の第２面１ｂに実装される。板状部材９ｂは、図３（ｂ）に示すように、屈曲していてもよく、屈曲していなくてもよい。抑制部材９として板状部材９ｂを用いることで、基板１の第２面１ｂ側に供給される樹脂８は、図３（ｂ）の矢印Ｄ２で示すように、板状部材９ｂに沿って流れるため、貫通孔４に到達しにくい。また、基板１の第１面１ａ側に供給され、図３（ｂ）の矢印Ｄ１で示すように、基板１と半導体素子２との隙間５を通って貫通孔４に到達する樹脂８は、基板１の第２面１ｂと板状部材９ｂとの間を通って基板１の第２面１ｂ側の下方に向かって流れる。このため、基板１の第２面１ｂ側から貫通孔４を通って基板１の第１面１ａ側に樹脂８が回り込むことを抑制でき、基板１と半導体素子２との隙間５に気泡が生じることを抑制できる。
以上、半導体装置の製造方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
第１実施形態及び第２実施形態では、リードフレーム３を用いて半導体素子２を基板１に実装する形態について説明したが、本発明はこれに限定されない。半導体素子２は、基板１との間に隙間５を設けて実装されていればよく、例えば、フリップチップ実装により基板１に実装されていてもよい。
１ 基板
１ａ 第１面
１ｂ 第２面
２ 半導体素子
３ リードフレーム
４ 貫通孔
５ 隙間
６ 成形型
７ ゲート
８ 樹脂
９ 抑制部材
９ａ 円筒状部材
９ｂ 板状部材

Claims (1)

  1. 厚さ方向に貫通する貫通孔を有する基板の一方の面に、前記基板との間に隙間を設けて前記貫通孔の位置と対応する位置に半導体素子を実装する工程と、
    前記基板を垂直に保持した状態で、前記一方の面側の上方から樹脂を供給し、前記隙間を含めて、前記基板及び前記半導体素子の周囲を覆うように封止する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2016002054A 2016-01-07 2016-01-07 半導体装置の製造方法 Expired - Fee Related JP6468201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016002054A JP6468201B2 (ja) 2016-01-07 2016-01-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002054A JP6468201B2 (ja) 2016-01-07 2016-01-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017123410A true JP2017123410A (ja) 2017-07-13
JP6468201B2 JP6468201B2 (ja) 2019-02-13

Family

ID=59306722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002054A Expired - Fee Related JP6468201B2 (ja) 2016-01-07 2016-01-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6468201B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111845A1 (ja) * 2019-12-03 2021-06-10 ソニーグループ株式会社 電子部品および電子部品の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62106634A (ja) * 1985-11-05 1987-05-18 Omron Tateisi Electronics Co 電子装置のモ−ルド成形方法
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法
JPH09214071A (ja) * 1996-01-31 1997-08-15 Hitachi Ltd 家庭用電気機器の制御基板
JPH10242179A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd 半導体パッケージ製造方法
JP2007207819A (ja) * 2006-01-31 2007-08-16 Matsushita Electric Ind Co Ltd 電気回路装置
JP2014203870A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62106634A (ja) * 1985-11-05 1987-05-18 Omron Tateisi Electronics Co 電子装置のモ−ルド成形方法
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法
JPH09214071A (ja) * 1996-01-31 1997-08-15 Hitachi Ltd 家庭用電気機器の制御基板
JPH10242179A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd 半導体パッケージ製造方法
JP2007207819A (ja) * 2006-01-31 2007-08-16 Matsushita Electric Ind Co Ltd 電気回路装置
JP2014203870A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111845A1 (ja) * 2019-12-03 2021-06-10 ソニーグループ株式会社 電子部品および電子部品の製造方法

Also Published As

Publication number Publication date
JP6468201B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
TW201509255A (zh) 電力機器及其製造方法，以及電力機器之設計方法
JP2015076580A (ja) 電気機器の製造方法、および電気機器
JP6468201B2 (ja) 半導体装置の製造方法
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
KR101044135B1 (ko) 인쇄회로기판의 제조방법
JP6092928B2 (ja) ブローホールの発生を抑制するリードを有する電子部品の実装構造
JP2014022516A (ja) 半導体装置実装構造体および半導体装置実装構造体の製造方法
US8945983B2 (en) System and method to improve package and 3DIC yield in underfill process
JP5536975B2 (ja) 回路装置およびその製造方法
JP2007214186A (ja) モールドパッケージおよびその製造方法
JP2006222045A (ja) イオン発生装置およびその製造方法
JP7009497B2 (ja) 変速機制御ユニット用電子モジュール及び変速機制御ユニット
KR101264735B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2010010569A (ja) 回路装置およびその製造方法
WO2020049672A1 (ja) 半導体装置
TWI632844B (zh) Anti-electromagnetic interference shielding device and manufacturing method thereof
JP2015019044A (ja) 電源装置、および電源装置の製造方法
JP2018088475A (ja) 電子機器、電源装置および電子機器の製造方法
KR102092649B1 (ko) 방열 및 방사 기능이 구비된 전자 기기 패키징 장치 제조방법
US20150296624A1 (en) Printed circuit board for mounting chip and method of manufacturing the same
JP2010080732A (ja) 半導体モジュールおよびその製造方法
US20140027160A1 (en) Printed circuit board and fabricating method thereof
JP2008147396A (ja) 半導体装置及びその製造方法
JP2017204536A (ja) 電子装置及びその製造方法
JP2015012159A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181231

R151 Written notification of patent or utility model registration

Ref document number: 6468201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees